CN101156159B - 用于高效率发射机的数字预失真系统和方法 - Google Patents

Abstract

公开了用于利用基带预失真技术来数字地线性化RF高效放大器的非线性性状的系统。该系统提供数字正交(I/Q)输入信号的相加或相乘预失真，以使得在放大器(100，200)的输出端处的失真最小化。预失真器(108，202)使用离散时间多项式核来给放大器(100，200)的逆转移特性建模，从而为非线性静态失真、线性动态失真和非线性动态效应提供分开和同时的补偿，该非线性动态效应包括反应的电记忆效应。对更高阶反应和热记忆效应的补偿被嵌入到IIR滤波器库(334)的预失真器的非线性动态补偿操作中。预失真控制器(420，530)周期地监视放大器(100，200)的输出，并且把它与正交输入信号相比较，以计算放大器的残余输出失真的估值。输出失真估值被使用来响应于放大器的工作条件的变化(温度漂移、调制输入带宽的改变、驱动电平的变化、老化等等)而自适应地计算该预失真器(108，202)的参数值。由预失真控制器计算的预失真参数值被存储在非易失性存储器中和在多项式数字预失真器中使用。本发明的数字预失真系统可以提供对于包括、但不限于动态负荷调制放大器的高非线性和高效率RF放大电路的宽带线性化。

Description

用于高效率发射机的数字预失真系统和方法

                      相关申请信息

本申请要求2004年3月3日提交的临时申请序列号No.60/549,789的优先权，该申请的公开内容整体地在此引用以供参考。

                        发明领域

本发明涉及高效率、高功率RF放大器的预失真线性化和相关的系统与方法。

                 背景、现有技术和相关信息

现代无线通信系统利用具有宽的带宽和时变包络的、频谱有效的数字调制信号。数字调制的包络幅度的变化会生成发射机的输出端处的失真分量，该失真分量是由RF放大电路的固有非线性造成的。放大器失真产生输入信号的频谱扩张(“频谱再生长”)，这造成对相邻信道中的通信的干扰。邻道干扰(ACI)是由管理机构(FCC、ETSI、ITU)严格控制的、非常不期望的现象。除了频谱再生长以外，放大器非线性还产生带内失真(即，在调制的输入信号的带宽内的失真分量)，这恶化了所传送信号的完整性，以及在接收机端导致高的误码率(BER)。常规的RF放大器(AB类)中的非线性是相对较小的(对于等于该调制峰值平均功率比(PAR)的输出回退(output back offs，OBO)低于载波水平近似40dB的失真)。为这样的轻微非线性性状付出的代价是差的效率，即，受限的DC到RF功率转换性能。高效率放大是特别希望的，因为它改进了系统可靠性(更长的平均故障前时间(MTBF))，简化了热学管理，减小了放大器尺寸(更低的硅需要)，和降低了基站的运行和拥有花费。另一方面，高效率放大器(例如Doherty放大器设计)比AB类设计展现了更加非线性的性状(低于载波水平约29dB处或载波水平之下少于29dB的失真)。

线性化的一个简单方法是增加OBO的水平，以便通过扩展放大器的线性工作范围而减小输出失真。这种技术可以被成功地应用来增强AB类放大器的线性度。不幸地是，由于较高的OBO水平引起的RF输出功率的减小，这也造成效率的严重损失。另一方面，高效率放大器典型地不能通过简单提高OBO而被线性化，且需要更先进的线性化技术。一种非常确实(well established)的技术使用笛卡儿(或极)反馈来最小化放大器的输出失真。反馈线性化对于窄的信号带宽可以是有效的，但当需要宽的带宽操作时(例如，多载波WCDMA)，由于与环路动态特性有关的输入输出稳定性限制，它只具有非常有限的失真校正能力。所以，反馈将不足以使宽的带宽、高效率的发射机线性化。另一个技术-前馈-是基于放大器失真的加性后校正，典型地采用双环路结构，以估值在第一(载波消除)环路中的放大器的输出失真，然后经由在第二(失真消除)环路中的RF辅助或“误差”放大器，把经适当定相和缩放的失真估值注入到“主”放大器的输出。前馈线性化系统不受反馈线性化器的带宽限制且是无条件地稳定的。然而，且尽管具有宽的带宽失真校正能力，由于误差放大器的DC功率消耗和失真消除环路的相位对准所需要的、在主放大器输出端处有损延迟单元的存在，前馈系统通常具有低的效率。

适用于高线性度和高效率放大的替换的技术是预失真线性化。概念上和作为一阶近似，预失真技术通过在放大器的输入端处注入这样的一个补偿的失真分量而使得放大器线性化，该补偿的失真分量的相位与放大器的输出失真的相位相反(180度异相)，且其幅度是输出失真的幅度除以放大器的线性增益。预失真不经受反馈线性化系统的稳定度和严格的带宽限制。它也具有超越回退和前馈线性化的优点，即：它在一个精心设计的系统中的应用不导致放大器效率的严重降级。由于这些固有的优点，预失真线性化已成为过去十年来的重点研究课题。

现有的针对预失真线性化的方案主要集中在数字LUT(查找表)预失真器的设计和实施上，给出与模拟预失真器相比、它们典型地提供的灵活性、精度和抗噪性的优点。在这些基于LUT的系统中，预失真在基带上以极坐标或笛卡儿坐标被实行。在极数字预失真系统中，由于数字输入调制是正交形式，所以在笛卡儿/极坐标之间的转换通常是必须的。预失真器的系数被自适应地计算，和被存储在通过输入(或输出)信号包络的变换来进行索引的表中。典型地，这样的LUT预失真器打算仅仅补偿非线性静态放大器失真，而不提供放大器中动态非线性度的线性化。由于非线性动态失真分量或“记忆效应”构成高功率、高效率放大器的总输出失真的重要部分的事实，这些“静态”预失真器并不完全适合于高效率基站发射机设计。为了克服LUT预失真器的这种限制，提出了非参数化数字基带预失真器，其中多维表通过瞬时输入包络幅度或功率的动态变换(滤波的版本)而被索引。用于非线性动态失真补偿的多表技术的主要优点是：它不需要放大器的逆动态特性的参数模型的计算。主要缺点是：用于存储预失真系数的大的存储器要求和当对于系统适配有不可靠的/不充足的数据时在表项目的内插中牵涉到的计算复杂性。多表内插复杂性可以是相当大的，从而对预失真器的精度和适配率加上限制。数字LUT预失真器的精度也受表量化误差的限制。量化误差可严重地限制在高效率、高功率发射机中的失真校正，其中为满足严格的发射技术规范，必须有宽带动态失真补偿。使得表量化误差最小化的一种简单方式将是增加表尺寸。这个解决方案对于利用参数的数字LUT预失真器的某些应用而言是一种可行的替换例。不幸地是，由于存储器和计算要求的快速增长，在多表设计中增加表项目的数目是禁止的。为了提高LUT预失真器的精度和降低其复杂性，已经提出了许多其它的预失真系统。然而，这些方案中没有一个适当地解决了以上的问题。

本发明的目的是克服现有技术的上述缺点和提供适合于宽的带宽应用的预失真系统，而不在该系统中引入过分的复杂性。

                         发明概要

第一方面，本发明提供数字预失真器，包括输入端，用于接收包括信号样本流的数字通信信号。线性动态补偿电路被耦合到输入端，和对于多个时间被延迟的信号样本提供线性运算。数字包络检测器也被耦合到输入端，和提供相应于输入信号样本的离散数字包络信号样本流。有限冲激响应滤波器被耦合到包络检测器，和对于多个被延迟的包络信号样本提供第一非线性运算。无限冲激响应滤波器库与有限冲激响应滤波器并联地耦合到包络检测器，和对于复数个被延迟的包络样本提供第二非线性运算。组合器组合线性动态补偿电路、有限冲激响应滤波器与无限冲激响应滤波器库的输出，和提供数字预失真信号作为输出。

在优选实施例中，数字预失真器还包括非线性静态补偿电路，与第一非线性动态补偿电路并联地耦合到包络检测器，和对于各个数字包络信号样本提供加权的非线性多项式运算。无限冲激响应滤波器库优选地包括按并联结构被耦合的多个无限冲激响应滤波器。多个乘法器被耦合到包络检测器，以及多个无限冲激响应滤波器被耦合到各个乘法器，且乘法器从滤波器输出和不同阶包络样本生成更高阶信号。复数个无限冲激响应滤波器和乘法器优选地生成至少三阶、四阶和五阶信号。

按照另一方面，本发明提供预失真线性化放大器系统。预失真线性化放大器系统包括输入端，用于接收包括信号样本流的数字通信信号；和第一信号路径，被耦合到输入端。第二信号路径包括数字预失真器，数字预失真器包括线性多项式预失真电路，对输入信号的复数个被延迟的样本操作；和非线性多项式预失真电路，与线性多项式预失真电路并联地被耦合到输入端。非线性多项式预失真电路包括包络检测器，从输入信号提供数字包络信号；以及有限冲激响应滤波器电路和无限冲激响应滤波器电路并联地耦合到包络检测器，和对数字包络信号操作。组合器组合线性和非线性多项式预失真电路的输出，和提供预失真信号。加法电路被耦合到第一和第二信号路径，和把输入信号与预失真信号相加，且输出预失真的输入信号。放大器接收和放大预失真的输入信号，并提供放大的输出信号。

在预失真线性化放大器系统的优选实施例中，数字模拟转换器被耦合在加法电路与放大器之间，用于将预失真的输入信号从数字转换成模拟形式。无限冲激响应滤波器电路优选地包括并联地耦合的无限冲激响应滤波器库；和多个乘法器，接收不同阶的数字包络信号和滤波器输出以及生成三阶与更高阶信号。非线性多项式预失真电路还可包括静态非线性多项式电路，其与有限冲激响应滤波器电路并联地耦合到包络检测器，和从数字包络信号生成复数加权的多项式。

按照另一方面，本发明提供预失真线性化放大器系统，包括输入端，用于接收包括信号样本流的数字通信信号；和数字预失真器。数字预失真器包括线性多项式预失真电路，对输入信号的复数个被延时的样本操作；和非线性多项式预失真电路，与所述线性多项式预失真电路并联地耦合到输入端。非线性多项式预失真电路包括包络检测器，从输入信号提供数字包络信号；有限冲激响应滤波器电路和无限冲激响应滤波器电路与包络检测器并联地耦合，和对数字包络信号操作。数字预失真器还包括组合器，用于组合线性和非线性多项式预失真电路的输出，和提供预失真的输入信号。放大器接收和放大预失真的输入信号，并提供放大的输出信号。

在预失真线性化放大器系统的优选实施例中，数字模拟转换器被耦合在数字预失真器与放大器之间，用于将预失真输入信号从数字转换成模拟形式。无限冲激响应滤波器电路优选地包括：并联地耦合的无限冲激响应滤波器库；和多个乘法器，接收不同阶的数字包络信号和滤波器输出以及生成三阶与更高阶信号。非线性多项式预失真电路还可包括一个静态非线性多项式电路，其与有限冲激响应滤波器电路并联地耦合到包络检测器，和从数字包络信号生成复数加权的多项式。

按照另一方面，本发明提供自适应预失真线性化放大器系统，包括输入端，接收包括信号样本流的数字通信信号；和基于多项式的预失真电路，接收和对输入信号样本操作，并提供预失真的输入样本流。基于多项式的预失真电路包括第一有限冲激响应滤波器，接收输入信号样本和利用第一组自适应复数系数对输入信号样本操作。包络检测器从输入信号样本提供输入信号包络样本。第二有限冲激响应滤波器电路利用第二组自适应复数系数对包络样本操作，以及无限冲激响应滤波器电路利用第三组自适应复数系数对包络样本操作。数字模拟转换器接收预失真的输入样本，和提供模拟预失真输入样本。放大器接收和放大模拟预失真的输入信号，以提供输出信号。采样耦合器被耦合到放大器输出端，和提供采样的输出信号。模拟数字转换器被耦合到采样耦合器，和提供数字采样的输出信号。自适应控制器被耦合来接收数字采样的输出信号，以及被耦合到输入端来接收输入样本，且控制器生成第一、第二、和第三自适应复数系数，和把它们提供到基于多项式的预失真电路。

在自适应预失真线性化放大器系统的优选实施例中，自适应控制器包括编程的数字信号处理器。基于多项式的预失真电路可被串联耦合在输入端与数字模拟转换器之间。替换地，基于多项式的预失真电路可以被耦合在输入端和数字模拟转换器之间的、与第一信号路径并联的第二信号路径上，以及其中第一和第二信号路径通过组合器被耦合。组合器优选地包括复数加法电路。

按照另一方面，本发明提供用于RF放大器系统的自适应预失真线性化的方法。该方法包括接收包括信号样本流的数字通信信号，和通过多个分开的基于多项式的操作对输入信号样本操作，并提供预失真的输入样本流。基于多项式的操作包括利用第一组自适应复数系数对输入信号样本执行第一有限冲激响应滤波操作，从信号样本得出包络样本和利用第二组自适应复数系数对包络样本执行第二有限冲激响应滤波操作，以及利用第三组自适应复数系数对包络样本执行无限冲激响应滤波操作。该方法还包括从预失真的输入样本提供模拟预失真RF输入信号，和放大该模拟预失真的RF输入信号，以提供输出信号。该方法还包括采样放大器输出信号，以提供模拟的采样输出信号，把模拟的采样输出信号转换成数字采样的输出信号，和利用数字采样的输出信号和输入信号样本生成更新的自适应复数系数。该更新的系数被用于该基于多项式的预失真操作。

在用于RF放大器系统的自适应预失真线性化的方法的优选实施例中，通过多个分开的基于多项式的操作而对输入信号样本操作和提供预失真的输入样本流包括：把预失真信号加到输入样本流，以提供预失真的输入样本流。替换地，通过多个分开的基于多项式的操作而对输入信号样本操作和提供预失真的输入样本流可包括通过复数个并行的多项式操作对输入样本流操作，以提供预失真的输入样本流。通过多个分开的基于多项式的操作来对输入信号样本操作还可包括对各个包络样本执行多项式的操作。

本发明的另外的特性和优点在以下的详细说明中阐述。

附图说明

图1A是按照本发明的优选实施例的、使用相加预失真结构的预失真线性化放大器系统的功能性框图。

图1B是按照本发明的优选实施例的、在图1A的相加预失真结构中预失真信号路径的功能性框图。

图2A是按照本发明的替换实施例的、使用相乘预失真结构的预失真线性化放大器系统的功能性框图。

图2B是按照本发明的替换实施例的、在图2A的相乘预失真结构中预失真信号路径的功能性框图。

图3是按照本发明的优选实施例的、多项式数字预失真器的框图。

图4是按照本发明的优选实施例的、使用相加预失真结构的自适应预失真线性化放大器系统的框图。

图5是按照本发明的替换实施例的、使用相乘预失真结构的自适应预失真线性化放大器系统的框图。

图6是按照本发明的优选实施例的、预失真自适应算法的流程图。

图7是按照本发明的优选实施例的、在图3的数字预失真器的线性和非线性动态补偿块中利用的FIR滤波器的示意图。

图8是按照本发明的优选实施例的、在图3的数字预失真器的非线性静态补偿块中利用的多项式生成器电路的示意图。

图9是按照本发明的优选实施例的、在图3的数字预失真器的自回归动态补偿块中利用的IIR滤波器的示意图。

发明详细说明

本发明提供适用于对高效率发射机进行线性化的、具有增强的失真校正能力的数字预失真系统和方法。本发明还提供改进的预失真线性化的放大器系统和相关的方法。图1A和1B显示按照本发明的第一实施例的相加预失真系统和预失真线性化放大器，其中失真补偿信号被数字地加到(注入到)基带调制输入，以形成预失真的信号来驱动放大器。图2A和2B显示按照本发明的第二实施例的相乘预失真系统和预失真线性化放大器，其中数字预失真器起到与放大器级联的非线性运算器的作用。

首先参照图1A，按照本发明的第一实施例的预失真线性化放大器系统包括放大器100，优选地它是适用于诸如蜂窝基站的无线通信应用的那种高功率RF放大器。放大器100有利地可被设计成具有相对较高的效率。例如，一种利用动态负荷调制的高效率放大器设计是在2004年3月3日提交的、美国专利申请序列号No.10/837,838中公开的，该公开内容整体地在此引用以供参考。替换地，放大器100可相应于一种为高效率而以较低的输出回退水平工作的、传统的设计。也可以利用用于放大器100的其它设计。然而，这样的有效的放大器设计会把失真引入到放大的信号，特别是对于信号峰值。数字预失真系统102通过预失真被加到输入端104的输入信号而补偿由放大器100引入的失真。具体地，输入端104可以接收以包括信号样本流的复数正交(I，Q)信号形式的数字通信信号，该信号样本可以以本领域熟知的各种各样的调制方案中的任何调制方案被调制。例如，输入信号可以是诸如WCDMA多载波通信信号那样的宽带信号。在图1A的相加结构中，数字预失真系统包括被耦合到输入端的第一信号路径120；和第二信号路径，其包括经由线路122被耦合到输入端104的数字预失真器108，它对输入信号操作和在线路124上提供预失真信号。加法电路110被耦合到第一和第二信号路径，且把预失真信号注入到输入信号，并且在线路126上输出预失真的输入信号。来自加法电路110的信号是基带预失真的数字信号。传统的数字模拟转换电路和上变频电路(图4上显示的，和在下面讨论的)把预失真的数字信号变换成预失真的模拟RF信号。放大器100接收和放大预失真的模拟RF信号和在线路106上提供基本上没有失真的放大的RF输出信号。

在图1B上显示数字预失真系统102的基本结构。在所显示的相加结构中，在第二信号路径上由数字预失真器108对输入信号执行基本预失真操作。预失真器108优选地使用多项式模型来精确地预失真该放大器。更具体地，预失真器优选地使用离散时间多项式核来对放大器的逆转移特性建模。精确的预失真是通过如图1B的功能图描述的、分别由块112，114和116提供分开的和同时的多项式建模和补偿线性动态、非线性静态和非线性动态失真，而达到。线性动态块112补偿由于放大器100造成的带内失真(以及由于其它有源部件造成的带内失真，包括由于图4所示的AQM电路造成的模拟正交调制误差)。预失真器的非线性静态块114补偿由于瞬时输入信号电平造成的失真，所谓的无记忆失真。预失真器的非线性动态块116补偿作为复数个接连的输入信号电平的函数的动态失真，所谓的记忆效应。这种非线性动态失真具有两种一般类型的、有相当不同的特性的贡献，通常可被描述为主要的反应的(reactive)电记忆效应和热记忆效应。为了有效地建模和补偿这两种记忆效应，预失真器的非线性动态块116优选地利用用于记忆效应的并行FIR和IIR多项式模型，正如下面参照图3详细地讨论的。从预失真器的线性动态、非线性静态和非线性动态块形成的补偿预失真信号分量在组合器118处被相加在一起，形成在线路124上的唯一的失真补偿信号。这种预失真信号然后在以上所述的加法电路110被加到输入信号。数字预失真器108的一个具体实现在图3中示出，在下面讨论。

参照图2A和2B，图上显示本发明的第二实施例，其中数字预失真器起到与输入端和放大器级联的非线性运算器的作用，且对于输入信号执行相乘预失真操作。正如在本发明的第一实施例中那样，预失真线性化放大器系统包括放大器200(它可以是与放大器100相同的，因此不作进一步描述)，它通过数字预失真器202对输入端204处提供的数字输入信号操作而被线性化。输入信号在线路216上被提供(复数I，Q信号输入和信号路径是隐含的)，以及通过相乘预失真操作对其进行操作，而在线路218上提供预失真的输入信号。数字-模拟和上变频电路(图2A上未示出，但在下面相对于图5描述的)把预失真输入信号变换成RF信号，该RF信号被放大器200放大，以在线路206上提供基本上无失真的输出RF信号。在图2B上显示数字预失真器202的结构。正如第一实施例的数字预失真器108的情形，数字预失真器202提供如图2B的功能图描述的、分别由块208，210和212进行的分开的和同时的多项式建模和补偿线性动态、非线性静态和非线性动态失真，这些在组合器214处组合以便在线路218上提供预失真的输入信号。由于预失真操作的多个多项式建模的灵活性，与图1A和1B的相加实施例相同的结构可用于相乘实施例，以及数字预失真器202的一个具体实现被显示于图3，在下面讨论。

参照图3，图上以示意性框图显示按照本发明的优选实施例的数字预失真器(DPD)的结构。加到数字多项式预失真器(DPD IN)的输入在输入端300处被提供。如以上讨论的，这将相应于包括以正交(I，Q)格式的信号样本流的基带通信信号。输入信号样本流沿信号路径304被提供到线性动态补偿电路310。线性动态补偿电路310对于多个时间被延迟的信号样本提供线性运算，以便给线性动态失真或线性记忆效应建模。更具体地，线性动态运算可以由以下的多项式运算来表示：

(1)H₁[z]＝a₀+a₁z^-1+a₂z^-2+......+a_N1z^-N1

在公式(1)中，H₁[z]是线性动态补偿电路310的转移函数，a₀-a_N1是复数预失真系数，以及N1是一个整数，其确定被利用来建模记忆效应的被延迟样本的数目。这个多项式运算优选地在数字有限冲激响应(FIR)滤波器中被实施，以及复数预失真系数是被存储在线性动态补偿电路310内非易失性存储器中的滤波器系数。

在DPD输入端300处的输入信号样本流还被提供到非线性静态和非线性动态补偿块。这些块通过执行输入信号包络幅度的非线性变换而生成非线性预失真分量信号。更具体地，数字包络检测器324接收沿线路308的输入样本，以及计算相应于输入信号的瞬时包络的包络样本。来自数字包络检测器324的输出包络样本沿线路326被提供到非线性静态补偿电路312。非线性静态补偿电路312对于从数字包络检测器输出的各个包络样本提供非线性静态多项式变换，给非线性静态(无记忆)失真建模。更具体地，非线性运算可以由以下的多项式运算来表示：

$\left(2\right)---H_2=\underset{k=1}{\overset{M}{\mathrm{\Σ}}}{p}_k{\left|{\mathrm{DPDIN}}_{\mathrm{env}}\right|}^k$

在公式(2)中，H₂是非线性静态补偿电路312的转移函数，p_x是复数预失真系数，DPDIN_env代表来自数字包络检测器324的当前的包络样本，以及M是整数。

来自数字包络检测器324的输出包络样本也被提供到非线性动态补偿块，该非线性动态补偿块对多个延迟的包络信号样本提供非线性运算，响应于包络幅度动态特性的变化而生成失真补偿信号。数字包络样本通过使用有限冲激响应(FIR)滤波器314被滤波，以响应于包络幅度动态特性的变化而生成失真补偿信号。较高阶动态失真补偿分量由电路332生成，该电路332把包络幅度的不同功率乘以无限冲激响应(IIR)滤波器库334的输出。这种安排提供对与偏置网络的视频带宽和放大器的电的动态特性有关的、不同阶的反应记忆效应的补偿。这种结构也提供对生成输出失真的放大器中的热或自加热效应的补偿。热的和反应的记忆效应构成放大器的总输出失真的重要部分，以及必须被补偿，以保证可接受的线性度和效率性能。

具体地，在优选的实现中，包络动态补偿电路314对在线路328上提供的复数个被延迟的包络样本实施以下的多项式运算：

(3)H₃[z]＝b₁z^-1+b₂z^-2+......+b_N2z^-N2

在公式(3)中，H₃[z]是包络动态补偿电路314的转移函数，b₁-b_N2是复数预失真系数，以及N2是一个整数，其确定被利用来建模该记忆效应的被延迟样本的数目。这个多项式运算优选地在数字有限冲激响应(FIR)滤波器中被实施，以及复数预失真系数是被存储在包络动态补偿电路314内非易失性存储器中的滤波器系数。

再参照图3，更高阶非线性动态补偿电路332沿线路330被耦合到数字包络检测器324的输出。电路332包括对包络样本操作的IIR滤波器库334，和乘法器342，344，346，348和350，其生成更高阶包络值和把它们与IIR滤波器输出相乘，以提供更高阶的反应和热记忆效应补偿。IIR滤波器库334提供由于滤波器库转移函数的固有特性造成的这些效应的精确映射。具体地，在具有三阶、四阶和五阶补偿的例示的实施例中，以下的运算可以通过使用各自的IIR滤波器在电路336，338和340中被实施：

$\left(4\right)---H_4\left[z\right]=\frac{c_1{z}^{-1}+c_2{z}^{-2}+......+c_{N3}{z}^{-N3}}{f_0+f_1{z}^{-1}+f_2{z}^{-2}+......+f_{N4}{z}^{-N4}}$

$\left(5\right)---H_5\left[z\right]=\frac{d_1{z}^{-1}+d_2{z}^{-2}+......+d_{N5}{z}^{-N5}}{g_0+g_1{z}^{-1}+g_2{z}^{-2}+......+g_{N6}{z}^{-N6}}$

$\left(6\right)---H_6\left[z\right]=\frac{e_1{z}^{-1}+e_2{z}^{-2}+......+e_{N7}{z}^{-N7}}{h_0+h_1{z}^{-1}+h_2{z}^{-2}+......+h_{N8}{z}^{-N8}}$

在公式(4)，(5)和(6)中，H₄[z]，H₅[z]和H₆[z]分别是电路336，338和340的转移函数，c₁-c_N3，f₀-f_N4，d₁-d_N5，g₀-g_N6，e₁-e_N7，和h₀-h_N8是复数滤波器系数，以及N3，N4，N5，N6，N7和N8是整数。

应当看到，在以上的IIR转移函数中可得到的DPD参数的数目提供精确地建模和补偿反应的和热的记忆效应的高度灵活性。另外的更高阶补偿可以通过以类似于图3所示电路332的方式添加附加的反应/热记忆补偿分支而容易地实施。

从滤波器库334输出的已滤波包络样本被提供到乘法器342，348和350，它也接收输入信号包络的各种阶，以及这些信号被相乘，以产生更高阶失真补偿信号，这些信号被输出到复数加法电路352，加法电路352也接收来自非线性静态补偿电路312和包络动态补偿电路314的DPD补偿信号。

加法电路352的输出被使用来在乘法器354处调制在线路306上提供的IQ基带输入信号。这个调制的信号在加法电路356处被加到线性动态补偿电路310的输出，以形成在线路302上提供的DPD输出。任选的软限制器电路358可被提供来防止DPD校正信号超过预定的极限值。

多项式数字预失真电路310，312，314和332优选地以FPGA/ASIC技术被实施，以提供数字输入信号的宽的带宽在线预失真。这些电路的特定的实施方案显示于图7-9，在下面描述。图3上的其它电路部件是常规的数字电路部件，以及也可以容易地以FPGA/ASIC技术被实施，正如本领域技术人员将理解的。

图3所示的具体的实施方案可被修改，以适应具体的应用和相关的花费和复杂性约束条件。例如，如上所述，虽然图3描绘了只提供高达5阶反应和热记忆效应补偿的预失真器，但更高阶补偿可以通过加上附加的动态记忆补偿分支而容易地实施，以及也是这里隐含的。另外，在某些实现中，可能希望只具有奇数阶记忆效应补偿，例如以减小电路复杂性，或提供高于5阶的奇数阶校正，而不用附加的电路，以及这样的实施例也是这里隐含的。另外，电路被级联以便创建更高阶信号的方式可以变化，而同时保持失真补偿的灵活的多项式建模。另外的变化和修改方案也是可能的，正如本领域技术人员将理解的。

参照图4，图上显示利用相加预失真结构的自适应预失真线性化的放大器系统的框图。图4的上部信号路径总的相应于图1A，并且对于图1A上描述的部件利用相同的标号。图4的自适应系统把下部反馈信号路径加到图1A的系统，该信号路径被耦合到输出端106和输入端104。自适应预失真线性化放大器系统在反馈路径上利用DPD控制器420，它利用放大器的采样的输出和基带输入来生成在DPD 108中利用的多项式预失真参数(以及具体地，以上相对于图3所示的DPD优选实施例描述的预失真系数)。这允许预失真参数适配于放大器系统的当前工作条件，以使得预失真工作的有效性最大化和失真最小化。

更具体地，如图4所示，在输入端104处的基带信号以正交(I，Q)格式沿线路400，402被提供到DPD 108，以及被DPD 108预失真，正如以上相对于图1A，1B和3描述的。DPD 108的输出在加法电路408，410(包括图1A的复数加法电路110)处被加到在线路404、406上提供的输入信号，以形成笛卡儿(I，Q)坐标的数字基带预失真信号。数字基带预失真信号的同相和正交分量通过使用数字模拟转换器(DAC)412和413被转换成模拟信号。该模拟信号然后通过使用模拟正交调制器(AQM)414被正交调制和被上变频到RF，该模拟正交调制器(AQM)414接收来自本地振荡器(LO)416的固定频率RF信号。AQM 414的输出是预失真的调制的RF载波。正如以前讨论的，模拟正交调制操作会引入带内失真，这个失真也由DPD 108补偿。预失真的载波被使用来驱动功率放大器(PA)100。在线路106上的、放大器的输出由采样耦合器418采样，以及采样的模拟RF信号通过模拟正交解调器(AQDM)422被下变频和被解调成模拟IQ信号。在系统中模拟信号的上变频和下变频处理通过为上变频和下变频使用同一个LO 416而被进行相位同步。来自AQDM 422的模拟IQ信号通过模拟数字转换器424，426被转换成IQ数字信号，该模拟数字转换器把数字采样输出IQ信号沿线428，430提供到DPD控制器420。数字预失真(DPD)控制器420还接收沿线路432，434的IQ格式的数字基带输入信号。DPD控制器420可以是带有相关存储器的适当编程的DSP。DPD控制器420周期地比较数字基带输入调制与放大器的复数基带输出包络的估值，以自适应地修改DPD参数的数值，以便当放大器的工作条件发生改变时(热漂移、电源起伏、输入调制的改变、驱动电平的变化等等)，保证最佳线性度性能。这些更新的参数被提供到DPD 108的非易失性存储单元，如由线路436表示的。DPD控制器420还可以(任选地)执行输出包络估值的频谱分析，使得在不同频率的子带中放大器的线性度最佳化。

图5显示按照本发明的替换实施例的、利用相乘预失真结构的自适应预失真放大器系统的框图。该系统的上部信号路径相应于图2A的实施例，并且对于共同的单元利用相同的标号。系统的自适应操作类似于图4描述的自适应操作，主要差别在于，图5的预失真器的拓扑是乘法，而不是图4的加法，基带IQ输入沿线路500，502被直接提供到DPD 202，该DPD对于加到PA 200的输入信号执行非线性变换。DAC 512，513，AQM 514，LO 516，采样耦合器518，AQDM 522，ADC 524，526的操作是与图4实施例中相同单元的操作相同的，因此不需要进一步表示。数字预失真(DPD)控制器520也类似地接收沿线路532，534的IQ格式的数字基带输入信号和沿线路528，530的数字格式的采样的输出，以及周期地比较数字基带输入信号与放大器的复数基带输出包络的估值，以便自适应地修改DPD参数的数值。这些更新的参数被提供到DPD 202的存储单元，正如线路536表示的。虽然由于相对于图3描述的多项式模型的灵活性、在图4和图5的实施例之间的具体参数值将不同，但对于DPD108和202可以利用相同的结构，以及可以类似地使用于DPD控制器420和520中，以确定更新的预失真参数。

图6显示在图4或5的自适应预失真线性化放大器系统中、DPD控制器上实施的预失真适配算法的优选实施例的流程图。加到放大器的输入信号(PA输入)的估值由对复数基带正交输入(I_IN，Q_IN)操作的、在DPD控制器内的预测DPD滤波器生成。预测DPD滤波器的结构和操作是与以上在图3描述的DPD的那些相同的，因此这里不再重复。预测的PA输入信号和放大器的输出包络的下变频的/数字化的复数基带信号估值(PA输出)由数据抓取器(grabber)处理块600处理，该处理块从估值的PA输入和PA输出选择N个样本，以形成数据缓冲来被用于DPD适配：

(7)PA_IN(t，N)＝[PAInput(1)PAInput(2)...PAInput(N)]

(8)PA_OUT(t，N)＝[PAOutput(1)PAOutput(2)...PAOutput(N)]

数据验证器处理块602然后确定由数据抓取器选择的样本是否适合于计算新的预失真参数。在数据验证器块602中实施的一个验证准则是：测试抓取的PA输入数据的波峰因子(CF)是否超过预置的阈值CF_thres：

$\left(9\right)---\mathrm{CF}=\frac{\max \left({|\mathrm{PA}\_\mathrm{IN}(t,N)|}^2\right)}{\mathrm{Avg}\left({|\mathrm{PA}\_\mathrm{IN}(t,N)|}^2\right)}>?{\mathrm{CF}}_{\mathrm{thres}}$

如果这个条件成立，数据被验证为良好的，然后它被呈现给数据同步器处理块604，该处理块使用部分(fractional)延时插入技术来对该输入和输出数据进行时间对准，以便补偿放大器和处理延时。适当的时间同步是对于保证DPD中记忆效应补偿的精确性的重要要求。时间对准的输入(PA_IN(t-延迟，N))和输出(PA_OUT(t-延迟，N))数据缓冲然后由预失真模型构建器处理块606进行处理，该处理块使用同步数据来计算核矩阵K，它以软件实施图3所示的DPD结构：

参数计算器处理块608然后使用核矩阵和经同步的输入数据PA_IN(t-延迟，N)来计算预失真器的参数。参数计算器处理块608优选地使用快速收敛最小平方处理来找出一个最佳参数值组，使得放大器的输出失真的二次范数平方(平均功率)最小化。DPD参数在参数平均处理块608中被低通滤波，以减小在DPD参数的计算中噪声和扰动的影响。最后，预失真模型证实器处理块612检验由参数计算器608计算的和由参数平均器610平均的参数值的一致性和有效性。在模型证实器612中实施的一个模型证实准则是：测试DPD参数的幅度是否处在预置的限度内。如果这个条件成立，则参数值被认为是有效的，以及它们作为更新的预失真系数被提供到DPD(108或202)。预失真模型证实器块614还保持以前计算的预失真系数的表，它可被使用于最新计算的参数估值是无效的或不提供可接受的预失真性能的情形。

参照图7，图上以示意图显示可被使用于以上相对于图3描述的动态补偿电路310和314的FIR滤波器的优选实施例。图7所示的相同的基本结构可被利用于具有在具体的电路之间变化的滤波器系数的每个电路。另外，在图3的各个电路的实施方案中，滤波器的级数N可以变化。如图所示，FIR滤波器在输入端700处接收数字输入，它将相应于用于线性动态补偿电路310的复数输入样本和相应于电路314中的输入包络样本。在700处的数字输入信号被提供到其数目等于想要的滤波器尺寸的一系列延迟级702。每个延迟级702的输出具有被馈送到乘法器704的抽头，该乘法器还接收被存储在非易失性存储器706的复数参数(或滤波器系数)。这些各个滤波器系数在以前描述的自适应实施例中由DPD控制器沿线路708被更新。N个乘法器704的输出被馈送到复数加法电路710，该复数加法电路提供在线路712上的复数滤波器输出。

参照图8，图上以示意图显示可被使用于图3的非线性静态补偿电路312的多项式生成器电路的优选实施例。如图所示，多项式生成器电路具有输入端800，该输入端接收数字包络信号(如以上相对于图3描述的)，该包络信号被馈送到第一乘法器电路802，该乘法器电路还接收来自非易失性存储装置804的复数多项式系数。被存储在非易失性存储装置804中的多项式系数可以在以前描述的自适应实施例中由DPD控制器沿线路805更新。乘法器802的输出沿线路806被提供到复数加法电路810。多项式生成器电路的第二分支包括乘法器812和814以及非易失性存储装置816，该存储装置存储第二复数多项式系数。同样地，这个复数多项式系数可以由DPD控制器被更新，如由线路817表示的。乘法器814的输出被提供到加法电路810。多项式生成器的第三分支经由乘法器818被提供。多项式生成器电路的附加分支以图8所示的方式被级联，直至包括在非易失性存储装置828和乘法器824与826中的最后多项式系数的最后分支提供最后的N阶复数多项式值到加法电路810为止。加法电路810的输出在线路820上被提供，它总的相应于以上公式(2)的多项式。

参照图9，图上以示意图显示可被使用于图3的每个电路336，338和340(以及任何附加的更高阶IIR电路310和314，如果方便的话)的IIR滤波器的优选实施例。所显示的电路相应于在滤波器转移函数中提供零点和极点的IIR滤波器，因此总的相应于上述的公式(4)-(6)的实现。在替换实施例中，全极点实施方案可被利用于与线路912上的信号对应的输入。在900处的数字输入信号被提供到一系列延迟级902，其数目等于在各个公式(4)-(6)的分子中实施的滤波器级的想要的数目。每个延迟级902的输出具有被馈送到乘法器904的抽头，该乘法器还接收被存储在非易失性存储器906的复数参数(或滤波器系数)。这些各个滤波器系数在以前描述的自适应实施例中由DPD控制器沿线路908更新。N个乘法器904的输出被馈送到复数加法电路910，该复数加法电路在线路912上提供复数输出。在线路912上的输出用作为加到滤波器的全极点部分的输入。在线路912上的信号被提供到第二系列延迟级914，其数目等于在各个公式(4)-(6)的分母中实施的滤波器级的想要的数目。每个延迟级914的输出具有被馈送到乘法器916的抽头，该乘法器还接收被存储在非易失性存储器918的复数参数(或滤波器系数)。这些各个滤波器系数在以前描述的自适应实施例中由DPD控制器沿线路920被更新。N个乘法器916的输出被馈送到复数加法电路922，该复数加法电路提供复数输出到加法电路910，该加法电路经由线路912提供线路924上的、来自滤波器的输出。在滤波器的上面部分和下面部分的级数，虽然由整数N表示，但一般可以是不同的。

虽然本发明是相对于当前的优选实施例描述的，然而，本领域技术人员将会看到的，可以作出太多难以描述的、各种各样的修改，而仍保持在本发明的范围内。因此，以上详细说明的本质应当被看作为仅仅是说明性的而不是限制性的。

Claims (21)

1.一种数字预失真器，包括：

输入端，用于接收包括信号样本流的数字通信信号；

线性动态补偿电路，被耦合到该输入端，并且对于多个时间被延迟的信号样本提供线性运算；

数字包络检测器，被耦合到该输入端，并且提供相应于该输入信号样本的离散的数字包络信号样本流；

有限冲激响应滤波器，被耦合到该数字包络检测器，并且对于多个被延迟的包络信号样本提供第一非线性运算；

无限冲激响应滤波器库，与所述有限冲激响应滤波器并联地耦合到该数字包络检测器，并且对于多个被延迟的包络信号样本提供第二非线性运算；以及

组合器，用于组合该线性动态补偿电路、有限冲激响应滤波器与无限冲激响应滤波器库的输出，并且提供一个数字预失真信号作为输出。

2.如在权利要求1中阐述的数字预失真器，还包括非线性静态补偿电路，其耦合到该数字包络检测器，并且对于各个数字包络信号样本提供加权的非线性多项式运算。

3.如在权利要求1中阐述的数字预失真器，其中所述无限冲激响应滤波器库包括以并联结构被耦合的多个无限冲激响应滤波器。

4.如在权利要求3中阐述的数字预失真器，还包括被耦合到所述数字包络检测器的多个乘法器，其中所述多个无限冲激响应滤波器被耦合到各个乘法器并且所述乘法器接收该滤波器输出和不同阶的数字包络信号样本。

5.如在权利要求4中阐述的数字预失真器，其中所述多个无限冲激响应滤波器和乘法器分别生成至少三阶信号。

6.一种预失真线性化放大器系统，包括：

输入端，用于接收包括信号样本流的数字通信信号；

第一信号路径，被耦合到该输入端；

第二信号路径，包括数字预失真器，该数字预失真器包括线性多项式预失真电路，对该输入信号的复数个被延迟的样本操作；和非线性多项式预失真电路，与所述线性多项式预失真电路并联地被耦合到该输入端，所述非线性多项式预失真电路包括包络检测器，接收该输入信号并且提供数字包络信号；有限冲激响应滤波器电路和无限冲激响应滤波器电路，并联地耦合到所述包络检测器，并且对所述数字包络信号操作；以及组合器，用于组合线性和非线性多项式预失真电路的输出，并且提供预失真信号；

加法电路，被耦合到第一和第二信号路径，并且把该输入信号与预失真信号相加，并且输出预失真的输入信号；以及

放大器，接收并且放大该预失真的输入信号，并提供放大的输出信号。

7.如在权利要求6中阐述的预失真线性化放大器系统，还包括数字模拟转换器，其被耦合在加法电路与放大器之间，用于将该预失真的输入信号从数字转换成模拟形式。

8.如在权利要求6中阐述的预失真线性化放大器系统，其中所述无限冲激响应滤波器电路包括：并联地耦合的无限冲激响应滤波器库；以及多个乘法器，其接收不同阶的数字包络信号和滤波器输出，并且生成三阶与更高阶信号。

9.如在权利要求6中阐述的预失真线性化放大器系统，其中所述非线性多项式预失真电路还包括静态非线性多项式电路，其与所述有限冲激响应滤波器电路并联地耦合到所述包络检测器，并且从所述数字包络信号生成复数加权的多项式。

10.一种预失真线性化放大器系统，包括：

输入端，用于接收包括信号样本流的数字通信信号；

数字预失真器，该数字预失真器包括线性多项式预失真电路，其对该输入信号的复数个被延迟的样本操作；和非线性多项式预失真电路，与所述线性多项式预失真电路并联地耦合到该输入端，所述非线性多项式预失真电路包括包络检测器，接收该输入信号并且提供数字包络信号；有限冲激响应滤波器电路和无限冲激响应滤波器电路，并联地耦合到所述包络检测器并且对所述数字包络信号操作；以及组合器，用于组合该线性和非线性多项式预失真电路的输出，并且提供预失真的输入信号；以及

放大器，接收和放大该预失真的输入信号，并且提供放大的输出信号。

11.如在权利要求10中阐述的预失真线性化放大器系统，还包括被耦合在该数字预失真器与放大器之间的数字模拟转换器，用于将该预失真的输入信号从数字转换成模拟形式。

12.如在权利要求10中阐述的预失真线性化放大器系统，其中所述无限冲激响应滤波器电路包括：并联地耦合的无限冲激响应滤波器库；以及多个乘法器，接收不同阶的数字包络信号和滤波器输出，并且生成三阶与更高阶信号。

13.如在权利要求10中阐述的预失真线性化放大器系统，其中所述非线性多项式预失真电路还包括静态非线性多项式电路，其与所述有限冲激响应滤波器电路并联地耦合到所述包络检测器，并且从所述数字包络信号生成复数加权的多项式。

14.一种自适应预失真线性化放大器系统，包括：

输入端，接收包括信号样本流的数字通信信号；

基于多项式的预失真电路，接收并且对所述输入信号样本操作，并提供预失真的输入样本流，所述基于多项式的预失真电路包括第一有限冲激响应滤波器，其接收所述输入信号样本并且利用第一组自适应复数系数对所述输入信号样本操作；包络检测器，接收所述输入信号样本并且提供输入信号包络样本；第二有限冲激响应滤波器电路，利用第二组自适应复数系数对所述包络样本操作；以及无限冲激响应滤波器电路，利用第三组自适应复数系数对所述包络样本操作；

数字模拟转换器，接收该预失真的输入样本，并且提供模拟预失真的输入样本；

放大器，接收和放大所述模拟预失真的输入信号，以提供输出信号；

采样耦合器，被耦合到该放大器输出端，并且提供采样的输出信号；

模拟数字转换器，被耦合到所述采样耦合器，并且提供数字采样的输出信号；以及

自适应控制器，被耦合来接收该数字采样的输出信号，以及被耦合到该输入端以接收输入样本，该控制器生成所述第一、第二、和第三自适应复数系数，并且把它们提供到所述基于多项式的预失真电路。

15.如在权利要求14中阐述的自适应预失真线性化放大器系统，其中所述自适应控制器包括编程的数字信号处理器。

16.如在权利要求14中阐述的自适应预失真线性化放大器系统，其中所述基于多项式的预失真电路被串联耦合在所述输入端与所述数字模拟转换器之间。

17.如在权利要求14中阐述的自适应预失真线性化放大器系统，其中所述基于多项式的预失真电路被耦合在所述输入端和所述数字模拟转换器之间的、与第一信号路径并联的第二信号路径上，以及其中所述第一和第二信号路径通过组合器被耦合。

18.如在权利要求17中阐述的自适应预失真线性化放大器系统，其中所述组合器包括复数加法电路。

19.一种用于RF放大器系统的自适应预失真线性化的方法，包括：

接收包括信号样本流的数字通信信号；

通过多个分开的基于多项式的操作对所述输入信号样本操作，并且提供预失真的输入样本流，所述基于多项式的操作包括利用第一组自适应复数系数对所述输入信号样本执行第一有限冲激响应滤波操作，从所述信号样本得出包络样本并且利用第二组自适应复数系数对所述包络样本执行第二有限冲激响应滤波操作，以及利用第三组自适应复数系数对所述包络样本执行无限冲激响应滤波操作；

接收该预失真的输入样本并且提供模拟预失真的RF输入信号；

放大所述模拟预失真的RF输入信号，以提供输出信号；

采样该输出信号，并且提供模拟的采样的输出信号；

把所述模拟的采样的输出信号转换成数字采样的输出信号；以及

利用该数字采样的输出信号和输入信号样本来生成更新的第一、第二和第三组自适应复数系数，并且将该更新的系数用于所述基于多项式的预失真操作。

20.如在权利要求19中阐述的、用于RF放大器系统的自适应预失真线性化的方法，其中通过多个分开的基于多项式的操作来对所述输入信号样本操作并且提供预失真的输入样本流包括：通过复数个并行的基于多项式的操作来对所述输入样本流操作，以提供所述预失真的输入样本流。

21.如在权利要求19中阐述的、用于RF放大器系统的自适应预失真线性化的方法，其中通过多个分开的基于多项式的操作来对所述输入信号样本操作还包括：对各个包络样本执行多项式操作。

Images