CN101150915A - 合金电路板及其制造方法 - Google Patents

合金电路板及其制造方法 Download PDF

Info

Publication number
CN101150915A
CN101150915A CNA2007101530236A CN200710153023A CN101150915A CN 101150915 A CN101150915 A CN 101150915A CN A2007101530236 A CNA2007101530236 A CN A2007101530236A CN 200710153023 A CN200710153023 A CN 200710153023A CN 101150915 A CN101150915 A CN 101150915A
Authority
CN
China
Prior art keywords
circuit layer
circuit
alloy
printing
metal particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101530236A
Other languages
English (en)
Other versions
CN101150915B (zh
Inventor
金永财
郑在祐
刘永锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN101150915A publication Critical patent/CN101150915A/zh
Application granted granted Critical
Publication of CN101150915B publication Critical patent/CN101150915B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F10/00—Additive manufacturing of workpieces or articles from metallic powder
    • B22F10/10—Formation of a green body
    • B22F10/14—Formation of a green body by jetting of binder onto a bed of metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F2998/00—Supplementary information concerning processes or compositions relating to powder metallurgy
    • B22F2998/10—Processes characterised by the sequence of their steps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P10/00—Technologies related to metal processing
    • Y02P10/25—Process efficiency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Dispersion Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Powder Metallurgy (AREA)
  • Ink Jet (AREA)

Abstract

本发明公开了一种合金电路板和制造合金电路板的方法。利用该合金电路板的制造方法可以在不使用合金油墨的情况下形成期望的合金电路，以及可以通过价格低廉的工艺而不使用掩模来形成合金电路，该合金电路板的制造方法包括：通过对应于电路图案在板上印刷含有第一金属微粒的油墨来形成第一电路层；通过在该板上印刷含有第二金属微粒的油墨来在第一电路层上堆叠第二电路层；以及烧结第一电路层和第二电路层。

Description

合金电路板及其制造方法
相关申请的交叉参考
本申请要求于2006年9月19日提交到韩国知识产权局的专利申请第10-2006-0090719号的优先权，其全部内容整体结合于此作为参考。
技术领域
本发明涉及一种合金电路板的制造方法。
背景技术
目前，正在对喷墨技术进行改进，大范围的研究成果集中在与滤色器、印刷电路板(PCB)等有关的工艺中使用喷墨印刷的方法。然而，尽管对其中合成有纯粒子的油墨(例如，银油墨和铜油墨等)进行了改进，但难以合成两种类型的油墨，并在粒子等级方面不容易控制。
至今还没有使用喷墨技术形成合金电路的技术，但如图1和图2所示，存在一种半导体工艺中使用ALD(原子层沉积)来形成合金薄膜的方法。该技术的原理和工艺如下所述。
为了使用ALD(原子层沉积)来形成合金薄膜，板被放置在真空室中并选择为期望的合金提供每种元素的源，此后在每个循环元素流入室中且生成等离子体以形成元素原子层。
例如，首先，可以通过使银流入，在板上生成等离子体，并沉积银微粒来形成银原子层。然后，在下一循环中，可以使铅流入并可以生成等离子体以形成铅原子层，作为第二原子层。可以重复这些循环以形成期望厚度的图案，此后可以应用热处理来形成AgPd合金薄膜。
然而，上述方法用于形成纳米级的薄膜，并且需要诸如真空室和等离子体发生器的附加装置。这是一种昂贵的工艺，并且耗费很长的时间来形成微米级厚度的电路。此外，由于为了在特定位置上形成电路图案所进行的选择沉积而准备附加掩模是很不方便的，因此该方法实际上不能应用于形成具有几微米厚度的电路。
发明内容
本发明的一方面是提供一种合金电路板的制造方法，通过该方法可以在不使用合金油墨的情况下形成预定厚度的期望合金电路，且无需附加装置，而且通过该方法可以经由不使用掩模的廉价方法在短时间内形成合金电路。
要求的本发明的一方面提供了一种合金电路板的制造方法，它包括通过对应于电路图案在板上印刷含有第一金属微粒的油墨来形成第一电路层；通过在板上印刷含有第二金属微粒的油墨，在第一电路层上堆叠第二电路层；以及烧结第一电路层和第二电路层。
可以通过喷墨印刷实现形成第一电路层和/或形成第二电路层。同样，形成第一电路层和/或形成第二电路层可以包括使油墨干燥。
在烧结之前，可以顺序地重复形成第一电路层和/或第二电路层，以形成预定厚度的电路图案。可以将形成第一电路层和/或第二电路层重复多次。
同样，第一电路层和/或第二电路层的厚度可以是100至1000nm。烧结可以包括将第一电路层和第二电路层加热至200至400℃的温度。
此外，设置包括板和印刷在板上的合金电路的合金电路板，其中，在板上重复印刷含有第一金属微粒的油墨和含有第二金属微粒的油墨之后，通过烧结形成合金电路。
本发明的其它方面和优点将在以下的描述中阐述，并且通过该描述将在一定程度上变得显而易见，或通过实施本发明而得到。
附图说明
图1是示出了根据现有技术的ALD装置的示意图；
图2是示出了根据现有技术的ALD方法的流程图；
图3是示出了根据本发明实施例的合金电路板的制造方法的流程图；
图4是示出了根据本发明实施例的合金电路板的制造工艺的流程图；以及
图5是示出了根据本发明另一实施例的合金电路板的制造工艺的流程图。
具体实施方式
下面，将参照附图详细描述根据本发明特定实施例的合金电路板及其制造方法，在参照附图的描述中，不管附图标号为多少，那些相同或对应的部件使用相同的参考标号，并省略了重复的解释。
图3是示出了根据本发明实施例的合金电路板的制造方法。
在步骤S10中，可以通过对应于电路图案在板上印刷含有第一金属微粒的油墨，然后使其干燥来形成第一电路层。作为在板上印刷含有金属微粒的油墨的方法，该实施例可以使用喷墨印刷，其中，将包含在压力室中的油墨以液滴或细粒的形式喷射到板上。
如果以这种方式通过喷墨印刷将油墨印刷到板上，则可以形成具有例如几百纳米厚度的电路层。这可与根据本发明一方面的用于合金电路的第一电路层相对应。在通过喷墨印刷将第一电路层印刷成预定厚度之后，可以干燥第一电路层，以防止在印刷第二电路层期间使第一电路层的油墨与第二电路层的油墨混合，由此可以提高对于将多个电路层交替地堆叠成多层的堆叠有效性。
印刷第一电路层的工艺不一定只执行一次，而是可以执行多次以获得预定厚度的电路层。同样在这种情况下，可以期望在每次印刷之后立即使油墨干燥，以提高堆叠电路层的有效性。
在步骤S20中，可以通过在印刷有第一电路层的板的一部分上印刷含有第二金属微粒的油墨，在第一电路层上堆叠第二电路层。堆叠第二电路层的工艺可以通过如步骤S10的喷墨印刷来完成，且在印刷第二电路层之后使油墨干燥，用于在随后的印刷工艺中进行更有效地堆叠。
在利用含有第一金属微粒的油墨印刷第一电路层之后，可以在印刷第二电路层之前干燥油墨，以防止每个电路层的油墨彼此混合并防止由于密度不同而引起的金属微粒混合。
第二金属微粒可以是与第一金属微粒一起将通过烧结工艺变为合金的金属微粒，并该第二金属微粒可以通过与第一金属微粒相结合被激活以形成合金。因此，可期望选择第一金属微粒和第二金属微粒使得两种金属微粒起反应并在稍后描述的烧结工艺中容易彼此结合以形成合金电路板的合金。
此外，可以控制第一金属微粒和第二金属微粒的组成比，从而可以形成所期望的合金。这可以通过控制油墨中包含的金属微粒的比率，以及控制将含有相同比率的金属微粒的油墨印刷到板上的次数成来实现。
例如，如果对于理想组合，第一金属微粒需要比第二金属微粒多N倍，则可以执行N次印刷和干燥含有第一金属微粒的墨水的工艺并可执行一次印刷和干燥含有第二金属微粒的油墨的工艺，此后可以执行烧结以获得期望成分的合金。
在操作S30中，可以交替重复堆叠第一电路层并堆叠第二电路层的工艺来形成期望厚度的合金电路。例如，如果第一电路层和第二电路层的厚度都是100nm，则为了形成具有10μm厚度的合金电路，可以堆叠第一电路层和第二电路层50次，且如果第一电路层和第二电路层的厚度都是1nm，则为了形成具有10μm厚度的合金电路，可以堆叠第一电路层和第二电路层5次。
然而，如上所述，根据用于形成合金的金属微粒的比率，堆叠第一电路层和第二电路层的次数可以不同。
即，根据本发明的实施例，可以交替重复几次在板上堆叠第一电路层以及堆叠第二电路层，其中，也可以交替重复对第一电路层堆叠N次的堆叠工艺以及对第二电路层堆叠M次的堆叠工艺。
如上所述，在形成期望厚度的电路层之后，在步骤S40中，一起加热并烧结第一电路层和第二电路层，使得第一金属微粒和第二金属微粒结合在一起并形成合金电路。
烧结工艺是通过对金属微粒加热来利用热能激活在层中堆叠的金属微粒的原子，使得它们结合在一起形成合金。
烧结工艺的温度条件可以根据油墨中包含的金属微粒的尺寸和类型而改变。例如，对于大块金属可以在700至800℃的温度下进行烧结，而如果微粒的尺寸是在如该实施例中的纳米级别，则烧结工艺的温度可以更低些。例如，可以大约250℃来烧结纳米级的银(Ag)微粒，且也可以200至400℃的温度烧结其它金属微粒。
通过烧结工艺，可以激活根据本发明该实施例的位于第一电路层和第二电路层之间的结合区域处的原子，从而可以稳固地结合原子以形成合金，并可以容易地形成合金。
因为可以通过烧结工艺使第一电路层和第二电路层相结合，所以如上所述，根据本实施例的电路层的形成方法可以包括交替堆叠第一电路层和第二电路层成多层，并交替印刷电路层。
这里，第一电路层和第二电路层的厚度可以影响形成合金的程度。如果电路层的厚度比较薄，则合金化程度总的来说相对较高，而如果电路层比较厚，则通过烧结获得的合金化程度将较低，例如，对于仅在各电路层之间的结合区域中形成的合金。
另一方面，电路层越薄，则油墨印刷的次数就越多，这将导致更长的处理时间和更低的生产率，因此限制了可用于增加合金化程度的电路层薄厚程度。例如，如果电路层被印刷成100至1000nm的厚度，假设电路层的总厚度是10μm，则印刷工艺可以重复10至100次。因此，考虑到第一金属微粒和第二金属微粒之间的合金化程度和生产率，其有利地将每个电路层印刷为适当厚度。
油墨中含有的金属微粒可以是铜(Cu)、银(Ag)、或钯(Pd)等，它们通常用于合金电路。虽然上面已经描述了使用两种类型的金属微粒形成合金电路的方法，但根据本发明的实施例，也可以使用三种或更多种类型的金属微粒形成合金电路，其差别仅在于通过应用如上所述的后续处理交替重复印刷三种类型或更多种类型的油墨。
第二金属微粒可以是与第一金属微粒一起通过烧结工艺变成合金的金属微粒，且它可以通过与第一金属微粒相结合而被激活以形成合金。因此，可以期望选择第一金属微粒和第二金属微粒，使得两种类型的金属微粒在烧结工艺中产生反应并容易地彼此结合，以形成合金电路板的合金。
因此，如参照图4描述的在根据本发明特定实施例的合金电路板的制造方法中，银微粒被用作第一金属微粒，钯微粒被用作第二金属微粒。
同样，可以控制第一金属微粒和第二金属微粒的组成比，从而可以形成期望的合金。这可以通过控制油墨中包含的金属微粒的比率，以及控制将含有相同比率的金属微粒的油墨印刷到板上的次数来实现。根据参照图4描述的本发明的实施例，印刷到板上的每种类型的油墨中分别包含的银微粒和钯微粒具有相同比率。
图4是示出了根据本发明实施例的合金电路板的制造工艺的流程图。在图4中示出了板100、喷墨头102、银电路层104、钯电路层106、以及合金电路板108。
在该实施例中，给出了其中使用银(Ag)微粒作为第一金属微粒和使用钯(Pd)微粒作为第二金属微粒来形成合金电路图案的实例。如上所述，除银或钯Ag或Pd之外可以使用其它金属微粒来实现本发明的该实施例。
如图4的(a)中，可使用喷墨头102将包含银(Ag)微粒的油墨对应于电路图案印刷到板100上，如上所述，在这里可使用喷墨印刷，其中包含在压力室中的油墨以液滴或细粒的形式喷射到板上。
在通过印刷含有银微粒的油墨来堆叠银电路层之后，使其干燥。这防止了银电路层104的油墨与将在其上印刷的油墨混合。
如图4的(b)中，通过在堆叠有银电路层的板100上印刷含有钯微粒的油墨，可以在银电路层104上堆叠钯电路层106。这里，如图4的(a)中，印刷含有钯微粒的油墨的工艺可以通过喷墨印刷来实现，并在印刷钯电路层106之后，可使其干燥。如上所述，可以通过在印刷与每个电路层相对应的油墨之后使油墨干燥，来增加电路层的堆叠有效性。
如图4的(c)中，钯电路层106可以堆叠在银电路层104上，且可以轮流地将银电路层104堆叠在钯电路层106上。即，可以通过在图4的工艺(b)中堆叠的钯电路层106上再次印刷含有银微粒的油墨，来堆叠银电路层104并使其干燥。
在图4的(d)中，可以重复堆叠银电路层104和钯电路层106直到形成预定厚度的电路图案。因此，可使合金电路形成用户期望的预定厚度。这里，可以期望每级交替地堆叠每个电路层，从而可以通过烧结工艺将两种类型的金属容易地结合为合金。
在本发明该实施例的情况下，如果银电路层104和钯电路层106的厚度都被印刷成500nm，则为了形成厚度为10μm的合金电路，银电路层104和钯电路层106都将交替地堆叠十次。
然而，如上所述，根据用于形成合金的各个金属微粒的比率，每个电路层堆叠的次数都可以不同。例如，当使用含有铜微粒的铜电路层(未示出)和含有钯微粒的钯电路层形成合金电路时，该工艺可以是交替地重复堆叠一层铜电路层和两层钯电路层。
即，可以交替地重复在板100上堆叠一次银电路层104和堆叠一次钯电路层106的工艺；或者在另一实例中，可以交替地重复堆叠一次铜电路层和堆叠两次钯电路层的工艺。
在图4的(e)中，将烧结按次序堆叠的银电路层104和钯电路层106。为了更具体地说明，通过将两种类型的电路层加热并压成预定形状，可将其稳固地熔合在一起，从而形成期望的预定厚度的合金电路板108。
用于形成本发明实施例的合金电路板108的烧结工艺可以是加热相继堆叠的银电路层104和钯电路层106，使得它们可以熔在一起，以使银微粒和钯微粒可容易地结合来形成合金电路板108。例如，可以250℃的温度执行烧结，在该温度下银微粒和钯微粒被熔化。
然而，如上所述，可以根据金属的类型和微粒的大小改变温度条件。在本发明的实施例中，如果微粒的大小较小(纳米级)，可以改变烧结工艺的温度。通过以适当温度进行烧结工艺，可以激活位于银电路层和钯电路层之间的结合区域的原子以使其稳固地彼此结合成合金，由此可以容易地形成合金。
图5是示出了根据本发明的另一实施例的合金电路板的制造工艺的流程图。在图5中示出了板100、喷墨头102、银电路层104、钯电路层106、以及合金电路板108。
本发明的该实施例与图4所示的实施例的区别在于在板上堆叠含有银微粒的银电路层104和含有钯微粒的钯电路层106以形成预定厚度的电路图案的方法。在以下描述中，将只详细地描述不同于图4所示的本发明实施例的那些部分，将省略对于共有的那些部分的多余解释。
在图5的(b)中，可以通过印刷含有银油墨的银电路层104三次来形成多层银电路层104。在图5的(c)中，可以在三层银电路层104上形成三层钯电路层106，且在图5的(d)中，可以在三层钯电路层106上再次堆叠三层银电路层104。当然，可在这些层上堆叠三层另外的钯电路层106，并可以顺序地重复该工艺。
最后，在图5的(e)中，形成为三层的电路层都可以被共同地烧结，以使在银电路层104和钯电路层106彼此接触的区域处可容易地将银微粒和钯微粒结合在一起，以形成含有银微粒和钯微粒的合金电路板108。
如图5所示的本发明的实施例可以应用于以下情况：由于喷墨印刷的一个实例未提供期望厚度的电路层，从而必须通过重复印刷来增加每个电路层的厚度；由于将合金化的成分根据油墨类型而比率不同，使得特定类型的金属微粒要被印刷更多次数；或者工艺被简化以防止其由于需要进行多次印刷而变得复杂。然而，在多次印刷一种类型的油墨之后印刷下一种油墨的方法适用于允许通过烧结工艺形成适当合金的范围内。
根据上述制造合金电路板的方法制造的合金电路板可以具有通过交替地重复印刷含有第一金属微粒的油墨和含有第二金属微粒的油墨并通过烧结而形成的合金电路。以这种方式，可以使用喷墨印刷而不必使用合金油墨来形成期望的合金电路，且通过价格低廉的工艺而不使用掩模来形成合金电路。
如上所述，利用根据本发明特定实施例的合金电路板的制造方法，通过使用喷墨印刷来印刷含有金属微粒的每一类型的油墨而不使用合金油墨，可以形成期望的预定厚度的合金电路，以及通过价格低廉的工艺而不使用掩模并使用喷墨印刷，可以形成合金电路。
虽然已结合具体实施例详细描述了本发明的主旨，但是实施例仅用于示例性的目的且本发明不限于此。应当理解，本领域普通技术人员可以在不背离本发明范围和主旨的前提下，做出各种变换和修改。

Claims (11)

1.一种合金电路板的制造方法，所述方法包括：
通过对应于电路图案在板上印刷含有第一金属微粒的油墨，形成第一电路层；
通过在所述板上印刷含有第二金属微粒的油墨，在所述第一电路层上堆叠第二电路层；以及
烧结所述第一电路层和所述第二电路层。
2.根据权利要求1所述的方法，其中，通过喷墨印刷来执行形成所述第一电路层。
3.根据权利要求1所述的方法，其中，通过喷墨印刷来执行堆叠所述第二电路层。
4.根据权利要求1所述的方法，其中，形成所述第一电路层包括使含有所述第一金属微粒的所述油墨干燥。
5.根据权利要求1所述的方法，其中，堆叠所述第二电路层包括使含有所述第二金属微粒的所述油墨干燥。
6.根据权利要求1所述的方法，其中，在所述烧结之前，顺序地重复形成所述第一电路层和堆叠所述第二电路层。
7.根据权利要求1所述的方法，其中，多次执行形成所述第一电路层和堆叠所述第二电路层。
8.根据权利要求1所述的方法，其中，所述第一电路层的厚度是100nm至1000nm。
9.根据权利要求1所述的方法，其中，所述第二电路层的厚度是100nm至1000nm。
10.根据权利要求1所述的方法，其中，所述烧结包括将所述第一电路层和所述第二电路层加热至200℃至400℃的温度。
11.一种合金电路板，包括：
板；以及
合金电路，印刷在所述板上，
其中，通过在所述板上重复地印刷含有第一金属微粒的油墨和含有第二金属微粒的油墨，随后对其进行烧结来形成所述合金电路。
CN2007101530236A 2006-09-19 2007-09-18 合金电路板及其制造方法 Expired - Fee Related CN101150915B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2006-0090719 2006-09-19
KR1020060090719A KR100819876B1 (ko) 2006-09-19 2006-09-19 합금배선기판 및 그 제조방법
KR1020060090719 2006-09-19

Publications (2)

Publication Number Publication Date
CN101150915A true CN101150915A (zh) 2008-03-26
CN101150915B CN101150915B (zh) 2010-06-23

Family

ID=39187384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101530236A Expired - Fee Related CN101150915B (zh) 2006-09-19 2007-09-18 合金电路板及其制造方法

Country Status (4)

Country Link
US (1) US7721423B2 (zh)
JP (1) JP4676471B2 (zh)
KR (1) KR100819876B1 (zh)
CN (1) CN101150915B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102300415A (zh) * 2010-06-22 2011-12-28 上海亿金纳米科技有限公司 一种导电性均匀的印制电子用银导线的制备方法
CN102437140A (zh) * 2010-09-08 2012-05-02 文科泰克控股公司 具有烧结的金属连接的功率半导体模块及制造方法
CN102480848A (zh) * 2010-11-23 2012-05-30 西门子公司 一种导电栅的制造系统和制造方法
CN103298268A (zh) * 2012-02-28 2013-09-11 比亚迪股份有限公司 一种led封装用陶瓷散热基座的制备方法
CN103460817A (zh) * 2011-03-24 2013-12-18 富士胶片株式会社 铜配线的形成方法、配线基板的制造方法以及配线基板
CN108541146A (zh) * 2018-04-24 2018-09-14 珠海元盛电子科技股份有限公司 一种全印制单层fpc的全加成法技术

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7530476B2 (en) 2006-04-10 2009-05-12 Precision Valve Corporation Locking aerosol dispenser
US8555491B2 (en) * 2007-07-19 2013-10-15 Alpha Metals, Inc. Methods of attaching a die to a substrate
KR100987754B1 (ko) 2008-05-16 2010-10-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100986288B1 (ko) * 2008-08-04 2010-10-07 삼성전기주식회사 인쇄회로기판 제조방법
CN104094678A (zh) * 2012-02-03 2014-10-08 英派尔科技开发有限公司 可印制电子基板
CN104228342B (zh) * 2014-08-15 2017-03-08 中国科学院重庆绿色智能技术研究院 基于喷墨打印和选择性激光熔化的布线系统及方法
CN111370326B (zh) * 2018-12-26 2022-10-18 中芯集成电路（宁波）有限公司 封装方法
US20220007515A1 (en) * 2019-08-29 2022-01-06 Hewlett-Packard Development Company, L.P. Flexible printed articles
US20230380077A1 (en) * 2022-05-20 2023-11-23 Kyocera International, Inc. Multi-layer ceramic package having a multilayer ceramic base and at least one inkjet printed layer
DE102022115912A1 (de) 2022-06-27 2023-12-28 Universität Stuttgart, Körperschaft Des Öffentlichen Rechts Verfahren zum Herstellen eines elektrischen Bauteils mittels sukzessivem Aufdrucken und Sintern von partikelhaltiger Tinte

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3910852A (en) * 1971-03-22 1975-10-07 Conshohocken Chemicals Inc Conductive resin composition
US4327124A (en) * 1978-07-28 1982-04-27 Desmarais Jr Raymond C Method for manufacturing printed circuits comprising printing conductive ink on dielectric surface
JPH0610927B2 (ja) * 1985-04-05 1994-02-09 株式会社日立製作所 セラミック基板の製造方法
US5114744A (en) * 1989-08-21 1992-05-19 Hewlett-Packard Company Method for applying a conductive trace pattern to a substrate
US5162062A (en) * 1991-06-17 1992-11-10 E. I. Du Pont De Nemours And Company Method for making multilayer electronic circuits
US6378199B1 (en) * 1994-05-13 2002-04-30 Dai Nippon Printing Co., Ltd. Multi-layer printed-wiring board process for producing
US5724727A (en) * 1996-08-12 1998-03-10 Motorola, Inc. Method of forming electronic component
JP3330300B2 (ja) * 1997-02-28 2002-09-30 東京エレクトロン株式会社 基板洗浄装置
US5857883A (en) * 1997-05-09 1999-01-12 International Business Machines Corporation Method of forming perforated metal/ferrite laminated magnet
CN2482313Y (zh) * 2001-06-08 2002-03-13 谢世辉 一种软式印刷电路板结构
JP3951722B2 (ja) 2002-02-04 2007-08-01 凸版印刷株式会社 導電性積層体及びその製造方法
JP4192554B2 (ja) * 2002-10-25 2008-12-10 株式会社デンソー 多層回路基板の製造方法
JP2004165310A (ja) 2002-11-12 2004-06-10 Sumitomo Bakelite Co Ltd 多層プリント回路板の製造方法
TWI265762B (en) * 2003-01-14 2006-11-01 Sharp Kk Wiring material, wiring substrate and manufacturing method thereof, display panel, fine particle thin film material, substrate including thin film layer and manufacturing method thereof
JP2005057140A (ja) 2003-08-06 2005-03-03 Seiko Epson Corp 多層配線基板とその製造方法
JP2005081335A (ja) * 2003-09-11 2005-03-31 Seiko Epson Corp パターン形成方法、導電性薄膜、電気光学装置、電子機器
JP2005340437A (ja) 2004-05-26 2005-12-08 Seiko Epson Corp 多層配線基板の製造方法、電子デバイス及び電子機器
JP2006024768A (ja) * 2004-07-08 2006-01-26 Seiko Epson Corp 配線基板、配線基板の製造方法および電子機器
JP3874003B2 (ja) 2004-10-27 2007-01-31 セイコーエプソン株式会社 配線パターン形成方法、及び膜パターン形成方法
KR100633846B1 (ko) * 2005-03-23 2006-10-13 삼성전기주식회사 도전성 배선재료, 배선기판의 제조방법 및 배선기판

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102300415A (zh) * 2010-06-22 2011-12-28 上海亿金纳米科技有限公司 一种导电性均匀的印制电子用银导线的制备方法
CN102300415B (zh) * 2010-06-22 2014-06-18 上海朗亿功能材料有限公司 一种导电性均匀的印制电子用银导线的制备方法
CN102437140A (zh) * 2010-09-08 2012-05-02 文科泰克控股公司 具有烧结的金属连接的功率半导体模块及制造方法
CN102480848A (zh) * 2010-11-23 2012-05-30 西门子公司 一种导电栅的制造系统和制造方法
CN102480848B (zh) * 2010-11-23 2014-12-24 西门子公司 一种导电栅的制造系统和制造方法
CN103460817A (zh) * 2011-03-24 2013-12-18 富士胶片株式会社 铜配线的形成方法、配线基板的制造方法以及配线基板
CN103298268A (zh) * 2012-02-28 2013-09-11 比亚迪股份有限公司 一种led封装用陶瓷散热基座的制备方法
CN108541146A (zh) * 2018-04-24 2018-09-14 珠海元盛电子科技股份有限公司 一种全印制单层fpc的全加成法技术

Also Published As

Publication number Publication date
US20080066952A1 (en) 2008-03-20
KR20080025917A (ko) 2008-03-24
US7721423B2 (en) 2010-05-25
JP4676471B2 (ja) 2011-04-27
JP2008078656A (ja) 2008-04-03
CN101150915B (zh) 2010-06-23
KR100819876B1 (ko) 2008-04-07

Similar Documents

Publication Publication Date Title
CN101150915B (zh) 合金电路板及其制造方法
US7653990B2 (en) Manufacturing method of printed circuit board using an ink jet
CN100525582C (zh) 在印刷电路板上形成电路图案的方法
CN1849411A (zh) 无电沉积方法和系统
US20160086721A1 (en) Coil unit for thin film inductor, method of manufacturing coil unit for thin film inductor, thin film inductor, and method of manufacturing thin film inductor
CN106169426A (zh) 金属化陶瓷基板的制造方法及其制造的金属化陶瓷基板
JP2020513696A5 (zh)
CN112074363A (zh) 材料组
KR20170039102A (ko) 프린트 배선판 및 그 제조 방법
TWI449483B (zh) 印刷電路板及其製造方法
JP2024096326A (ja) パターニング方法
JP2005251893A (ja) 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法
CA2918939C (en) Process for depositing metal on a substrate
TW200945974A (en) Electroplating substrate containing metal catalyst layer and metal seed layer, and method for producing printed circuit board using the same
CN100574573C (zh) 多层印刷电路板及其制造方法
US11304303B2 (en) Methods and processes for forming electrical circuitries on three-dimensional geometries
US20050147917A1 (en) Etching resist precursor compound, fabrication method of circuit board using the same and circuit board
JP2007165362A (ja) Ｘ線マスク及びその製造方法並びに紫外線リソグラフィー用階調マスク
DiGregorio et al. Particle-less reactive inks
KR100865120B1 (ko) 잉크젯프린팅방식을 이용한 다층 인쇄회로기판 제조방법
Walker Synthesis and patterning of reactive silver inks
JP2005251949A (ja) 配線基板及びその製造方法
KR20170067540A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
CN205726641U (zh) 具有不同面层的部件载体及含有该部件载体的电子设备
Liu et al. Ultra-fine photoresist image formation for next generation high-density PWB substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100623

Termination date: 20150918

EXPY Termination of patent right or utility model