KR100987754B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR100987754B1
KR100987754B1 KR1020080045713A KR20080045713A KR100987754B1 KR 100987754 B1 KR100987754 B1 KR 100987754B1 KR 1020080045713 A KR1020080045713 A KR 1020080045713A KR 20080045713 A KR20080045713 A KR 20080045713A KR 100987754 B1 KR100987754 B1 KR 100987754B1
Authority
KR
South Korea
Prior art keywords
copper
layer
alloy
printed circuit
circuit board
Prior art date
Application number
KR1020080045713A
Other languages
English (en)
Other versions
KR20090119584A (ko
Inventor
서무홍
이종진
김민성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080045713A priority Critical patent/KR100987754B1/ko
Publication of KR20090119584A publication Critical patent/KR20090119584A/ko
Application granted granted Critical
Publication of KR100987754B1 publication Critical patent/KR100987754B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0353Making conductive layer thin, e.g. by etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명의 구리 도금층의 두께 방향으로 에칭 계수를 달리하여 미세 회로 구현을 용이하게 하는 인쇄회로기판 및 그 제조방법에 관한 것이다.
이를 위한 본 발명의 인쇄회로기판은 기판에 일정한 회로패턴을 형성하기 위한 구리 도금층을 갖는 인쇄회로기판에 관한 것으로서, 상기 구리 도금층은 상기 기판 상의 두께 방향에 따라 합금 비율이 변화되어 두께 방향으로 식각 계수가 변화되는 구리 합금층으로 구성될 수 있다.
구리 도금층, 기판, 에칭 계수, 합금 비율

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method thereof}
본 발명은 인쇄회로기판 및 제조방법에 관한 것으로서, 특히 구리 도금층의 두께 방향으로 에칭 계수를 달리하여 미세 회로 구현을 용이하게 하는 인쇄회로기판 및 그 제조방법에 관한 것이다.
전자 제품이 점차 소형화, 경량화, 고속화, 그리고 고용량화에 따라 전자소자 내장 인쇄회로기판의 개발이 주목받고 있다. 전자소자 내장 인쇄회로기판은 이러한 다기능성, 소형화의 장점과 더불어 고기능화라는 측면도 어느 정도 포함하고 있는데 이는 100MHz이상의 고주파에서 배선거리를 최소화할 수 있을 뿐만 아니라, 경우에 따라서는 FC(flexible circuit board)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(Solder ball)을 이용한 부품의 연결에서 오는 신뢰성의 문제를 개선할 수 있는 방편을 제공하기 때문이다.
현재 인쇄회로기판(PCB; Printed Circuit Board)은 서브트렉티 브(Subtractive) 공법과 MSAP(Modified Semi Additive Process) 공법 등을 이용하여 제작되고 있다.
서브트렉티브(Subtractive) 공법은 MSAP(Modified Semi Additive Process) 공법 대비 가격이 저렴하나, 식각 계수(etching factor)가 낮아 미세 회로 구현이 어렵기 때문에 회로가 미세해질수록 서브트렉티브(Subtractive) 공법에서 MSAP(Modified Semi Additive Process) 공법으로 전환하게 된다.
서브트렉티브(Subtractive) 공법은 구리적층판을 구비한 기판 상에서 필요한 도체의 회로부분을 제외한 불필요한 부분의 구리를 제거시켜서 필요한 도체회로를 형성하는 방식이다.
상세하게는, 기판에 전류밀도를 일정하게 유지하거나 펄스 전류를 사용하여 전기동 도금을 수행한다. 이때, 구리(Cu)의 조직은 그레인 사이즈(Grain Size)가 일정하거나 높은 펄스 전류밀도로 인한 핵생성 증가로 도금 조직이 미세하게 된다.
이렇게 제작된 기판의 구리 도금층을 에칭 공정을 통해 선택적으로 제거하여 회로를 형성하는데, 회로의 패턴 굴곡이 기판 표면의 원활한 애칭액 흐름을 방해하기 때문에 반응이 끝난 에칭액이 기판 밑바닥에 잔존하게 되고 신액으로 교환되지 못한다.
따라서 도 1과 같이 기판 상의 구리 도금층(10) 조직이 회로의 두께방향에 따라 일정하여 에칭액 공급이 원활한 상부 영역은 많이 에칭되고, 하부 영역은 적게 에칭되어 에칭 계수(etching factor)가 낮아짐으로써 고밀도 회로형성이 어렵게 된다.
이러한 서브트렉티브(Subtractive) 공법의 고밀도 회로 형성이 어려운 단점을 개선하기 위한 방식으로 MSAP(Modified Semi Additive Process) 공법이 제안되고 있다.
일반적인 MSAP(Modified Semi Additive Process) 공법을 이용한 기술이 본 출원인에 의해 기출원되어 등록된 대한민국 등록특허 제0726238에 “다층 인쇄회로기판 제조방법”이라는 제목으로 개시된 바 있다.
MSAP(Modified Semi Additive Process) 공법은 화학동 도금과 5um이하의 전기동 도금으로 구리(Cu) 씨드층(Seed layer)을 형성하고, 그 위에 드라이 필름(Dry Film)을 두껍게 도포한 후 노광 및 현상 작업으로 드라이 필름(Dry Film)을 패터닝한다.
그리고, 전기 동도금 공정을 진행하면 현상에 의해 드라이 필름(Dry Film)이 제거된 부분에 구리(Cu)가 채워져 에칭 계수(Etching factor)가 큰 회로가 형성된다.
그런데, 이러한 방식은 고밀도 회로 형성이 유리한 반면에 서브트렉티브(Subtractive) 공법에 비하여 공정이 복잡하고, 고가의 생산비가 소요되는 단점이 있다.
본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적 은, 구리 도금층의 두께 방향에 대하여 합금 비율을 변화시킴으로써, 두께 방향에 대해 서로 다른 에칭 계수를 제공하여 구리 도금층의 두께에 무관하게 균일한 식각이 이루어지도록 하여 미세 회로 구현이 용이하게 하는 인쇄회로기판 및 그 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 인쇄회로기판은 기판에 일정한 회로패턴을 형성하기 위한 구리 도금층을 갖는 인쇄회로기판에 관한 것으로서, 상기 구리 도금층은 상기 기판 상의 두께 방향에 따라 합금 비율이 변화되어 두께 방향으로 식각 계수가 변화되는 구리 합금층일 수 있다.
구리 합금층의 합금 비율의 변화는 두께 방향으로 연속적 또는 불연속적일 수 있다.
구리 합금층의 합금 원소는 아연(Zn), 니켈(Ni), 주석(Sn) 및 이들이 구성된 그룹으로부터 선택되는 것일 수 있다.
구리 합금층은 전류밀도 제어 방식에 의해 합금 비율이 제어된 것이다.
본 발명의 인쇄회로기판 제조방법은, 기판에 일정한 회로패턴을 형성하기 위한 구리 도금층을 형성하는 인쇄회로기판의 제조방법에 관한 것으로서, 상기 기판 상에 구리 도금층을 두께 방향으로 합금 비율을 변화시켜 두께 방향으로 식각 계수가 변화하는 구리 합금층으로 형성하는 것을 특징으로 한다.
구리 합금층의 합금 비율의 변화는 두께 방향으로 연속적으로 형성하거나, 불연속적으로 형성할 수 있다.
구리 합금층의 합금 원소는 아연(Zn), 니켈(Ni), 주석(Sn) 및 이들이 구성된 그룹으로부터 선택하여 이용할수 있다.
구리 합금층은 직류 도금법 그 중에 전류밀도 조건 제어 방식으로 실시할 수 있다.
본 발명은 에칭액 공급이 원활한 회로 상부 영역과 에칭액 공급이 원활하지 않은 회로 하부 영역의 구리 도금층에 대하여 두께 방향으로 합금 비율을 변화시켜, 구리 도금층의 두께에 무관하게 균일한 에칭이 이루어지도록 균일하게 함으로써, 미세 회로를 구현할 수 있다.
본 발명에 따른 인쇄회로기판의 구성과 그 제조방법 및 효과에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조한 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.
이하, 관련도면을 참조하여 본 발명의 일실시예에 따른 인쇄회로기판 및 그 제조방법에 대하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명의 일실시예에 따른 구리 합금층 식각 공정 후의 단면도로서, 본 발명은 기판에 일정한 회로패턴을 형성하기 위한 구리 도금층을 갖는 인쇄회로기판에 관한 것이다.
도 2를 참조하면, 본 발명의 특징적인 양상에 따라 구리 도금층은 기판 상의 두께 방향에 따라 합금 비율이 변화되어 두께 방향으로 식각 계수가 변화되는 구리 합금층(100)으로 이루어진다.
예를 들어, 도 2와 같이 순수 구리층(Cu)과, 구리(Cu)와 11중량(Wt) 아연(Zn) 합금 및 구리 와 5중량(Wt) 아연(Zn) 합금층의 순차적인 구조로 이루어질 수 있으며, 이는 본 발명의 하나의 실시예로서 여기에 한정되지 않고 다양한 실시예를 통해 변형될 수 있다.
이와 같이, 본 발명의 구리 합금층(100)은 두께 방향에 대하여 합금 비율이 변화됨에 따라 두께 방향으로 에칭 계수(etching factor)가 변화되어 두께 방향으로 균일한 에칭이 이루어짐에 따라, 미세 회로 패턴에 유리하다.
다시 말해, 에칭액 공급이 원활한 상부 영역은 에칭 저항력이 강한 도금 조직을 갖도록 하고, 애칭액 공급이 원활하지 않아 반응이 끝난 액이 남아 있는 하부 영역에는 에칭 저항력이 작은 도금 조직을 갖도록 함으로써, 상하부의 에칭이 균일하게 이루어지게 하는 것이다.
이러한 본 발명에 따른 구리 합금층을 가지는 인쇄회로기판은 기판 상에 구 리 도금층을 두께 방향으로 합금 비율을 변화시킴으로써 제조된다.
이때, 구리 합금층의 합금 비율의 변화는 두께 방향으로 연속적으로 형성하거나, 불연속적으로 형성할 수 있다.
그리고, 구리 합금층의 합금 원소는 아연(Zn), 니켈(Ni), 주석(Sn) 및 이들이 구성된 그룹으로부터 선택하여 이용할 수 있다.
또한, 구리 합금층은 직류 도금법으로 형성할 수 있는데, 직류 도금법은 펄스도금방식에 비하여 결정입계가 작고, 내산성이 강하여, 기판과 전기도금 계면의 도금액 침투에 의한 에칭량을 크게 감소시킬 수 있다.
아울러, 본 발명은 직류도금법을 이용하되 두께 방향에 따른 에칭 계수 제어를 위하여 전류 밀도 방식을 통해 두께 방향에 따라 전류 밀도를 달리하여 구리 합금층의 반응 속도를 조절할 수 있다.
상술한 바와 같이 기존의 구리 도금층은 도금 두께에 따라 구리(Cu)의 순도에 변화가 없는 조직으로 도금 두께 전반에 걸쳐 식각비가 일정한 도금 조직을 갖도록 함으로써, 도금층의 상하부가 서로 다른 식각비를 갖기 때문에 미세 회로 구현이 어려웠다.
그러나, 본 발명은 구리 합금 비율 조절을 통해 에칭액 공급이 원활한 회로 상부 영역은 에칭 저항력이 강한 도금조직을 형성하고, 애칭액 공급이 잘 되지 않아 반응이 끝난 액이 많이 남아 있는 회로의 하부 영역은 에칭 저항력이 작은 도금 조직을 형성한다.
이에 따라, 반응이 끝난 에칭액이 하부 영역에 존재하더라도 전체적으로 두께에 따라 균일한 에칭이 이루어질 뿐만 아니라 MSAP(Modified Semi Additive Process) 공법과 대등한 수준의 에칭계수(Etching factor)를 확보하여 저렴한 식각공법을 사용하면서 고밀도 미세회로를 형성할 수 있다.
아울러, 추가 공정이나 신규 설비가 필요 없기 때문에 기존 생산설비에 적용 가능한 이점이 있는 것이다.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 종래 기술에 따른 구리 도금층의 식각 공정 후의 단면도.
도 2는 본 발명의 실시예에 따른 구리 합금층 식각 공정 후의 단면도.
<도면의 주요 부분에 대한 부호 설명>
100 : 구리 합금층

Claims (11)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판에 일정한 회로패턴을 형성하기 위한 구리 도금층을 형성하는 인쇄회로기판의 제조방법에 있어서,
    상기 기판 상에 구리 도금층을 두께 방향으로 합금 비율을 변화시켜 두께 방향으로 식각 계수가 변화하는 구리 합금층으로 형성하되,
    상기 구리 도금층을 형성하는 단계는:
    상기 기판 상에 순수 구리층을 형성하는 단계;
    상기 순수 구리층 상에 구리 및 합금 원소로 이루어진 제1 합금층을 형성하는 단계; 및
    상기 제1 합금층 상에, 상기 구리 및 상기 합금 원소로 이루어지며 상기 제1 합금층에 비해 상기 합금 원소의 중량(Wt)이 더 큰 제2 합금층을 형성하는 단계를 포함하고,
    상기 제1 합금층을 형성하는 단계 및 상기 제2 합금층을 형성하는 단계는 각각 직류 도금법으로 전류밀도 조건을 달리하여 이루어지는 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 구리 합금층의 합금 비율의 변화는 두께 방향으로 연속적으로 형성되는 인쇄회로기판 제조방법.
  8. 제6항에 있어서,
    상기 구리 합금층의 합금 비율의 변화는 두께 방향으로 불연속적으로 형성되는 인쇄회로기판 제조방법.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 구리 합금층의 합금 원소는 아연(Zn) 및 니켈(Ni) 중 적어도 어느 하나를 포함하는 인쇄회로기판 제조방법.
  10. 삭제
  11. 삭제
KR1020080045713A 2008-05-16 2008-05-16 인쇄회로기판 및 그 제조방법 KR100987754B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080045713A KR100987754B1 (ko) 2008-05-16 2008-05-16 인쇄회로기판 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080045713A KR100987754B1 (ko) 2008-05-16 2008-05-16 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090119584A KR20090119584A (ko) 2009-11-19
KR100987754B1 true KR100987754B1 (ko) 2010-10-13

Family

ID=41603276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080045713A KR100987754B1 (ko) 2008-05-16 2008-05-16 인쇄회로기판 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100987754B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291256A (ja) * 1992-04-08 1993-11-05 Fujitsu Ltd 薄膜導体パターンの製造方法
JP2006278605A (ja) 2005-03-29 2006-10-12 Seiko Epson Corp 膜パターン形成方法及びデバイス製造方法並びに液滴吐出ヘッドの製造方法
JP2007095910A (ja) * 2005-09-28 2007-04-12 Elna Co Ltd 配線基板の製造方法
KR100819876B1 (ko) 2006-09-19 2008-04-07 삼성전기주식회사 합금배선기판 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291256A (ja) * 1992-04-08 1993-11-05 Fujitsu Ltd 薄膜導体パターンの製造方法
JP2006278605A (ja) 2005-03-29 2006-10-12 Seiko Epson Corp 膜パターン形成方法及びデバイス製造方法並びに液滴吐出ヘッドの製造方法
JP2007095910A (ja) * 2005-09-28 2007-04-12 Elna Co Ltd 配線基板の製造方法
KR100819876B1 (ko) 2006-09-19 2008-04-07 삼성전기주식회사 합금배선기판 및 그 제조방법

Also Published As

Publication number Publication date
KR20090119584A (ko) 2009-11-19

Similar Documents

Publication Publication Date Title
CN103026476B (zh) 在衬底上形成焊料合金沉积的方法
US7626270B2 (en) Coreless package substrate with conductive structures
US20070281464A1 (en) Multi-layer circuit board with fine pitches and fabricating method thereof
US20040065960A1 (en) Electronic package with filled blinds vias
US7211470B2 (en) Method and apparatus for depositing conductive paste in circuitized substrate openings
JP2007173775A (ja) 回路基板構造及びその製法
US6838314B2 (en) Substrate with stacked vias and fine circuits thereon, and method for fabricating the same
US20120160550A1 (en) Printed circuit board having embedded electronic component and method of manufacturing the same
US20100044083A1 (en) Build-up printed circuit board structure for increasing fine circuit density and method of manufacturing the same
CN101567356B (zh) 电路板结构及其制造方法
US20110297423A1 (en) Printed circuit board and method of manufacturing the same
JP4862508B2 (ja) 導体パターン形成方法
KR100979818B1 (ko) 인쇄회로기판 제조방법
KR100714774B1 (ko) 합금 솔더 범프를 구비하는 인쇄회로기판 및 그 제작방법
KR100987754B1 (ko) 인쇄회로기판 및 그 제조방법
JP5432800B2 (ja) 配線基板の製造方法
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
US9867288B2 (en) Semiconductor memory card, printed circuit board for memory card and method of fabricating the same
KR101018161B1 (ko) 배선판 및 그 제조방법
CN109788658B (zh) 电路板及其制作方法
KR100568488B1 (ko) 인쇄 회로 기판 및 적층 인쇄 회로 기판
US20240063110A1 (en) Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure
KR20130136248A (ko) 인쇄회로기판
JP7412735B2 (ja) 半導体パッケージの製造方法
KR101363076B1 (ko) 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee