CN108541146A - 一种全印制单层fpc的全加成法技术 - Google Patents

一种全印制单层fpc的全加成法技术 Download PDF

Info

Publication number
CN108541146A
CN108541146A CN201810374194.XA CN201810374194A CN108541146A CN 108541146 A CN108541146 A CN 108541146A CN 201810374194 A CN201810374194 A CN 201810374194A CN 108541146 A CN108541146 A CN 108541146A
Authority
CN
China
Prior art keywords
single layer
fpc
fully
additive process
process technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810374194.XA
Other languages
English (en)
Inventor
徐景浩
林均秀
胡可
何波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Topsun Electronic Technology Co Ltd
Original Assignee
Zhuhai Topsun Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Topsun Electronic Technology Co Ltd filed Critical Zhuhai Topsun Electronic Technology Co Ltd
Priority to CN201810374194.XA priority Critical patent/CN108541146A/zh
Publication of CN108541146A publication Critical patent/CN108541146A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/038—Textiles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0386—Paper sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Textile Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明公开了一种全印制单层FPC的全加成法技术，旨在提供一种可以大幅降低FPC生产中对环境的污染，并且大大缩短FPC生产流程的全印制单层FPC的全加成法技术。所述一种全印制单层FPC的全加成法技术包括如下步骤：a、表面清洁；b、印刷线路：采用合成带导电元素的墨水，利用精密打印机将墨水喷在基材上，在基材上形成所需的线路图形，如果要求线路导体较厚可以重复打印多次，重复打印多次形成的线路图形均重合；c、还原/固化；d、压覆盖膜；e、表面处理。本发明应用于全印制单层FPC生产的技术领域。

Description

一种全印制单层FPC的全加成法技术
技术领域
本发明涉及一种FPC生产技术,特别涉及一种全印制单层FPC的全加成法技术。
背景技术
现在是信息爆炸年代，电子信息工程离不开线路板FPC 或PCB的PCB行业，因此PCB行业的生产相当重要。采用减成法生产FPC时不可避免的应用大量酸、碱、化学品，以及消耗较多的水资源。这些物质在产线使用后遗弃物如果没有良好二次处理则会对环境造成较大污染，为响应保护地球号召，需要控制和改善FPC生产对环境造成的影响。同时目前FPC生产流程过长也制约着FPC快速生产的发展。
发明内容
本发明所要解决的技术问题是克服现有技术的不足，提供了一种可以大幅降低FPC生产中对环境的污染，并且大大缩短FPC生产流程的全印制单层FPC的全加成法技术。
本发明所采用的技术方案是：所述一种全印制单层FPC的全加成法技术包括如下步骤：
a、表面清洁：对基材表面进行清洗，基材表面清洗可以采用水洗或者超声波清洗，如果基材本身是很干净的则无须清洁可以直接使用；
b、印刷线路：采用合成带导电元素的墨水，利用精密打印机将墨水喷在基材上，在基材上形成所需的线路图形，如果要求线路导体较厚可以重复打印多次，重复打印多次形成的线路图形均重合；
c、还原/固化：线路印刷到基材上后要对线路进行固化或还原进而能获得线路所需的电学性能和力学性能；
d、压覆盖膜：FPC线路制作完成后压上一层覆盖膜保护线路以绝缘和避免FPC表面受到损伤，需要露出焊盘的位置预先将覆盖膜去掉；
e、表面处理：进行焊盘表面处理，对裸露的表面进行保护避免导体铜被氧化而影响后序操作。
进一步，所述一种全印制单层FPC的全加成法技术还包括如下步骤：f、测试：对FPC电性网络进行开短路测试，以确保满足设计网络要求，避免开路或短路产品流出。
进一步，所述一种全印制单层FPC的全加成法技术还包括如下步骤：g、分切：将拼版中的FPC分切成单个。
进一步，所述一种全印制单层FPC的全加成法技术还包括如下步骤：h、检查包装。
进一步，在步骤a中，对于表面能较低的基材表面进行表面极化处理，以增加线路与表面的粘合力。
进一步，所述基材为PI、PET、纸张、织布、木材、陶瓷、玻璃，所述基材的印刷线路面为平面或非平面。
进一步，在步骤a中采用是还原技术：印刷好的FPC经还原溶剂后将还原出银单质作为导体，实现导线功能，通过还原技术对印刷出来的线路恢复电学性能。
进一步，在步骤d中，覆盖膜为PI、PET、PEN、LCP、PEEK、PTFE的一种，覆盖膜还可以是绝缘油墨。
本发明的有益效果是：由于本发明采用合成带导电元素的墨水，采用全印制方法将线路印到基材上，再经固化和后处理即可以得到成品FPC,所以，全印制的加成法是一种全新的FPC制造技术，完全改变了减成法的生产技术，可以大缩短生产流程，并且大幅减少废弃物排放，从而减少对环境的影响，减少了对水资源的消耗。
附图说明
图1是原材料示意图；
图2a是全印制FPC平面图；
图2b是全印制FPC截面图；
图3a是FPC压覆盖膜后平面图；
图3b是FPC压覆盖膜后截面图；
图4是制造单面FPC流程图。
具体实施方式
如图4所示，在本实施例中，所述一种全印制单层FPC的全加成法技术包括如下步骤：a、表面清洁；b、印刷线路：采用合成带导电元素的墨水，利用精密打印机将墨水喷在基材上，在基材上形成所需的线路图形，如果要求线路导体较厚可以重复打印多次，重复打印多次形成的线路图形均重合；c、还原/固化；d、压覆盖膜；e、表面处理。
图1是基材示意图。PI膜基材表面清洗干净后准备下工序。
表面清洗可以采用水洗，或者超声波清洗等，如果基材本身是很干净的则无须清洁可以直接使用。
对于表面能较低的基材表面可能还需要进行表面极化处理，以增加线路与表面的粘合力。
全印制单层FPC的全加成法技术制造的FPC对基材没有要求，可以根据使用的需求以及墨水固体要求选择合适的绝缘基材。除了常规的FPC材料PI、PET等，还可以是纸张、织布、木材、陶瓷、玻璃等。配合到3D打印机时还可以在非平面的其他形状表面印制线路。
图2是印制线路后示意图。采用合成带导电元素的墨水，采用精密打印机将墨水喷在基材上，在基材上形成所需的线路图形。如果要求线路导体较厚可以重复打印多次，但这对印刷设备的重复精度要求更高。
线路印刷到基材上后要对线路进行固化或还原才能获得线路所需的电学性能和力学性能。例如线路内阻、线路剥离强度等。本技术采用是还原技术对印刷出来的线路恢复电学性能。
印刷好的FPC经还原溶剂后将还原出银单质作为导体，实现导线功能。
图3是压好覆盖膜后示意图。FPC线路制作完成后压上一层覆盖膜保护线路以绝缘和避免FPC表面受到损伤。需要露出焊盘的位置预先将覆盖膜去掉。覆盖膜也是一种高分子聚合物，可以是聚酰亚胺（PI），也可以是PET、PEN、LCP、PEEK、PTFE等；还可以是绝缘油墨。
线路上的保护层可以根据不铜的基材和应用选用不同的材质，也可以不压覆盖膜而直接到下工序采用金属保护线路。
压好保护膜的FPC经过焊盘表面处理，可以按需求采用OSP、电镀镍金、化学沉镍金、电镀锡、化学沉锡等。表面处理的作用是对裸露的表面进行保护避免导体铜被氧化而影响后序操作。
测试是对FPC电性网络进行开短路测试，以确保满足设计网络要求，避免开路或短路产品流出。
分切是将拼版中的FPC分切成单个。为提高材料利用率和生产效率会将FPC按一定的数量和规则拼在一定尺寸的范围内，这个拼版的尺寸与材料尺寸有关。在后面工序再利用机械冲切等形式将有效的FPC分切出来。
分切出来的FPC再经检查，满足各种品质要求的FPC即是合格品，准备包装出货。
综上所述，本发明提供一种全印制单层FPC的全加成法技术，这是一种全新的技术，可以有效缩短FPC生产时间，提高生产速度，并大幅减少对环境的污染，给FPC未来发展提供一个新方向。
本发明应用于全印制单层FPC生产的技术领域。
虽然本发明的实施例是以实际方案来描述的，但是并不构成对本发明含义的限制，对于本领域的技术人员，根据本说明书对其实施方案的修改及与其他方案的组合都是显而易见的。

Claims (8)

1.一种全印制单层FPC的全加成法技术，其特征在于：所述一种全印制单层FPC的全加成法技术包括如下步骤：
a、表面清洁：对基材表面进行清洗，基材表面清洗可以采用水洗或者超声波清洗，如果基材本身是很干净的则无须清洁可以直接使用；
b、印刷线路：采用合成带导电元素的墨水，利用精密打印机将墨水喷在基材上，在基材上形成所需的线路图形，如果要求线路导体较厚可以重复打印多次，重复打印多次形成的线路图形均重合；
c、还原/固化：线路印刷到基材上后要对线路进行固化或还原进而能获得线路所需的电学性能和力学性能；
d、压覆盖膜：FPC线路制作完成后压上一层覆盖膜保护线路以绝缘和避免FPC表面受到损伤，需要露出焊盘的位置预先将覆盖膜去掉；
e、表面处理：进行焊盘表面处理，对裸露的表面进行保护避免导体铜被氧化而影响后序操作。
2.根据权利要求1所述的一种全印制单层FPC的全加成法技术，其特征在于：所述一种全印制单层FPC的全加成法技术还包括如下步骤：f、测试：对FPC电性网络进行开短路测试，以确保满足设计网络要求，避免开路或短路产品流出。
3.根据权利要求2所述的一种全印制单层FPC的全加成法技术，其特征在于：所述一种全印制单层FPC的全加成法技术还包括如下步骤：g、分切：将拼版中的FPC分切成单个。
4.根据权利要求3所述的一种全印制单层FPC的全加成法技术，其特征在于：所述一种全印制单层FPC的全加成法技术还包括如下步骤：h、检查包装。
5.根据权利要求1所述的一种全印制单层FPC的全加成法技术，其特征在于：在步骤a中，对于表面能较低的基材表面进行表面极化处理，以增加线路与表面的粘合力。
6.根据权利要求1所述的一种全印制单层FPC的全加成法技术，其特征在于：所述基材为PI、PET、纸张、织布、木材、陶瓷、玻璃，所述基材的印刷线路面为平面或非平面。
7.根据权利要求1所述的一种全印制单层FPC的全加成法技术，其特征在于：在步骤a中采用是还原技术：印刷好的FPC经还原溶剂后将还原出银单质作为导体，实现导线功能，通过还原技术对印刷出来的线路恢复电学性能。
8.根据权利要求1所述的一种全印制单层FPC的全加成法技术，其特征在于：在步骤d中，覆盖膜为PI、PET、PEN、LCP、PEEK、PTFE的一种，覆盖膜还可以是绝缘油墨。
CN201810374194.XA 2018-04-24 2018-04-24 一种全印制单层fpc的全加成法技术 Pending CN108541146A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810374194.XA CN108541146A (zh) 2018-04-24 2018-04-24 一种全印制单层fpc的全加成法技术

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810374194.XA CN108541146A (zh) 2018-04-24 2018-04-24 一种全印制单层fpc的全加成法技术

Publications (1)

Publication Number Publication Date
CN108541146A true CN108541146A (zh) 2018-09-14

Family

ID=63478564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810374194.XA Pending CN108541146A (zh) 2018-04-24 2018-04-24 一种全印制单层fpc的全加成法技术

Country Status (1)

Country Link
CN (1) CN108541146A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1984534A (zh) * 2005-12-15 2007-06-20 比亚迪股份有限公司 一种柔性印刷电路板的制作方法
CN101150915A (zh) * 2006-09-19 2008-03-26 三星电机株式会社 合金电路板及其制造方法
CN101227796A (zh) * 2008-02-01 2008-07-23 中国科学院上海硅酸盐研究所 一种导电线路的制作方法
WO2011154184A2 (de) * 2010-06-10 2011-12-15 Robert Bosch Gmbh Verfahren und vorrichtung zum kontaktieren eines halbleitersubstrates mittels eines strahldruckverfahrens
CN103974547A (zh) * 2012-12-25 2014-08-06 北京中科纳通科技有限公司 一种利用喷墨技术的印制电路板制造方法
CN104883869A (zh) * 2015-05-26 2015-09-02 科思技术(滁州)有限公司 一种led模组灯条生产系统
CN105137263A (zh) * 2015-08-21 2015-12-09 广州兴森快捷电路科技有限公司 一种多料号合拼板电性能测试方法
CN107041079A (zh) * 2017-05-05 2017-08-11 北京工业大学 一种基于彩色喷墨打印技术的导电线路印刷工艺方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1984534A (zh) * 2005-12-15 2007-06-20 比亚迪股份有限公司 一种柔性印刷电路板的制作方法
CN101150915A (zh) * 2006-09-19 2008-03-26 三星电机株式会社 合金电路板及其制造方法
CN101227796A (zh) * 2008-02-01 2008-07-23 中国科学院上海硅酸盐研究所 一种导电线路的制作方法
WO2011154184A2 (de) * 2010-06-10 2011-12-15 Robert Bosch Gmbh Verfahren und vorrichtung zum kontaktieren eines halbleitersubstrates mittels eines strahldruckverfahrens
CN103974547A (zh) * 2012-12-25 2014-08-06 北京中科纳通科技有限公司 一种利用喷墨技术的印制电路板制造方法
CN104883869A (zh) * 2015-05-26 2015-09-02 科思技术(滁州)有限公司 一种led模组灯条生产系统
CN105137263A (zh) * 2015-08-21 2015-12-09 广州兴森快捷电路科技有限公司 一种多料号合拼板电性能测试方法
CN107041079A (zh) * 2017-05-05 2017-08-11 北京工业大学 一种基于彩色喷墨打印技术的导电线路印刷工艺方法

Similar Documents

Publication Publication Date Title
CN101197462B (zh) Rfid蚀刻铝天线的制造方法
JP5850954B2 (ja) 非導電性基板の表面上に連続導電性回路を作製するための無害技法
CN100413384C (zh) 多涂层印刷电路板及其制造方法
CN102870508A (zh) 用于制造透明印刷电路的方法和用于制造透明触摸板的方法
US7482250B2 (en) Method for cutting printed circuit board
CN101778542B (zh) 一种带铜柱的pcb板件的制造方法
US20180139842A1 (en) Printed circuit board with high-capacity copper circuit
CN102316676A (zh) 电子组件模块及其制造方法
CN103796433A (zh) 线路板混合表面工艺的制作方法
KR101475340B1 (ko) 다층 플렉시블 회로 기판 및 그 제조 방법
CN102056413B (zh) 印制线路板的制作方法
US10426039B2 (en) Method for stencil printing during manufacture of printed circuit board
KR20160099870A (ko) Ｆｆｃ 케이블 및 회로필름 제조방법
CN102111964B (zh) 电路板制作方法
CN102623271A (zh) 薄膜型熔断器及制造方法
CN108541146A (zh) 一种全印制单层fpc的全加成法技术
CN202513114U (zh) 薄膜型熔断器
CN112449494B (zh) 一种印制电路板的制作方法
CN105359633A (zh) 将嵌入在印制电路板中的电子构件电连接和重新接线的方法
US5283949A (en) Method of producing a printed circuit board having a conductive pattern thereon
CN100514767C (zh) 电镀电路板电触点和制造印刷电路板的方法及其制成物
CN103889159A (zh) 一种填埋式导电线路制备工艺
CN108235563A (zh) 插入损耗低的线路板加工工艺及线路板
CN101048787A (zh) 制造rfid天线的方法
CN209299584U (zh) 一种可焊性pcb板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180914

RJ01 Rejection of invention patent application after publication