CN101123850A - 制造印刷电路板的方法 - Google Patents
制造印刷电路板的方法 Download PDFInfo
- Publication number
- CN101123850A CN101123850A CNA2007101420217A CN200710142021A CN101123850A CN 101123850 A CN101123850 A CN 101123850A CN A2007101420217 A CNA2007101420217 A CN A2007101420217A CN 200710142021 A CN200710142021 A CN 200710142021A CN 101123850 A CN101123850 A CN 101123850A
- Authority
- CN
- China
- Prior art keywords
- dielectric substrate
- impressing mould
- alignment mark
- mating holes
- mould
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0108—Male die used for patterning, punching or transferring
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/166—Alignment or registration; Control of registration
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了制造印刷电路板的方法。对于用于制造印刷电路板的方法,该方法包括:装载其中形成对准标记的绝缘衬底;装载其中穿有与对准标记相对应的第一对准孔的压印模具;通过经由第一对准孔探测对准标记而对准绝缘衬底和压印模具;以及将压印模具和绝缘衬底压制在一起以便对应于凸起图案形成凹版图案,在对准不透明的压印模具和绝缘衬底的方面,可使用现有的光学系统进行压印过程,而无需安装昂贵的对准装置,并且可通过顺序装载和对准几个压印模具和绝缘衬底并同时压制它们来制造具有电路图案的几个绝缘衬底。
Description
相关申请交叉参考
本申请要求于2006年8月11日向韩国知识产权局提交的韩国专利申请第10-2006-0076396号的权益,其公开内容整体结合于此作为参考。
技术领域
本发明涉及一种制造印刷电路板的方法,更具体地,涉及一种使用压印法制造印刷电路板的方法。
背景技术
随着电子工业方面的发展,包括便携式电话的电子部件变得更小巧且更具功能性,产生了对更小且更高密度的印刷电路板的不断增长的需求。同时,随着更小更轻电子产品的趋势,印刷电路板也变得小型化、封装化并具有更精细的图案。
迄今为止已被广泛使用的制造精细电路图案的一种技术是光刻法,光刻法是在层叠有光致抗蚀剂薄膜的衬底上形成图案的方法。然而,此时形成的图案尺寸受光学衍射现象限制,并且分辨率几乎与所使用光束的波长成比例。因此,为了形成精细图案,半导体器件的集成度越高,就需要越短波长的曝光。然而,这会导致光致抗蚀剂图案在CD(临界尺寸)方面的不规则,以致使用这种光致抗蚀剂图案作为掩模形成的电路图案与最初所期望的电路图案不同。另外,由于光致抗蚀剂与处理过程中产生的杂质反应并被腐蚀,因此光致抗蚀剂图案被改变。这些是为何目前使用用于形成精细电路图案的压印法来制造印刷电路板的方法备受关注的一些原因。
用于形成图案的压印法是:在具有相对高强度的材料表面中形成所需的形状,接着例如通过冲压压印出该形状,或制造具有所需形状的模具然后在模具内使用聚合物材料以形成图案。
即,在使用压印来形成印刷电路图案的方法中,首先,将其中形成有与期望电路图案相对应的凸起图案的压印模具压至绝缘衬底上,其次,将与凸起图案相对应的凹版图案形成在绝缘衬底中,其中当该凹版图案被填充导电材料时,电路图案形成于绝缘衬底上。因此,为了通过在绝缘衬底上形成精密的凹版图案而在绝缘衬底上形成电路图案,绝缘衬底和压印模具准确对准是至关重要的。
图1是示出了根据现有技术的用于对准薄膜掩模与衬底的方法的视图。参照图1,示出了薄膜掩模2、衬底4、对准标记6和照相机8。
在通过传统的光刻法形成电路图案的方法中,将薄膜掩模2层叠到衬底的顶部上以便形成光致抗蚀剂薄膜。为此,需要薄膜掩模2与衬底4之间的精确对准,以便将精细电路图案和用于在衬底4的上层与衬底4的下层之间传导的通孔形成在其准确的位置中。
传统上,光学系统已被用于衬底4与薄膜掩模2之间的精确对准。也就是说,作出了以下尝试,即,在通过照相机8探测对准标记6并移动薄膜掩模2和衬底4的同时,精确地对准薄膜掩模2和衬底4。
然而,在根据现有技术的对准方法中,待对准的两个层中的至少一个应该是透明的,以通过探测另一层的对准标记6来使得两层对准。因此,仅在压印模具或衬底中任一个为透明的情况下对准才是可行的。然而,压印模具和绝缘衬底均是不透明的,因此无法使用根据现有技术的对准方法。
另外,在根据现有技术的对准方法中,不能对准多于两层。因此,制造产量低。
发明内容
本发明的一个方面是,在对准不透明的压印模具和绝缘衬底方面,使用现有的光学系统,用于包含具有凸起图案的压印模具和具有与凸起图案相对应地形成的凹版图案的绝缘衬底的压印过程,而无需安装昂贵的对准装置,以及通过顺序装载和对准几个压印模具和绝缘衬底并同时压制它们来制造具有电路图案的几个绝缘衬底。
所要求保护的本发明的一个方面提供了一种通过将与电路图案相对应地形成在压印模具中的凸起图案压印在绝缘衬底上以形成凹版图案以及将导电材料填充到形成在绝缘衬底中的凹版图案中以形成印刷电路图案来制造印刷电路板的方法。所述方法可包括:装载其中形成有对准标记的绝缘衬底;装载其中穿有与对准标记相对应的第一对准孔的压印模具;通过经由第一对准孔探测对准标记而对准绝缘衬底和压印模具;以及将压印模具和绝缘衬底压制在一起从而形成与凸起图案相对应的凹版图案。
为了在多个绝缘衬底中形成凹版图案,在将压印模具和绝缘衬底压制在一起之前,可重复执行装载其中穿有第二对准孔的绝缘衬底或者压印模具以及通过经由第二对准孔探测对准标记而对准绝缘衬底或者压印模具的过程。
在本公开内容中,压印模具是指其中预先在具有较高相对强度的材料表面中形成所需形状的模具框架。可通过将所述模具压印(例如通过冲压)到另一材料上或者通过在模具中使用聚合物材料而形成图案。压印模具是包括印模和工具箔等的概念。
可通过在绝缘衬底中形成多个对准标记来提高对准的准确度。
在将压印模具和绝缘衬底压在一起以在绝缘衬底中形成与所形成的凸起图案相对应的凹版图案后,可使得压印模具和绝缘衬底分离,并且可通过将导电材料填充到凹版图案中形成印刷电路图案。
另外,提供一种其中在压印模具上而不是在绝缘衬底上形成对准标记的方法。即,提供一种用于通过将与电路图案相对应地形成在压印模具中的凸起图案压印在绝缘衬底上以形成凹版图案以及将导电材料填充到形成在绝缘衬底中的凹版图案中以形成印刷电路图案而制造印刷电路板的方法,所述方法可包括:装载其上形成有对准标记的压印模具;装载其中穿有与对准标记相对应的第一对准孔的绝缘衬底;通过经由第一对准孔探测对准标记而对准绝缘衬底和压印模具;以及将压印模具和绝缘衬底压在一起以与凸起图案相对应地形成凹版图案。
在将压印模具和衬底压在一起以在绝缘衬底中形成与所形成的凸起图案相对应的凹版图案后,可使得压印模具和绝缘衬底分离,并且可通过将导电材料填充到凹版图案中形成印刷电路图案。
在下面的描述中将部分地阐述本发明的其他方面和优点,并且本发明的其他方面和优点从所述描述中将变得显而易见,或者可通过本发明的实践而获知。
附图说明
图1是示出了根据现有技术的用于对准薄膜掩模和衬底的方法的视图。
图2是示出了根据本发明的一个实施例的用于制造印刷电路板的方法的立体图。
图3是示出了根据本发明的一个实施例的用于制造印刷电路板的方法的侧视图。
图4是示出了根据本发明的一个实施例的其中形成有印刷电路图案的衬底的侧视图。
图5是示出了根据本发明的一个实施例的用于制造多个印刷电路板的方法的立体图。
图6是示出了根据本发明另一个实施例的用于制造印刷电路板的方法的侧视图。
图7是示出了根据本发明另一个实施例的用于制造多个印刷电路板的方法的侧视图。
图8是示出了根据本发明的一个实施例的用于制造印刷电路板的方法的流程图。
图9是示出了根据本发明的另一个实施例的用于制造印刷电路板的方法的流程图。
具体实施方式
下面将参照附图更详细地描述根据本发明某些实施例的用于制造印刷电路板的方法,其中,不管附图号如何,相同或相对应的那些部件用相同的参考标号表示,并且将省略冗余解释。
图2是示出了根据本发明的一个实施例的用于制造印刷电路板的方法的立体图,而图3是示出了根据本发明的一个实施例的用于制造印刷电路板的方法的侧视图。参照图2和图3,示出了照相机22、绝缘衬底24、压印模具26、第一对准孔28a、对准标记30和凸起图案25。
在该实施例中,对准标记30可形成在绝缘衬底24的虚拟区域上,绝缘衬底24可被装载以使绝缘衬底24的待形成与电路图案相对应的凹版图案的表面面对压印模具26的具有凸起图案25的表面。具有与对准标记30相对应的第一对准孔28a的压印模具26可被装载以使绝缘衬底24的待形成凹版图案的表面面对压印模具26的具有凸起图案25的表面。然后,可通过使用某种光学装置(例如照相机22等)经由第一对准孔28a探测对准标记30而使得绝缘衬底24和压印模具26对准。
多个对准标记30可被形成以准确地对准绝缘衬底24和压印模具26。在这种情况下,对应于多个对准标记30可穿出多个对准孔28a。在容许照相机22经由对准孔28a探测对准标记30的范围内,对准孔28a的尺寸越小,对准的准确度越大。例如,在PCB制造工艺中,可同时在一个衬底中加工多个相同单元PCB,之后将其切割成单元PCB。在其中在一个绝缘衬底中压印加工多个相同单元PCB以形成电路图案的情况中,绝缘衬底可能较大,因此可通过如此形成多个对准标记和对准孔而增加对准的精确性。
在对准绝缘衬底24和压印模具26之后,可将绝缘衬底24和压印模具26压在一起以便于将凸起图案25压印到绝缘衬底24中。
通过计算机数控(CNC)借助于钻孔机来穿出第一对准孔28a,以便可经由对准孔28a探测对准标记30从而更精确地对准。
虽然在本实施例中,首先装载绝缘衬底24,之后将压印模具26装载在绝缘衬底24上以使得压印模具26的具有凸起图案25的表面面对绝缘衬底24,但是在一些情况中,也可能首先装载压印模具26,之后将绝缘衬底24装载在压印模具26的表面上以使得压印模具26的具有凸起图案25的表面面对绝缘衬底24,之后通过经由第一对准孔28a探测形成在绝缘衬底24上的对准标记30而对准绝缘衬底24和压印模具26。也就是说,只要压印模具26和绝缘衬底24成对地对准以使得压印模具26的具有凸起图案25的表面面对绝缘衬底24的表面以形成凹版图案,那么绝缘衬底24和压印模具26的装载顺序就不是太重要。
可以使用与绝缘衬底24相比相对硬的金属(如铁(Fe)、镍(Ni)、铂(Pt)和铬(Cr)等)或金刚石、石英或聚合物作为压印模具26的材料。另外,形成于压印模具26中的凸起图案25不限于确定的形状,因此可以是方形、V形和U形等。
而且,可以使用热塑性树脂作为绝缘衬底24的材料。然而,绝缘衬底24的材料不限于热塑性树脂,并且可以使用对本领域普通技术人员来说显而易见的任何材料作为绝缘衬底24的材料。另外,为了增加机械强度并使温度的影响最小化,可以使用加固衬底(reinforcing substrate)。可以使用对本领域普通技术人员来说显而易见的加固衬底,如纸、玻璃纤维、以及无纺玻璃织物等作为加固衬底。可以使用对本领域普通技术人员来说显而易见的绝缘材料,如环氧树脂、聚酰亚胺、含氟树脂(fluoric resin)以及PPO树脂等作为绝缘衬底24的材料。
在对准绝缘衬底24和压印模具26之后,可将绝缘衬底24和压印模具26压在一起以便于将凸起图案25压印到绝缘衬底24中。在这种情况中,可使用一对压板来压制压印模具26和绝缘衬底24。
也就是说,可将绝缘衬底24和压印模具26装载到第一压板上并进行对准,并可将第二压板层叠在顶部上,并且可将第一压板和第二压板压在一起,从而可将形成在压印模具26中的凸起图案25压印到绝缘衬底24中。
可使用具有足够强度和厚度的材料作为压板,以便在压印模具26和绝缘衬底24上施加均匀的压力分布。
在用于压制第一压板和第二压板的方法中可以使用压力机进行压制,但是在压制的同时施热的热压法也可以是有利的。这样在施加了高于玻璃化温度的温度以降低绝缘衬底24的粘性之后,可容易地将压印模具26的凸起图案25压印到绝缘衬底24中。而且,当使用热压时,有利地,可在施热的同时在真空室中执行压制。对真空室的内部加压的原因是为了在绝缘衬底24与压印模具26之间形成空气层以防止在绝缘衬底24中形成的凹版图案中产生瑕疵。通过压力机进行的压制可以用作用于在压板上施加压力的方法。也可能使用液体或高压气体来施加压力。
除本实施例的情况以外,对准标记30也可形成在第一压板中,其中压印模具26和绝缘衬底24具有与对准标记30相对应地穿出的对准孔,从而通过经由对准孔探测形成在第一压板中的对准标记30而对准压印模具26和绝缘衬底24。最后,可装载第二压板,并且可将第一压板和第二压板压在一起,从而在绝缘衬底24中形成凹版图案。
图4是示出了根据本发明实施例的其中形成有印刷电路图案的衬底的侧视图。参照图4,示出了绝缘衬底24、对准标记30、凹版图案23和导电材料38。
如上所述,在装载压印模具和绝缘衬底24并使用预定的压力和温度压制后,可将压印模具从绝缘衬底24上分离,并且可在绝缘衬底24中形成与压印模具的凸起图案相对应的凹版图案23。该绝缘衬底24中形成的凹版图案23是可形成包括通孔的电路图案的位置,并且为了在绝缘衬底24中形成电路图案,可将其填以导电材料38。
可以使用对本领域普通技术人员来说显而易见的方法来填充导电材料38,所述方法包括诸如通过非电镀和/或电镀的喷镀、填充导电膏、通过喷墨打印填充导电油墨、以及填充导电聚合物等。可以使用对本领域普通技术人员来说显而易见的导电材料38(包括铝(Al)、银(Ag)、铜(Cu)和铬(Cr)等)作为填充到绝缘衬底24的凹版图案23内的导电材料38。
图5是示出了根据本发明实施例的用于制造多个印刷电路板的立体图。参照图5,示出了照相机22、绝缘衬底24、压印模具26、第一对准孔28a、第二对准孔28b、第三对准孔28c和对准标记30。
在该实施例中,为了同时在多个绝缘衬底24上形成相似或相异的凹版图案,可装载具有对准标记30的绝缘衬底24和具有与对准标记30相对应的第一对准孔28a的压印模具26。之后,可以通过经由第一对准孔28a探测对准标记30而对准绝缘衬底24和压印模具26。在压制绝缘衬底24和压印模具26以形成与凸起图案相对应的凹版图案之前,可装载具有与对准标记30相对应的第二对准孔28b的另一个绝缘衬底24或另一个压印模具26并通过经由第二对准孔28b探测对准标记30而进行对准。
也就是说,一旦形成有作为用于对准的基础的对准标记之后,就可能通过经由对准孔28c探测对准标记30来重复地装载并对准具有与对准标记30相对应的对准孔的绝缘衬底24或压印模具26,而对准多个绝缘衬底24和相应的压印模具26。在这种情况中,可装载并对准具有第二对准孔28b的绝缘衬底24,之后可将具有第三对准孔28c的压印模具26装载到绝缘衬底24上,以使得压印模具26的凸起图案面对绝缘衬底24。相反地,也可以装载并对准具有第二对准孔28b的压印模具26,之后,可将具有第三对准孔28c的绝缘衬底24装载并对准在压印模具26上。
可以按以上过程重复装载其它压印模具26或其它绝缘衬底24,从而可以通过一次压制而生产多个具有凹版图案的绝缘衬底24。
虽然在本实施例中仅装载两个单元绝缘衬底24,但是很明显,可以通过装载和压制两个或多个单元绝缘衬底24和单元压印模具26而同时生产多个形成有凹版图案的单元绝缘衬底24。
形成于多个压印模具26中的凸起图案可以相同或不同。
在装载并对准多个单元压印模具26和单元绝缘衬底24之后,压板28被层叠和压制。可以同时压制多个单元绝缘衬底24和单元压印模具26,从而可以生产其中形成有凹版图案的多个单元绝缘衬底24。
虽然在该实施例中,用于装载多个单元绝缘衬底24和单元压印模具26的方法涉及首先装载单元绝缘衬底24,接着将单元压印模具26装载到单元绝缘衬底24上,以使单元压印模具26的凸起图案面对相应的单元绝缘衬底24,但是在某些情况下,也可能首先层叠压印模具26以使压印模具26的凸起图案面对绝缘衬底24,之后将绝缘衬底24层叠到压印模具26上。即,当生产多个绝缘衬底24时,其中以何种顺序装载单元压印模具26和单元绝缘衬底24都无关紧要,只要它们被布置成使得单元压印模具26的凸起图案和单元绝缘衬底24的待形成凹版图案的表面成对地互相面对即可。这使得可以仅通过一次压制操作来生产多个其中形成有凹版图案的单元绝缘衬底24。
除了该实施例的情况外,可以装载绝缘衬底24,可以装载并对准其两侧上形成有凸起图案的压印模具26,接着可以装载并对准另一个绝缘衬底24,并进行压制,以便于在一组的一个压印模具26和两个绝缘衬底24中同时生产其中形成有凹版图案的两个绝缘衬底24。
在装载并压制了多个单元压印模具26和单元绝缘衬底24后,以与装载相反的次序,可将单元压印模具26和单元绝缘衬底24相分离,其中与压印模具的凸起图案相对应的凹版图案23形成于每个单元绝缘衬底24中。形成于这些单元绝缘衬底24中的凹版图案23是可以形成包括通孔的电路图案的位置,并且它们可被填以导电材料,以便在绝缘衬底24上形成电路图案。
可以使用对本领域普通技术人员来说显而易见的方法来填充导电材料,所述方法包括通过非电镀和/或电镀的喷镀、填充导电膏、通过喷墨印刷填充导电油墨、以及填充导电聚合物等。
可以使用对本领域普通技术人员来说显而易见的导电材料(包括铝(Al)、银(Ag)、铜(Cu)和铬(Cr)等)作为填充到绝缘衬底24的凹版图案内的导电材料。
图6是示出了根据本发明另一个实施例的用于制造印刷电路板的方法的立体图。参照图6,示出了照相机22、绝缘衬底24、压印模具26、第一对准孔28a、和对准标记30。
在该实施例中,可通过形成在压印模具26而不是绝缘衬底24上的对准标记30来形成电路图案。
可在压印模具26的虚拟区域上形成对准标记30,并且可装载压印模具26以使得压印模具26的具有凸起图案的表面面对绝缘衬底24的待形成凹版图案的表面。具有对应于对准标记30的第一对准孔28a的绝缘衬底24可被装载以使绝缘衬底24的其中待形成凹版图案的表面面对压印模具26的具有凸起图案的表面。
然后,可使用某种光学装置(例如照相机22等)通过经由形成在绝缘衬底24中的第一对准孔28a探测形成在压印模具26中的对准标记30而使得绝缘衬底24和压印模具26对准。
如上所述,在对准孔28a的尺寸形成得较小的情况下,可形成多个对准标记30,以使得绝缘衬底24和压印模具26更准确地对准。
在对准绝缘衬底24和压印模具26之后,可将绝缘衬底24和压印模具26压在一起以便于将凸起图案压印到绝缘衬底24中。
虽然在本实施例中,首先装载压印模具26,之后将绝缘衬底24装载在压印模具26的上部上以使得压印模具26的具有凸起图案的表面面对绝缘衬底24的待形成凹版图案的表面,但是绝缘衬底24和压印模具26的装载顺序不是太重要,只要压印模具26和绝缘衬底24成对地对准以使得压印模具26的具有凸起图案的表面面对绝缘衬底的待形成凹版图案的表面即可。除本实施例的情况以外,对准标记30也可形成在第一压板中,并且可通过经由对准孔探测形成在第一压板中的对准标记而对准其中穿有与对准标记相对应的对准孔的压印模具26或绝缘衬底24。最后,可装载第二压板,并且可将第一压板和第二压板压在一起,从而在绝缘衬底中形成凹版图案。
图7是示出了根据本发明另一实施例的用于制造多个印刷电路板的方法的侧视图。参照图7,示出了照相机22、绝缘衬底24、压印模具26、第一对准孔28a、第二对准孔28b、第三对准孔28c和对准标记30。
在该实施例中,为了同时在多个绝缘衬底24上形成相似或相异的凹版图案,可装载具有对准标记30的压印模具26和具有与对准标记30相对应的第一对准孔28a的绝缘衬底24。之后,可以通过经由第一对准孔28a探测对准标记30而对准绝缘衬底24和压印模具26。在压制绝缘衬底24和压印模具26以形成与凸起图案相对应的凹版图案之前,可装载具有与形成在压印模具26中的对准标记30相对应的第二对准孔28b的另一个绝缘衬底24或另一个压印模具26并通过经由第二对准孔28b探测对准标记30而进行对准。在这种情况中,在每次逐一装载压印模具26或绝缘衬底24时,均可通过经由第二对准孔28b探测对准标记30而对准压印模具26或绝缘衬底24。
也就是说,一旦形成有作为用于对准的基础的对准标记之后,就可能通过经由对准孔探测对准标记30来重复地装载并对准具有与对准标记30相对应的对准孔的绝缘衬底24或压印模具26,而对准多个绝缘衬底24和相应的压印模具26。在这种情况中,可装载并对准具有第二对准孔28b的绝缘衬底24,之后可将具有第三对准孔28c的压印模具26装载到绝缘衬底24上,以使得压印模具26的凸起图案面对绝缘衬底24。相反地,也可以装载并对准具有第二对准孔28b的压印模具26,之后,可将具有第三对准孔28c的绝缘衬底24装载并对准在压印模具26上。
可以按以上过程重复装载其它压印模具26和其它绝缘衬底24,从而可以通过一次压制而生产多个具有凹版图案的绝缘衬底24。
虽然在本实施例中仅两个单元绝缘衬底24被装载,但是很明显,可以通过装载和压制两个或多个单元绝缘衬底24和单元压印模具26而同时生产多个形成有凹版图案的单元绝缘衬底24。
形成于多个压印模具26中的凸起图案可以相同或不同。
在装载并对准多个单元压印模具26和单元绝缘衬底24之后,可以同时压制多个单元绝缘衬底24和单元压印模具26,从而可以生产其中形成有凹版图案的多个单元绝缘衬底24。
虽然在该实施例中,用于装载多个单元绝缘衬底24和单元压印模具26的方法涉及首先装载单元绝缘衬底24,接着将单元压印模具26装载到单元绝缘衬底24上,以使单元压印模具26的凸起图案面对相应的单元绝缘衬底24,但是在某些情况下,也可能首先层叠压印模具26以使压印模具26的凸起图案面对绝缘衬底24,之后将绝缘衬底24层叠到压印模具26上。即,当生产多个绝缘衬底24时,其中以何种顺序装载单元压印模具26和单元绝缘衬底24都无关紧要,只要它们被布置成使得单元压印模具26的凸起图案和单元绝缘衬底24的待形成凹版图案的表面成对地互相面对即可。这使得可以仅通过一次压制操作来生产多个其中形成有凹版图案的单元绝缘衬底。
如上所述,在装载并压制了多个单元压印模具26和单元绝缘衬底24后,以与装载相反的次序,可将单元压印模具26和单元绝缘衬底24相分离,其中与压印模具26的凸起图案相对应的凹版图案23形成于每个单元绝缘衬底24中。形成于这些单元绝缘衬底24中的凹版图案23是可以形成包括通孔的电路图案的位置,并且它们可被填以导电材料,以便在绝缘衬底24上形成电路图案。
可以使用对本领域普通技术人员来说显而易见的方法来填充导电材料,所述方法包括通过非电镀和/或电镀的喷镀、填充导电膏、用喷墨印刷填充导电油墨、以及填充导电聚合物等。
可以使用对本领域普通技术人员来说显而易见的导电材料(包括铝(Al)、银(Ag)、铜(Cu)和铬(Cr)等)作为填充到绝缘衬底24的凹版图案内的导电材料。
图8是示出了根据本发明的一个实施例的用于制造印刷电路板的方法的流程图。参照图8,作为用于通过将导电材料填充到绝缘衬底中形成的凹版图案(该凹版图案是通过将压印模具中形成的与电路图案相对应的凸起图案压印到绝缘衬底上而形成的)中而制造其中形成有印刷电路图案的印刷电路板的方法的部分,在操作S100中,可在绝缘衬底的虚拟区域中形成对准标记30,并且可装载绝缘衬底以使得绝缘衬底的其中待形成凹版图案的表面面对压印模具的具有凸起图案的表面。
可形成多个对准标记以准确地对准绝缘衬底和压印模具。因此,可对应于多个对准标记穿出多个对准孔。在容许通过对准孔探测对准标记的范围内,对准孔的尺寸越小,对准的准确度越高。例如,在PCB制造工艺中,可同时在一个衬底上加工多个相同单元PCB,之后将其切割成单元PCB。在其中在一个绝缘衬底中压印加工多个相同单元PCB以形成电路图案的情况中,绝缘衬底可能较大,因此可通过形成多个对准标记和对准孔而增加对准的精确性。
可以使用热塑性树脂作为绝缘衬底的材料。然而,绝缘衬底的材料不限于热塑性树脂,并且可以使用对本领域普通技术人员来说显而易见的任何材料作为绝缘衬底的材料。另外,为了增加机械强度并使温度的影响最小化,可以使用加固衬底。可以使用对本领域普通技术人员来说显而易见的加固衬底,如纸、玻璃纤维、以及无纺玻璃织物等作为加固衬底。可以使用对本领域普通技术人员来说显而易见的绝缘材料,如环氧树脂、聚酰亚胺、含氟树脂以及PPO树脂等作为绝缘衬底的材料。
在操作S200中,可将压印模具装载到前面操作中所装载的具有第一对准孔的绝缘衬底上,以使得绝缘衬底的待形成凹版图案的表面面对压印模具的具有凸起图案的表面。
虽然在该实施例中,首先装载绝缘衬底,之后将压印模具装载到绝缘衬底的上部上,以使压印模具的具有凸起图案的表面面对绝缘衬底,但是在某些情况下,也可能首先装载压印模具,并将绝缘衬底装载到压印模具上以使压印模具的具有凸起图案的表面面对绝缘衬底。即,只要压印模具和绝缘衬底成对地对准以使得压印模具的具有凸起图案的表面面对绝缘衬底的待形成凹版图案的表面,那么绝缘衬底和压印模具的装载顺序就不是太重要。
可以使用与绝缘衬底24相比相对硬的金属(如铁(Fe)、镍(Ni)、铂(Pt)和铬(Cr)等)或金刚石、石英或聚合物作为压印模具26的材料。另外,形成于压印模具26中的凸起图案25不限于诸如方形、V形和U形等确定的形状。
在该步骤之后,可装载具有与形成在绝缘衬底中的对准标记相对应的第二对准孔的另一个绝缘衬底或另一个压印模具并通过经由第二对准孔探测对准标记而进行对准。在这种情况中,在每次逐一装载压印模具或绝缘衬底时,均可通过经由第二对准孔探测对准标记而对准压印模具或绝缘衬底。也就是说,一旦形成有作为用于对准的基础的对准标记之后,就可能通过经由对准孔探测对准标记来重复地装载并对准具有与对准标记相对应的对准孔的绝缘衬底或压印模具,而对准多个绝缘衬底和相应的压印模具。
可以按以上过程重复装载其它压印模具和其它绝缘衬底,从而可以通过一次压制而生产多个具有凹版图案的绝缘衬底24。形成于多个压印模具中的凸起图案可以相同或不同。
在装载并对准多个单元压印模具和单元绝缘衬底之后,可以同时压制多个单元绝缘衬底和单元压印模具,从而可以生产其中形成有凹版图案的多个单元绝缘衬底。
在操作S300中,可使用某种光学装置(例如照相机等)通过第一对准孔探测对准标记使得绝缘衬底和压印模具对准。
在操作S400中,可将绝缘衬底和压印模具压在一起以便于将凸起图案压印到绝缘衬底中。可使用一对压板来压制绝缘衬底和压印模具。也就是说,可将绝缘衬底和压印模具装载到第一压板上并进行对准,并可将第二压板层叠在顶部上,可将第一压板和第二压板压在一起,从而可将形成在压印模具中的凸起图案压印到绝缘衬底中。
可使用具有足够强度和厚度的材料作为压板,以便在压印模具和绝缘衬底上施加均匀的压力分布。
在用于将第一压板和第二压板压在一起的方法中可以使用压力机进行压制,但是在压制的同时施热的热压法也可以是有利的。这样在施加了高于玻璃化温度的温度以降低绝缘衬底的粘性之后,可容易地将压印模具的凸起图案压印到绝缘衬底中。而且,当使用热压时,有利地,可在施热的同时在真空室中执行压制。对真空室的内部加压的原因是为了在绝缘衬底和压印模具之间形成空气层以防止在绝缘衬底中形成的凹版图案中产生瑕疵。通过压力机进行的压制可以用作用于在压板上施加压力的方法。也可能使用液体或高压气体来施加压力。
除本实施例的情况以外,对准标记也可形成在第一压板中,其中压印模具和绝缘衬底具有与对准标记相对应地穿出的对准孔,从而可通过经由对准孔探测形成在第一压板中的对准标记而对准压印模具和绝缘衬底。最后,可装载第二压板,并且可将第一压板和第二压板压在一起,从而在绝缘衬底中形成凹版图案。
在操作S500中,在将压印模具的凸起图案压印至预定深度之后,可分离压印模具和绝缘衬底。可在分离的绝缘衬底中形成与压印模具的凸起图案相对应的凹版图案。
该绝缘衬底中形成的凹版图案是包括通孔的电路图案可被形成的位置,在操作S600中,可向凹版图案填充导电材料以便于在绝缘衬底中形成电路图案。可以使用对本领域普通技术人员来说显而易见的方法来填充导电材料,所述方法包括诸如通过非电镀和/或电镀的喷镀、填充导电膏、通过喷墨打印填充导电油墨、以及填充导电聚合物等。可以使用对本领域普通技术人员来说显而易见的导电材料(包括铝(Al)、银(Ag)、铜(Cu)和铬(Cr)等)作为填充到绝缘衬底的凹版图案内的导电材料。
图9是示出了根据本发明的另一个实施例的用于制造印刷电路板的方法的流程图。参照图9,作为用于通过将导电材料填充到绝缘衬底中形成的凹版图案(该凹版图案是通过将压印模具中形成的与电路图案相对应的凸起图案压印到绝缘衬底上而形成的)而制造其中形成有印刷电路图案的印刷电路板的方法,在本实施例中,可通过在压印模具上而不是在绝缘衬底上形成对准标记而形成电路图案。
在操作S102中,可在压印模具的虚拟区域中形成对准标记,其中可装载压印模具以使得压印模具的具有凸起图案的表面面对绝缘衬底的待形成凹版图案的表面。
在操作S202中,可装载具有与前面操作中所装载的压印模具的对准标记相对应的第一对准孔的绝缘衬底,,以使得绝缘衬底的其中待形成凹版图案的表面面对压印模具的具有凸起图案的表面。
虽然在该实施例中,首先装载压印模具,之后将绝缘衬底装载到压印模具上,以使压印模具的具有凸起图案的表面面对绝缘衬底,但是在某些情况下,也可能首先装载绝缘衬底,之后将压印模具装载到绝缘衬底上。即,只要压印模具和绝缘衬底成对地对准以使得压印模具的具有凸起图案的表面面对绝缘衬底的待形成凹版图案的表面,那么绝缘衬底和压印模具的装载顺序就不是太重要。
在该步骤之后,可装载具有与形成在压印模具中的对准标记相对应的第二对准孔的另一个绝缘衬底或另一个压印模具并通过经由第二孔探测对准标记而进行对准。也就是说,一旦形成有作为用于对准的基础的对准标记之后,就可能通过经由对准孔探测对准标记来重复地装载并对准具有与对准标记相对应的对准孔的绝缘衬底或压印模具,而对准多个绝缘衬底和相应的压印模具。
可以按以上过程重复装载其它压印模具和其它绝缘衬底,从而可以通过一次压制而生产多个具有凹版图案的绝缘衬底24。形成于多个压印模具中的凸起图案可以相同或不同。
在装载并对准多个单元压印模具和单元绝缘衬底之后,可以同时压制多个单元绝缘衬底和单元压印模具,从而可以生产其中形成有凹版图案的多个单元绝缘衬底。
在操作S302中,可使用某种光学装置(例如照相机等)通过经由第一对准孔探测对准标记使得绝缘衬底和压印模具对准。
在操作S402中,可将绝缘衬底和压印模具压在一起以便于将凸起图案压印到绝缘衬底中。如上所述的,可使用一对压板来压制绝缘衬底和压印模具。
除本实施例的情况以外,对准标记也可形成在第一压板中,并且可通过经由对准孔探测形成在第一压板中的对准标记而对准具有对准孔的压印模具和绝缘衬底,该对准孔是与对准标记相对应地穿出的。最后,可装载第二压板并将第一压板和第二压板压在一起,从而可在绝缘衬底中形成凹版图案。
在操作S502中,在将压印模具的凸起图案压印至预定深度之后,可分离压印模具和绝缘衬底。在分离的绝缘衬底中可形成与压印模具的凸起图案相对应的凹版图案。
该绝缘衬底中形成的凹版图案是包括通孔的电路图案可被形成的位置,在操作S602中,可向凹版图案填充导电材料以便于在绝缘衬底中形成电路图案。
在如上所述的本发明某些方面的情况下,在对准不透明的压印模具和绝缘衬底方面,可使用现有光学系统,用于涉及具有凸起图案的压印模具和其中形成有与凸起图案相对应地形成的凹版图案的绝缘衬底的压印过程,而无需安装昂贵的对准装置,以及可通过顺序装载和对准几个压印模具和绝缘衬底并同时压制它们来制造具有电路图案的几个绝缘衬底。
虽然已参照具体实施例详细描述了本发明的方面,但所述实施例仅用于解释的目的且并不限制本发明。应理解的是,在不背离本发明范围和精神的情况下,本领域普通技术人员可以改变或修正所述实施例。
Claims (6)
1.一种用于制造印刷电路板的方法,所述方法将对应于电路图案的形成在压印模具中的凸起图案压印在绝缘衬底上以形成凹版图案,并将导电材料填充到形成在所述绝缘衬底中的所述凹版图案中以形成印刷电路图案,所述方法包括:
装载其上形成有对准标记的绝缘衬底;
装载其中穿有第一对准孔的压印模具,所述第一对准孔与所述对准标记相对应地形成;
通过经由所述第一对准孔探测所述对准标记而对准所述绝缘衬底和所述压印模具;以及
将所述压印模具和所述绝缘衬底压制在一起,以便对应于所述凸起图案形成所述凹版图案。
2.根据权利要求1所述的方法,在所述对准步骤和所述压制步骤之间还包括:
装载其中穿有第二对准孔的绝缘衬底或压印模具,所述第二对准孔与所述对准标记相对应地形成;以及
通过经由所述第二对准孔探测所述对准标记而对准所述绝缘衬底或所述压印模具。
3.根据权利要求1所述的方法,其中,所述对准标记形成为多个。
4.根据权利要求1所述的方法,在所述压制步骤之后,进一步包括:
分离所述压印模具和所述绝缘衬底;以及
将导电材料填充到所述凹版图案中以形成印刷电路图案。
5.一种用于制造印刷电路板的方法,所述方法将对应于电路图案的形成在压印模具中的凸起图案压印在绝缘衬底上以形成凹版图案,并将导电材料填充到形成在所述绝缘衬底中的所述凹版图案中以形成印刷电路图案,所述方法包括:
装载其上形成有对准标记的压印模具;
装载其中穿有第一对准孔的绝缘衬底,所述第一对准孔与所述对准标记相对应地形成;
通过经由所述第一对准孔探测所述对准标记而对准所述绝缘衬底和所述压印模具;以及
将所述压印模具和所述绝缘衬底压制在一起,以便对应于所述凸起图案形成所述凹版图案。
6.根据权利要求5所述的方法,在所述压制步骤之后,进一步包括:
将所述压印模具和所述绝缘衬底分离;以及
将导电材料填充到所述凹版图案中以形成印刷电路图案。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060076396 | 2006-08-11 | ||
KR1020060076396A KR100792525B1 (ko) | 2006-08-11 | 2006-08-11 | 인쇄회로기판 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101123850A true CN101123850A (zh) | 2008-02-13 |
Family
ID=39049102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101420217A Pending CN101123850A (zh) | 2006-08-11 | 2007-08-13 | 制造印刷电路板的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20080034581A1 (zh) |
JP (1) | JP2008047905A (zh) |
KR (1) | KR100792525B1 (zh) |
CN (1) | CN101123850A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011006432A1 (zh) * | 2009-07-13 | 2011-01-20 | 北大方正集团有限公司 | 一种对电路板进行塞孔的方法及系统 |
CN107000266A (zh) * | 2014-10-31 | 2017-08-01 | 惠普深蓝有限责任公司 | 具有聚合物层的凸压印模具 |
TWI635786B (zh) * | 2016-07-28 | 2018-09-11 | Ckd股份有限公司 | Substrate position detecting device |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100763837B1 (ko) * | 2006-07-18 | 2007-10-05 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
US8049110B2 (en) * | 2008-10-01 | 2011-11-01 | Hewlett-Packard Development Company, L.P. | Microelectronic device |
KR102042822B1 (ko) * | 2012-09-24 | 2019-11-08 | 한국전자통신연구원 | 전자회로 및 그 제조방법 |
GB2526316B (en) * | 2014-05-20 | 2018-10-31 | Flexenable Ltd | Production of transistor arrays |
US20180304660A1 (en) * | 2015-10-22 | 2018-10-25 | National Institute Of Advanced Industrial Science And Technology | Surface structure for base material to be printed and method for manufacturing same |
KR102409885B1 (ko) * | 2018-10-11 | 2022-06-16 | 삼성전자주식회사 | 웨이퍼 정렬 방법, 이러한 정렬 방법을 이용한 웨이퍼 본딩 방법, 및 이러한 정렬 방법을 수행하기 위한 장치 |
KR102396680B1 (ko) * | 2021-02-18 | 2022-05-12 | 한국과학기술원 | 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법 |
CN114995055A (zh) * | 2022-08-08 | 2022-09-02 | 歌尔光学科技有限公司 | 一种双面压印方法以及双面压印产品 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0457392A (ja) * | 1990-06-27 | 1992-02-25 | Hitachi Telecom Technol Ltd | 多層プリント基板のnc基準穴穴あけ方法 |
TW340296B (en) * | 1997-02-21 | 1998-09-11 | Ricoh Microelectronics Kk | Method and apparatus of concave plate printing, method and apparatus for formation of wiring diagram, the contact electrode and the printed wiring nickel substrate |
JP2001196703A (ja) * | 2000-01-14 | 2001-07-19 | Sony Corp | プリント配線基板及びその作製方法 |
JP2001320150A (ja) | 2000-02-29 | 2001-11-16 | Mitsui Chemicals Inc | スタンパを使った配線基板の製造方法及び配線基板 |
JP4534330B2 (ja) | 2000-09-29 | 2010-09-01 | 住友ベークライト株式会社 | アライメント方法 |
US6730617B2 (en) * | 2002-04-24 | 2004-05-04 | Ibm | Method of fabricating one or more tiers of an integrated circuit |
EP1357773A3 (en) * | 2002-04-25 | 2005-11-30 | Matsushita Electric Industrial Co., Ltd. | Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same |
US6946322B2 (en) * | 2002-07-25 | 2005-09-20 | Hrl Laboratories, Llc | Large area printing method for integrating device and circuit components |
JP2004111810A (ja) * | 2002-09-20 | 2004-04-08 | Seiko Epson Corp | 複合基板の製造方法、複合基板の構造、電気光学装置及び電子機器 |
JP2005108924A (ja) | 2003-09-29 | 2005-04-21 | Ibiden Co Ltd | 多層プリント配線板およびその製造方法 |
KR100746361B1 (ko) * | 2006-07-11 | 2007-08-06 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
-
2006
- 2006-08-11 KR KR1020060076396A patent/KR100792525B1/ko not_active IP Right Cessation
-
2007
- 2007-08-10 US US11/889,328 patent/US20080034581A1/en not_active Abandoned
- 2007-08-10 JP JP2007209405A patent/JP2008047905A/ja active Pending
- 2007-08-13 CN CNA2007101420217A patent/CN101123850A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011006432A1 (zh) * | 2009-07-13 | 2011-01-20 | 北大方正集团有限公司 | 一种对电路板进行塞孔的方法及系统 |
CN107000266A (zh) * | 2014-10-31 | 2017-08-01 | 惠普深蓝有限责任公司 | 具有聚合物层的凸压印模具 |
TWI635786B (zh) * | 2016-07-28 | 2018-09-11 | Ckd股份有限公司 | Substrate position detecting device |
Also Published As
Publication number | Publication date |
---|---|
JP2008047905A (ja) | 2008-02-28 |
KR100792525B1 (ko) | 2008-01-09 |
US20080034581A1 (en) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101123850A (zh) | 制造印刷电路板的方法 | |
CN100571486C (zh) | 制造印刷电路板的方法 | |
KR100763837B1 (ko) | 인쇄회로기판 제조방법 | |
CN101170874B (zh) | 用于形成转录电路的方法和用于制造电路板的方法 | |
CN100525582C (zh) | 在印刷电路板上形成电路图案的方法 | |
CN102802361B (zh) | 半挠性印刷线路板的制作方法 | |
CN101170878A (zh) | 制造印刷电路板的方法 | |
JP2007243181A (ja) | インプリンティングによる基板の製造方法 | |
CN101135841A (zh) | 制造宽压模的方法 | |
EP3622304B1 (en) | Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices | |
JP2010052419A (ja) | セラミックグリーンシートの製造方法及びこれを用いた多層セラミック回路基板の製造方法 | |
KR100771298B1 (ko) | 음각의 금형판을 이용한 칩 내장형 인쇄회로기판의제조방법 | |
KR20080034711A (ko) | 인쇄회로기판 제조장치 및 제조방법 | |
TWI628062B (zh) | 線路板的製作方法與感壓印模 | |
CN101528002A (zh) | 内装电阻元件的印刷线路板的制造方法 | |
JP2007245649A (ja) | セラミック構造物の製造方法 | |
CN108495485A (zh) | 一种多层印制板嵌入电阻制作方法 | |
US4959116A (en) | Production of metal base laminate plate including applying an insulator film by powder coating | |
KR20100011776A (ko) | 임프린트 장치 제조방법 | |
KR101581869B1 (ko) | 도금 프로세스를 이용한 그라비어 미세 선폭 가공 방법 및 이에 의해 미세 패턴이 형성된 그라비어 인쇄 제판 롤 | |
KR100536376B1 (ko) | 다채널 광도파로를 구비한 인쇄회로기판 제조 방법 | |
KR20220153240A (ko) | 미세 회로 기판 제조 방법 | |
CN114845484A (zh) | 一种多层板的跨层盲孔对位方法 | |
KR20090112435A (ko) | 인쇄회로기판 및 이를 제조하는 방법 | |
JPH06169172A (ja) | 多層プリント基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20080213 |