KR102396680B1 - 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법 - Google Patents
복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102396680B1 KR102396680B1 KR1020210021560A KR20210021560A KR102396680B1 KR 102396680 B1 KR102396680 B1 KR 102396680B1 KR 1020210021560 A KR1020210021560 A KR 1020210021560A KR 20210021560 A KR20210021560 A KR 20210021560A KR 102396680 B1 KR102396680 B1 KR 102396680B1
- Authority
- KR
- South Korea
- Prior art keywords
- resin layer
- forming
- mesh
- mesh electrode
- groove
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 239000011159 matrix material Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000011347 resin Substances 0.000 claims abstract description 114
- 229920005989 resin Polymers 0.000 claims abstract description 114
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000004049 embossing Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 239000010408 film Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 7
- 238000003754 machining Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/101—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by casting or moulding of conductive material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0108—Transparent
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10106—Light emitting diode [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structure Of Printed Boards (AREA)
Abstract
일 실시 예에 따르면 복층의 패시브 매트릭스형 투명 기판 제조 방법은, 제 1 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 제 1 메시 라인 패턴을 포함하는 제 1 몰드를 통해 베이스 기판에 도포된 제 1 수지 층에 엠보싱하여 제 1 패턴 홈을 형성하는 단계; 상기 제 1 패턴 홈에 전도성 페이스트를 충진하여 제 1 메시 전극 라인을 형성하는 단계; 상기 제 1 방향과 다른 제 2 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 제 2 메시 라인 패턴을 포함하는 제 2 몰드를 통해 상기 제 1 수지 층에 도포된 제 2 수지 층에 엠보싱하여 제 2 패턴 홈을 형성하는 단계; 상기 제 2 패턴 홈 중 일부에 전도성 페이스트를 충진하여, 상기 제 1 메시 전극 라인으로부터 절연된 상태의 제 2 메시 전극 라인을 형성하는 단계; 및 상기 제 2 패턴 홈 중 나머지에 전도성 페이스트를 충진하여, 상기 제 1 메시 전극 라인에 전기적으로 연결된 연결부 전극을 형성하는 단계를 포함할 수 있다.
Description
이하의 설명은 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법에 관한 것이다.
최근 들어, 투명한 재질의 기판에, 미세 선폭을 갖는 전극을 구비한 투명 기판의 개발이 활발히 이루어지고 있다. 투명 기판에는, 예를 들어, LED가 실장될 수 있고, 이와 같은 투명 LED 기판의 경우, 각종 시각적 정보를 사용자에게 제공하는 디스플레이 장치(예: LED 사이니지)로 활용될 수 있다. LED 사이니지는 투명 기판에 LED를 부착하여 텍스트 및 이미지를 표현하는 디스플레이를 구현하는 장치이다.
LED 사이니지와 관련하여, 투과성과 더불어 해상도를 높일 수 있도록 칩간의 간격과 기판의 두께를 줄이기 위한 연구가 활발히 진행되고 있다.
전술한 배경기술은 발명자가 본 발명의 도출과정에서 보유하거나 습득한 것으로서, 반드시 본 발명의 출원 전에 일반 공중에 공개된 공지기술이라고 할 수는 없다.
일 실시 예의 목적은 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법을 제공하는 것이다.
일 실시 예에 따르면 복층의 패시브 매트릭스형 투명 기판 제조 방법은, 제 1 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 제 1 메시 라인 패턴을 포함하는 제 1 몰드를 통해 베이스 기판에 도포된 제 1 수지 층에 엠보싱하여 제 1 패턴 홈을 형성하는 단계; 상기 제 1 패턴 홈에 전도성 페이스트를 충진하여 제 1 메시 전극 라인을 형성하는 단계; 상기 제 1 방향과 다른 제 2 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 제 2 메시 라인 패턴을 포함하는 제 2 몰드를 통해 상기 제 1 수지 층에 도포된 제 2 수지 층에 엠보싱하여 제 2 패턴 홈을 형성하는 단계; 상기 제 2 패턴 홈 중 일부에 전도성 페이스트를 충진하여, 상기 제 1 메시 전극 라인으로부터 절연된 상태의 제 2 메시 전극 라인을 형성하는 단계; 및 상기 제 2 패턴 홈 중 나머지에 전도성 페이스트를 충진하여, 상기 제 1 메시 전극 라인에 전기적으로 연결된 연결부 전극을 형성하는 단계를 포함할 수 있다.
상기 제 2 메시 라인 패턴은, 상기 제 2 몰드의 일면으로부터 돌출 형성되는 미세 돌출부; 및 상기 제 2 몰드의 일면으로부터 돌출 형성되고, 상기 미세 돌출부의 높이보다 높게 형성되는 연결 돌출부를 포함할 수 있다.
상기 제 2 패턴 홈을 형성하는 단계는, 상기 연결 돌출부를 이용하여, 상기 제 2 수지 층 중, 상기 제 1 수지 층 및 상기 제 2 수지 층이 적층되는 적층 방향을 따라서, 상기 제 1 메시 전극 라인에 오버랩되는 부분을 가압함으로써, 연결 홈을 형성하는 단계; 및 상기 미세 돌출부를 이용하여, 상기 제 2 수지 층 중, 상기 적층 방향을 따라서, 상기 연결 홈에 오버랩되지 않는 부분을 가압함으로써, 메시 홈을 형성하는 단계를 포함하고, 상기 제 2 메시 전극 라인을 형성하는 단계에서, 상기 제 2 메시 전극 라인은, 전도성 페이스트가 상기 메시 홈에 충진됨으로써 형성되고, 상기 연결부 전극을 형성하는 단계에서, 상기 연결부 전극은, 전도성 페이스트가 상기 연결 홈에 충진되어 충진됨으로써 형성될 수 있다.
상기 제 2 메시 전극 라인을 형성하는 단계 및 상기 연결부 전극을 형성하는 단계는 동시에 수행될 수 있다.
상기 복층의 패시브 매트릭스형 투명 기판 제조 방법은, 상기 제 2 패턴 홈을 형성하는 단계 이후, 상기 연결부 전극을 형성하는 단계 이전에 수행되고, 상기 연결 홈의 하측으로 상기 제 1 메시 전극 라인이 노출되도록 상기 제 2 수지 층의 잔류막을 식각하는 단계를 더 포함할 수 있다.
상기 잔류막을 식각하는 단계는, 상기 제 2 수지 층 상에 배치되는 마스크 또는 포토레지스트 없이, 상기 제 2 수지 층이 등방적으로 식각될 수 있다.
상기 잔류막을 식각하는 단계는, 건식 식각 방식으로 수행될 수 있다.
상기 베이스 기판은 투명한 필름이고, 상기 제 1 수지 층 및 제 2 수지 층은 투명한 수지 재질로 형성될 수 있다.
상기 복층의 패시브 매트릭스형 투명 기판 제조 방법은, 상기 제 2 메시 전극 라인을 형성하는 단계 및 상기 연결부 전극을 형성하는 단계 이후에 수행되고, 상기 제 2 메시 전극 라인 중 상기 투명 기판의 외부로 노출된 부분과, 상기 연결부 전극 중 상기 투명 기판의 외부로 노출된 부분에, LED 칩의 양측 전극을 연결함으로써 상기 LED 칩을 실장하는 단계를 더 포함할 수 있다.
일 실시 예에 따르면 복층의 패시브 매트릭스형 투명 기판은, 투명 수지 층; 상기 투명 수지 층 내에서 제 1 높이에, 제 1 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 복수 개의 제 1 메시 전극 라인; 상기 투명 수지 층 내에서 상기 제 1 높이보다 높은 제 2 높이에, 제 1 방향과 다른 제 2 방향을 따라서 나란히 이격되고 서로 평행하게 배열되며, 상기 복수 개의 제 1 메시 전극 라인으로부터 절연되고, 적어도 일부가 상기 투명 수지 층의 상면 외측으로 노출되는 복수 개의 제 2 메시 전극 라인; 및 일단은 상기 제 1 메시 전극 라인에 연결되고, 타단은 상기 투명 수지 층의 상면 외측으로 노출되는 연결부 전극을 포함할 수 있다.
상기 복층의 패시브 매트릭스형 투명 기판은, 일단은 상기 복수 개의 제 2 메시 전극 라인 중 외부로 노출된 부분에 연결되고, 타단은 상기 연결부 전극 중 외부로 노출된 부분에 연결되는 LED 칩을 더 포함할 수 있다.
상기 투명 수지 층은, 상기 투명 수지 층의 상면으로부터 함몰 형성되는 함몰 홈을 더 포함하고, 상기 LED 칩은 상기 함몰 홈에 안착될 수 있다.
상기 함몰 홈의 바닥면은, 상기 투명 수지 층의 상면보다 낮고, 상기 복수 개의 제 1 메시 전극 라인의 상면보다 높거나 같을 수 있다.
상기 함몰 홈은, 상하 방향으로, 상기 연결부 전극의 적어도 일부 및 상기 복수 개의 제 2 메시 전극 라인의 적어도 일부와 오버랩되는 부분에 형성되고, 상기 함몰 홈을 통하여, 상기 연결부 전극의 상면의 적어도 일부 및 상기 복수 개의 제 2 메시 전극 라인의 상면의 적어도 일부가 노출될 수 있다.
일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판 제조 방법에 의하면, 복층의 메시 전극 층을 연속적으로 적층 또는 인쇄함으로써, 패시브 매트릭스 전극 구조를 갖는 투명 기판을 제조할 수 있다.
일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판 제조 방법에 의하면, 복층의 구조를 통하여, 음극 및 양극의 합선이 되는 것을 안정적으로 방지할 수 있는, 패시브 매트릭스형 투명 기판을 제조할 수 있으므로, 투명 LED 사이니지의 해상도를 높이는 데에 도움이 된다.
일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판 제조 방법에 의하면, 별도의 에칭 마스크 또는 포토 레지스트를 배치하는 과정없이 등방적으로 식각하는 것만으로 잔류막의 제거가 가능하여, 시간 및 비용 효율성을 크게 증대시킬 수 있다.
도 1a는 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판을 나타내는 사시도이다.
도 1b는 도 1a의 절개선 I-I를 따라 절개한 단면도이다.
도 1c는 도 1a의 절개선 II-II를 따라 절개한 단면도이다.
도 2는 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판 제조 방법의 순서도이다.
도 3은 일 실시 예에 따른 제 1 패턴 홈을 형성하는 단계의 순서도이다.
도 4는 일 실시 예에 따른 제 1 패턴 홈을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 5는 일 실시 예에 따른 제 1 메시 전극 라인을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 6은 일 실시 예에 따른 제 2 패턴 홈을 형성하는 단계의 순서도이다.
도 7은 일 실시 예에 따른 제 2 패턴 홈을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 8은 일 실시 예에 따른 식각하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 9는 일 실시 예에 따른 제 2 메시 전극 라인을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 10은 일 실시 예에 따른 LED 칩을 실장하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 11a는 다른 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판을 나타내는 사시도이다.
도 11b는 도 11a에 도시된 복층의 패시브 매트릭스형 투명 기판의 평면도 및 단면도이다.
도 11c는 도 11a에 도시된 복층의 패시브 매트릭스형 투명 기판의 LED 칩을 실장한 모습을 나타내는 단면도이다.
도 12a는 또 다른 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판을 나타내는 사시도이다.
도 12b는 도 12a에 도시된 복층의 패시브 매트릭스형 투명 기판의 평면도 및 단면도이다.
도 1b는 도 1a의 절개선 I-I를 따라 절개한 단면도이다.
도 1c는 도 1a의 절개선 II-II를 따라 절개한 단면도이다.
도 2는 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판 제조 방법의 순서도이다.
도 3은 일 실시 예에 따른 제 1 패턴 홈을 형성하는 단계의 순서도이다.
도 4는 일 실시 예에 따른 제 1 패턴 홈을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 5는 일 실시 예에 따른 제 1 메시 전극 라인을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 6은 일 실시 예에 따른 제 2 패턴 홈을 형성하는 단계의 순서도이다.
도 7은 일 실시 예에 따른 제 2 패턴 홈을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 8은 일 실시 예에 따른 식각하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 9는 일 실시 예에 따른 제 2 메시 전극 라인을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 10은 일 실시 예에 따른 LED 칩을 실장하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 11a는 다른 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판을 나타내는 사시도이다.
도 11b는 도 11a에 도시된 복층의 패시브 매트릭스형 투명 기판의 평면도 및 단면도이다.
도 11c는 도 11a에 도시된 복층의 패시브 매트릭스형 투명 기판의 LED 칩을 실장한 모습을 나타내는 단면도이다.
도 12a는 또 다른 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판을 나타내는 사시도이다.
도 12b는 도 12a에 도시된 복층의 패시브 매트릭스형 투명 기판의 평면도 및 단면도이다.
이하, 실시 예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 실시 예를 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 실시 예에 대한 이해를 방해한다고 판단되는 경우에는 그 상세한 설명은 생략한다.
또한, 실시 예의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
어느 하나의 실시 예에 포함된 구성요소와, 공통적인 기능을 포함하는 구성요소는, 다른 실시 예에서 동일한 명칭을 사용하여 설명하기로 한다. 반대되는 기재가 없는 이상, 어느 하나의 실시 예에 기재한 설명은 다른 실시 예에도 적용될 수 있으며, 중복되는 범위에서 구체적인 설명은 생략하기로 한다.
도 1a는 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판을 나타내는 사시도이고, 도 1b는 도 1a의 절개선 I-I를 따라 절개한 단면도이고, 도 1c는 도 1a의 절개선 II-II를 따라 절개한 단면도이다.
도 1a 내지 도 1c를 참조하면, 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판(2)은, 베이스 기판(21)과, 제 1 메시 전극 라인(23)이 형성된 제 1 수지 층(22)과, 제 2 메시 전극 라인(25)이 외부로 노출되도록 형성된 제 2 수지 층(24)이 연속적으로 적층되어 있는 레이어 구조를 가질 수 있다. 베이스 기판(21), 제 1 수지 층(22) 및 제 2 수지 층(24)은, 투명한 재질로 형성될 수 있으며, 이들을 통칭하여, "투명 수지 층(21, 22, 24)"이라고 할 수 있다.
제 1 메시 전극 라인(23) 및 제 2 메시 전극 라인(25)은, 적층 방향(예: 도 1a의 z축 방향)을 기준으로 서로 교차되도록 오버랩될 수 있다. 적층 방향을 기준으로, 제 1 메시 전극 라인(23) 중 제 2 메시 전극 라인(25)에 오버랩되지 않는 부분에 제 2 수지 층(24)을 관통하여 외부로 노출되도록 형성되는 연결부 전극(26)이 형성될 수 있다.
LED 칩(29)의 일단은 연결부 전극(26)의 노출부에 연결되고, 타단은 제 2 메시 전극 라인(25)의 노출부에 연결됨으로써, LED 칩(29)의 양단이 제 1 메시 전극 라인(23) 및 제 2 메시 전극 라인(25)에 각각 연결될 수 있다. 이와 같은 구조에 의하여, 제 1 메시 전극 라인(23) 및 제 2 전극 라인(25)이, 각각 데이터 라인(Data Line)과 스캔 라인(Scan Line)으로 기능하는 패시브 매트릭스(Passive matrix) 구동 방식의 전극 구조가 형성될 수 있다.
일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판(2)은, 이하 설명하는 바와 같이, 별도의 에칭 마스크(etching mask)없이 건식 식각(dry etching) 공정을 통해, 제 1 메시 전극 라인(23), 제 2 메시 전극 라인(25) 및/또는 연결부 전극(26)이 삽입될 수 있는 홈을 형성할 수 있어서, 공정 과정이 간략화되어 시간 및 비용 효율성을 증대시킬 수 있다.
도 2는 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판 제조 방법의 순서도이고, 도 3은 일 실시 예에 따른 제 1 패턴 홈을 형성하는 단계의 순서도이고, 도 4는 일 실시 예에 따른 제 1 패턴 홈을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이고, 도 5는 일 실시 예에 따른 제 1 메시 전극 라인을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이고, 도 6은 일 실시 예에 따른 제 2 패턴 홈을 형성하는 단계의 순서도이고, 도 7은 일 실시 예에 따른 제 2 패턴 홈을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이고, 도 8은 일 실시 예에 따른 식각하는 단계의 제조 과정을 개략적으로 나타내는 도면이고, 도 9는 일 실시 예에 따른 제 2 메시 전극 라인을 형성하는 단계의 제조 과정을 개략적으로 나타내는 도면이고, 도 10은 일 실시 예에 따른 LED 칩을 실장하는 단계의 제조 과정을 개략적으로 나타내는 도면이다.
도 2 내지 도 10을 참조하면, 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판(2)의 제조 방법은, 제 1 패턴 홈(221)을 형성하는 단계(11)와, 제 1 메시 전극 라인(23)을 형성하는 단계(12)와, 제 2 패턴 홈(241)을 형성하는 단계(13)와, 잔류막을 식각하는 단계(14)와, 제 2 메시 전극 라인(25)을 형성하는 단계(15a)와, 연결부 전극(26)을 형성하는 단계(15b)와, LED 칩(29)을 실장하는 단계(16)를 포함할 수 있다. 한편, 이하, 복층의 패시브 매트릭스형 투명 기판(2)에, LED 칩(29)이 실장되는 경우를 예시적으로 설명하지만, LED 칩(29)이 아닌 다른 전자 부품(29)이 실장될 수도 있음을 밝혀 둔다.
제 1 패턴 홈(221)을 형성하는 단계(11)는, 제 1 몰드(M1)를 이용하여 베이스 기판(21)에 도포된 제 1 수지 층(22)에 엠보싱하여 제 1 패턴 홈(221)을 형성하는 공정 과정을 포함할 수 있다. 여기서, 제 1 몰드(M1)는 제 1 방향(예: x축 방향)을 따라서 나란히 이격되어 돌출 형성되어있는 제 1 메시 라인 패턴(P1)을 포함할 수 있다. 다시 말하면, 제 1 메시 라인 패턴(P1)은, 제 1 방향에 교차되는 제 2 방향(예: y축 방향)으로 길게 형성될 수 있다. 예를 들어, 제 1 방향 및 제 2 방향은 서로 수직할 수 있다.
예를 들어, 제 1 패턴 홈(221)을 형성하는 단계(11)는, 제 1 몰드(M1)의 제 1 메시 라인 패턴(P1)에 수지를 도포하는 단계(111)와, 도포된 수지를 제 1 몰드(M1)를 이용하여 엠보싱하는 단계(112)를 포함할 수 있다.
예를 들어, 제 1 몰드(M1)의 일 면에는 미세한 메시 패턴을 갖는 것과 동시에, 일정한 간격을 따라서 평행하게 이격된 상태로 제 2 방향(예: y축 방향)을 따라서 연장되는 제 1 메시 라인 패턴(P1)을 포함할 수 있다.
예를 들어, 제 1 몰드(M1)는 금속 도금을 위한 하드 몰드일 수 있다. 다른 예로, 제 1 몰드(M1)는 하드 몰드를 플라스틱 소재 등으로 다시 복제하여 소프트 몰드로 형성된 몰드일 수도 있다. 예를 들어, 제 1 몰드(M1)는 평판 형태를 가질 수 있지만, 이와 달리 롤러의 형태로 제작될 수도 있다는 점을 밝혀둔다.
제 1 메시 라인 패턴(P1)에 수지를 도포하는 단계(111)는, 경화성 수지를 제 1 몰드(M1)상에 도포하는 단계일 수 있다. 예를 들어, 경화성 수지는 UV 경화성 수지 또는 열 경화성 수지일 수 있다.
예를 들어, 도 4에 도시되는 바와 같이 경화성 수지가 제 1 몰드(M1)상에 도포된 이후, 베이스 기판(21)이 그 위에 적층될 수 있다. 예를 들어, 베이스 기판(21)은 투명한 박막 필름일 수 있다.
제 1 몰드를 이용하여 엠보싱하는 단계(112)에서, 제 1 몰드(M1)상에 도포된 수지를 가압하는 동시에 경화시킴으로써, 제 1 수지 층(22)에 제 1 메시 라인 패턴(P1)에 상응하는 제 1 패턴 홈(221)이 형성될 수 있다.
제 1 패턴 홈(221)은 제 2 방향(예: y축 방향)에 평행하고 서로 이격되어 배치된 복수개의 라인 패턴을 가질 수 있다.
제 1 메시 전극 라인(23)을 형성하는 단계(12)는, 제 1 패턴 홈(221)에 전도성 페이스트를 충진하여 전극 층을 형성하는 단계일 수 있다.
제 1 메시 전극 라인(23)을 형성하는 단계(12)에서, 전도성 페이스트는 도 5에 도시된 바와 같이 제 1 패턴 홈(221)에 완전히 충진되어 제 1 수지 층(22)의 표면상으로 노출되는 제 1 메시 전극 라인(23)이 형성될 수 있다.
이와 같이 단계 12를 통하여 만들어진 부품을 "중간 부품"이라고 할 수 있다. 중간 부품은, 베이스 기판(21), 제 1 수지 층(22) 및 제 1 메시 전극 라인(23)을 포함하는 것으로 이해할 수 있다.
제 2 패턴 홈(241)을 형성하는 단계(13)는, 제 2 몰드(M2)를 통해 제 1 수지 층(22)에 도포된 제 2 수지 층(24)에 엠보싱하여 제 2 패턴 홈(241)을 형성하는 공정 과정을 포함할 수 있다. 여기서, 제 2 몰드(M2)는, 제 1 방향(예: x축 방향)과 다른 제 2 방향(예: y축 방향)을 따라서 나란히 이격되어 있는 제 2 메시 라인 패턴(P2)을 포함할 수 있다. 다시 말하면, 제 2 메시 라인 패턴(P2)은, 제 1 방향(예: x축 방향)으로 길게 형성될 수 있다.
예를 들어, 제 2 패턴 홈을 형성하는 단계(13)는, 제 2 몰드(M2)의 제 2 메시 라인 패턴(P2)에 수지를 도포하는 단계(131)와, 도포된 수지를 제 2 몰드(M2)를 이용하여 엠보싱하는 단계(132)를 포함할 수 있다.
예를 들어, 제 2 몰드(M2)의 일 면에는 미세한 메시 패턴을 갖는 것과 동시에, 일정한 간격을 따라서 평행하게 이격된 상태로 제 2 방향을 따라서 연장되는 제 2 메시 라인 패턴(P2)을 포함할 수 있다. 예를 들어, 제 2 방향은 제 1 방향과 수직할 수 있어서, 적층 방향(예: z축 방향)에서 바라볼 때, 제 1 메시 전극 라인(23) 및 제 2 메시 전극 라인(25)은 서로 수직하게 교차되는 격자 패턴을 형성할 수 있다.
예를 들어, 제 2 메시 라인 패턴(P2)은, (i) 나머지 패턴 부분보다 상대적으로 높게 형성되는 연결 돌출부(P22)와, (ii) 연결 돌출부(P22)보다 패턴 높이가 낮게 형성되는 미세 돌출부(P21)를 포함할 수 있다.
연결 돌출부(P22)에 의하면, 후술하는 바와 같이, 제 1 메시 전극 라인(23)이 수지층에 매립된 상태에서도, 제 1 메시 전극 라인(23)에 전기적으로 연결된 연결부 전극(26)이 수지층의 외표면으로 노출되게 함으로써, 패시브 매트릭스형 전극 구조를 쉽게 제조할 수 있다.
예를 들어, 제 2 몰드(M2)는 금속 도금을 위한 하드 몰드일 수 있다. 다른 예로, 제 2 몰드(M2)는 하드 몰드를 플라스틱 소재 등으로 다시 복제하여 소프트 몰드로 형성된 몰드일 수도 있다. 예를 들어, 제 2 몰드(M2)는 평판 형태를 가질 수 있지만, 이와 달리 롤러의 형태로 제작될 수도 있다는 점을 밝혀둔다.
제 2 메시 라인 패턴(P2)에 수지를 도포하는 단계(131)는, 경화성 수지를 제 2 몰드(M2)상에 도포하는 단계일 수 있다. 예를 들어, 경화성 수지는 UV 경화성 수지 또는 열 경화성 수지일 수 있다.
예를 들어, 도 7에 도시되는 바와 같이 경화성 수지가 제 2 몰드(M2)상에 도포된 이후, 단계 12를 통하여 만들어진 중간 부품(21, 22, 23)이 그 위에 역방향으로 적층될 수 있다. 다시 말하면, 제 1 수지 층(22) 중 제 1 메시 전극 라인(23)이 노출되어 있는 표면이, 제 2 몰드(M2)상에 도포된 경화성 수지의 면에 접하도록, 중간 부품(21, 22, 23)이 적층될 수 있다.
제 2 몰드(M2)를 이용하여 엠보싱하는 단계(132)에서, 제 2 몰드(M2)상에 도포된 수지를 가압하는 동시에 경화시킴으로써, 제 2 수지 층(24)에 제 2 메시 라인 패턴(P2)에 상응하는 제 2 패턴 홈(241)이 형성될 수 있다.
제 2 패턴 홈(241)은 제 1 방향(예: x축 방향)에 평행하고 서로 이격되어 배치된 복수개의 라인 패턴을 가질 수 있다. 제 2 패턴 홈(241)은 제 2 몰드(M2)의 연결 돌출부(P22) 및 미세 돌출부(P21)에 압착되어 각각의 형상에 상응하는 연결 홈(2142)과 메시 홈(2411)을 포함할 수 있다.
연결 홈(2142)은, 제 2 몰드(M2)의 패턴 중 상대적으로 높이가 큰 연결 돌출부(P22)에 엠보싱되어 형성되는 홈이고, 메시 홈(2411)은, 제 2 몰드(M2)의 패턴 중 상대적으로 높이가 작은 미세 돌출부(P21)에 엠보싱되어 형성되는 홈일 수 있다. 예를 들어, 연결 홈(2142)의 선폭은 메시 홈(2411)의 선폭보다 클 수 있다.
연결 홈(2142)은, 적층 방향(예: z축 방향)으로 바라볼 때, 제 2 패턴 홈(241)의 라인 패턴 중 제 1 메시 전극 라인(23)의 라인 패턴에 교차하는 부분 중 적어도 일부분에 형성될 수 있다.
연결 홈(2142)이 제 2 수지 층(24)의 표면으로부터 함몰된 깊이는, 메시 홈(2411)이 제 2 수지 층(24)의 표면으로부터 함몰된 깊이보다 깊을 수 있다. 이상의 구조에 의하면, 도 7에 도시되는 바와 같이 제 2 수지 층(24) 중 (i) 연결 홈(2142)이 형성된 지점의 잔류막 두께와, (ii) 메시 홈(2411)이 형성된 지점의 잔류막 두께는 서로 다를 수 있다.
제 2 패턴 홈(241)을 형성하는 단계(13) 이후, 잔류막을 식각하는 단계(14)를 수행하기 전, 제 2 수지 층(24)에 함몰 형성된 연결 홈(2142)은 제 2 수지 층(24) 내부에서 막혀있으며, 즉 제 1 수지 층(22)으로 연결되지 않는다.
잔류막을 식각하는 단계(14)는, 제 2 수지 층(24)의 면을 식각하여 잔류막을 제거하는 단계일 수 있다.
예를 들어, 잔류막을 식각하는 단계(14)는 연결 홈(2142)의 하측으로 제 1 메시 전극 라인(23)이 노출되도록 제 2 수지 층(24)의 제 2 패턴 홈(241)을 마주보는 방향을 따라서 등방적으로 식각하는 공정을 포함할 수 있다.
예를 들어, 잔류막을 식각하는 단계(14)는 건식 식각(dry etching) 공정을 통해 수행될 수 있다. 예를 들어, 잔류막을 식각하는 단계(14)는, Ashing, RIE, ICP etching 등의 플라즈마와 가스를 이용한 건식 식각 방식이 사용될 수 있다.
이와 같은, 등방 식각 공정에 의하면, 잔류막을 식각하는 단계(14)가 수행된 이후, 제 2 수지 층(24)의 연결 홈(2142)의 바닥면이 개방되어, 연결 홈(2142)으로 제 1 메시 전극 라인(23)이 노출되고, 메시 홈(2411)의 바닥면은 제 2 수지 층(24) 내부에서 여전히 막혀있는 상태를 유지할 수 있게 된다.
일 실시 예에 따른 잔류막을 식각하는 단계(14)에 의하면, 제 2 패턴 홈(241)이 형성된 이후 별도의 에칭 마스크 또는 포토 레지스트를 제 2 수지 층(24) 상에 배치하는 과정없이 잔류막을 바로 등방적으로 식각하는 것이 가능하다.
따라서, 제 2 패턴 홈(241)이 미세한 선폭의 패턴을 갖는 점을 고려할 때 수율을 높이기 유리하며, 식각 과정에서 마스크 또는 포토 레지스트를 배치하는 과정을 생략할 수 있어서 시간 및 비용 효율성을 크게 증대시킬 수 있다.
제 2 메시 전극 라인(25)을 형성하는 단계(15a)는, 제 2 패턴 홈(241)에 전도성 페이스트를 충진하여 전극 층을 형성하는 단계일 수 있다.
제 2 메시 전극 라인(25)을 형성하는 단계(15a)에서, 전도성 페이스트는 도 9에 도시되는 바와 같이 제 2 패턴 홈(241)에 완전히 충진되어 제 2 수지 층(24)의 표면상으로 노출되는 제 2 메시 전극 라인(25)이 형성될 수 있다.
이때, 메시 홈(2411) 부분에 충진되는 전도성 페이스트는, 제 1 메시 전극 라인(23)에 연결되지 않는 제 2 메시 전극 라인(25)을 형성하게 된다. 한편, 연결 홈(2142) 부분에 충진되는 전도성 페이스트는, 제 1 메시 전극 라인(23)에 연결되는 연결부 전극(26)을 형성하게 된다. 다시 말하면, 제 2 메시 전극 라인(25)을 형성하는 단계(15a)는, 연결부 전극(26)을 형성하는 단계(15b)와 동시에 수행될 수 있다. 한편, 이와 달리, 단계 15a 및 단계 15b 중 어느 하나의 단계부터 순차적으로 수행될 수도 있음을 밝혀 둔다.
LED 칩을 실장하는 단계(16)는, 제 2 메시 전극 라인(25)을 형성하는 단계(15a) 및 연결부 전극(26)을 형성하는 단계(15b) 이후 수행될 수 있다. LED 칩(29)은, 연결부 전극(26) 중 외부로 노출된 부분과, 제 2 메시 전극 라인(25) 중 외부로 노출된 부분에 연결될 수 있다.
도 11a는 다른 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판을 나타내는 사시도이고, 도 11b는 도 11a에 도시된 복층의 패시브 매트릭스형 투명 기판의 평면도 및 단면도이고, 도 11c는 도 11a에 도시된 복층의 패시브 매트릭스형 투명 기판의 LED 칩을 실장한 모습을 나타내는 단면도이다.
도 11a 내지 도 11c를 참조하면, 다른 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판(3)은, 투명 수지 층(30)(예: 도 1a의 베이스 판(21), 제 1 수지 층(22) 및 제 2 수지 층(24)), 제 1 메시 전극 라인(33)(예: 도 1a의 23), 제 2 메시 전극 라인(35)(예: 도 1a의 25), 연결부 전극(36)(예: 도 1a의 26) 및 LED 칩(39)(예: 도 1a의 29)을 포함할 수 있다.
투명 수지 층(30)은, LED 칩(39)이 삽입 가능한 함몰 홈(30a)을 포함할 수 있다. 이와 같은 구조에 의하면, LED 칩(39)이, 투명 수지 층(30)에 대하여 돌출되는 높이를 줄여줄 수 있다.
복수 개의 제 1 메시 전극 라인(33)은, 투명 수지 층(30) 내에서, 동일한 높이(예: 제 1 높이)에 제 1 방향을 따라서 나란히 이격되고 서로 평행하게 배열될 수 있다.
복수 개의 제 2 메시 전극 라인(35)은, 투명 수지 층(30) 내에서, 동일한 높이(예: 제 2 높이)에, 제 1 방향과 다른 제 2 방향(예: 제 1 방향에 수직한 방향)을 따라서 나란히 이격되고 서로 평행하게 배열될 수 있다. 이때, 제 2 높이는, 제 1 높이보다 높을 수 있고, 제 2 메시 전극 라인(35)의 적어도 일부는 투명 수지 층(30)의 외부로 노출될 수 있다. 제 2 메시 전극 라인(35)은, 제 1 메시 전극 라인(33)으로부터 절연된 상태일 수 있다.
연결부 전극(36)의 일단은 제 1 메시 전극 라인(33)에 연결되고, 타단은 투명 수지 층(30)의 외부로 노출될 수 있다.
함몰 홈(30a)은, 투명 수지 층(30)의 상면으로부터 함몰되는 부분으로써, 예를 들어, 함몰 홈(30a)의 최대 깊이는, 도 11b에 도시되는 바와 같이, 제 1 메시 전극 라인(33)이 외부로 노출되는 위치까지 함몰 형성될 수 있다. 다시 말하면, 함몰 홈(30a)의 바닥면은, 투명 수지 층(30)의 상면보다 낮고, 제 1 메시 전극 라인(33)의 상면보다 높거나 같을 수 있다.
함몰 홈(30a)을 형성하는 가공 과정은, 예를 들어, 도 2에 도시한 단계 15a 및 단계 15b 이후에 수행되고, 단계 16 이전에 수행될 수 있다. 함몰 홈(30a)은 예를 들어, 기계 가공 방식을 통하여 형성될 수 있으나, 가공 방식이 반드시 이에 제한되는 것은 아니라는 점을 밝혀 둔다.
한편, 이와 달리, 함몰 홈(30a)을 형성하는 가공 과정은, 단계 15a 및/또는 단계 15b와 동시에 수행될 수 있다. 이 경우, 제 2 몰드(M2)(도 7 참조)는, 제 2 메시 라인 패턴(P2) 외에도, 함몰 홈(30a)을 형성하기 위한 함몰 홈 형성용 돌출부(미도시)를 더 포함할 수 있다. 예를 들어, 함몰 홈 형성용 돌출부는, (i) 연결 돌출부(P22)의 높이보다 낮거나 같고, (ii) 미세 돌출부(P21)의 높이보다 높거나 갖게 형성될 수 있다.
함몰 홈(30a)에 LED 칩(39)이 실장된 상태에서, LED 칩(39)의 양쪽 전극은 각각, 도 11c에 도시된 것처럼, 연결부 전극(36)의 노출부 및 제 2 메시 전극 라인(35)의 노출부에 연결됨으로써, 패시브 매트릭스(Passive matrix) 구동 방식의 전극 구조를 형성할 수 있다.
도 12a는 또 다른 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판을 나타내는 사시도이고, 도 12b는 도 12a에 도시된 복층의 패시브 매트릭스형 투명 기판의 평면도 및 단면도이다.
도 12a 및 도 12b를 참조하면, 또 다른 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판(4)은, 투명 수지 층(40)(예: 도 1a의 베이스 판(21), 제 1 수지 층(22) 및 제 2 수지 층(24), 또는 도 11a의 30), 제 1 메시 전극 라인(43)(예: 도 1a의 23 또는 도 11a의 33), 제 2 메시 전극 라인(45)(예: 도 1a의 25 또는 도 11a의 35), 연결부 전극(46)(예: 도 1a의 26 또는 도 11a의 36) 및 LED 칩(49)(예: 도 1a의 29 또는 도 11a의 39)을 포함할 수 있다.
투명 수지 층(40)은, 도 1a의 투명 수지 층과, 그 상측에 적층되는 추가 수지 층을 포함하는 구조로 이해할 수 있다. 그리고, 추가 수지 층은, 상하 방향(예: 적층 방향)으로 관통되는 함몰 홈(40a)을 포함하고, 함몰 홈(40a)으로, LED 칩(49)이 삽입될 수 있다.
함몰 홈(40a)은, 상하 방향(예: 적층 방향)으로, 연결부 전극(46)의 적어도 일부 및 제 2 메시 전극 라인(45)의 적어도 일부와 오버랩되는 부분에 형성되고, 함몰 홈(40a)을 통하여, 연결부 전극(46)의 상면의 적어도 일부 및 제 2 메시 전극 라인(45)의 상면의 적어도 일부가 노출됨으로써, 도 12b에 도시되는 것처럼, LED 칩(49)의 양쪽 전극이 각각의 대응하는 전극에 연결될 수 있다. 다시 말하면, LED 칩(49)의 양쪽 전극은, LED 칩(49)을 함몰 홈(40a)에 삽입하는 공정만으로, 연결부 전극(36)의 노출부 및 제 2 메시 전극 라인(35)의 노출부에 연결됨으로써, 패시브 매트릭스(Passive matrix) 구동 방식의 전극 구조를 형성할 수 있다.
함몰 홈(40a)을 형성하는 가공 과정은, 예를 들어, 도 2에 도시한 단계 15a 및 단계 15b 이후에 수행되고, 단계 16 이전에 수행될 수 있다. 함몰 홈(40a)을 형성하는 단계는, 예를 들어, (i) 도 9와 같이 제작된 제 2 수지 층(24)의 상면에 제 3 수지 층(추가 수지 층)을 형성하는 단계와, (ii) 제 3 수지 층(추가 수지 층)을 기계 가공 방식으로 함몰시키는 단계를 포함할 수 있다. 함몰 홈(40a)은 예를 들어, 기계 가공 방식을 통하여 형성될 수 있으나, 가공 방식이 반드시 이에 제한되는 것은 아니라는 점을 밝혀 둔다.
일 실시 예의 복층의 패시브 매트릭스형 투명 기판 제조 방법에 의하면, 복층의 메시 전극 층을 연속적으로 적층 또는 인쇄함으로써, 패시브 매트릭스 전극 구조를 갖는 투명 기판을 제조할 수 있다. 또한, 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판 제조 방법에 의하면, 복층의 구조를 통하여, 음극 및 양극의 합선이 되는 것을 안정적으로 방지할 수 있는, 패시브 매트릭스형 투명 기판을 제조할 수 있으므로, 투명 LED 사이니지의 해상도를 높이는 데에 도움이 된다. 뿐만 아니라, 일 실시 예에 따른 복층의 패시브 매트릭스형 투명 기판 제조 방법에 의하면, 별도의 에칭 마스크 또는 포토 레지스트를 배치하는 과정없이 등방적으로 식각하는 것만으로 잔류막의 제거가 가능하여, 시간 및 비용 효율성을 크게 증대시킬 수 있다.
이상과 같이 비록 한정된 도면에 의해 실시 예들이 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 구조, 장치 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
Claims (14)
- 제 1 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 제 1 메시 라인 패턴을 포함하는 제 1 몰드를 통해 베이스 기판에 도포된 제 1 수지 층에 엠보싱하여 제 1 패턴 홈을 형성하는 단계;
상기 제 1 패턴 홈에 전도성 페이스트를 충진하여 제 1 메시 전극 라인을 형성하는 단계;
상기 제 1 방향과 다른 제 2 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 제 2 메시 라인 패턴을 포함하는 제 2 몰드를 통해 상기 제 1 수지 층에 도포된 제 2 수지 층에 엠보싱하여 제 2 패턴 홈을 형성하는 단계;
상기 제 2 패턴 홈 중 일부에 전도성 페이스트를 충진하여, 상기 제 1 메시 전극 라인으로부터 절연된 상태의 제 2 메시 전극 라인을 형성하는 단계; 및
상기 제 2 패턴 홈 중 나머지에 전도성 페이스트를 충진하여, 상기 제 1 메시 전극 라인에 전기적으로 연결된 연결부 전극을 형성하는 단계를 포함하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 제 1 항에 있어서,
상기 제 2 메시 라인 패턴은,
상기 제 2 몰드의 일면으로부터 돌출 형성되는 미세 돌출부; 및
상기 제 2 몰드의 일면으로부터 돌출 형성되고, 상기 미세 돌출부의 높이보다 높게 형성되는 연결 돌출부를 포함하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 제 2 항에 있어서,
상기 제 2 패턴 홈을 형성하는 단계는,
상기 연결 돌출부를 이용하여, 상기 제 2 수지 층 중, 상기 제 1 수지 층 및 상기 제 2 수지 층이 적층되는 적층 방향을 따라서, 상기 제 1 메시 전극 라인에 오버랩되는 부분을 가압함으로써, 연결 홈을 형성하는 단계; 및
상기 미세 돌출부를 이용하여, 상기 제 2 수지 층 중, 상기 적층 방향을 따라서, 상기 연결 홈에 오버랩되지 않는 부분을 가압함으로써, 메시 홈을 형성하는 단계를 포함하고,
상기 제 2 메시 전극 라인을 형성하는 단계에서, 상기 제 2 메시 전극 라인은, 전도성 페이스트가 상기 메시 홈에 충진됨으로써 형성되고,
상기 연결부 전극을 형성하는 단계에서, 상기 연결부 전극은, 전도성 페이스트가 상기 연결 홈에 충진되어 충진됨으로써 형성되는 것을 특징으로 하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 제 3 항에 있어서,
상기 제 2 메시 전극 라인을 형성하는 단계 및 상기 연결부 전극을 형성하는 단계는 동시에 수행되는 것을 특징으로 하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 제 3 항에 있어서,
상기 제 2 패턴 홈을 형성하는 단계 이후, 상기 연결부 전극을 형성하는 단계 이전에 수행되고, 상기 연결 홈의 하측으로 상기 제 1 메시 전극 라인이 노출되도록 상기 제 2 수지 층의 잔류막을 식각하는 단계를 더 포함하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 제 5 항에 있어서,
상기 잔류막을 식각하는 단계는,
상기 제 2 수지 층 상에 배치되는 마스크 또는 포토레지스트 없이, 상기 제 2 수지 층이 등방적으로 식각되는 것을 특징으로 하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 제 6 항에 있어서,
상기 잔류막을 식각하는 단계는,
건식 식각 방식으로 수행되는 것을 특징으로 하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 제 5 항에 있어서,
상기 베이스 기판은 투명한 필름이고, 상기 제 1 수지 층 및 제 2 수지 층은 투명한 수지 재질로 형성되는 것을 특징으로 하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 제 8 항에 있어서,
상기 제 2 메시 전극 라인을 형성하는 단계 및 상기 연결부 전극을 형성하는 단계 이후에 수행되고, 상기 제 2 메시 전극 라인 중 상기 투명 기판의 외부로 노출된 부분과, 상기 연결부 전극 중 상기 투명 기판의 외부로 노출된 부분에, LED 칩의 양측 전극을 연결함으로써 상기 LED 칩을 실장하는 단계를 더 포함하는 복층의 패시브 매트릭스형 투명 기판 제조 방법.
- 투명 수지 층;
상기 투명 수지 층 내에서 제 1 높이에, 제 1 방향을 따라서 나란히 이격되고 서로 평행하게 배열되는 복수 개의 제 1 메시 전극 라인;
상기 투명 수지 층 내에서 상기 제 1 높이보다 높은 제 2 높이에, 제 1 방향과 다른 제 2 방향을 따라서 나란히 이격되고 서로 평행하게 배열되며, 상기 복수 개의 제 1 메시 전극 라인으로부터 절연되고, 적어도 일부가 상기 투명 수지 층의 상면 외측으로 노출되는 복수 개의 제 2 메시 전극 라인; 및
일단은 상기 제 1 메시 전극 라인에 연결되고, 타단은 상기 투명 수지 층의 상면 외측으로 노출되는 연결부 전극을 포함하는 복층의 패시브 매트릭스형 투명 기판.
- 제 10 항에 있어서,
일단은 상기 복수 개의 제 2 메시 전극 라인 중 외부로 노출된 부분에 연결되고, 타단은 상기 연결부 전극 중 외부로 노출된 부분에 연결되는 LED 칩을 더 포함하는 복층의 패시브 매트릭스형 투명 기판.
- 제 11 항에 있어서,
상기 투명 수지 층은, 상기 투명 수지 층의 상면으로부터 함몰 형성되는 함몰 홈을 더 포함하고, 상기 LED 칩은 상기 함몰 홈에 안착되는 것을 특징으로 하는 복층의 패시브 매트릭스형 투명 기판.
- 제 12 항에 있어서,
상기 함몰 홈의 바닥면은, 상기 투명 수지 층의 상면보다 낮고, 상기 복수 개의 제 1 메시 전극 라인의 상면보다 높거나 같은 것을 특징으로 하는 복층의 패시브 매트릭스형 투명 기판.
- 제 12 항에 있어서,
상기 함몰 홈은, 상하 방향으로, 상기 연결부 전극의 적어도 일부 및 상기 복수 개의 제 2 메시 전극 라인의 적어도 일부와 오버랩되는 부분에 형성되고,
상기 함몰 홈을 통하여, 상기 연결부 전극의 상면의 적어도 일부 및 상기 복수 개의 제 2 메시 전극 라인의 상면의 적어도 일부가 노출되는 것을 특징으로 하는 복층의 패시브 매트릭스형 투명 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210021560A KR102396680B1 (ko) | 2021-02-18 | 2021-02-18 | 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210021560A KR102396680B1 (ko) | 2021-02-18 | 2021-02-18 | 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR102396680B1 true KR102396680B1 (ko) | 2022-05-12 |
Family
ID=81590736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210021560A KR102396680B1 (ko) | 2021-02-18 | 2021-02-18 | 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102396680B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792525B1 (ko) * | 2006-08-11 | 2008-01-09 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| JP2015130050A (ja) * | 2014-01-07 | 2015-07-16 | グンゼ株式会社 | 透明導電フィルム、その製造方法およびタッチパネル |
-
2021
- 2021-02-18 KR KR1020210021560A patent/KR102396680B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792525B1 (ko) * | 2006-08-11 | 2008-01-09 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| JP2015130050A (ja) * | 2014-01-07 | 2015-07-16 | グンゼ株式会社 | 透明導電フィルム、その製造方法およびタッチパネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101084252B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| US9907178B2 (en) | Printed circuit board having electronic component embedded | |
| CN100459077C (zh) | 基板的制造方法 | |
| CN112201761B (zh) | 显示屏、显示装置及显示屏的制备方法 | |
| CN107535080B (zh) | 电子电路模块 | |
| CN110993777B (zh) | 一种显示驱动板及其制备方法和显示装置 | |
| KR102396680B1 (ko) | 복층의 패시브 매트릭스형 투명 기판 및 그 제조 방법 | |
| JP4871694B2 (ja) | 発光ダイオードパッケージ | |
| US7183196B2 (en) | Multilayer interconnection board and production method thereof | |
| CN111146342A (zh) | 柔性衬底基板、显示面板及显示装置 | |
| CN109285855A (zh) | 显示装置及其制造方法 | |
| JP2007053206A (ja) | 電子部品及びその製造方法 | |
| US10779418B2 (en) | Manufacturing method of double layer circuit board | |
| TWI517775B (zh) | 印刷電路板及其製法 | |
| CN101958306B (zh) | 内埋线路基板的制造方法 | |
| KR101047484B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 | |
| US20050042851A1 (en) | Connector terminal device and its fabrication method | |
| CN103857202B (zh) | 印刷电路板及其铜柱制作方法 | |
| JP2005150654A (ja) | プリント基板の形成方法、及びプリント基板 | |
| KR101013994B1 (ko) | 전자 소자 내장 인쇄회로기판 및 그 제조 방법 | |
| JP2008004382A (ja) | 有機ｅｌディスプレイ | |
| JP2008244336A (ja) | プリント配線板の製造方法、及びプリント配線板 | |
| KR100999536B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
| WO2001058229A1 (fr) | Structure capacitive d'une carte imprimee et feuille de condensateur | |
| JP4191675B2 (ja) | セラミックグリーンシートの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |