CN101110200A - 驱动电路 - Google Patents

驱动电路 Download PDF

Info

Publication number
CN101110200A
CN101110200A CNA2007101038928A CN200710103892A CN101110200A CN 101110200 A CN101110200 A CN 101110200A CN A2007101038928 A CNA2007101038928 A CN A2007101038928A CN 200710103892 A CN200710103892 A CN 200710103892A CN 101110200 A CN101110200 A CN 101110200A
Authority
CN
China
Prior art keywords
mentioned
node
during
switching elements
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101038928A
Other languages
English (en)
Other versions
CN101110200B (zh
Inventor
长友茂
中山晃
须志原昭博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN101110200A publication Critical patent/CN101110200A/zh
Application granted granted Critical
Publication of CN101110200B publication Critical patent/CN101110200B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种驱动电路，该驱动电路是显示装置的驱动电路，可以避免芯片尺寸的大型化，并可以缩短对于像素的写入期间。控制部对开关元件组(32、22)进行如下控制，在数据写入期间中，在第1期间内，使被设定了目标灰度电位的第1节点(N1～N128中的某一个)和与该第1节点相邻的节点(第2节点)短接，同时使第2节点与像素的保持电容之间的布线(第2布线)和第1节点与像素的保持电容(Cs)之间的布线(第1布线)并联连接，在紧接着第1期间的第2期间内，解除第1节点与第2节点之间的短接，同时使第2布线不与第1布线并联连接。

Description

驱动电路
技术领域
本发明涉及用于在显示装置中驱动数据线来使像素进行多灰度显示的驱动电路。
背景技术
在作为液晶显示装置而成为主流的有源矩阵型液晶显示装置中，以各像素单位(点顺序驱动)或者行单位(线顺序驱动)来选择性地驱动像素。
在有源矩阵型液晶显示装置中，将包含液晶单元的像素配置为矩阵状。各像素包含薄膜晶体管(TFT：Thin Film Transistor)和与液晶单元并联连接的保持电容。保持电容设置在TFT的漏极和规定的公共电位之间，TFT的源极与对应的数据线连接。
在下面的专利文献1、2所公开的有源矩阵型液晶显示装置中，用栅极驱动器(gate driver)依次选择扫描线，与所选择的扫描线(行)连接的所有像素的TFT导通。在所选行的TFT导通的期间内，从源极驱动器(source driver)经由数据线，对像素的保持电容的一端提供对应于显示数据的灰度电位。而且，保持电容在帧期间内保持经由数据线而积蓄的电荷。
专利文献1：日本特开2000-165244号公报
专利文献2：日本特开2005-010276号公报
但是，伴随近些年液晶面板尺寸的扩大(数据线的增加)，作为驱动TFT的源极驱动器的驱动电路的电路规模增大。由此，由于驱动电路内的布线增加，所以寄生于布线内的电阻(布线电阻)增大，灰度电压相对于像素内的保持电容的充电期间变长。因此，由于近些年的液晶面板尺寸的扩大，从而正变得无法足够确保对于面板内的像素的写入期间。
另一方面，从成本的观点来看不希望为了降低布线电阻，进行用于形成驱动电路的芯片尺寸的大型化。
发明内容
根据上述观点，做为显示装置的驱动电路希望出现一种既可以避免芯片尺寸的大型化，又可以缩短对于像素的写入期间的驱动电路。
本发明的驱动电路根据显示数据从输出端子输出对应于显示数据的灰度电位，该驱动电路具有：根据基准电位来对多个节点设定分别不同的多个灰度电位的灰度设定部；分别设置在多个节点上的多个放大器；电位选择部，其分别对应于输出端子而进行了设置，在数据写入期间内，从多个灰度电位中选择出对应于显示数据的目标灰度电位，将该目标灰度电位从放大器向输出端子进行输出；以及控制部。
控制部进行如下控制：在数据写入期间，在第1期间内，使被设定了目标灰度电位的第1节点和与该第1节点相邻的第2节点短接，同时使第2节点与输出端子之间的第2布线和第1节点与输出端子之间的第1布线并联连接，在紧接着第1期间的第2期间内，解除第1节点与第2节点之间的短接，同时使第2布线不与第1布线并联连接。
根据本发明的驱动电路，在第1期间中，由于对第1节点和输出端子之间的第1布线并联连接了第2节点和输出端子之间的第2布线，所以目标灰度电位(第1节点)和输出端子间的寄生电阻相比于仅有第1布线的情况而降低。由此，缩短了目标灰度电位和输出端子间的电路的时间常数。
另一方面，当对第2节点设定了高于目标灰度电位(第1节点)的电位时，由于在第1期间内输出端子的电位过渡地向第2节点的电位变化，所以在第2期间的开始时刻，输出端子的电位为接近目标灰度电位的值。
本发明相比以往缩短了对于像素的写入期间。而且相比以往，没有追加的构成要素，可以避免构成驱动电路的芯片尺寸的大型化。
附图说明
图1是表示应用了第1实施方式的驱动电路的液晶显示装置的结构的框图。
图2是举例表示构成第1实施方式的驱动电路的源极驱动器的一部分的电路结构的图。
图3是举例表示在第1实施方式的驱动电路中，向像素提供灰度电位时的等效电路的图。
图4是表示在第1实施方式的驱动电路中，向像素提供灰度电位时的动作的时序图。
图5是举例表示在第1实施方式的驱动电路中，向像素提供灰度电位时的等效电路的图。
图6是举例表示构成第2实施方式的驱动电路的源极驱动器的一部分的电路结构的图。
图7是举例表示在第2实施方式的驱动电路中，向像素提供灰度电位时的等效电路的图。
图8是在第2实施方式的驱动电路中，短接控制模式中的等效电路的电路图。
符号说明
10LCD面板；10_1～10_N像素；15源极驱动器；20灰度设定部；22开关元件组；R1～R129电阻；OP1～OP129运算放大器；30DA转换部(DAC)；30_1～30_NDA转换器；32开关元件组；40数据锁存部；50控制部；60栅极驱动器
具体实施方式
<第1实施方式>
(液晶显示装置的整体结构)
首先参照图1，说明应用了本发明的一个实施方式的驱动电路的液晶显示装置的整体结构。图1是表示液晶显示装置的结构的框图。
而且，在本实施方式中，将处理128灰度(7位)的显示数据的液晶显示装置作为一个例子进行了说明，但对于灰度数量不同的显示数据(7位以外的数据)也能易于扩展。
如图1所示，该液晶显示装置具有液晶显示面板(LCD面板)10、源极驱动器15、栅极驱动器50和控制部60。而且，源极驱动器15和控制部60构成本发明的驱动电路的一个实施方式。
在LCD面板10中呈M行N列的矩阵状排列有像素(未图示)。该矩阵状的像素与M根扫描线(SL_1，SL_2，...，SL_M)和N根数据线(DL_1，DL_2，...，DL_N)相连而被驱动。
各像素包含薄膜晶体管(TFT)和与液晶单元并联连接的保持电容Cs。保持电容Cs设置在TFT的漏极和规定的共通电位之间，在帧期间之内保持所蓄积的电荷。而且，TFT的源极与对应的数据线连接。
在该液晶显示装置中，扫描线通过栅极驱动器50而被依次选择，与所选择的扫描线(行)连接的所有的像素的TFT导通。在导通了所选择的行的TFT的期间内，从源极驱动器15的输出端子(OUT_1，OUT_2，...，OUT_N)经由数据线，对该行的像素(保持电容)提供对应于显示数据的灰度电位。该源极驱动器15的输出端子对应于本发明的驱动电路的输出端子。
控制部60是用于控制源极驱动器15的控制部。控制部60将从外部取入的显示数据(DATA)依次发送给源极驱动器15，并通过开关控制信号SC1、SC2来控制源极驱动器15。
下面按照顺序说明源极驱动器15的结构和控制部60的控制内容。
(源极驱动器的结构)
下面参照图1和图2说明源极驱动器15的具体的电路结构例。图2是举例表示源极驱动器15的一部分的电路结构的图。而且，在图2中，省略源极驱动器15的输出端子(OUT_1，OUT_2，...，OUT_N)的描述。
如图1所示，源极驱动器15具有灰度设定部20、作为电位选择部的DA转换部(DAC)30和数据锁存部40。
数据锁存部40与来自控制部60的选通脉冲(strobe)信号(未图示)同步，从控制部60读取显示数据来锁存，对应于各数据线将7位的显示数据输出给DA转换部30。
灰度设定部20根据规定的基准电位来生成灰度电位V1～V128。DA转换部30从灰度电位V1～V128中选择对应于7位的显示数据(数字数据)的灰度电位(模拟数据)，将其选择的灰度电位输出给数据线。
接着参照图2，进一步详细说明源极驱动器15的结构中的灰度设定部20和DA转换部30的结构。而且，在图2中为了方便，只描述LCD面板10内的1行的像素10_1～10_N，在各像素内除了保持电容Cs，还描述着TFT的导通电阻Rd。
在图2中，灰度设定部20具有电阻R1～R129、运算放大器OP1～OP128(多个放大器)和开关元件组22(第2开关元件组)。
电阻R1～R129是用于生成灰度电位的电阻，串联地设于基准电位Vref和接地电位之间。由此，分别对各电阻间的节点、即电阻R1和电阻R2间的节点N1、电阻R2和电阻R3间的节点N2、...、电阻R128和电阻R129间的节点N128赋予了灰度电位V1、V2、...、V128(V1＞V2＞...＞V128)。而且，为了在灰度设定部20进行伽玛校正，例如将电阻R1和电阻R129作为可变电阻，根据来自控制部60的控制信号改变电阻R1和/或电阻R129的电阻值即可。
运算放大器OP1～OP128分别对应于上述各节点而设置。即，运算放大器OP1、OP2、...、OP128的非反转输入端子(+)和节点N1、N2、...、N128分别连接。在运算放大器OP1、OP2...OP128中，反转输入端子(-)和输出端子连接。由此，各运算放大器构成用于进行阻抗转换的电压跟随器(voltage follower)，在对像素施加灰度电位时，防止电流提供引起的电压下降。
如图2所示，开关元件组22包含设置于节点N1和节点N2之间的开关元件22_1、设置于节点N3和节点N4之间的开关元件22_3、...、设置于节点N125和节点N126之间的开关元件22_125、设置于节点N127和节点N128之间的开关元件22_127。开关元件组22的各开关元件通过来自控制部60的开关控制信号SC2来控制开闭。
在作为电位选择部的DA转换部30中，对应于在LCD面板10内在列方向上排列的像素而设置有多个DA转换器30_1～30_N，经由数据线对所对应的像素的保持电容Cs提供对应于显示数据的灰度电位。在图2中，DA转换器30_1～30_N经由数据线DL_1～DL_N分别向像素10_1～10_N提供灰度电位。
各DA转换器在设置于运算放大器OP1～OP128的输出端子上的布线L1～L128和对应的数据线之间构成，由于各DA转换器的结构完全相同，所以下面仅说明DA转换器30_1的结构。
DA转换器30_1包含开关元件组32(第1开关元件组)。开关元件组32根据7位的显示数据(数字数据)来控制开闭，将该显示数据转换为灰度电位(模拟数据)，输出给数据线DL_1。
开关元件组32由开关元件组32_1～32_7构成。各开关元件组包含1个或者多个成对的开关元件而构成。该成对的开关元件(后述的SW1、SW2)对应于所对应的位的电平，一方开放而另一方短接。
例如如图2所示，开关元件组32_7具有1组一对的开关元件SW1(图2中的左侧的开关元件)和SW2(图2中的右侧的开关元件)，显示数据的MSB(Most Significant Bit)的电平为“0”时，开关元件SW1短接，而且开关元件SW2开放，当其电平为“1”时，开关元件SW1开放，而且开关元件SW2短接。
同样地，开关元件组32_6(未图示)具有2组一对的开关元件(SW1、SW2)，当7位的显示数据中从MSB起的第2个电平为“0”时，对于所有的组，开关元件SW1短接，而且开关元件SW2开放，当其电平为“1”时，对于所有的组，开关元件SW1开放，而且开关元件SW2短接。
开关元件组32_5(未图示)具有4组一对的开关元件(SW1、SW2)，当7位的显示数据中从MSB起的第3个电平为“0”时，对于所有的组，开关元件SW1短接，而且开关元件SW2开放，当其电平为“1”时，对于所有的组，开关元件SW1开放，而且开关元件SW2短接。
开关元件组32_4(未图示)具有8组一对的开关元件(SW1、SW2)，当7位的显示数据中从MSB起的第4个电平为“0”时，对于所有的组，开关元件SW1短接，而且开关元件SW2开放，当其电平为“1”时，对于所有的组，开关元件SW1开放，而且开关元件SW2短接。
开关元件组32_3具有16组一对的开关元件(SW1、SW2)，当7位的显示数据中从MSB起的第5个电平为“0”时，对于所有的组，开关元件SW1短接，而且开关元件SW2开放，当其电平为“1”时，对于所有的组，开关元件SW1开放，而且开关元件SW2短接。
开关元件组32_2具有32组一对的开关元件(SW1、SW2)，当7位的显示数据中从MSB起的第6个电平为“0”时，对于所有的组，开关元件SW1短接，而且开关元件SW2开放，当其电平为“1”时，对于所有的组，开关元件SW1开放，而且开关元件SW2短接。
开关元件组32_1具有64组一对的开关元件(SW1、SW2)，当7位的显示数据中的LSB(Least Significant Bit)的电平为“0”时，对于所有的组，开关元件SW1短接，而且开关元件SW2开放，当其电平为“1”时，对于所有的组，开关元件SW1开放，而且开关元件SW2短接。
如图2所示，开关元件组32_1～32_7朝数据线DL_1按顺序连接成树型结构。
开关元件组32_1的128个(64组的一对的开关元件)的开关元件的一端(未与开关元件组32_2连接的一端)分别由布线L1～L128上的节点N10～N1280和布线L10～L1280连接。
在图2中，源极驱动器15内的布线L1～L128上存在寄生电阻pR。另外，源极驱动器15内的布线L10～L1280也存在寄生电阻pR(未图示)。
(控制部的控制内容)
接着说明控制部60对源极驱动器15的控制内容。
在以往的驱动电路中，在数据线的灰度电位的提供期间(数据写入期间)之中，根据显示数据固定了开关元件组32的开闭状态，但本实施方式的控制部60在数据写入期间内的最初期间(以下为第1期间)中，除了使开关元件组32成为对应于显示数据的开闭状态，还通过开关控制信号SC1，无关于显示数据地使对应于显示数据的下位1位(LSB)的开关元件组32_1都短接(设为闭合状态)。
进而，控制部60在第1期间内，通过开关控制信号SC2，使开关元件组22内的开关元件短接(设为闭合状态)，以使对应于显示数据的目标灰度电位的节点和相对于该显示数据仅下位1位(LSB)不同的数据所对应的灰度电位的节点连接。例如，当对应于显示数据的目标灰度电位为V3时，由于使与节点N3连接的开关元件22_3短接，所以节点N3和节点N4的电位变得相同。
而且，在以下的说明中，将如上所述的使根据显示数据而开闭的开关元件之外的开关元件短接的开关控制称为“短接控制模式”。该短接控制模式仅在第1期间内进行。
在数据写入期间中的第1期间之后的期间(下面称为第2期间)中，控制部60解除第1期间内的短接。因此，在第2期间内，不执行短接控制模式，而开关元件组32处于对应于显示数据的开闭状态。
控制部60根据内部的启动信号EN的电平变化，确定数据写入期间内从第1期间向第2期间的切换。即，在启动信号EN为高电平(H电平)的第1期间内，执行上述的短接控制模式，在启动信号EN从高电平向低电平(L电平)变化的时刻以后的第2期间内，不执行上述的短接控制模式。
(驱动电路的动作)
接着参照图3～图5，说明实施方式中的驱动电路的动作。图3是表示向像素10_1提供灰度电位V2时的等效电路的图。图4是表示向像素10_1提供灰度电位V2时的动作的时序图。图5是表示向像素10_1提供灰度电位V3时的等效电路的图。
将灰度电位V2作为目标灰度电位提供给像素10_1时，从控制部60向源极驱动器15发送7位数据[0000001]作为显示数据。接受到该显示数据后，在源极驱动器15的开关元件组32中，在开关元件组32_2～32_7的所有的一对开关元件(SW1、SW2)中，开关元件SW1短接，而且开关元件SW2开放，同时，在开关元件组32_1的一对开关元件(SW1、SW2)中，开关元件SW1开放，而且开关元件SW2短接。
进而，控制部60与灰度电位V2的写入期间的开始同时地使启动信号EN变为H电平，通过开关控制信号SC1而无关于显示数据地使对应于显示数据的下位1位(LSB)的开关元件组32_1都短接。由此，在开关元件组32_1中，一对开关元件(SW1、SW2)中的双方都短接。另外，控制部60与灰度电位V2的写入期间的开始的同时地通过开关控制信号SC2使开关元件组22内的开关元件22_1短接，以使对应于显示数据的目标灰度电位的节点N2和相对于该显示数据仅下位1位(LSB)不同的数据所对应的灰度电位的节点N1连接。
通过上述开关动作，在灰度电位V2的写入期间中的初始的第1期间内，源极驱动器15成为图3所示的等效电路。如该等效电路所示，在开关元件组32_1中，布线L10、L20所分别连接的一对开关元件SW1、SW2都短接，而且节点N1和节点N2也短接。
因此，在第1期间内，高于目标灰度电位V2的灰度电位V1(节点N1的电位)与数据线DL_1连接。
进而，在第1期间内，从节点N1到开关元件组32为止的布线中，并联地构成有由布线L1、节点N10和布线L10构成的布线路径和由布线L2、节点N20和布线L20构成的布线路径。由此，向数据线DL_1发送灰度电位时的寄生电阻pR相比于不执行上述短接控制模式的情况，大概降低至1/2。
在控制部60中，在启动信号EN从H电平向L电平切换的第2期间内，不执行上述短接控制模式(进行解除)。即，在对应于显示数据的下位1位(LSB)的开关元件组32_1中，对于所有的一对开关元件，开放开关元件SW1(开关元件SW2仍为短接状态)。由此，在第2期间内，开关元件组32成为对应于显示数据[0000001]的开闭状态，目标灰度电位V2与数据线DL_1连接。并且，在第2期间内，开关元件22_1开放。
因此，在第2期间内，从节点N2到开关元件组32为止的布线，从第1期间的并联结构变为由布线L2、节点N20和布线L20构成的单一的布线路径的结构。
图4是表示在某写入期间内向像素10_1提供灰度电位V2时的过渡响应的图，(a)表示启动信号EN、(b)表示数据线DL_1的电位(像素电位)。在图4(b)中，用实线表示本实施方式的驱动电路的情况，用虚线表示以往的驱动电路的情况。
而且，在图4(b)中，像素单位以0V作为起点进行变化。图4(b)中，为了便于理解，使本实施方式的像素电位的过渡响应以0V作为起点，但实际的液晶显示装置中，由于进行在1F期间(1帧期间)等内使提供给像素的电位相对于公共电位而反转的交流驱动，所以一般连续的显示动作中的写入期间开始时的像素电位每时每刻都在变化之中。
在图4中，从时刻t0到时刻tm为止的第1期间内，如(a)所示地启动信号EN变为H电平，控制部60执行短接控制模式。在该第1期间内，如上所述，对于数据线DL_1，连接高于目标灰度电位V2的灰度电位V1，而且，将灰度电位发送给数据线DL_1时的寄生电阻pR相比于不执行短接控制模式的情况，大概降低至1/2。即，由像素10_1的保持电容Cs与寄生电阻pR构成的CR电路的时间常数相比于不执行短接控制模式的情况，大概降低至1/2。而且，在第1期间的过渡响应中，由于从时刻t0起朝高于原本应该提供的灰度电位V2的灰度电位V1上升，所以在启动信号EN从H电平向L电平变化的时刻tm中，数据线DL_1的电位达到了接近于灰度电位V2的电位电平。
参照图4(b)，本实施方式的驱动电路相比于以往的驱动电路，在时刻t0到时刻tm中，电位变化较强烈。
在从时刻tm到时刻t1的第2期间中，解除了短接控制模式，但是由于数据线DL_1的电位在时刻tm时到达了接近于灰度电位V2的电位电平，所以从时刻tm起的较短期间内，数据线DL_1的电位到达目标灰度电位V2。
接着说明向像素10_1提供灰度电位V3时的动作。
将灰度电位V3作为目标灰度电位提供给像素10_1时，从控制部60向源极驱动器15发送7位数据[0000010]作为显示数据。接受到该显示数据后，在源极驱动器15的开关元件组32中，在开关元件组32_1和32_3～32_7中的所有的一对的开关元件(SW1、SW2)中，开关元件SW1短接，而且，开关元件SW2开放，同时，开关元件组32_2的一对的开关元件(SW1、SW2)中，开关元件SW1开放，而且，开关元件SW2短接。
进而，控制部60与灰度电位V3的写入期间的开始同时地使启动信号EN变为H电平，通过开关控制信号SC1而无关于显示数据地使对应于显示数据的下位1位(LSB)的开关元件组32_1都短接。由此，在开关元件组32_1中，一对开关元件(SW1、SW2)中的双方都短接。另外，控制部60与灰度电位V3的写入期间的开始同时地通过开关控制信号SC2使开关元件组22内的开关元件22_3短接，以使对应于显示数据的目标灰度电位的节点N3和相对于该显示数据仅下位1位(LSB)不同的数据所对应的灰度电位的节点N4连接。
通过上述开关动作，在灰度电位V3的写入期间中的初始的第1期间内，源极驱动器15成为图5所示的等效电路。如该等效电路所示，在开关元件组32_1中，布线L30、L40所分别连接的一对开关元件SW1、SW2都短接，而且节点N3和节点N4也短接。
因此，在第1期间内，由于节点N4的灰度电位V4低于灰度电位V3，所以目标灰度电位V3与数据线DL_1连接。
进而，在第1期间内，从节点N3到开关元件组32为止的布线中，并联地构成有由布线L3、节点N30和布线L30构成的布线路径和由布线L4、节点N40和布线L40构成的布线路径。由此，向数据线DL_1发送灰度电位时的寄生电阻pR相比于不执行上述短接控制模式的情况，大概降低至1/2。
在控制部60中，在启动信号EN从H电平向L电平切换的第2期间内，不执行上述短接控制模式(进行解除)。即，在对应于显示数据的下位1位(LSB)的开关元件组32_1中，对于所有的一对开关元件，开放开关元件SW2(开关元件SW1仍为短接状态)。由此，在第2期间内，开关元件组32成为对应于显示数据[0000010]的开闭状态，灰度电位V3与数据线DL_1连接。并且，在第2期间内，开关元件22_3开放。
因此，在第2期间内，从节点N2到开关元件组32为止的布线，从第1期间的并联结构变为由布线L3、节点N30和布线L30构成的单一的布线路径的结构。
将灰度电位V3提供给像素10_1时，与将灰度电位V2提供给像素10_1时不同，在第1期间内，目标灰度电位V3原样地与数据线DL_1连接。但是，将灰度电位发送给数据线DL_1时的寄生电阻pR相比于不执行上述短接控制模式的情况，大概降低至1/2，所以，由像素10_1的保持电容Cs与寄生电阻pR构成的CR电路的时间常数相比于不执行短接控制模式的情况，大概降低至1/2。因此，在第2期间的开始时刻，数据线DL_1的电位到达了接近于目标灰度电位V3的电位电平，从第2期间开始起的较短期间内，数据线DL_1的电位到达目标灰度电位V3。
上面说明了向像素10_1提供灰度电位V2、V3的情况下的动作，还可以同样说明提供其他的灰度电位V4～V128的情况。
如上所述，根据本实施方式的驱动电路，控制部60对开关元件组(32、22)进行如下控制，在数据写入期间中，在第1期间内，使被设定了目标灰度电位的节点(第1节点)和与该节点(第1节点)相邻的节点(第2节点)短接，同时使第2节点与输出端子之间的布线(第2布线)与第1节点与输出端子之间的布线(第1布线)并联连接，在紧接着第1期间的第2期间内，解除第1节点与第2节点之间的短接，同时使第2布线不与第1布线并联连接。
因此，由于写入对象的像素的电位在第1期间内短时间内可到达接近目标灰度电位的电位电平，所以可以整体上缩短数据写入期间。因而，即使在LCD面板大型化，驱动电路内的布线电阻增加的情况下也能缩短数据写入期间。
<第2实施方式>
接着说明本发明的驱动电路的第2实施方式。本实施方式的驱动电路在源极驱动器的灰度设定部的开关元件组的结构和控制部的控制内容上与第1实施方式不同。
图6是表示本实施方式的源极驱动器的结构的电路图，对与图2所示的相同部位赋予相同符号并省略重复说明。
(源极驱动器的结构)
接着参照图6说明本实施方式的源极驱动器17的具体电路结构例。
源极驱动器17与上述的源极驱动器15(参照图2)不同，具有包含开关元件组24的灰度设定部21。
如图6所示，开关元件组24包含设置于节点N1和节点N2之间的开关元件24_1、设置于节点N2和节点N3之间的开关元件24_2、设置于节点N3和节点N4之间的开关元件24_3、...、设置于节点N127和节点N128之间的开关元件22_127。即，对相邻的所有节点间设置开关元件。
开关元件组24的各开关元件通过来自本实施方式的控制部62的开关控制信号SC2来控制开闭。
在源极驱动器17中，除了开关元件组24之外的结构与源极驱动器15相同。
(控制部的控制内容)
接着说明本实施方式的控制部62(未图示)对源极驱动器17的控制内容。
在以往的驱动电路中，在数据线的灰度电位的提供期间(数据写入期间)之中，根据显示数据固定了开关元件组32的开闭状态，但本实施方式的控制部62在数据写入期间内的最初期间(第1期间)中，除了使开关元件组32成为对应于显示数据的开闭状态，还通过开关控制信号SC1，而无关于显示数据地使对应于显示数据的下位2位的开关元件组32_1、32_2都短接(设为闭合状态)。
进而，控制部62在第1期间内，通过开关控制信号SC2，使开关元件组24内的开关元件短接，以使对应于显示数据的目标灰度电位的节点和相对于该显示数据仅下位2位不同的所有数据所对应的灰度电位的节点连接。例如，当对应于显示数据的目标灰度电位为V3时，使开关元件组24内的开关元件24_1、24_2、24_3都短接，以使对应于目标灰度电位V3的节点N3和相对于该显示数据仅下位2位不同的所有数据所对应的灰度电位的节点N1、节点N2、节点N4都得到连接。由此，节点N1～N4的电位变得都相同。
而且，在以下的说明中，将如上所述的使根据显示数据而开闭的开关元件之外的开关元件短接的开关控制与第1实施方式同样地称为“短接控制模式”。该短接控制模式仅在第1期间内进行。
在数据写入期间中的第1期间之后的期间(第2期间)中，控制部62解除第1期间内的短接。因此，在第2期间内，不执行短接控制模式，而开关元件组32成为对应于显示数据的开闭状态。
控制部62根据内部的启动信号EN的电平变化，确定数据写入期间内从第1期间向第2期间的切换。即，在启动信号EN为高电平(H电平)的第1期间内，执行上述的短接控制模式，在启动信号EN从高电平向低电平(L电平)变化的时刻以后的第2期间内，不执行上述的短接控制模式。
(驱动电路的动作)
下面参照图7说明本实施方式的驱动电路的动作。图7是表示向像素10_1提供灰度电位V3时的等效电路的图。
将灰度电位V3作为目标灰度电位提供给像素10_1时，从控制部62向源极驱动器17发送7位数据[0000010]作为显示数据。接受到该显示数据后，在源极驱动器17的开关元件组32中，在开关元件组32_1和32_3～32_7中的所有的一对的开关元件(SW1、SW2)中，开关元件SW1短接，而且，开关元件SW2开放，同时，开关元件组32_2的一对的开关元件(SW1、SW2)中，开关元件SW1开放，而且，开关元件SW2短接。
进而，控制部62与灰度电位V3的写入期间的开始同时地使启动信号EN变为H电平，通过开关控制信号SC1而无关于显示数据地使对应于显示数据的下位2位的开关元件组32_1、32_2都短接。由此，在开关元件组32_1、32_2中，一对开关元件(SW1、SW2)中的双方都短接。另外，控制部62与灰度电位V3的写入期间的开始同时地通过开关控制信号SC2使开关元件组24内的开关元件24_1、24_2、24_3短接，以使对应于显示数据的目标灰度电位的节点N3和相对于该显示数据仅下位2位不同的所有数据所对应的灰度电位的节点N1、N2、N4都得到连接。
通过上述开关动作，在灰度电位V3的写入期间中的初始的第1期间内，源极驱动器17成为图7所示的等效电路。如该等效电路所示，在开关元件组32_1中，布线L10、L20、L30、L40所分别连接的一对开关元件SW1、SW2都短接，而且节点N1、N2、N3和N4也短接。
因此，在第1期间内，高于目标灰度电位V3的灰度电位V1(节点N1的电位)与数据线DL_1连接。
进而，在第1期间内，从节点N1到开关元件组32为止的布线中，并联地构成有由布线L1、节点N10和布线L10构成的布线路径、由布线L2、节点N20和布线L20构成的布线路径、由布线L3、节点N30和布线L30构成的布线路径和由布线L4、节点N40和布线L40构成的布线路径。由此，向数据线DL_1发送灰度电位时的寄生电阻pR相比于不执行上述短接控制模式的情况，大概降低为1/4。
在控制部62中，在启动信号EN从H电平向L电平切换的第2期间内，不执行上述短接控制模式(进行解除)。即，在对应于显示数据的下位2位的开关元件组32_1、32_2中，对于所有的一对开关元件，开放开关元件SW1(开关元件SW2仍为短接状态)。由此，在第2期间内，开关元件组32成为对应于显示数据[0000010]的开闭状态，灰度电位V2与数据线DL_1连接。并且，在第2期间内，开关元件24_1、24_2、24_3开放。
因此，在第2期间内，从节点N2到开关元件组32为止的布线，从第1期间的并联结构变为由布线L2、节点N20和布线L20构成的单一的布线路径的结构。
如上所述，在本实施方式的驱动电路中，在第1期间内，高于目标灰度电位V3的灰度电位V1与数据线DL_1连接，而且将灰度电位连接到数据线DL_1上时的寄生电阻pR相比于不执行短接控制模式的情况，大概降低为1/4。即，由像素10_1的保持电容Cs与寄生电阻pR构成的CR电路的时间常数相比于不执行短接控制模式的情况，大概降低为1/4。因此，在第1期间内，数据线DL_1的电位过渡性地向高于目标灰度电位V3的灰度电位V1发生变化，所以在极短期间内，数据线DL_1的电位到达接近灰度电位V3的电位电平。
然后，在第2期间内，虽然解除了短接控制模式，但数据线DL_1的电位在第2期间的开始时刻到达了接近目标灰度电位V3的电位电平，所以在之后的较短期间内，数据线DL_1的电位到达目标灰度电位V3。
如上所述，根据本实施方式的驱动电路，相比于第1实施方式的驱动电路，能在更短期间内使像素电位到达目标的灰度电位。
而且，在本实施方式中，在第1期间内，可以以无关显示数据而使对应于显示数据的下位N(N＞3)位以上的开关元件组全都短接的方式进行扩展。此时，使灰度设定部内的开关元件组内的对应的开关元件短接，以使对应于显示数据的目标灰度电位的节点和相对于该显示数据仅下位N位不同的所有数据所对应的灰度电位的节点连接。
由此，在第1期间内，对数据线赋予大大高于原本应该提供的灰度电位的灰度电位，而且相比于不进行短接控制模式的情况，使灰度电位与数据线连接时的寄生电阻pR大概降低至1/N。即，由像素10_1的保持电容Cs与寄生电阻pR构成的CR电路的时间常数相比于不执行短接控制模式的情况，大概降低至1/N。而且，在第1期间内，数据线的电位过渡性地向大大高于原本应提供的灰度电位的灰度电位发生变化，所以在极短期间内，数据线的电位到达接近目标灰度电位的电位电平。
另外，在这样扩展时，在第1期间内，无需一定使对应于显示数据的灰度电位的节点和相对于该显示数据仅下位N位不同的所有数据所对应的灰度电位的节点的电位相同。只要设定第1期间结束的时刻的数据线的目标到达电位，满足该目标到达电位，也可以使对应于显示数据的灰度电位的节点和相对于该显示数据仅下位N位不同的部分的数据所对应的灰度电位的节点的电位相同。
例如在图7所示的例子中，在第1期间内，开关元件24_1、24_2、24_3全都短接，对数据线DL_1施加了大大高于目标灰度电位V3的灰度电位V1，但在第1期间内通过对数据线DL_1施加灰度电位V2而可以达到目标到达电位的情况下，也可以使开关元件24_2、24_3短接，使开关元件24_1依旧开放。
如果这样控制开关元件，则可以防止由于第1期间结束的时刻的数据线的电位大大高于目标灰度电位而在第2期间内有可能产生的振铃(ringing)等。
另外，在上述各实施方式的驱动电路中，由于使灰度电位不同的节点间短接，所以伴随该短接而有可能在节点间流过较大的短接电流，但通过适当设定开关元件的导通电阻，从而可以抑制该短接电流。
下面参照图8所示的例子说明该点。
图8是在第2实施方式的驱动电路中，包含开关元件的导通电阻而描述短接控制模式的等效电路的电路图。图8与图7同样地为向像素10_1提供灰度电位V3时的等价电路的电路图。
在图8中，将开关元件24_1、24_2、24_3的导通电阻分别作为R241、R242、R243。另外，一并参照图7可知，电阻R321相当于开关元件组32中的2个开关元件的导通电阻。同样地，电阻R322相当于开关元件组32中的4个开关元件的导通电阻，电阻R323相当于开关元件组32中的2个开关元件的导通电阻。
在图8中，如果使(电阻R2和电阻R241的合成电阻)与电阻R321相同，则可使节点N1和节点N2间的电压和节点N10和节点N20间的电压相同，所以可以在相邻的运算放大器OP1、OP2间几乎不流过短接电流。同样地，如果使(电阻R3和电阻R242的合成电阻)与电阻R322相同，则可使节点N2和节点N3间的电压和节点N20和节点N30间的电压相同，所以可以在相邻的运算放大器OP2、OP3间几乎不流过短接电流。同样地，如果使(电阻R4和电阻R243的合成电阻)与电阻R323相同，则可使节点N3和节点N4间的电压和节点N30和节点N40间的电压相同，所以可以在相邻的运算放大器OP3、OP4间几乎不流过短接电流。
以上详细叙述了本发明的实施方式，但具体的结构不限于本实施方式，还包括不脱离本发明的主旨的范围内的设计变更和其他变化等。

Claims (4)

1.一种驱动电路，该驱动电路根据显示数据从输出端子输出对应于上述显示数据的灰度电位，该驱动电路具有：
根据基准电位来对多个节点设定分别不同的多个灰度电位的灰度设定部；
分别设置在上述多个节点上的多个放大器；
电位选择部，其分别对应于上述输出端子而进行了设置，在数据写入期间内，从上述多个灰度电位中选择出对应于上述显示数据的目标灰度电位，将该目标灰度电位从上述放大器向上述输出端子进行输出；以及
控制部，其进行如下控制：在上述数据写入期间中，在第1期间内，使被设定了上述目标灰度电位的第1节点和与该第1节点相邻的第2节点短接，同时使上述第2节点和上述输出端子之间的第2布线与上述第1节点与上述输出端子之间的第1布线并联连接，在紧接着上述第1期间的第2期间内，解除上述第1节点与上述第2节点之间的短接，同时使上述第2布线不与上述第1布线并联连接。
2.根据权利要求1所述的驱动电路，其中，该驱动电路具有：
第1开关元件组，其为树型结构，且设置在上述多个节点和上述输出端子之间，并可以对应于显示数据的下位位到上位位而进行动作；以及第2开关元件组，其设置于上述多个节点的相邻的2个节点之间，
上述控制部执行如下的处理：在上述第1期间内，使上述第1开关元件组中的对应于显示数据的下位的规定数量的位的开关元件全部短接，同时使上述第2开关元件组内的开关元件短接，以使上述第1节点与对应于如下情况的显示数据的灰度电位的节点连接，在第2期间内，解除上述第1期间中的上述短接，其中，所述情况为相对于上述显示数据而言，仅是上述规定数量的位不同。
3.根据权利要求2所述的驱动电路，其中，上述控制部根据预先确定为上述第1期间结束的时刻的电位的目标到达电位，在上述第2开关元件组中选择出要在第1期间内使其短接的开关元件。
4.根据权利要求2或3所述的驱动电路，其中，该驱动电路使上述第1开关元件组中的对应于显示数据的最下位位而进行动作的多个开关元件与上述多个放大器的输出端子连接，并且，
将上述第1开关元件组和第2开关元件组中的开关元件的导通电阻设定为使上述多个节点的相邻的2个节点间电压和对应于该2个节点而设置的2个放大器的输出端子间电压相同。
CN2007101038928A 2006-07-20 2007-05-18 驱动电路 Expired - Fee Related CN101110200B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-197709 2006-07-20
JP2006197709A JP4528748B2 (ja) 2006-07-20 2006-07-20 駆動回路
JP2006197709 2006-07-20

Publications (2)

Publication Number Publication Date
CN101110200A true CN101110200A (zh) 2008-01-23
CN101110200B CN101110200B (zh) 2012-07-18

Family

ID=38970986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101038928A Expired - Fee Related CN101110200B (zh) 2006-07-20 2007-05-18 驱动电路

Country Status (4)

Country Link
US (1) US8203548B2 (zh)
JP (1) JP4528748B2 (zh)
KR (1) KR101465045B1 (zh)
CN (1) CN101110200B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020248352A1 (zh) * 2019-06-14 2020-12-17 深圳市华星光电技术有限公司 伽马电压输出电路及其掉阶修复方法、源极驱动器

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4528748B2 (ja) * 2006-07-20 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
JP4528759B2 (ja) * 2006-11-22 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
US20090033589A1 (en) * 2007-08-01 2009-02-05 Toshifumi Ozaki Image Display Device
JP5098619B2 (ja) * 2007-12-12 2012-12-12 カシオ計算機株式会社 表示駆動装置及びそれを備えた表示装置
JP2011150256A (ja) * 2010-01-25 2011-08-04 Renesas Electronics Corp 駆動回路及び駆動方法
JP2014211616A (ja) * 2013-04-03 2014-11-13 ソニー株式会社 データドライバおよび表示装置
CN106782311B (zh) * 2017-03-03 2019-08-09 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示面板
JP7446800B2 (ja) 2019-12-06 2024-03-11 ラピスセミコンダクタ株式会社 表示ドライバ及び表示装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276725B2 (ja) * 1992-10-07 2002-04-22 株式会社日立製作所 液晶表示装置
US5731796A (en) * 1992-10-15 1998-03-24 Hitachi, Ltd. Liquid crystal display driving method/driving circuit capable of being driven with equal voltages
KR0140041B1 (ko) * 1993-02-09 1998-06-15 쯔지 하루오 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로
JP3411494B2 (ja) * 1997-02-26 2003-06-03 シャープ株式会社 マトリクス型表示装置の駆動用電圧生成回路
JPH10301541A (ja) * 1997-04-30 1998-11-13 Sony Corp 液晶駆動回路
US6323851B1 (en) * 1997-09-30 2001-11-27 Casio Computer Co., Ltd. Circuit and method for driving display device
JPH11119734A (ja) * 1997-10-08 1999-04-30 Fujitsu Ltd 液晶表示装置の駆動回路、及び液晶表示装置
JP2000137467A (ja) * 1998-11-04 2000-05-16 Texas Instr Japan Ltd 液晶ディスプレイ用信号線駆動回路
JP2000165244A (ja) 1998-11-27 2000-06-16 Sharp Corp 半導体集積回路装置
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
US6888526B2 (en) * 1999-10-21 2005-05-03 Seiko Epson Corporation Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same
JP4757388B2 (ja) * 2001-01-15 2011-08-24 株式会社 日立ディスプレイズ 画像表示装置およびその駆動方法
JP4437378B2 (ja) * 2001-06-07 2010-03-24 株式会社日立製作所 液晶駆動装置
JP3916915B2 (ja) * 2001-10-18 2007-05-23 東芝マイクロエレクトロニクス株式会社 表示装置用駆動回路
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7224333B2 (en) * 2002-01-18 2007-05-29 Semiconductor Energy Laboratory Co. Ltd. Display device and driving method thereof
JP3661651B2 (ja) * 2002-02-08 2005-06-15 セイコーエプソン株式会社 基準電圧発生回路、表示駆動回路及び表示装置
JP4108360B2 (ja) * 2002-04-25 2008-06-25 シャープ株式会社 表示駆動装置およびそれを用いた表示装置
JP3649211B2 (ja) * 2002-06-20 2005-05-18 セイコーエプソン株式会社 駆動回路、電気光学装置及び駆動方法
JP3715967B2 (ja) * 2002-06-26 2005-11-16 キヤノン株式会社 駆動装置及び駆動回路及び画像表示装置
US7324079B2 (en) * 2002-11-20 2008-01-29 Mitsubishi Denki Kabushiki Kaisha Image display apparatus
JP2004279482A (ja) * 2003-03-12 2004-10-07 Sharp Corp 表示装置
JPWO2004100118A1 (ja) * 2003-05-07 2006-07-13 東芝松下ディスプレイテクノロジー株式会社 Ｅｌ表示装置およびその駆動方法
JP2005010282A (ja) * 2003-06-17 2005-01-13 Mitsubishi Electric Corp 画像表示装置
JP2005010276A (ja) 2003-06-17 2005-01-13 Seiko Epson Corp ガンマ補正回路、液晶駆動回路、表示装置、電源回路
JP4632655B2 (ja) * 2003-11-07 2011-02-16 日本電気株式会社 発光表示装置
JP2005215052A (ja) * 2004-01-27 2005-08-11 Nec Electronics Corp 液晶駆動電源回路、液晶駆動装置、液晶表示装置
JP4263153B2 (ja) * 2004-01-30 2009-05-13 Ｎｅｃエレクトロニクス株式会社 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス
KR20060041949A (ko) * 2004-04-15 2006-05-12 미쓰비시덴키 가부시키가이샤 오프셋 보상기능을 갖는 구동회로 및 그것을 사용한 액정표시장치
JP2006267903A (ja) * 2005-03-25 2006-10-05 Sharp Corp アクティブマトリクス型表示装置
JP4528748B2 (ja) * 2006-07-20 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路
JP4528759B2 (ja) * 2006-11-22 2010-08-18 Ｏｋｉセミコンダクタ株式会社 駆動回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020248352A1 (zh) * 2019-06-14 2020-12-17 深圳市华星光电技术有限公司 伽马电压输出电路及其掉阶修复方法、源极驱动器

Also Published As

Publication number Publication date
JP2008026510A (ja) 2008-02-07
US8203548B2 (en) 2012-06-19
US20080018633A1 (en) 2008-01-24
KR20080008951A (ko) 2008-01-24
JP4528748B2 (ja) 2010-08-18
KR101465045B1 (ko) 2014-11-25
CN101110200B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
CN101110200B (zh) 驱动电路
US8031146B2 (en) Data driver device and display device for reducing power consumption in a charge-share operation
CN100474386C (zh) 控制驱动器及显示装置
US7808493B2 (en) Displaying apparatus using data line driving circuit and data line driving method
US6750839B1 (en) Grayscale reference generator
KR100248838B1 (ko) 액정표시장치의 구동회로, 액정표시장치, 및 액정표시장치의 구 동방법
CN100511381C (zh) 显示驱动设备和驱动控制方法
JP4994454B2 (ja) 表示装置およびその駆動方法
CN100541591C (zh) 显示装置用驱动装置
CN100533533C (zh) 电平转换电路、显示装置和蜂窝终端装置
CN100550111C (zh) 显示控制电路
CN100388343C (zh) 包括主-从结构数据驱动器的液晶显示器及其驱动方法
US7385581B2 (en) Driving voltage control device, display device and driving voltage control method
CN100446076C (zh) 显示驱动装置及其驱动控制方法、具有显示驱动装置的显示装置
KR20120109218A (ko) 액정 표시 장치
CN101663704B (zh) 显示装置及其驱动方法
CN101529724B (zh) 具有电压切换功能的缓冲电路及液晶显示装置
CN102411910B (zh) 显示装置及其画面显示方向的调节方法
JP2007288787A (ja) デジタル・アナログ変換器及び表示装置の駆動方法
CN101013882B (zh) 差动放大器及数模转换器
CN205282051U (zh) 驱动单元、驱动电路、显示面板及显示装置
CN1316627C (zh) 存储电路、显示电路，以及显示装置
JP4528759B2 (ja) 駆動回路
CN101364806B (zh) 数模转换电路、液晶显示装置及电子装置
JPH09138670A (ja) 液晶表示装置の駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131204

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP03 Change of name, title or address

Address after: Kanagawa

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: OKI Semiconductor Corp.

TR01 Transfer of patent right

Effective date of registration: 20131204

Address after: Tokyo, Japan

Patentee after: OKI Semiconductor Corp.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120718

Termination date: 20170518

CF01 Termination of patent right due to non-payment of annual fee