JP2006267903A - アクティブマトリクス型表示装置 - Google Patents

Abstract

【課題】 階調による充電率の差異を軽減することにより、表示品位が高く、かつ消費電力が小さい、点順次駆動方式のアクティブマトリクス型表示装置を提供する。
【解決手段】 一水平期間にゲートバスラインのいずれかに選択電圧を印加するゲートドライバ１１と、選択電圧が印加されたゲートバスライン上の画素へ一水平期間に順次書き込むべきデータをサンプリングし、データに応じた階調電圧を生成するデータ信号供給回路１４と、階調電圧を印加するソースバスラインを順次選択するソースドライバ１２と、階調電圧を印加するソースバスラインに対して、本充電期間の前に予備充電電圧を印加する予備充電回路１３と、本充電期間に印加する階調電圧のレベルに応じて予備充電電圧の印加期間の長さを決定する予備充電時間制御回路１５を備えたアクティブマトリクス型表示装置である。
【選択図】 図１

Description

本発明は、アクティブマトリクス型表示装置に関し、特に、点順次表示方式を採用した表示装置に関する。

従来、アクティブマトリクス型表示装置の駆動方式として、線順次表示方式と点順次表示方式が知られている。線順次表示方式とは、一水平期間においていずれか一本のゲートバスラインへ選択信号を供給すると共に、全てのソースバスラインへ映像信号を供給する方式である。一方。点順次駆動とは、映像信号を一水平期間において順次サンプリングし、ソースバスラインへ順次入力する方式である。

最近、携帯電話端末やＰＤＡ用ディスプレイに採用される中小型の液晶表示装置においても、点順次表示方式が採用される場合がある。この場合、高周波駆動を行う必要があることに伴い、各ソースバスラインへの充電時間が短くなることで、ソースバスラインの配線抵抗成分が無視できなくなり、画素への充電不足が問題となっている。

この問題を解決するため、従来、充電対象となる一行分の画素に対して映像信号を書き込む直前に、予備充電ラインを介して予め所定の電圧をソースバスラインへ印加することで、本充電時（映像信号の書き込み時）に所望の電圧レベルまで短時間で到達させようとする駆動方法が提案されている。そのような駆動方法の一例が、例えば特許文献１に開示されている。特許文献１に開示された駆動方法は、ソースバスラインへの映像信号の書き込み直前に、各ソースバスラインへ所定電圧のプリチャージ信号を一斉供給する駆動方法である。
特開平９−５０２６３号公報

しかしながら、上述したような予備充電を行う従来の駆動方法は、以下のような課題を有する。

図７（ａ）は、ソースバスラインへの印加電圧が６４階調（Ｖ０〜Ｖ６３）である従来のアクティブマトリクス型液晶パネルにおいて、最大階調（黒表示）に相当する印加電圧Ｖ０を画素へ書き込む場合の画素電極の電位を示す。図７（ｂ）は、ソースバスラインへ、最小階調（白表示）に相当する印加電圧Ｖ６３を画素へ書き込む場合の画素電極の電位を示す。いずれの場合も、本充電期間（ｔ２）の前の予備充電期間（ｔ１）において、所定の電圧（例えばＶ０）が予備充電電圧としてソースバスラインへ印加されているものとする。

図７（ａ）の例では、本充電期間（ｔ２）に書き込まれる電圧は、Ｖ０（黒表示）である。この例では、予備充電期間（ｔ１）の経過後の画素電極の電位は、目標電位である±Ｖ０に至っておらず、かつ、目標電位との電位差が比較的大きい。従って、例えば駆動周波数が高いために本充電期間（ｔ２）が短い場合、ソースバスラインの電圧を目標電位へ到達させることが困難である。この結果、本充電期間（ｔ２）経過後の画素電極の電位は、目標電位である±Ｖ０との間にΔＶ₁の電位差を有することとなる。これにより、白に表示されるべき画素が若干黒くなり、表示品位が劣化してしまう。

一方、図７（ｂ）の例では、本充電期間（ｔ２）に書き込まれる電圧は、Ｖ６３（白表示）である。予備充電期間（ｔ１）の経過後の画素電極の電位は、目標電位である±Ｖ６３を超えてしまっており、かつ、目標電位との電位差が比較的大きい。従って、この場合も、本充電期間（ｔ２）内に、ソースバスラインの電圧を、目標電位である±Ｖ６３へ戻すことが困難である。この結果、本充電期間（ｔ２）経過後の画素電極の電位は、目標電位である±Ｖ６３との間にΔＶ₂の電位差を有することとなる。これにより、黒に表示されるべき画素が若干白くなり、表示品位が劣化してしまう。

以上のように、従来の予備充電方式では、予備充電の過不足が生じることにより本充電期間内に目標電位に到達することができず、表示品位が劣化したり、無駄な電荷移動によって消費電力が増大したりするという問題があった。これらの問題は、駆動周波数が高くなるほど顕著である。そこで、本発明は、階調による充電率の差異を軽減することにより、表示品位が高く、かつ消費電力が小さい、点順次駆動方式のアクティブマトリクス型表示装置を提供することを目的とする。

上記の目的を達成するために、本発明にかかるアクティブマトリクス型表示装置は、互いに平行に配置された複数のゲートバスラインと、前記ゲートバスラインに直交するよう配置された複数のソースバスラインと、前記ゲートバスラインとソースバスラインとの交点に接続された駆動素子と、前記駆動素子によって駆動される画素表示媒体とを備えたアクティブマトリクス型表示装置であって、一水平期間に前記ゲートバスラインのいずれかに選択電圧を印加するゲート駆動回路と、前記選択電圧が印加されたゲートバスライン上の画素へ一水平期間に順次書き込むべきデータをサンプリングし、データに応じた階調電圧を生成するデータ信号供給回路と、一水平期間に前記階調電圧を印加するソースバスラインを順次選択するソース駆動回路と、前記階調電圧を印加するソースバスラインに対して、前記一水平期間において当該階調電圧を印加する本充電期間の前に、所定の予備充電電圧を印加する予備充電回路と、前記本充電期間に印加する階調電圧のレベルに応じて前記予備充電電圧の印加期間の長さを決定する予備充電時間制御回路を備えたことを特徴とする。

上記の構成によれば、予備充電電圧の印加期間の長さが、本充電期間に画素表示媒体へ印加される階調電圧のレベルに応じて決定されることにより、従来のように予備充電電圧の印加期間を一定とする場合に比較して、階調による充電率の差異が軽減される。この結果、表示品位が高く、かつ消費電力が小さい、点順次駆動方式のアクティブマトリクス型表示装置を提供することができる。

本発明にかかるアクティブマトリクス型表示装置において、前記予備充電電圧がデータの最大階調電圧と等しく、前記予備充電時間制御回路が、前記本充電期間に印加される階調電圧が高いほど予備充電電圧の印加期間を長くすることが好ましい。これにより、階調による充電率の差異を最も有効に軽減でき、かつ、消費電力の低減効果も大きいからである。

本発明にかかるアクティブマトリクス型表示装置において、前記予備充電時間制御回路において、階調電圧を電圧の順に複数グループに分割し、グループ毎に予備充電の印加期間の長さを異ならせることが好ましい。予備充電時間制御回路の構成を簡略化できるからである。

上記の構成は、さらに、前記予備充電時間制御回路において、階調電圧を電圧の順に複数グループに均等に分割することが好ましい。あるいは、前記予備充電時間制御回路において、中間調の階調電圧を、最大階調側または最小階調側の階調電圧よりも細かいグループに分割することが好ましい。特に後者の構成によれば、中間調付近における印加電位の変動は、表示の明るさに比較的大きな影響を与えるので、中間調付近の予備充電電圧を各階調に応じて細かく制御することにより、表示品位をさらに向上させることができる。

本発明によれば、階調による充電率の差異を軽減することにより、表示品位が高く、かつ消費電力が小さいアクティブマトリクス型表示装置を提供することができる。

以下、本発明の実施形態を、図面を参照しながら詳細に説明する。なお、本実施形態においては、本発明にかかるアクティブマトリクス型表示装置の一例として、液晶表示装置としての実施形態のみを説明するが、本発明はこれに限定されるものではなく、ＥＬ表示装置等の任意のアクティブマトリクス型表示装置に適用可能である。

図１は、本実施形態にかかるアクティブマトリクス型液晶表示装置の概略構成を示す当価回路図である。図１に示すように、本実施形態の液晶表示装置は、互いに平行に配置されたｎ本のゲートバスラインＸ（Ｘ１〜Ｘｎ）と、ゲートバスラインＸに直交するよう互いに平行に配置されたｍ本のソースバスラインＹ（Ｙ１〜Ｙｍ）とを備えている。ゲートバスラインＸとソースバスラインＹとの交点の各々には、駆動素子としてのＴＦＴ１６が設けられている。ＴＦＴ１６のゲート電極はゲートバスラインＸに、ソース電極はソースバスラインＹに、ドレイン電極は画素電極１７に、それぞれ接続されている。

なお、図１の例では、画素電極１７のそれぞれがどの色の画素に対応しているかを赤（Ｒ），緑（Ｇ），青（Ｂ）で表記した。すなわち、図１に示した液晶表示装置は、ストライプ配列（マルチカラー）のカラーフィルタを有する。ただし、本発明は、図１に示したようなマルチカラーモードの表示装置のみに限定されず、ＲＧＢのカラーフィルタがデルタ配列されたいわゆるフルカラーモードや、ＲＧＢ以外のカラーフィルタを用いたカラーモードの表示装置にも適用可能である。さらに、白黒および中間調（グレー）の表示のみが可能な表示装置にも適用可能である。

さらに、本実施形態の液晶表示装置は、少なくとも、ゲートドライバ１１、ソースドライバ１２、予備充電回路１３、データ信号供給回路１４、予備充電時間制御回路１５を備えている。ゲートバスラインＸは、ゲートドライバ１１に接続されている。ソースバスラインＹの一端は、時分割スイッチＳＷを介して、データラインＤ１〜Ｄ３に接続されている。図１の例では、データラインＤ１がソースバスラインＹ１，Ｙ４・・・に接続され、Ｒの画素に対応するデータ信号を供給する。また、データラインＤ２がソースバスラインＹ２，Ｙ５・・・に接続され、Ｇの画素に対応するデータ信号を供給する。さらに、データラインＤ３がソースバスラインＹ３，Ｙ６・・・に接続され、Ｂの画素に対応するデータ信号を供給する。時分割スイッチＳＷは、ソースドライバ１２によって時分割で開閉制御される。ソースバスラインＹの他端は、予備充電回路１３において、予備充電スイッチＳＰを介して予備充電ラインＺに接続される。

ゲートドライバ１１は、一水平期間に一行ずつ、ゲートバスラインＸ１〜Ｘｎを順次選択し、選択電圧を印加する。ソースドライバ１２は、一水平期間内に、スイッチＳＷ１〜ＳＷｍを順次ＯＮにすることにより、ソースバスラインＹ１〜ＹｍをデータラインＤ１〜Ｄ３へ順次導通させる。データ信号供給回路１４は、スイッチＳＷ１〜ＳＷｍのＯＮタイミングに合わせて、各画素へ書き込むべきデータ信号をデータラインＤ１〜Ｄ３へ供給する。すなわち、本実施形態にかかる液晶表示装置の駆動方式は、点順次駆動である。

なお、本実施形態にかかる液晶表示装置はノーマリホワイトであり、データ信号供給回路１４が、Ｖ０（黒表示）〜Ｖ６３（白表示）の６４段階の階調電圧をＤ１〜Ｄ３に供給するものとする。

予備充電回路１３は、ソースバスラインＹのそれぞれに対して、データ信号が書き込まれる期間（本充電期間）の直前に、予備充電を行う。予備充電を行うべきソースバスラインＹの選択信号は、ソースドライバ１２より予備充電時間制御回路１５へ与えられる。予備充電時間制御回路１５は、ソースドライバ１２から与えられる選択信号に従って、一水平期間内に、予備充電回路１３の予備充電スイッチＳＰ₁〜ＳＰ_mを順次ＯＮにする。これにより、データ信号が書き込まれるソースバスラインＹが、本充電期間の直前に、順次予備充電される。なお、予備充電期間と本充電期間との時間間隔は、予備充電の効果が得られる限りにおいて任意であり、予備充電期間の直後に本充電を開始しても良い。本実施形態では、予備充電ラインＺに供給される予備充電電圧Ｖｐｃを、最大階調電圧であるＶ０とする。なお、各ソースバスラインに対する予備充電期間の長さが、予備充電時間制御回路１５により、同一水平期間の本充電期間に当該ソースバスラインへ書き込まれるデータ信号の階調に応じて可変に制御されることが、本実施形態にかかる液晶表示装置の特徴である。このため、予備充電時間制御回路１５は、図２に示すように構成される。

図２は、予備充電時間制御回路１５の内部構成を示す回路図である。予備充電時間制御回路１５は、平均化回路１５１、デコーダ１５２、比較器１５３、シフトレジスタ１５４、Ｄ−フリップフロップ１５５を備えている。平均化回路１５１は、図３に示すとおり、ＲＧＢ信号の各ビットの平均値を求めるよう構成されている。これにより、平均化回路１５１は、データ信号供給回路１４に与えられるＲＧＢデータ（ＲＧＢ［５：０］）の各色データの上位３ビットＲＧＢ［５：３］を入力とし、それら全９ビットのデジタル信号を平均化し、３ビットの階調平均信号Ｙ［５：３］としてデコーダ１５２へ入力する。デコーダ１５２は、階調平均信号Ｙ［５：３］の階調を“０００”〜“１１１”の８段階に表現し、比較器１５３へ入力する。

また、ソースドライバ１２へ与えられるＤＣＬＫが、８段シフトレジスタ１５４へも供給されており、８段シフトレジスタ１５４においてパラレルの信号が時間軸に変換され、比較器１５３へ供給される。そして、比較器１５３の出力をＤ−フリップフロップ１５５へ入力することにより、図４に示すように、データ信号の階調に応じてＯＮ期間の長さが異なるスイッチ制御信号が、Ｄ−フリップフロップ１５５の出力Ｑとして生成される。このスイッチ制御信号は予備充電回路１３へ与えられる。

予備充電回路１３は、スイッチ制御信号がＨｉｇｈの間、スイッチＳＰをＯＮとすることにより、ソースバスラインＹと予備充電ラインＺとを導通させる。これにより、ソースバスラインＹには、本充電期間に書き込まれるデータ信号の階調に応じた長さの予備充電期間、予備充電電圧Ｖｐｃ（Ｖ０）が印加される。

図４に、本充電期間と予備充電期間の長さの一例を示す。図４の例では、１画素へのデータ書き込み時間（本充電期間）を４ＤＣＬＫ（１ＤＣＬＫ＝１５０ｎｓ）とした場合、予備充電期間は、本充電期間に書き込まれるデータ信号の階調に応じて、０．５ＤＣＬＫ〜４ＤＣＬＫの８段階から選択される。例えば、本充電期間に書き込まれるデータ信号の階調電圧がＶ０（Ｙ［５：３］＝“０００”）である場合、その書き込み直前の予備充電期間は、最長の４ＤＣＬＫ（６００ｎｓ）となる。一方、書き込まれるデータ信号の階調電圧がＶ６３（Ｙ［５：３］＝“１１１”）である場合、その書き込み直前の予備充電期間は、最短の０．５ＤＣＬＫ（７５ｎｓ）となる。

図５（ａ）および（ｂ）は、上記の構成にかかる本実施形態の液晶表示装置における画素電極の電位（対向電極に対する電位）の変化を示す波形図である。図５（ａ）に示すように、ある水平期間において一つの画素へＶ０（正極性または負極性）を書き込む場合、書き込むべき階調電圧Ｖ０が最大階調であるため、当該画素が接続されたソースバスラインＹが予備充電される期間Ｔ１_(V0)の長さは、上述のとおり、最長時間（６００ｎｓ）となる。これにより、予備充電終了時の画素電極１７の電位は、正極性または負極性のＶ０に十分に近づいている。従って、本充電期間（Ｔ２）において当該画素の電位を所望の書き込み電位（正極性または負極性のＶ０）へ容易に到達させることができる。これにより、当該画素を完全な黒表示とすることができる。

また、図５（ｂ）に示すように、ある水平期間において一つの画素へＶ６３（正極性または負極性）を書き込む場合、書き込むべき階調電圧Ｖ６３が最小階調であるため、当該画素が接続されたソースバスラインＹが予備充電される期間Ｔ１_(V63)の長さは、上述のとおり、最短時間（７５ｎｓ）となる。これにより、予備充電終了時の画素電極１７の電位は、正極性または負極性のＶ６３に近い。従って、本充電期間（Ｔ２）において当該画素の電位を所望の書き込み電位（正極性または負極性のＶ６３）へ容易に到達させることができる。これにより、当該画素を完全な白表示とすることができる。

図６に、本実施形態の液晶表示装置における、本充電期間に書き込まれるデータ信号の階調電圧と、予備充電期間の長さと、目標電圧と、実際の電圧との関係を示す。なお、図６には、比較のために、予備充電期間の長さを従来のように一定とした場合（ここでは６００ｎｓとした）の電圧も示した。図６から分かるように、本充電期間の終了後の目標電圧と実際の電圧とがほぼ一致するという好適な結果が得られた。なお、図６から、予備充電期間の長さを従来のように一定とした場合は、目標電圧との差が大きいことが分かる。

以上のとおり、本実施形態にかかる液晶表示装置によれば、予備充電期間の長さを、本充電期間に書き込まれるデータ信号の階調に応じて可変に制御することにより、予備充電終了時の画素電極１７の電位が、本充電期間に書き込むべきデータ信号の電位に近くなっている。これにより、本充電期間において当該画素電極の電位を所望の書き込み電位へ容易に到達させることができる。この結果、従来のように予備充電期間の長さを一定とする場合と比較して、階調による充電率の際を軽減することができ、表示品位が向上する。また、無駄な電荷移動を生じさせないことにより、消費電力の低減を図れるという利点もある。

なお、上述の実施形態では、ソースバスラインＹの一端にソースドライバが接続され、他端に予備充電回路が接続された構成を例示したが、予備充電回路のレイアウトはこの例に限定されない。

また、上述の実施形態では、ノーマリホワイトの液晶表示装置において予備充電電圧を最大階調である黒表示時の電圧としたが、本発明の実施形態はこの例に限定されない。ノーマリブラックの液晶表示装置において予備充電電圧を白表示時の電圧とした構成も、本発明の一実施形態である。また、予備充電電圧は、必ずしも最大階調電圧と等しくなくても良い。

さらに、上述の実施形態では、ＣＯＭ電位が一定である例を示したが、ＣＯＭ電位は交流電圧であっても良い。

また、上述の実施形態では、Ｖ０〜Ｖ６３までの６４階調を８段階に均等に分割し、予備充電期間の長さを８段階に設定できるようにしたが、さらに多段階に分割することも可能である。また、全階調を均等に分割するのではなく、中間調付近の印加電圧をより多段階に分割し、予備充電期間を階調に応じてきめ細かく異ならせるようにすることが好ましい。中間調付近における印加電位の変動は、表示の明るさに比較的大きな影響を与えるので、中間調付近の予備充電電圧を各階調に応じて細かく制御することが好ましいからである。

本発明は、点順次駆動方式のアクティブマトリクス型表示装置として利用可能である。

本発明の一実施形態にかかるアクティブマトリクス型液晶表示装置の概略構成を示す当価回路図である。 図１に示す液晶表示装置が備える予備充電時間制御回路の内部構成を示す回路図である。 図２に示す予備充電時間制御回路が備える平均化回路の内部構成を示す回路図である。 図１に示す液晶表示装置における本充電期間と予備充電期間の長さの一例を示す説明図である。 （ａ）は、図１に示す液晶表示装置において、最大階調（黒表示）に相当する印加電圧Ｖ０を画素へ書き込む場合の画素電極の電位変化を示す波形図、（ｂ）は、図１に示す液晶表示装置において、最小階調（白表示）に相当する印加電圧Ｖ６３を画素へ書き込む場合の画素電極の電位変化を示す波形図である。 本充電期間に書き込まれるデータ信号の階調電圧と、予備充電期間の長さと、目標とする電位と、実際の電位との関係を示す説明図である。 （ａ）は、従来のアクティブマトリクス型液晶パネルにおいて、最大階調（黒表示）に相当する印加電圧Ｖ０を画素へ書き込む場合の画素電極の電位変化を示す波形図、（ｂ）は、従来のアクティブマトリクス型液晶パネルにおいて、最小階調（白表示）に相当する印加電圧Ｖ６３を画素へ書き込む場合の画素電極の電位変化を示す波形図である。

符号の説明

１１ ゲートドライバ
１２ ソースドライバ
１３ 予備充電回路
１４ データ信号供給回路
１５ 予備充電時間制御回路
１６ ＴＦＴ
１７ 画素電極
１５１ 平均化回路
１５２ デコーダ
１５３ 比較器
１５４ シフトレジスタ
Ｘ ゲートバスライン
Ｙ ソースバスライン
Ｚ 予備充電ライン

Claims (5)

1. 互いに平行に配置された複数のゲートバスラインと、前記ゲートバスラインに直交するよう配置された複数のソースバスラインと、前記ゲートバスラインとソースバスラインとの交点に接続された駆動素子と、前記駆動素子によって駆動される画素表示媒体とを備えたアクティブマトリクス型表示装置であって、
   一水平期間に前記ゲートバスラインのいずれかに選択電圧を印加するゲート駆動回路と、
   前記選択電圧が印加されたゲートバスライン上の画素へ一水平期間に順次書き込むべきデータをサンプリングし、データに応じた階調電圧を生成するデータ信号供給回路と、
   一水平期間に前記階調電圧を印加するソースバスラインを順次選択するソース駆動回路と、
   前記階調電圧を印加するソースバスラインに対して、前記一水平期間において当該階調電圧を印加する本充電期間の前に、所定の予備充電電圧を印加する予備充電回路と、
   前記本充電期間に印加する階調電圧のレベルに応じて前記予備充電電圧の印加期間の長さを決定する予備充電時間制御回路を備えたことを特徴とするアクティブマトリクス型表示装置。
2. 前記予備充電電圧がデータの最大階調電圧と等しく、
   前記予備充電時間制御回路が、前記本充電期間に印加される階調電圧が高いほど予備充電電圧の印加期間を長くする、請求項１に記載のアクティブマトリクス型表示装置。
3. 前記予備充電時間制御回路において、階調電圧を電圧の順に複数グループに分割し、グループ毎に予備充電の印加期間の長さを異ならせる、請求項１に記載のアクティブマトリクス型表示装置。
4. 前記予備充電時間制御回路において、階調電圧を電圧の順に複数グループに均等に分割する、請求項３に記載のアクティブマトリクス型表示装置。
5. 前記予備充電時間制御回路において、中間調の階調電圧を、最大階調側または最小階調側の階調電圧よりも細かいグループに分割する、請求項３に記載のアクティブマトリクス型表示装置。

Images