CN101102102A - 适合于模拟和数字信号的输入接口电路 - Google Patents

适合于模拟和数字信号的输入接口电路 Download PDF

Info

Publication number
CN101102102A
CN101102102A CNA2007101286256A CN200710128625A CN101102102A CN 101102102 A CN101102102 A CN 101102102A CN A2007101286256 A CNA2007101286256 A CN A2007101286256A CN 200710128625 A CN200710128625 A CN 200710128625A CN 101102102 A CN101102102 A CN 101102102A
Authority
CN
China
Prior art keywords
signal
resistor
interface circuit
input interface
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101286256A
Other languages
English (en)
Inventor
猪濑浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101102102A publication Critical patent/CN101102102A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45136—One differential amplifier in IC-block form being shown
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45536—Indexing scheme relating to differential amplifiers the FBC comprising a switch and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45622—Indexing scheme relating to differential amplifiers the IC comprising a voltage generating circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Abstract

一种输入接口电路设有：产生参考电压电平的参考电压电平发生器(31，33)；具有接收输入信号的同相输入和接收参考电压电平的反相输入的差分放大器(21)；以及用于实现差分放大器的输出信号反馈到反相输入的反馈电路(32，41)。该反馈电路(32，41)包括用于允许和禁止输出信号反馈的开关(41)。

Description

适合于模拟和数字信号的输入接口电路
技术领域
本发明涉及一种输入接口电路和集成该输入接口电路的半导体IC(集成电路)。
背景技术
数字信号处理技术中的最新进展对于半导体IC提供了更宽阔的应用。在电视机/录像机、汽车等内的许多电子控制器中集成了半导体IC。这伴随着控制器IC和信号处理器IC内集成的电路元件数目增加了，且因此半导体IC的数据输入/输出端的数目增加了。
控制器IC和信号处理器IC常常要求不仅处理数字信号而且处理模拟信号；这种IC被称为混合模拟-数字IC。在典型的混合模拟-数字IC中，模拟输入/输出端与数字输入/输出端分开地设置。但是，这种结构不希望地增加了混合模拟-数字IC的输入/输出端总数。这些不希望地增加了混合模拟-数字IC的芯片尺寸和制造成本。
如日本特许-公开专利申请号JP-A Showa 64-58118和JP-A2004-222248中公开了一种用于减小混合模拟-数字IC的输入/输出端数目的方法，该方法是一个输入/输出端被用于模拟和数字信号的接口。在这些文献中公开的技术中，由相同的输入/输出端对模拟和数字信号提供接口，同时通过模拟电路和数字电路分开地处理该模拟和数字信号；该模拟和数字电路被有选择地使用。
但是，本发明人发现，其中通过模拟数字电路分开地处理模拟和数字信号的结构不适合于减小芯片尺寸和成本。
发明内容
在一个实施例中，一种输入接口电路设有：产生参考电压电平的参考电压电平发生器；差分放大器，其具有接收输入信号的同相输入和接收参考电压电平的反相输入；以及反馈电路，其用于实现差分放大器的输出信号反馈到反相输入的反馈。该反馈电路包括允许和禁止输出信号反馈的开关。这种结构有效地减小输入接口电路的芯片尺寸和成本。
附图说明
从下面结合附图的某些优选实施例的描述将明白本发明的上述及其他目的、优点和特点，其中：
图1是说明根据本发明第一实施例的输入接口电路的结构的电路图；
图2是说明根据本发明第二实施例的输入接口电路的结构的电路图；
图3是说明根据本发明第三实施例的输入接口电路的结构的电路图；以及
图4是说明根据本发明第四实施例的输入接口电路的结构的电路图。
具体实施方式
现在将参考说明性实施例描述本发明。所属领域的技术人员应当认识到，使用本发明的教导可以完成许多替换性实施例，以及本发明不局限于用于说明性目的而说明的实施例。
(第一实施例)
图1是说明根据本发明第一实施例的输入接口电路的结构的电路图。该输入接口电路设有差分放大器21、反相器电路22、电阻器31，32，33以及MOS(金属氧化物半导体)开关41和42。MOS开关41由包括PMOS和NMOS晶体管的传输门构成，该PMOS和NMOS晶体管具有公共连接的源极和漏极，以及MOS开关42由PMOS晶体管构成。在下面，电阻器31，32，33的电阻分别被称为R1，R2和R3。信号输入端11与差分放大器21的同相输入(由标记“+”表示)连接。MOS开关42和电阻器33和31被串连连接在电源电平Vdd的第一电源线VDD和地电平的第二电源线GND之间。MOS开关42的控制端与模拟/数字选择端12连接。电阻器33和31的连接节点与差分放大器21的反相输入(由标记“-”表示)连接，并与电阻器32的一端连接。差分放大器21的输出端与信号输出端13连接，以及还通过MOS开关41与电阻器32的另一端连接。MOS开关41的其中一个控制端直接与模拟/数字选择端12连接，以及另一控制端通过反相器电路22与模拟/数字选择端12连接。
反相器电路22用来驱动MOS开关41的PMOS晶体管。MOS开关41响应于模拟/数字选择端12上的电压电平导通和截止。具体地，当模拟/数字选择端12被上拉至“高”电平(下面，简单地称为“H”电平)时，MOS开关41导通，而当模拟/数字选择端12被下拉至“低”电平(下面，简单地称为“L”电平)时，MOS开关41截止。
MOS开关42响应于模拟/数字选择端12上的电压电平导通和截止。具体地，当模拟/数字选择端12被上拉至“H”电平时，MOS开关42截止，而当模拟/数字选择端12被下拉至“L”电平时，MOS开关42导通。MOS开关41和42执行互补操作；当MOS开关41导通时，MOS开关42截止，反之亦然。
当模拟-数字选择端12被上拉至“H”电平时，在该结构中，MOS开关41和电阻器32一起作为反馈电路。当模拟-数字选择端12被上拉至“H”电平时，MOS开关41被电连接在差分放大器21的输出端13和同相输入之间，以用作反馈电阻器。这允许差分放大器21用作正相放大器，其对于馈送到信号输入端11的输入信号提供同相放大。另一方面，当模拟-数字选择端12被下拉至“L”电平时，负反馈环路被切断，差分放大器21用作比较器，比较其反相和同相输入上的电压电平。在此情况下，电阻器33和31用作参考电压电平发生器，通过电源电平Vdd的分压，产生参考电压电平。
信号输入端11接收模拟输入信号或数字输入信号，由此该信号输出端13输出模拟输出信号或数字输出信号。为了实现馈送到信号输入端11的输入信号的模拟放大，模拟-数字选择端12被上拉至“H”电平。另一方面，为了对馈送至信号输入端11的信号进行数字化，模拟-数字选择端12被下拉至“L”电平。
根据第一实施例的输入接口电路的一个优点是可以独立于输入信号的信号数字化的阈值电平而调整模拟放大的增益。
首先描述馈送至信号输入端11的输入信号的模拟放大。在此情况下，模拟-数字选择端12被上拉至“H”电平，以及MOS开关42截止，同时MOS开关41导通。结果，差分放大器21的输出通过电阻器32与差分放大器21的反相输入连接，且还通过电阻器31连接到地。这允许输入接口电路用作正相放大器。
对于MOS开关41的导通电阻足够地小于电阻器32的电阻值R2(这通常是实际情况)的情况，正相放大器的增益Ga如下：
Ga＝1+R2/R1    ...(1)
因此，可以依照要求，通过电阻R1和R2来调整增益Ga。
另一方面，对于馈送至信号输入端11的输入信号的信号数字化来说，模拟-数字选择端12被下拉至“L”电平。这导致MOS开关42导通，同时MOS开关41截止。在此情况下，差分放大器21的输出信号不被反馈，以及差分放大器21用作比较器。因此，差分放大器21的输出上的信号电平取决于反相和同相输入上的电压电平之间的比较结果。差分放大器21的反相输入接收由电阻器33和31通过对电源电压Vdd进行分压而产生的参考电压电平Vth。该参考电压电平Vth与输入信号的信号数字化的阈值电平相同。当该同相输入上的信号电平高于参考电压电平Vth时，差分放大器21的输出被上拉至“H”电平。另一方面，当该同相输入上的信号电平低于参考电压电平Vth时，差分放大器21的输出被下拉至“L”电平。
当MOS开关41的导通电阻足够地小于电阻器31和33的电阻值R1和R3(这通常是实际情况)时，参考电压电平Vth如下，参考电压电平Vth是信号数字化的阈值电平：
Vth＝Vdd×R1/(R1+R3)    ...(2)
因此，可以依照要求，通过电阻R1和R3来调整参考电压电平Vth。
应当注意正相放大器的增益Ga取决于电阻R2，而不取决于电阻R3，以及参考电压电平Vth取决于电阻R3，而不取决于电阻R2。这暗示了可以独立于参考电压电平Vth而调整正相放大器的增益Ga。
(第二实施例)
图2是说明根据本发明第二实施例的输入接口电路的结构的电路图。根据第二实施例的输入接口电路设有差分放大器21、反相器电路22、电阻器32和33、MOS开关41和42以及合成的电阻器电路23。应当注意。图2的结构几乎与图1的相同，除了用合成的电阻器电路23代替图1中的电阻器31之外。合成的电阻器电路23包括电阻器31、34、35和MOS开关44至46。在该实施例中，NMOS晶体管被用作MOS开关44至46。
信号输入端11与差分放大器21的同相输入(由标记“+”表示)连接。MOS开关42、电阻器33以及合成的电阻器电路23被串连连接在电源线VDD和地线GND之间。MOS开关42的控制端(或栅极)与模拟/数字选择端12连接。电阻器33和合成电阻器电路23的连接节点与差分放大器21的反相输入(由标记“-”表示)连接，并与电阻器32的一端连接。差分放大器21的输出端与信号输出端13连接，并与电阻器32的另一端连接。MOS开关41的一个控制端直接与模拟/数字选择端12连接，以及另一控制端通过反相器电路22与模拟/数字选择端12连接。
反相器电路22用来驱动MOS开关41的PMOS晶体管，MOS开关41响应于模拟/数字选择端12上的电压电平导通和截止。具体地，当模拟/数字选择端12被上拉至“H”电平时，MOS开关41导通。另一方面，当模拟/数字选择端12被下拉至“L”电平时，MOS开关41截止。
MOS开关42的控制端与模拟/数字选择端12连接，以及MOS开关42响应于模拟/数字选择端12上的电压电平导通和截止。具体地，当模拟/数字选择端12被上拉至“H”电平时，MOS开关42截止。另一方面，当模拟/数字选择端12被下拉至“L”电平时，同时MOS开关41导通。应当注意，MOS开关41和42执行互补操作；当MOS开关42和42之一导通时，另一个截止。
在该结构中，电阻器32被电连接在差分放大器21的输出端13和同相输入之间，从而当模拟-数字选择端12被上拉至“H”电平时，用作反馈电阻器。这允许差分放大器21被用作正相放大器，为馈送到信号输入端11的输入信号提供同相放大。另一方面，当模拟/数字选择端12被下拉至“L”电平时，负反馈环路被切断，差分放大器21用作比较器，其比较其反相和同相输入上的电压电平。在此情况下，电阻器33和31用作参考电压电平发生器，其通过电源电平Vdd的分压而产生参考电压电平。
合成电阻器电路23被配置为，响应于控制端子14至16上的电压电平，其电阻是可控的。具体地，并联连接电阻器31、34和35，以及分别在地线和电阻器31、34和35之间串联连接MOS开关44，45和46。MOS开关44，45和46的控制端分别与控制端14、15和16连接。MOS开关44、45和46分别响应于控制端14，15和16上的电压电平而导通和截止。这允许通过控制端14、15和16上的电压电平来控制合成电阻器电路23的最终电阻。
对于MOS开关44、45和46的导通电阻分别足够地小于电阻器31、34和35的电阻值R1、R4和R5的情况(这通常是实际情况)，合成电阻器电路23的最终电阻Z如下：
Z＝R1×R4×R5/(R1×R4+R4×R5+R5×R1)    ...(3)
例如，当所有控制端14，15和16被上拉至“H”电平以导通MOS开关44、45和46时。
另一方面，当控制端14和15被上拉至“H”电平，控制端16下拉至“L”电平，合成电阻器电路23的最终电阻Z如下：
Z＝R1×R4/(R1+R4)    ...(4)
所属领域的技术人员应当理解，对于控制端14、15和16上的电压电平的其他组合，也可以计算合成电阻器电路23的最终电阻Z。
信号输入端11接收模拟输入信号或数字输入信号，由此信号输出端1 3输出模拟输出信号或数字输出信号。为了实现馈送到信号输入端11的信号的模拟放大，模拟-数字选择端12被上拉至“H”电平。另一方面，为了将馈送至信号输入端11的信号数字化，模拟-数字选择端12被下拉至“L”电平。
根据第二实施例的输入接口电路如下工作：首先描述馈送至信号输入端11的输入信号的模拟放大。在此情况下，模拟-数字选择端12被上拉至“H”电平，以及MOS开关42截止，同时MOS开关41导通。结果，差分放大器21的输出通过电阻器32与差分放大器21的反相输入连接，以及还通过合成电阻器电路23接地。这允许输入接口电路用作正相放大器。
对于MOS开关41的导通电阻足够地小于电阻器32的电阻值R2的情况(这通常是实际情况)，正相放大器的增益Ga如下：
Ga＝1+R2/Z    ...(5)
应当注意，并联电阻器电路23的最终电阻Z取决于控制端14至16上的电压电平。因此，可以按照希望通过控制端14至16上的电压电平调整增益Ga。
另一方面，对于馈送至信号输入端11的输入信号的信号数字化，模拟-数字选择端12被下拉至“L”电平。这导致MOS开关42导通，同时MOS开关41截止。在此情况下，差分放大器21用作比较器。被馈送至差分放大器21的同相输入的参考电压电平Vth如下，该电平与信号数字化的阈值电平相同：
Vth＝Vdd×Z/(Z+R3)....(6)
由于并联电阻器电路23的最终电阻Z取决于控制端14至16上的电压电平，因此可以通过控制端14至16上的电压电平来调整数字输入信号的信号数字化的阈值电平。
应当注意，合成电阻器电路23的结构可以被不同地修改，在图2的结构中，在合成电阻器电路23中，MOS开关44、45和46被串联连接到电阻器31、34和35。在替换性实施例中，合成电阻器电路23可以包括与地线直接连接的附加电阻器，以及差分放大器21的同相输入并联到电阻器31、34和35。在另一选择性实施例中，电阻器31，34和35可以被串联连接在差分放大器21的地线和同相输入之间，以及MOS开关44、45和46被并联连接到电阻器31，34和35。
如此所述，具有可变电阻的合成电阻器电路23允许调整模拟输入信号的模拟放大的增益和调整数字输入信号的信号数字化的阈值电平。
(第三实施例)
图3是说明根据本发明第三实施例的输入接口电路的结构的电路图。根据第三实施例的输入接口电路被配置为，除增益-可变模拟放大之外，提供模拟输入信号的A/D转换，以产生相应的数字信号。在将模拟输入信号转换为数字信号之后，半导体IC常常要求处理模拟输入信号，而根据第三实施例的输入接口电路的结构满足了这种需要。
根据第三实施例的输入接口电路设有差分放大器21、反相器电路22、电阻器32和33、MOS开关41和42，合成电阻器电路23、A/D转换器25以及电阻控制器26。该合成电阻器电路23包括电阻器31、34和35以及MOS开关44至46。除了根据第三实施例的输入接口电路附加地包括A/D转换器25和电阻控制器26之外，根据第三实施例的输入接口电路的结构几乎类似于根据第二实施例的输入接口电路。因此，下面仅仅描述A/D转换器25和电阻控制器26。
A/D转换器25的输入与差分放大器21的输出连接，A/D转换器25的输出与A/D转换的信号输出18和电阻控制器26的输入连接。A/D转换器25的控制端与模拟/数字选择端12连接。电阻控制器26的输出分别与MOS开关44至46的控制端连接。电阻控制器26与模拟/数字选择端12连接，以及还与电阻器控制信号输入19连接。电阻控制器26响应于模拟/数字选择端12和电阻器控制信号输入19上的电压电平，控制MOS开关44至46的控制端的电压电平。
根据第三实施例的输入接口电路被配置为向半导体IC的内部电路提供数字信号。当数字输入信号被馈送到信号输入端11时，从数字信号输出端17输出由差分放大器21的信号数字化产生的相应的数字输出信号。另一方面，当模拟输入信号被馈送到信号输入端11时，从A/D转换的信号输出18输出通过A/D转换器25的A/D转换产生的一组数字输出信号。从A/D转换的信号输出18输出的数字输出信号表示对应于馈送到信号输入端11的模拟输入信号的信号电平的数字值。
当模拟/数字选择端12被上拉至“H”电平时，A/D转换器25被激活。换句话说，A/D转换器25提供用于差分放大器21的输出信号的A/D转换，以及当输入接口电路用作模拟电路时，馈送所得到的数字信号至A/D转换的信号输出18。另一方面，当模拟/数字选择端12被下拉至“L”电平时，A/D转换器25被去激励，以及A/D转换器25的输出被禁止。
电阻控制器26响应于从A/D转换器25接收的数字输出信号(也被馈送到A/D转换的信号输出18)，产生用于控制MOS开关44至46的控制信号。响应于模拟/数字选择端12上的电压电平对电阻控制器26的操作进行控制。
当模拟/数字选择端12被上拉至“H”电平时，响应于从A/D转换器25接收的数字输出信号，电阻控制器26将控制信号馈送到MOS开关44到46。具体地，响应于电阻器控制信号输入19的上拉，电阻控制器26对从A/D转换器25接收的数字输出信号进行锁存，并响应于锁存的数字输出信号，产生馈送至MOS开关44到46的控制信号。当差分放大器21的输出的信号电平太小以及仅从A/D转换器25接收的数字输出信号的减小数目被有效地用于表示差分放大器21的输出的信号电平时，电阻控制器26控制MOS开关44至46，以便增加模拟放大的增益Ga，模拟放大的增益Ga由公式(5)表示；通过减小合成电阻器电路33的最终电阻Z，增加该增益Ga。当差分放大器21的输出的信号电平太大时，导致由A/D转换器25产生的数字输出信号上溢，电阻控制器26控制MOS开关44至46，以减小增益Ga，由此避免A/D转换器25的饱和。这种操作实现自动增益控制和有效地增加了模拟输入信号的动态范围。
在替换性实施例中，电阻控制器26可以响应于从A/D转换器25输出的数字值的时间平均来控制MOS开关44至46。这允许输入接口电路用作AGC(自动增益控制)电路，实现模拟输入信号的振幅的标准化。可替换地，电阻控制器26可以响应于从A/D转换器25接收的数字值的变化来控制MOS开关44至46。这允许响应于从A/D转换器25输出的数字值的改变速度来控制增益。
当模拟/数字选择端12被下拉至“L”电平以实现信号数字化时，A/D转换器25被去激励；A/D转换器25的输出端设为高阻抗。在此情况下，A/D转换的信号输出18被用作输入端，其用于向电阻控制器26馈送控制信号，用于控制合成电阻器电路23的最终电阻Z。控制信号从内部电路(如CPU和阈值设置寄存器)被馈送到A/D转换的信号输出18。电阻控制器26控制MOS开关44至46，以响应于馈送至A/D转换信号输出18的控制信号来调整信号数字化的阈值电平。
用于调整阈值电平Vth的MOS开关44至46的控制模式可以不同于模拟放大的增益控制。
在一个实施例中，电阻控制器26可以包括诸如半导体存储器的存储器件，存储数据库表，该数据库表描述馈送到电阻控制器26的控制信号的模式与馈送到MOS开关44至46的控制信号55至57的模式的相关性。该数据库表用于将从A/D转换的信号输出18接收的控制信号转换为电阻控制器26的控制信号55至57。在替换性实施例中，电阻控制器26可以包括逻辑电路或固件(或软件程序)，用于将从A/D转换器25或A/D转换的信号输出18的输出信号接收到的信号转换到电阻控制器26中。在另一替换性实施例中，在阈值电平Vth的调整中，可以仅仅响应于模拟/数字选择端12和电阻控制信号输入19上的电压电平来控制MOS开关44至46。
如此所述，根据第三实施例的输入接口电路设有A/D转换器25和电阻控制器26，由此，除了阈值电平和增益的外部调整之外，实现了包括自动增益控制的复杂控制。
(第四实施例)
图4是说明根据本发明第四实施例的输入接口电路的结构的电路图。根据第四实施例的输入接口电路被配置为实现利用可变截止频率的模拟信号滤波。
具体地，根据第四实施例的输入接口电路设有差分放大器21、反相器电路22、27和28、电阻器32和33、电容器37和38、MOS开关41、42、47和48、合成电阻器电路23以及MOS开关控制器51。合成电阻器电路23包括电阻器31、34和35以及MOS开关44至46。
信号输入端11与差分放大器21的同相输入(由标记“+”表示)连接。MOS开关42、电阻器33以及合成电阻器电路23被串连连接在电源线VDD和地线GND之间。MOS开关42的控制端(或栅极)与MOS开关控制器51连接。电阻器33和合成电阻器电路23的连接节点与差分放大器21的反相输入(由标记“-”表示)连接，并与电阻器32和电容器37和38连接。差分放大器21的输出端与信号输出端13连接，并与电阻器32的另一端连接。MOS开关41和电阻器32的连接节点分别通过MOS开关47和48与电容器37和38连接。
MOS开关41的一个控制端与MOS开关控制器51直接连接，以及另一控制端通过反相器电路22与MOS开关控制器51连接。MOS开关42的控制端也与MOS开关控制器51连接，共同地与MOS开关41的另一控制端连接。因此，MOS开关41和42响应于由MOS开关控制器51产生的输出信号51导通和截止。具体地，当控制信号52被上拉至“H”电平时，MOS开关42截止且MOS开关41导通。另一方面，当控制信号52被下拉至“L”电平时，MOS开关42导通且MOS开关41截止。
MOS开关47的一个控制端与MOS开关控制器51直接连接，以及另一控制端通过反相器电路27与MOS开关控制器51连接。MOS开关47响应于由MOS开关控制器51产生的控制信号53导通和截止。当控制信号53被上拉至“H”电平时，MOS开关47导通，以允许具有电容值C2的电容器37被并联地电连接到电阻器32。
相应地，MOS开关48的一个控制端与MOS开关控制器51直接连接，以及另一控制端通过反相器电路28与MOS开关控制器51连接。MOS开关48响应于由MOS开关控制器51产生的其他控制信号54导通和截止。当控制信号54被上拉至“H”电平时，MOS开关48导通，以允许具有电容值C1的电容器38被并联地电连接到电阻器32。
合成电阻器电路23被配置为具有由MOS开关控制器51控制的可变电阻。具体地，并联连接电阻器31、34和35，以及在地线和电阻器31、34和35之间分别串联连接MOS开关44、45和46。MOS开关44、45和46的控制端与MOS开关控制器51连接。MOS开关44、45和46分别响应于从开关控制器51接收的控制信号55、56和57而导通和截止。在以下描述中，假定电阻器31、34和35的电阻分别是R1、R4和R5，与电阻器31、34和35的电阻值R1、R4、R5相比较，MOS开关44至46的导通电阻足够小。如第二实施例所述，合成电阻器电路23的最终电阻Z被获得为电阻器31、34和35中的所选择的电阻器的并联连接电阻。
MOS开关控制器51与模拟/数字选择端12连接，以接收输入模式开关信号58。电阻控制器51的输出与MOS开关41、42、44、45、46、47、48连接。MOS开关控制器51响应于输入模式开关信号58将控制信号52至57馈送到相关联的MOS开关。在该实施例中，通过单信号线从模拟/数字选择端12馈送输入模式开关信号58作为编码的脉冲信号。响应于脉冲数目和输入模式开关信号58内的各个脉冲的脉冲宽度，MOS开关控制器51对该控制信号52至57的信号电平进行控制。
根据第四实施例的输入接口电路如下工作：为了向馈送至信号输入端11的输入信号提供信号数字化，MOS开关控制器51将控制信号52下拉至“L”电平。这允许MOS开关42导通，以及允许MOS开关41截止。在实现信号数字化时，除了MOS开关44至46被MOS开关控制器51控制之外，输入接口电路的操作与第二实施例相同。
另一方面，为了提供模拟放大和滤波，MOS开关控制器51将控制信号52上拉至“H”电平。这允许MOS开关42截止，以及允许MOS开关41导通。当控制信号53和54被MOS开关控制器51下拉至“L”电平时，MOS开关47和48截止，允许输入接口电路用作正相放大器，如第二实施例的情况。正相放大器的增益Ga如下：
Ga＝1+R2/Z    ...(7)
其中Z是合成电阻器电路23的最终电阻。
当控制信号54被上拉至“H”电平时，MOS开关48导通，这导致将电容器38与电阻器32并联地并入到差分放大器21的反馈回路中。这允许根据第四实施例的输入接口电路用作低通滤波器。截止频率f1如下：
f1＝1/(2π×C1×R2)    ...(8)
其中R2是电阻器32的电阻值，C1是电容器38的电容值。
当控制信号53被附加地上拉至“H”电平时，MOS开关47导通，附加地将电容器37与电阻器32并联地并入到差分放大器21的反馈回路中。在此情况下，截止频率f2如下：
f2＝1/(2π×(C1+C2)×R2)    ...(8)
如此描述，可通过MOS开关47和48的状态组合对模拟滤波的截止频率进行编程。
上述低通滤波器优选被用作A/D转换器的预滤波。
尽管在该实施例中每个MOS开关47和48被串联连接到MOS开关41，但是从差分放大器21的输出至其输入的反馈回路的结构可以被修改。例如，MOS开关41、47和48可以被并联连接。在此情况下，MOS开关控制器51的控制逻辑相应地发生了改变。附加地，该反馈回路可以附加地包括分别串联连接到电容器37和38的电阻器，从而不仅调整截止频率而且还调整增益。可以修改该反馈回路，以使得输入接口电路提供高通滤波或带通滤波。
总之，以上实施例中描述的输入接口电路允许使用信号输入端用于数字和模拟信号输入，由此减小了接口端的数目。附加地，以上实施例中描述的输入接口电路允许独立地调整模拟信号输入的增益和数字信号输入的信号数字化的阈值电平。
很显然，本发明不局限于上述实施例，而是在不脱离本发明的保护范围的条件下可以进行修改和改变。
例如，尽管在上述实施例中，合成电阻器电路23被描述为包括电阻器31、34和35和MOS开关44，45和46，但是合成电阻器电路23可以附加地包括电阻器(多个电阻器)和MOS开关(多个MOS开关)。取决于使用条件，可以从PMOS晶体管、NMOS晶体管和传输门中选择每个MOS开关。

Claims (20)

1.一种输入接口电路，包括：
产生参考电压电平的参考电压电平发生器；
差分放大器，其具有接收输入信号的同相输入和接收所述参考电压电平的反相输入；以及
反馈电路，其用于实现所述差分放大器的所述输出信号到所述反相输入的反馈，
其中所述反馈电路包括允许和禁止所述输出信号的所述反馈的开关。
2.根据权利要求1的输入接口电路，其中当所述输入信号是数字信号时，所述开关被关断，以禁止所述输出信号的所述反馈，以及
其中当所述输入信号是模拟信号时，所述开关导通，以允许所述输出信号的所述反馈。
3.根据权利要求1的输入接口电路，其中所述反馈电路还包括反馈电阻器，用于通过该反馈电阻器来实现所述输出信号的所述反馈，以及
其中当所述输入信号是数字信号时，所述开关被关断，以禁止所述输出信号通过所述反馈电阻器的所述反馈。
4.根据权利要求1的输入接口电路，其中所述参考电平发生器包括：
偏压开关；以及
偏压电阻器，
其中所述偏压开关和所述偏压电阻器被串联连接在第一电源线和与所述反相输入连接的节点之间，以及
其中当所述输入信号是模拟信号时，所述偏压开关被关断。
5.根据权利要求1的输入接口电路，其中所述参考电平发生器包括：
在第二电源线和与所述反相输入连接的节点之间连接的电阻器电路。
6.根据权利要求5的输入接口电路，其中所述电阻器电路具有可变电阻值。
7.根据权利要求5的输入接口电路，其中所述电阻器电路包括：
多个并联连接的电阻器；以及
分别串联连接到所述多个电阻器的多个开关，
其中所述多个开关分别响应于控制信号导通和截止。
8.根据权利要求5的输入接口电路，其中所述电阻器电路包括：
多个串联连接的电阻器；以及
分别并联连接到所述多个电阻器的多个开关，
其中所述多个开关分别响应于控制信号导通和截止。
9.根据权利要求6的输入接口电路，还包括：
对所述输出信号执行A/D转换的A/D转换器；以及
响应于所述A/D转换器的输出产生所述控制信号的电阻控制器。
10.根据权利要求9的输入接口电路，其中响应于从所述A/D转换器输出的数字值的变化，所述电阻控制器产生所述控制信号。
11.根据权利要求9的输入接口电路，其中所述电阻控制器产生所述控制信号，以使得所述差分放大器的所述输出信号的信号电平处于预定范围。
12.根据权利要求9的输入接口电路，其中响应于从所述A/D转换器输出的数字值的时间平均，所述电阻控制器产生所述控制信号。
13.根据权利要求1的输入接口电路，其中所述反馈电路包括电容器元件，从而在所述开关导通时提供滤波。
14.根据权利要求13的输入接口电路，其中所述电容器元件包括用于控制所述电容器元件的电容值的电容值调整开关，以及
其中通过所述电容值调整开关的导通和截止，控制所述滤波的截止频率。
15.根据权利要求13的输入接口电路，其中该电容器元件包括：
多个并联连接的电容器，以及
分别串联连接到所述多个电容器的多个开关，以及
其中通过所述多个开关的导通和截止来控制所述滤波的所述截止频率。
16.一种输入接口电路，包括：
偏压开关；
偏压电阻器，其中所述偏压开关和所述偏压电阻器被串联连接在第一电源线和连接节点之间；
电阻器电路，在所述连接节点和第二电源线之间连接；
差分放大器，其具有与所述连接节点连接的反相输入和接收输入信号的同相输入；
反馈电阻器；以及
反馈开关，
其中所述反馈电阻器和所述反馈开关被串联连接在所述差分放大器的输出端和所述反相输入之间，以及
其中所述偏压开关和所述反馈开关响应于选择信号彼此执行互补操作。
17.根据权利要求16的输入接口电路，其中所述电阻器电路包括：
多个并联连接的电阻器；以及
分别串联连接到所述多个电阻器的多个开关。
18.根据权利要求16的输入接口电路，其中所述电阻器电路包括：
多个串联连接的电阻器；以及
分别并联连接到所述多个电阻器的多个开关。
19.一种包括根据权利要求1的所述输入接口电路的半导体集成电路。
20.一种包括根据权利要求16的所述输入接口电路的半导体集成电路。
CNA2007101286256A 2006-07-07 2007-07-09 适合于模拟和数字信号的输入接口电路 Pending CN101102102A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006188106 2006-07-07
JP2006188106A JP2008017300A (ja) 2006-07-07 2006-07-07 半導体集積回路装置および入力回路

Publications (1)

Publication Number Publication Date
CN101102102A true CN101102102A (zh) 2008-01-09

Family

ID=38918669

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101286256A Pending CN101102102A (zh) 2006-07-07 2007-07-09 适合于模拟和数字信号的输入接口电路

Country Status (5)

Country Link
US (1) US20080007443A1 (zh)
JP (1) JP2008017300A (zh)
KR (1) KR20080005139A (zh)
CN (1) CN101102102A (zh)
TW (1) TW200818717A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378844A (zh) * 2012-04-26 2013-10-30 创杰科技股份有限公司 输入输出接口装置
CN103391088A (zh) * 2012-05-10 2013-11-13 珠海格力电器股份有限公司 电路状态反转处理器
CN107317563A (zh) * 2017-08-21 2017-11-03 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2506538B (en) * 2009-07-28 2014-07-02 Skyworks Solutions Inc Process, voltage and temperature sensor
CN101739052B (zh) * 2009-11-26 2012-01-18 四川和芯微电子股份有限公司 一种与电源无关的电流参考源
JP5353684B2 (ja) * 2009-12-24 2013-11-27 三菱電機株式会社 電気回路
FR2974959B1 (fr) * 2011-05-03 2014-02-21 Thales Sa Dispositif d'interfacage a gain en tension et/ou impedance d'entree programmable comprenant un interrupteur analogique comportant des transistors a effet de champ de type n et p connectes en serie
CN106374924B (zh) * 2015-07-22 2021-05-25 三星电子株式会社 使用模数转换器执行共模电压补偿的半导体器件
US9673782B1 (en) * 2016-08-16 2017-06-06 Qualcomm Inc. Center frequency and Q tuning of biquad filter by amplitude-limited oscillation-based calibration
US10878317B2 (en) * 2017-09-11 2020-12-29 Samsung Electronics Co., Ltd. Method and system for performing analog complex vector-matrix multiplication
CN114785335B (zh) * 2022-04-25 2024-03-22 荣湃半导体（上海）有限公司 上拉电阻电路、i2c隔离电路及上拉电阻设置方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4471243A (en) * 1982-07-26 1984-09-11 Rca Corporation Bidirectional interface
US5041832A (en) * 1987-07-20 1991-08-20 Zdzislaw Gulczynski Dual flash analog-to-digital converter
US5635745A (en) * 1994-09-08 1997-06-03 National Semiconductor Corporation Analog multiplexer cell for mixed digital and analog signal inputs
US5686844A (en) * 1996-05-24 1997-11-11 Microchip Technology Incorporated Integrated circuit pins configurable as a clock input pin and as a digital I/O pin or as a device reset pin and as a digital I/O pin and method therefor
US6981090B1 (en) * 2000-10-26 2005-12-27 Cypress Semiconductor Corporation Multiple use of microcontroller pad
US6509758B2 (en) * 2001-04-18 2003-01-21 Cygnal Integrated Products, Inc. IC with digital and analog circuits and mixed signal I/O pins
US6507215B1 (en) * 2001-04-18 2003-01-14 Cygnal Integrated Products, Inc. Programmable driver for an I/O pin of an integrated circuit
US7366577B2 (en) * 2002-12-19 2008-04-29 Sigmatel, Inc. Programmable analog input/output integrated circuit system
KR100495667B1 (ko) * 2003-01-13 2005-06-16 삼성전자주식회사 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼
US6987688B2 (en) * 2003-06-11 2006-01-17 Ovonyx, Inc. Die customization using programmable resistance memory elements
US7142017B2 (en) * 2004-09-07 2006-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage-tolerant feedback coupled I/O buffer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103378844A (zh) * 2012-04-26 2013-10-30 创杰科技股份有限公司 输入输出接口装置
CN103378844B (zh) * 2012-04-26 2016-03-30 密克罗奇普技术公司 输入输出接口装置
CN103391088A (zh) * 2012-05-10 2013-11-13 珠海格力电器股份有限公司 电路状态反转处理器
CN103391088B (zh) * 2012-05-10 2016-02-03 珠海格力电器股份有限公司 电路状态反转处理器
CN107317563A (zh) * 2017-08-21 2017-11-03 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法
CN107317563B (zh) * 2017-08-21 2024-02-13 四川西南交大铁路发展股份有限公司 一种差分选择滤波电路及方法

Also Published As

Publication number Publication date
JP2008017300A (ja) 2008-01-24
KR20080005139A (ko) 2008-01-10
TW200818717A (en) 2008-04-16
US20080007443A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
CN101102102A (zh) 适合于模拟和数字信号的输入接口电路
US7961047B2 (en) Switching amplifier
CN101876836A (zh) 参考电压产生电路
CN101201638A (zh) 具有电流吸收器的电压调节器及包括其的数字放大器
CN101881985A (zh) 参考电压产生电路
US8035418B2 (en) Output driver
CN107015593A (zh) 调节器用半导体集成电路
CN108429545B (zh) 可调阻值式虚拟电阻
US6982582B1 (en) Simplified comparator with digitally controllable hysteresis and bandwidth
CN102057569B (zh) 限幅电路
KR0163728B1 (ko) 바이모오스로 이루어진 정전압 발생회로
US7015747B2 (en) Device for controlling a frequency response by scaling an impedance
CN112148055B (zh) 应用于多电压输出ldo芯片的自适应滤波控制电路
US7734265B2 (en) Audio muting circuit and audio muting method
CN108304021B (zh) 箝位电路
US7285998B2 (en) Duty ratio adjusting circuit
US20060186923A1 (en) Interface circuit
CN102749953A (zh) 半导体集成电路装置
JP2002515671A (ja) Ｆｅｔトランジスタの切換方法及び装置
JPS59148411A (ja) 増幅回路
CN217846925U (zh) 一种控制电路及控制系统
CN220896669U (zh) 一种比较器
US7622964B2 (en) Analog buffer circuit
CN101441493B (zh) 参考电压电路及共栅结构前端放大电路
KR920004925B1 (ko) 잡음뮤팅 및 정전압 제어회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20080109