CN101097952A - 多重鳍状场效应晶体管及其制作方法 - Google Patents
多重鳍状场效应晶体管及其制作方法 Download PDFInfo
- Publication number
- CN101097952A CN101097952A CNA2006100908657A CN200610090865A CN101097952A CN 101097952 A CN101097952 A CN 101097952A CN A2006100908657 A CNA2006100908657 A CN A2006100908657A CN 200610090865 A CN200610090865 A CN 200610090865A CN 101097952 A CN101097952 A CN 101097952A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- field effect
- effect transistors
- fin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
一种多重鳍状场效应晶体管,包括衬底、氧化层、导体层、栅氧化层以及掺杂区。衬底被沟渠环绕,且预定形成栅极的区域的衬底中具有至少二鳍状硅层。氧化层配置于沟渠中,且氧化层的顶部表面低于鳍状硅层的顶部表面。导体层配置于预定形成栅极的区域中,导体层的顶部表面高于鳍状硅层的顶部表面。栅氧化层配置于导体层与鳍状硅层之间,且位于导体层与衬底之间。掺杂区配置于导体层两侧的衬底中。本发明还提供多重鳍状场效应晶体管的制作方法。本发明能够避免产生浮置基体效应,且不会有外延工艺所造成的种种问题。
Description
技术领域
本发明涉及一种场效应晶体管及其制作方法,且特别是有关于一种多重鳍状场效应晶体管及其制作方法。
背景技术
随着元件的尺寸日渐缩小,为满足集成电路产业在未来的不同应用,目前半导体元件的晶体管型态已从平面型栅极(planar gate)结构发展到垂直型栅极(vertical gate)结构。
目前,在一些专利上也有揭露关于此方面的相关技术,例如美国专利案第2004/0227181号提出了一种多沟道晶体管及其制造方法。上述文献为本案的参考资料。
然而,现有具有垂直型栅极结构的半导体元件仍存在有一些问题待解决。举例来说,此种元件最大的问题是有浮置基体效应(floating body effect)产生。所谓的浮置基体效应是指,在半导体元件中,电荷会累积在沟道内,当累积到一定程度以后,不但会影响到元件的临界电压,也会导致漏极区电流突然增加。而且,浮置基体效应存在会使得在未施加电压的情况下,元件会自行开启(turn on),如此一来会影响元件的可靠度与稳定性,且会造成漏电流。
另一方面,此种元件大多会利用外延工艺(epitaxial process)来形成的。但外延工艺需耗费较长的工艺时间,且外延层表面清洁的困难度一直无法降低,再加上外延工艺不易控制容易会产生有平面效应(facet effect),而影响后续工艺。
发明内容
本发明的目的就是在提供一种多重鳍状场效应晶体管,能够避免产生浮置基体效应,且不会有外延工艺所造成的种种问题。
本发明的另一目的是提供一种多重鳍状场效应晶体管的制作方法,能够抑制浮置衬底效应,以提高元件的可靠度与稳定性。
本发明提出一种多重鳍状场效应晶体管,包括衬底、氧化层、导体层、栅氧化层以及掺杂区。其中,衬底被一沟渠环绕,预定形成栅极的区域的衬底中具有至少二鳍状硅层。氧化层配置于沟渠中,且氧化层的顶部表面低于鳍状硅层的顶部表面。导体层配置于预定形成栅极的区域中,导体层的顶部表面高于鳍状硅层的顶部表面。栅氧化层配置于导体层与鳍状硅层之间,且位于导体层与衬底之间。掺杂区配置于导体层两侧的衬底中。
本发明另提出一种多重鳍状场效应晶体管的制作方法,此方法为先提供一衬底,具有至少一沟渠于此衬底中,且衬底的上表面覆盖有垫层。然后,填满第一氧化层于沟渠中,并移除部分垫层,以形成一开口。接着,由开口侧壁交错形成第一环形绝缘层与第二环形绝缘层。然后,于衬底上方形成掩模层,覆盖住部分第一环形绝缘层以及第二环形绝缘层,且暴露出预定形成栅极的一区域。继之,以掩模层为掩模,移除部分的第二环形绝缘层,至暴露部分衬底的表面。然后,以掩模层与第一环形绝缘层为掩模,移除部分的衬底,以形成二鳍状硅层。接着,移除掩模层。之后,于二鳍状硅层侧壁及衬底表面形成栅氧化层。继之,于衬底上方的区域内形成导体层。随后,移除未被导体层覆盖住的第一环形绝缘层、部分第一氧化层与第二环形绝缘层,至暴露出衬底的表面。接着,以该导体层为掩模,于该衬底中形成一轻掺杂区。
本发明的多重鳍状场效应晶体管及其制造方法具有多重沟道的结构,故可以提高元件载电量,以增加元件效能,且可避免因电荷的过度累积而产生浮置基体效应。另外,本发明不会有现有外延工艺需耗费较长的工艺时间,且外延层表面清洁的困难度无法降低,以及不易控制容易会产生有平面效应(facet effect)等问题,而影响后续工艺。
为让本发明的上述和其它目的、特征和优点能更明显易懂,下文特举多个实施例,并配合附图,作详细说明如下。
附图说明
图1A为依照本发明一实施例所绘示的多重鳍状场效应晶体管的俯视图;
图1B为绘示图1 A中沿剖面线I-I’的剖面示意图;
图1C为绘示图1A中沿剖面线II-II’的剖面示意图;
图1D为依照本发明的另一实施例所绘示的图1A中沿剖面线II-II’的剖面示意图;
图2A至图9C为依照本发明一实施例所绘示的多重鳍状场效应晶体管的制作方法的流程示意图。其中,子图A是绘示俯视示意图,子图B是绘示沿剖面线A-A’的剖面示意图,子图C是绘示沿剖面线B-B’的剖面示意图;
图10A至图14C为依照本发明一实施例所绘示的多重鳍状场效应晶体管的环形氮化层与环形氧化层的制作方法的流程示意图。其中,子图A是绘示俯视示意图,子图B是绘示沿剖面线C-C’的剖面示意图,子图C是绘示沿剖面线D-D’的剖面示意图。
附图标记说明
100、250:多重鳍状场效应晶体管
102、200:衬底
104、212、221:氧化层
106、208:衬氧化层
108、210:衬氮化层
110、228:导体层
112、226:栅氧化层
114:掺杂区
114a、230:轻掺杂区
114b、234:重掺杂区
116、232:间隙壁
118、236:金属硅化物层
120、202:沟渠
122、123、225:鳍状硅层
130、131:沟道区
140、222:区域
204:垫氧化层
206:垫氮化层
214:开口
216:氮化材料层
218a、218b、218c、218d:环形氮化层
220a、220b、220c、220d:环形氧化层
224:掩模层
具体实施方式
图1A为依照本发明一实施例所绘示的多重鳍状场效应晶体管的俯视示意图。图1B为绘示图1A中沿剖面线I-I’的剖面示意图。图1C为绘示图1A中沿剖面线II-II’的剖面示意图。图1D为依照本发明的另一实施例所绘示的图1A中沿剖面线II-II’的剖面示意图。
请同时参照图1A、图1B与图1C,本实施例的多重鳍状场效应晶体管100包括:衬底102、氧化层104、导体层110、栅氧化层112以及掺杂区114。其中,衬底102例如是硅衬底,衬底102被沟渠120围绕的区域形成为一晶体管的有源区域,且预定形成栅极的区域140的衬底102中具有至少二鳍状硅层122。氧化层104配置于沟渠120中,且氧化层104的顶部表面低于鳍状硅层122的顶部表面。
请继续同时参照图1A、图1B与图1C,导体层110配置于衬底102的区域140中,导体层110填满鳍状硅层122之间的间隙,且导体层110的顶部表面高于鳍状硅层122的顶部表面。导体层110的材料例如是多晶硅或掺杂多晶硅。另外,栅氧化层112配置于导体层110与鳍状硅层122之间,且位于导体层110与衬底102之间,栅氧化层112的材质例如是氧化硅。掺杂区114配置于导体层110两侧的衬底102中,掺杂区114包括轻掺杂区114a与重掺杂区114b。
在一实施例中,多重鳍状场效应晶体管100还包括有衬氧化层106以及衬氮化层108。其中,衬氧化层106配置于沟渠120侧壁的衬底102表面,而衬氮化层108则配置于氧化层104与衬氧化层106之间。在另一实施例中,多重鳍状场效应晶体管100还包括有间隙壁116,其配置于导体层110两侧的衬底102上,且覆盖住部分掺杂区114。间隙壁116的材料例如是氧化硅或氮化硅。
在又一实施例中,多重鳍状场效应晶体管100还包括有金属硅化物层118,其配置于导体层110以及掺杂区114的表面。金属硅化物层118的材料例如是硅化钴、硅化钛、硅化钨、硅化钽、硅化钼或硅化镍。
特别要说明的是,鳍状硅层122位于掺杂区114之间的衬底102中,其两侧的侧壁皆可感应导体层110所造成的电场,因此在鳍状硅层122的两侧会产生两个沟道区130,如此可增加元件的开启电流。
本发明的多重鳍状场效应晶体管是利用多个沟道区的设计提高元件载电量,以增加元件效能,且可避免电荷的过度累积,而产生浮置基体效应(floating body effect),进而影响元件的可靠度与稳定性。
上述实施例中仅绘示出二鳍状硅层(如图1C的122所示),然本发明并不限于此,在预定形成栅极的区域的衬底中还可具有二个以上的鳍状硅层。请参照图1D,其为依照本发明的另一实施例绘示图1A中沿剖面线II-II’的剖面示意图。图1D中是绘示有六个鳍状硅层123,而其可产生十二个沟道区131。当然,本发明并不对鳍状硅层的数目做任何限制,其可视实际需要而定。
接下来,列举一实施例以说明本发明的多重鳍状场效应晶体管的制造方法。下述的实施例是以本发明的多重鳍状场效应晶体管具有八个鳍状硅层为例做说明。
图2A至图9C为依照本发明一实施例所绘示的多重鳍状场效应晶体管的制作方法的流程示意图。其中,子图A是绘示俯视示意图,子图B是绘示沿剖面线A-A’的剖面示意图,子图C是绘示沿剖面线B-B’的剖面示意图。
首先,请同时参照图2A、图2B与图2C,提供一衬底200,衬底200中具有至少一沟渠202,且衬底200的上表面覆盖有垫层。在一实施例中,垫层例如是包括垫氧化层204以及垫氮化层206。上述的提供衬底200,衬底200中具有至少一沟渠202,且衬底200的上表面覆盖有垫层的方法例如是,提供一衬底200,于衬底200上依序形成垫氧化层204、垫氮化层206与图案化光致抗蚀剂层(未绘示)。接着,移除未被图案化光致抗蚀剂层覆盖住的垫氮化层206、垫氧化层204以及部分衬底200,以形成沟渠202。然后,移除图案化光致抗蚀剂层。
然后,请同时参照图3A、图3B与图3C,于沟渠202侧壁的衬底200表面上依序形成衬氧化层208与衬氮化层210。之后,于衬底200上方形成氧化层212,且氧化层212填满整个沟渠202。氧化层212的形成方法例如是,以硅酸四乙酯(TEOS)为主要气体源,进行一化学气相沉积法,接着进行退火处理,并进行化学机械研磨法(CMP),直至暴露出垫氮化层206,以形成之。继之,移除垫氮化层206,以形成暴露出垫氧化层204表面的开口214,其移除方法例如是以磷酸为蚀刻液,进行湿式蚀刻工艺。
之后,请同时参照图4A、图4B与图4C,由开口214侧壁交错形成第一环形绝缘层与第二环形绝缘层。在一实施例中,第一环形绝缘层为氮化硅层,第二环形绝缘层为氧化硅层。上述,在开口214侧壁交错所形成的第一环形绝缘层与第二环形绝缘层依序包括,环形氮化层218a、环形氧化层220a、环形氮化层218b、环形氧化层220b、环形氮化层218c、环形氧化层220c、环形氮化层218d以及氧化层221,其形成方法例如是如下述的图10A至图14C所示。
图10A至图14C为依照本发明一实施例所绘示的多重鳍状场效应晶体管的环形氮化层与环形氧化层的制作方法的流程示意图。其中,子图A是绘示俯视示意图,子图B是绘示沿剖面线C-C’的剖面示意图,子图C是绘示沿剖面线D-D’的剖面示意图。
请同时参照图10A、图10B与图10C,于衬底200上方顺应性地形成氮化材料层216,以覆盖开口214表面以及氧化层212表面。氮化材料层216的形成方法例如是化学气相沉积法。
随后,请同时参照图11A、图11B与图11C,进行一非等向性蚀刻工艺,移除部分氮化材料层216,至暴露出氧化层212与垫氧化层204的表面,以形成环形氮化层218a。
继之,请同时参照图12A、图12B与图12C,形成一氧化材料层(未绘示),以顺应性地覆盖住氧化层212、环形氮化层218a以及垫氧化层204。接着,进行一非等向性蚀刻工艺,移除部分氧化材料层,至暴露出氧化层212与部分垫氧化层204的表面,以形成环形氧化层220a。
之后,请同时参照图13A、图13B与图13C,以相同的方法依序形成环形氮化层218b、环形氧化层220b、环形氮化层218c、环形氧化层220c以及环形氮化层218d。
接着,请同时参照图14A、图14B与图14C,形成一氧化材料(未绘示),以覆盖氧化层212、垫氧化层204、环形氮化层218a、环形氧化层220a、环形氮化层218b、环形氧化层220b、环形氮化层218c、环形氧化层220c以及环形氮化层218d。之后,进行一化学机械研磨工艺(CMP),以平坦化上述材料层,即可完成。
随后,接续图4A、图4B与图4C,请同时参照图5A、图5B与图5C,于衬底200上方形成掩模层224,覆盖住部分的环形氮化层218a、218b、218c与218d、环形氧化层220a、220b与220c以及氧化层221,且暴露出预定形成栅极的一区域222。然后,以掩模层224为掩模,移除部分的氧化层212、环形氮化层218a、218b、218c与218d、环形氧化层220a、220b与220c以及垫氧化层204,以暴露部分衬底200的表面。上述膜层的移除方法例如是将未被掩模层224覆盖的环形氧化层220a、220b与220c以及氧化层221完全移除,其方法例如是蚀刻法。当进行此步骤时,同时也会一并移除未被掩模层224及环形氮化层218a、218b、218c与218d覆盖的垫氧化层204。此外,未被掩模层224覆盖的氧化层212以及环形氮化层218a、218b、218c与218d亦会有部分在此步骤中被移除。
接着,请同时参照图6A、图6B与图6C,以掩模层224与环形氮化层218a、218b、218c与218d为掩模,移除部分的衬底200与氧化层212,以形成八个鳍状硅层225。之后,再移除掩模层224。
在一实施例中,在鳍状硅层225形成之后,还可移除部分的衬氮化层210与衬氧化层208,至暴露出鳍状硅层225表面,其移除方法例如是湿式蚀刻法。
随后,请同时参照图7A、图7B与图7C,于鳍状硅层225的侧壁及所暴露出的衬底200表面形成栅氧化层226。继之,于衬底200上方的区域222内形成导体层228。导体层228的形成方法例如是,先于衬底200上方形成导体材料层(未绘示),且导体材料层填满各个鳍状硅层225之间的空隙。接着,利用一化学机械研磨法,移除部分导体材料层。
在一实施例中,在栅氧化层226形成之后,以及形成导体层228之前,还可例如是移除区域222中的环形氮化层218a、218b、218c与218d。
然后,请同时参照图8A、图8B与图8C,移除未被导体层228覆盖住的环形氮化层218a、218b、218c与218d、部分氧化层212、环形氧化层220a、220b与220c以及氧化层221,至暴露出衬底200的表面。上述膜层的移除方法例如是,先移除暴露的环形氮化层218,其方法例如是以磷酸为蚀刻液进行湿式蚀刻工艺。接着,移除暴露的环形氧化层220以及氧化层221,其方法例如是以缓冲氢氟酸(BHF)为蚀刻液,进行湿式蚀刻工艺。而当移除环形氧化层220以及氧化层221时,亦会移除部分氧化层212。
接着,请同时参照图9A、图9B与图9C,以导体层228为掩模,于衬底200中形成轻掺杂区230。在一实施例中,还包括于轻掺杂区230形成之后,于导体层228的两侧的衬底200上形成间隙壁232。之后,以导体层228与间隙壁232为掩模,于衬底200中形成重掺杂区234,以完成多重鳍状场效应晶体管250的制作。上述轻掺杂区230、间隙壁232与重掺杂区234的形成方法为此领域中普通技术人员所熟知,故于此不再赘述。
在另一实施例中,还可于导体层228与重掺杂区234的表面形成金属硅化物层236。金属硅化物层236的材料例如是硅化钴、硅化钛、硅化钨、硅化钽、硅化钼或硅化镍。金属硅化物层236的形成方法例如是,先于导体层228与重掺杂区234的表面形成一金属层(未绘示),金属层的材料例如是钴、钛、钨、钽、钼或镍等金属。接着,再于金属层的表面形成保护层(未绘示),保护层的材料例如是氮化钛或其它合适材料。然后,进行一热工艺,使金属层硅化,以形成金属硅化物层236。之后,移除保护层与未硅化的金属层。
本发明的多重鳍状场效应晶体管及其制造方法具有多重沟道的结构,故可以提高元件载电量,以增加元件效能,且可避免因电荷的过度累积而产生浮置基体效应。另外,本发明并没有使用外延工艺,因此不会有现有需耗费较长的工艺时间,且外延层表面清洁的困难度无法降低,以及不易控制容易会产生有平面效应(facet effect)等问题,而影响后续工艺。
虽然本发明已以优选实施例揭露如上,然其并非用以限定本发明,任何本领域内的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求书所界定者为准。
Claims (20)
1.一种多重鳍状场效应晶体管,包括:
一衬底,该衬底被一沟渠环绕,其中预定形成栅极的一区域的该衬底中具有至少二鳍状硅层;
一氧化层,配置于该沟渠中,且该氧化层的顶部表面低于该些鳍状硅层的顶部表面;
一导体层,配置于该衬底的该区域中,该导体层的顶部表面高于该些鳍状硅层的顶部表面;
一栅氧化层,配置于该导体层与该些鳍状硅层之间,且位于该导体层与该衬底之间;以及
一掺杂区,配置于该导体层两侧的该衬底中。
2.如权利要求1所述的多重鳍状场效应晶体管,更包括一金属硅化物层,配置于该导体层与该掺杂区的表面。
3.如权利要求2所述的多重鳍状场效应晶体管,其中该金属硅化物层的材料包括硅化钴、硅化钛、硅化钨、硅化钽、硅化钼或硅化镍。
4.如权利要求1所述的多重鳍状场效应晶体管,更包括一衬氧化层,配置于该沟渠侧壁的该衬底表面;以及一衬氮化层,配置于该氧化层与该衬氧化层之间。
5.如权利要求1所述的多重鳍状场效应晶体管,其中该掺杂区包括一轻掺杂区与一重掺杂区。
6.如权利要求1所述的多重鳍状场效应晶体管,更包括一间隙壁,配置于该导体层两侧的该衬底上,且覆盖住部分该掺杂区,其中该间隙壁的材料包括氧化硅或氮化硅。
7.如权利要求1所述的多重鳍状场效应晶体管,其中该导体层的材料包括多晶硅或掺杂多晶硅。
8.一种多重鳍状场效应晶体管的制作方法,包括:
提供一衬底,具有至少一沟渠于该衬底中,且该衬底的上表面覆盖一垫层;
填满一第一氧化层于该沟渠中,其中该第一氧化层的顶部高度高于该衬底的上表面,并移除部分该垫层,以形成一开口;
由该开口侧壁交错形成一第一环形绝缘层与一第二环形绝缘层;
于该衬底上方形成一掩模层,覆盖住部分的该第一环形绝缘层以及该第二环形绝缘层,且暴露出预定形成栅极的一区域;
以该掩模层为掩模,移除部分的该第二环形绝缘层,至暴露部分该衬底的表面;
以该掩模层与该第一环形绝缘层为掩模,移除部分的该衬底,以形成二鳍状硅层;
移除该掩模层;
于该二鳍状硅层侧壁及该衬底表面形成一栅氧化层;
于该衬底上方的该区域内形成一导体层;
移除未被该导体层覆盖住的该第一环形绝缘层、部分该第一氧化层以及该第二环形绝缘层,至暴露出该衬底的表面;以及
以该导体层为掩模,于该衬底中形成一轻掺杂区。
9.如权利要求8所述的多重鳍状场效应晶体管的制作方法,其中提供一衬底,具有至少一沟渠于该衬底中,且该衬底的上表面覆盖一垫层的方法包括:
提供一衬底,于该衬底上依序形成有一垫层与一图案化光致抗蚀剂层;
移除未被该图案化光致抗蚀剂层覆盖住的该垫层以及部分该衬底,以形成一沟渠;以及
移除该图案化光致抗蚀剂层。
10.如权利要求8所述的多重鳍状场效应晶体管的制作方法,其中填满该第一氧化层于该沟渠之前,更包括于该沟渠侧壁的该衬底表面上依序形成一衬氧化层与一衬氮化层。
11.如权利要求8所述的多重鳍状场效应晶体管的制作方法,更包括:
于该导体层两侧的该衬底上形成一间隙壁;以及
以该导体层与该间隙壁为掩模,于该衬底中形成一重掺杂区。
12.如权利要求11所述的多重鳍状场效应晶体管的制作方法,其中于该重掺杂区形成之后,更包括于该导体层与该重掺杂区的表面形成一金属硅化物层。
13.如权利要求12所述的多重鳍状场效应晶体管的制作方法,其中该金属硅化物层的材料包括硅化钴、硅化钛、硅化钨、硅化钽、硅化钼或硅化镍。
14.如权利要求8所述的多重鳍状场效应晶体管的制作方法,其中由该开口侧壁交错形成该第一环形绝缘层以及该第二环形绝缘层的方法,包括:
于该衬底上方顺应性地形成一第一绝缘材料层;
进行一非等向性蚀刻工艺,移除部分该第一绝缘材料层,至形成一第一环形绝缘间隙壁;
于该衬底上方顺应性形成一第二绝缘材料层;
进行一非等向性蚀刻工艺,移除部分该第二绝缘材料层,至形成一第二环形绝缘间隙壁;以及
进行一化学机械研磨工艺,移除部分的该第一环形绝缘间隙壁、该第二环形绝缘间隙壁以及该第一氧化层。
15.如权利要求14所述的多重鳍状场效应晶体管的制作方法,其中进行该化学机械研磨工艺前,包括:
于该衬底上方以该第一环形绝缘材料或该第二环形绝缘材料填满该开口。
16.如权利要求8所述的多重鳍状场效应晶体管的制作方法,其中该第一环形绝缘层为一氮化硅层,该第二环形绝缘层为一氧化硅层。
17.如权利要求10所述的多重鳍状场效应晶体管的制作方法,其中于该二鳍状硅层形成之后,更包括移除部分的该衬氮化层以及该衬氧化层,至暴露出该二鳍状硅层表面。
18.如权利要求8所述的多重鳍状场效应晶体管的制作方法,其中该垫层包括一垫氧化层与一垫氮化层。
19.如权利要求8所述的多重鳍状场效应晶体管的制作方法,其中该第一氧化层的形成方法包括以硅酸四乙酯为气体源,进行一沉积工艺。
20.如权利要求8所述的多重鳍状场效应晶体管的制作方法,其中于该栅氧化层形成之后,以及该导体层形成之前,更包括移除该区域的该第一环形绝缘层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006100908657A CN101097952A (zh) | 2006-06-26 | 2006-06-26 | 多重鳍状场效应晶体管及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006100908657A CN101097952A (zh) | 2006-06-26 | 2006-06-26 | 多重鳍状场效应晶体管及其制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101097952A true CN101097952A (zh) | 2008-01-02 |
Family
ID=39011589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006100908657A Pending CN101097952A (zh) | 2006-06-26 | 2006-06-26 | 多重鳍状场效应晶体管及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101097952A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103515232A (zh) * | 2012-06-18 | 2014-01-15 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
CN104425603A (zh) * | 2013-09-02 | 2015-03-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN105185828A (zh) * | 2015-06-12 | 2015-12-23 | 宁波时代全芯科技有限公司 | 鳍式场效晶体管与其制备方法 |
CN107039347A (zh) * | 2015-10-09 | 2017-08-11 | 格罗方德半导体公司 | 使用虚设栅极形成具有应力的外延层 |
-
2006
- 2006-06-26 CN CNA2006100908657A patent/CN101097952A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103515232A (zh) * | 2012-06-18 | 2014-01-15 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
CN103515232B (zh) * | 2012-06-18 | 2016-03-02 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
CN104425603A (zh) * | 2013-09-02 | 2015-03-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
CN105185828A (zh) * | 2015-06-12 | 2015-12-23 | 宁波时代全芯科技有限公司 | 鳍式场效晶体管与其制备方法 |
CN107039347A (zh) * | 2015-10-09 | 2017-08-11 | 格罗方德半导体公司 | 使用虚设栅极形成具有应力的外延层 |
CN107039347B (zh) * | 2015-10-09 | 2020-10-23 | 格罗方德半导体公司 | 使用虚设栅极形成具有应力的外延层 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8097910B2 (en) | Vertical transistors | |
KR100861615B1 (ko) | 반도체장치 및 그 제조방법과 설계방법 | |
JP5607109B2 (ja) | 半導体装置およびその製造方法 | |
KR101273007B1 (ko) | 전기적 절연을 제공하는 방법 및 전기적 절연을 포함하는 반도체 구조물 | |
JP5551213B2 (ja) | 半導体装置の製造方法 | |
CN106876319B (zh) | 存储元件的制造方法 | |
KR100855834B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US20090114991A1 (en) | Semiconductor devices having a contact structure and methods of fabricating the same | |
CN104795446B (zh) | 沟槽栅mosfet及其制造方法 | |
KR101129955B1 (ko) | 반도체 소자 및 그 제조 방법 | |
CN114446886A (zh) | 半导体器件及其制备方法 | |
CN101097952A (zh) | 多重鳍状场效应晶体管及其制作方法 | |
CN111799332A (zh) | 一种沟槽mosfet器件及制备方法 | |
JP2007311818A (ja) | 半導体装置 | |
CN101154662B (zh) | 晶体管及其制造方法 | |
KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
JP2007027678A (ja) | 半導体素子のトランジスタ及びその形成方法 | |
JP2009060143A (ja) | 半導体装置 | |
CN114023648B (zh) | 沟槽栅半导体器件的制造方法 | |
US20240120378A1 (en) | Semiconductor device including nanosheet transistor | |
CN111640674B (zh) | 带有阶梯型氧化层半导体器件及其制作方法 | |
TWI835376B (zh) | 半導體裝置及形成屏蔽結構的方法 | |
CN111312821B (zh) | 一种鳍型结构的功率mosfet及其制备方法 | |
JP2009239302A (ja) | 半導体装置 | |
JP2006191129A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |