CN101097612B - 半导体器件和具有这种半导体器件的电子设备 - Google Patents

半导体器件和具有这种半导体器件的电子设备 Download PDF

Info

Publication number
CN101097612B
CN101097612B CN2007101122650A CN200710112265A CN101097612B CN 101097612 B CN101097612 B CN 101097612B CN 2007101122650 A CN2007101122650 A CN 2007101122650A CN 200710112265 A CN200710112265 A CN 200710112265A CN 101097612 B CN101097612 B CN 101097612B
Authority
CN
China
Prior art keywords
film
circuit
signal
ring oscillator
phase inverter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101122650A
Other languages
English (en)
Other versions
CN101097612A (zh
Inventor
河江大辅
远藤正己
黑川义元
池田隆之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101097612A publication Critical patent/CN101097612A/zh
Application granted granted Critical
Publication of CN101097612B publication Critical patent/CN101097612B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00026—Variable delay controlled by an analog electrical signal, e.g. obtained after conversion by a D/A converter
    • H03K2005/00045—Dc voltage control of a capacitor or of the coupling of a capacitor as a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00084—Fixed delay by trimming or adjusting the delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体器件包括用于接收无线信号的天线电路，通过由天线电路所接收的无线信号产生功率的电源电路，以及被提供以该功率的时钟发生电路。时钟发生电路包括自激振荡的环形振荡器，和在合适的范围内调整环形振荡器的输出信号的频率的分频器。通过具有高频率精度的时钟来驱动数字电路部件，从而防止诸如不正确运行或没有响应的故障。

Description

半导体器件和具有这种半导体器件的电子设备
技术领域
本发明涉及一种能够通过无线通信传送数据的半导体器件。具体地说，本发明涉及一种包括内部的用于产生与无线通信信号无关的时钟的时钟发生电路的半导体器件。此外，本发明涉及一种包括该半导体器件的电子设备。
背景技术
近年来，已经实现可以随时随处访问信息网络的环境被称为普遍存在的信息社会。在这种环境中，向单个对象给定ID(个体标识号：Individual Identification number)以阐明该对象的记录从而其可用于生产、管理等等的个体标识技术(individual identification technique)引起了注意。其中，采用能够通过无线通信传送数据的RFID(射频识别)技术、诸如RFID标签(也称为IC标签、RF标签、无线标签或电子标签)已经得到了使用。
下面参照图2描述能够通过无线通信传送数据的半导体器件的一般结构。能够通过无线通信传送数据的半导体器件201包括天线202和半导体集成电路211。半导体集成电路211包括高频电路203、电源电路204、复位电路205、时钟发生电路206、数据解调电路207、数据调制电路208、控制电路209、存储电路210等电路块。天线202接收无线电信号。无线电信号通过高频电路203被发送给电源电路204，并产生功率。该功率被提供给形成半导体集成电路211的多个电路。另一方面，数据解调电路207通过高频电路203所解调的信号以及经由高频电路203通过复位电路205的信号被发送到控制电路209。然后，控制电路209分析被发送到控制电路209的信号。根据所分析的信号，输出存储在存储电路210中的信息。通过控制电路209对存储电路210所输出的信息进行编码。此外，经过编码的信号作为无线信号被天线202经由数据调制电路208发送。
在图2所示的电路块中，在时钟发生电路206、控制电路209和存储电路210每一个中输入和输出数字信号。其中，时钟发生电路206是用于产生用于精确运行数字电路部件的基准信号的电路块，而且其功能很重要。PLL(锁相环)电路通常用于这种时钟发生电路206。作为PLL电路的具体例子，已经开发了具有各种方法的电路，包括参考文献1：日本公开专利申请No.H7-326964和参考文献2：日本公开专利申请No.H10-233768中所公开的电路。
发明内容
下面，图3示出传统PLL电路的基本结构。图3所示的PLL电路包括相位比较器(phase comparator)301、环路滤波器(loop filter)302(下面也称为LF)、压控振荡器303(下面也称为VCO)和分频器304。在图3中，PLL电路将输入到PLL电路的可变频率信号(对应于图3中的“输入”)转换为反馈信号，并对反馈信号与所提供的信号进行相位比较。然后，PLL电路通过负反馈执行调整，使得所提供的信号与反馈信号的相位变为不变。在图3中，相位比较器301检测从外部所输入的信号Fs与从分频器304所输入的信号Fo/N之间的相位差。环路滤波器302产生信号Vin，其中从相位比较器301所提供的信号中除去交流分量。此外，压控振荡器303根据从环路滤波器302所输入的信号Vin输出信号Fo。此外，分频器304输出信号Fo/N，其中从压控振荡器303所输入的信号Fo被频分为1/N。
在这种情况下，当PLL电路从外部接收可变频率信号Fs时，由于PLL电路对信号Fs与所接收信号进行相位比较，因此产生稳定的同步时钟。但是，当PLL电路没有从外部接收可变频率信号时，PLL电路必须通过PLL电路本身所输出的时钟来保持自激振荡。
另一方面，图2中被输入到时钟发生电路206的解调信号是串行数据，其中根据无线通信标准，对应于逻辑值“高”的电压电平(下面也称为H电平)的时间段和对应于逻辑值“低”的电压电平(下面也称为L电平)的时间段按照时间顺序排列。向传统PLL电路输入这种解调信号就意味着存在对应于在关于图3的描述中的没有接收信号Fs的情况的时间段。
图4示出当传统PLL电路被用于图2中的时钟发生电路206时通过负反馈进行调整的时间段和自激振荡的时间段。波形401示出被输入到PLL电路的解调信号，波形402示出从PLL电路中的分频器所输出的反馈信号。时间段403表示通过负反馈调整的时间段，时间段404表示自激振荡的时间段。
如图4所示，由于存在其间不执行负反馈的时间段，因此PLL电路变得不稳定，从而其不能产生恒定的稳定时钟。因此，时钟的频率波动，从而产生通信问题。因此，形成图2所示半导体器件的数字电路部件在某些情况下发生故障。
除了上述问题之外，当通过无线通信传送数据的半导体器件中来自外部的可变频率很高时，在某些情况下，不能获得用于输出半导体器件内时钟发生电路中的稳定时钟信号的占空比为50％的基准时钟。
考虑到上述问题，本发明的目的是防止诸如由于采用基于能够通过无线通信传送数据的半导体器件中的解调信号所产生的时钟而导致的没有响应或错误运行这样的故障。
为了解决上述问题，在本发明中，通过无线通信传送数据的半导体器件包括与解调信号无关地自激振荡的环形振荡器、以及在适当范围内调整环形振荡器输出信号的频率的分频器。下面描述本发明的具体结构。
按照本发明一个方面的半导体器件包括用于接收无线信号的天线电路、用于通过由天线电路所接收的无线信号产生功率的电源电路、以及被提供以功率的时钟发生电路。时钟发生电路包括用于振荡恒定周期信号的环形振荡器、以及用于频分从环形振荡器所输出的信号的分频器。
按照本发明另一方面的半导体器件包括用于接收无线信号的天线电路、用于通过由天线电路所接收的无线信号产生功率的电源电路、以及被提供以功率的时钟发生电路。时钟发生电路包括用于振荡恒定周期信号的环形振荡器、以及用于频分从环形振荡器所输出的信号的分频器。用于控制环形振荡器的振荡频率的电容器被连接到环形振荡器的各级。
注意，在本发明中，电容器可以是使用MOS晶体管的栅极电容(gate capacitance)的元件。
注意，在本发明中，电容器可以是可变电容器。
注意，在本发明中，形成环形振荡器和分频器的晶体管可以是薄膜晶体管。
注意，在本发明中，形成环形振荡器和分频器的晶体管可以是形成在单晶基片上的晶体管。
注意，在本发明中，术语“连接”包括元件电连接的情况以及元件直接连接的情况。因此，在本发明所公开的结构中，实现电连接的其它元件(例如开关、晶体管、电容器、电感器、电阻器或二极管)可以被设置在具有预定连接关系的元件之间。可替换地，这些元件可以直接连接而无需在其间设置其它元件。在不设置实现其间电连接的其他元件而连接元件以及只包括直接连接的情况下，采用术语“直接连接”。注意，术语“电连接”包括元件电连接的情况以及元件直接连接的情况。
注意，在本发明中，各种类型的晶体管都可以用于晶体管，而不限于特定类型。因此，使用非晶硅或多晶硅为代表的非单晶半导体膜(non-single crystalline semiconductor film)的薄膜晶体管(TFT)、利用半导体基片或SOI基片形成的晶体管、MOS晶体管、结型晶体管、双极晶体管、采用诸如ZnO或a-InGaZnO的化合物半导体的晶体管、采用有机半导体或碳纳米管(carbon nanotube)的晶体管、或其它晶体管可以被使用。注意，非单晶半导体膜可以包括氢或卤素。此外，可以利用各种类型的基片形成晶体管。基片的类型不限于某种类型。因此，例如可以将单晶基片、SOI基片、玻璃基片、石英基片、塑料基片、纸基片、玻璃纸基片、石材基片、不锈钢基片、包括不锈钢箔的基片等用作基片。此外，晶体管可以用一个基片形成，并且因此晶体管可以被转移到另一基片。
晶体管的结构可以是各种模式，而不限制为特定结构。例如，可以采用具有两个或更多栅电极的多栅极结构。利用多栅极结构，可以减小截止电流(off-current)；可以增加晶体管的耐压(withstandvoltage)以改善可靠性；或者在晶体管工作在饱和区时，即使漏源电压波动，漏源电流也不波动很大，从而可以获得平坦的特性。此外，可以使用栅电极形成在沟道之上和之下的结构。利用在沟道之上和之下形成栅电极的结构，扩大了沟道区域，从而提高了流过其的电流量，或者可以容易地形成耗尽层以减小S值。此外，可以采用栅电极形成在沟道之上的结构、栅电极形成在沟道之下的结构、交错结构、或反交错结构(inversely-staggered structure)；或者沟道区域可以被分为多个区域，而且所划分的区域可以并联或串连。源电极或漏电极可以与沟道(或其一部分)交叠。利用源电极或漏电极与沟道(或其一部分)交叠的结构，可以防止会导致不稳定运行的在沟道的一部分中累积电荷的情况。而且，可以提供LDD区域。通过提供LDD区域，可以降低截止电流；可以增加晶体管的耐压，以提高可靠性；或当晶体管运行在饱和区时，即使漏源电压波动，漏源电流也不波动很大，从而可以获得平坦的特性。
注意，晶体管是具有栅极、漏极和源极至少3个端子的元素。晶体管在漏极区域和源极区域之间具有沟道区域。在此，由于晶体管的源极和漏极可以根据晶体管的结构、工作条件等改变，因此很难定义什么是源极或漏极。因此，在本发明中，用作源极和漏极的区域可能不被称为源极或漏极。在这种情况下，例如，源极和漏极之一可以被称为第一端子，而另一个可以被称为第二端子。
栅极是指栅电极和栅极布线(gate wiring)(也称为栅极线(gateline))的一部分或全部。栅电极是指其间设置有栅极绝缘膜(gateinsulating film)的与形成沟道区域、LDD(轻掺杂漏极)区域等的半导体交叠的导电膜，其。
还要注意，源极是指源极区域、源电极和源极布线(也称为源极线或源极信号线(source signal line))的全部或一部分。源极区域是指含有大量P型杂质(例如硼或镓)或n型杂质(例如磷或砷)的半导体区域。因此，含有少量p型杂质或n型杂质的区域、即LDD(轻掺杂漏极)区域不被包括在源极区域中。源电极是由不同于源极区域材料的材料所形成、并且与源极区域电连接的导电层。但是，存在源电极和源极区域被统称为源电极的情况。源极布线是用于将像素(pixel)的源电极相互连接的布线，或者用于将源电极与其它布线连接的布线。
但是，存在既用作源电极又用作源极布线的部位。这种区域可以被称为源电极，也可以被称为源极布线。也就是说，存在其中源电极和源极布线无法清楚地相互区分的区域。例如，在源极区域与延伸的源极布线交叠的情况下，交叠的区域既用作源极布线又用作源电极。因此，这种区域可以被称为源电极，也可以被称为源极布线。
此外，由与一源电极相同的材料所制成并与该源电极连接的区域、或用于将一源电极与其它源电极连接的区域也可以被称为源电极。与源极区域交叠的部位也可以被称为源电极。类似地，由与一源极布线相同的材料制成并与该源极布线连接的区域可以被称为源极布线。在严格的意义下，这种区域可能不具有将该源电极与另一源电极连接的功能。但是，存在由与该源电极或该源极布线相同的材料所制成并且与该源电极或该源极布线连接的区域。因此，这种区域也可以被称为源电极或源极布线。
此外，例如，连接源电极和源极布线的导电膜的一部分可以被称为源电极，也可以被称为源极布线。
注意，源极端子是指源极区域的一部分、源电极的一部分、或与源电极电连接的区域的一部分。
还要注意，漏极也是一样。
在本发明中，半导体器件是指具有包括半导体元件(例如晶体管或二极管)的电路的器件。半导体器件可以还包括可以通过利用半导体特性而工作的所有器件。
在本发明中，对象被“形成在”另一对象上或“形成在”另一对象上方的描述不一定表示该对象被形成为与另一对象直接接触。该描述包括两个对象相互不直接接触的情况，即其它对象设置在这两个对象之间的情况。因此，例如，如果描述层B形成在层A上(或上方)，则既包括层B被形成为直接与层A接触的情况，又包括另一层(例如层C或层D)被形成为与层A直接接触且层B被形成为与层C或D直接接触的情况。类似地，如果描述说对象形成在另一对象之上，则不一定表示该对象与另一对象直接接触，而是其它对象可以被设置在它们之间。因此，例如，如果描述说层B形成在层A上方，则既包括层B被形成为直接与层A接触的情况，又包括另一层(例如层C或层D)被形成为直接与层A接触而层B被形成为直接与层C或D接触。类似地，如果描述说对象形成在另一对象之下或下方，则既包括这些对象相互直接接触的情况，也包括这些对象相互不直接接触的情况。
通过本发明，在通过无线通信传送数据的半导体器件中，可以由高频率精确性的时钟信号驱动数字电路部分。因此，可以在能够通过无线通信传送数据的半导体器件中防止诸如错误运行或没有响应这样的故障，并且可以获得能准确发送存储在半导体器件的存储电路中的信息的半导体器件。
附图说明
在附图中：
图1示出本发明实施模式1的配置；
图2示出传统的配置；
图3示出传统PLL的配置；
图4示出传统PLL的运行；
图5示出环形振荡器的具体配置；
图6示出形成分频器的触发器；
图7示出环形振荡器和分频器的运行；
图8示出电源电路的具体配置示例；
图9示出本发明实施模式2的配置；
图10示出本发明实施模式2的配置；
图11A至11D分别示出使用本发明的实施例2的结构；
图12A至12C分别示出使用本发明的实施例2的结构；
图13A和13B分别示出利用本发明的实施例2的结构；
图14A至14C分别示出利用本发明的实施例3的结构；
图15A至15C分别示出利用本发明的实施例3的结构；
图16示出利用本发明的实施例3的结构；
图17A至17C分别是出利用本发明的实施例4的结构；
图18A至18C分别示出利用本发明的实施例4的结构；
图19A至19C分别示出利用本发明的实施例4的结构；
图20A和20B分别示出利用本发明的实施例4的结构；
图21A至21F分别示出利用本发明的实施例5的结构；
图22示出利用本发明的实施例1的配置；
图23示出利用本发明的实施例1的配置。
具体实施模式
下面利用实施模式和实施例参照附图详细描述本发明。但是，本发明不限于下面给出的描述，本领域的技术人员很容易理解可以进行各种更改和修正而不脱离本发明的精神和范围。因此，本发明不应当解释为被限制于这些实施模式和实施例的描述。
[实施模式1]
下面参照图1的框图描述本发明的半导体器件的配置示例。注意，在该实施模式中，描述的是半导体器件被用作能够通过无线通信传送数据的RFID芯片(下面简称为“RFID”)。
图1中的半导体器件101包括天线102和半导体集成电路111。此外，半导体集成电路111包括高频电路103、电源电路104、复位电路105、时钟发生电路106、数据解调电路107、数据调制电路108、控制电路109、存储电路110等电路块。时钟发生电路106包括环形振荡器112和分频器113。
注意，半导体集成电路111可以是有源型RFID或无源型RFID。尽管半导体集成电路111在本实施模式中被描述为无源型RFID，但是本发明不限于此。在有源型RFID的情况下，只需要设置用于向电源电路提供功率的电池。
注意，优选采用被形成为厚度为1μm到几μm的薄片形状的电池作为电池。例如，通过利用锂电池，优选为使用胶体电解液的锂聚合物电池、锂离子电池等，可以进行小型化。
尽管未示出，天线102向读/写器发送信号并从其接收信号。因此，在采用本发明半导体器件的无线通信系统中，可以使用半导体器件101、具有公知结构的读/写器、与读/写器连接的天线、以及用于控制读/写器的控制端。
注意，在图1中，偶极天线、贴片天线、环形天线和Yagi天线中任何一种都可以被用于天线102。电磁耦合法、电磁电感法和电磁波方法中任何一种可以被用于天线中发送和接收无线信号的方法。
注意，半导体器件101与连接到读/写器的天线之间的通信方法是单向通信或双向通信，并且可以使用空分多址方法(SDMA)、极分多址方法(PDMA)、频分多址方法(FDMA)、时分多址方法(TDMA)、码分多址方法(CDMA)以及正交频分复用方法(OFDM)。
无线信号是其中调制载波的信号。载波的调制是模拟调制或数字调制，其可以是调幅、相位调制、调频和频谱扩散中任何一种。
注意，作为载波的频率，可以采用以下任何频率：300GHz到3THz的亚毫米波；30GHz到300GHz的毫米波；3GHz到30GHz的微波；300MHz到3GHz的超短波；30MHz到300MHz的甚短波；3MHz到30MHz的短波；300KHz到3MHz的中波；30KHz到300KHz的长波；以及3KHz到30KHz的甚长波。
下面描述图1所示的半导体器件101的运行。天线102所接收的无线信号通过高频电路103被发送到每个电路块。从经由高频电路103发送到电源电路104的信号中产生功率。该功率被提供给形成包括时钟发生电路106的半导体集成电路111的多个电路。
注意，各类晶体管都可以用作设置在半导体集成电路111中的晶体管，而无需限制为特定类型。因此，使用以非晶硅或多晶硅为代表的非单晶半导体膜的薄膜晶体管(TFT)、利用半导体基片或SOI基片形成的晶体管、MOS晶体管、结型晶体管、双极晶体管、使用诸如ZnO或a-InGaZnO的化合物半导体的晶体管、采用有机半导体或碳纳米管的晶体管、或其它晶体管都可以使用。注意，非单晶半导体膜可以包括氢或卤素。此外，可以使用各类基片形成半导体集成电路111。基片的类型不限于某种类型。因此。例如，单晶基片、SOI基片、玻璃基片、石英基片、塑料基片、纸基片、玻璃纸基片等可以被用作基片。此外，半导体集成电路111可以用一个基片形成，并且然后该半导体集成电路111可以被转移到另一基片。
下面描述本发明中图1中的环形振荡器112。环形振荡器112通过提供功率而自激振荡，并且输出恒定频率的方波。分频器113接收环形振荡器112的输出信号，并对输出信号分频，从而产生合适频率的时钟信号。
图5示出环形振荡器的具体配置。在环形振荡器501中，N沟道晶体管502和P沟道晶体管503串联连接；包括其中这两个晶体管的栅极连接的反相器结构；如果该反相器被视为一个单元，则包含多个反相器。这多个反相器具有环路结构，其中后一级的输入端与前一级的输出端连接，末级的输出端与第一级的输入端连接。注意，为了振荡来自激振荡电路的信号，环形振荡器环路中反相器的数量必须是奇数。还要注意，尽管图5中的环形振荡器501具有5级结构(5个单元)，但是不用说，本发明不限于此。环形振荡器所获得的振荡信号的频率由每个反相器的特性、电源电压值以及级数来确定。因此，包含在环形振荡器中的反相器的级数通过综合考虑这些因素来确定。
图6示出分频器的具体配置。分频器主要包括多个触发器601。触发器601包括反相器电路602、NAND电路603到609、以及反相器电路610和611。此外，触发器601包括4个输入端(在图中显示为in1，in2，in3，in4)和两个输出端(在图中显示为out1和out2)。触发器601总共包括3个锁存器。NAND电路604和605；NAND电路606和607；NAND电路608和609分别形成这3个锁存器中的一个。然后，在从输入端in1、输入端in2、输入端in3、输入端in4分别输入置位信号、数据信号、时钟信号和复位信号时，从输出端out1和输出端out2输出数据信号。注意，尽管在所述配置中使用静态触发器电路，但本发明不限于该配置。例如，可以使用采用模拟开关的准静态触发器电路等。
注意，分频器可以是非同步简单纹波计数器或同步计数器。分频器可以具有复位机制，并且频分比例可以是可编程的。稳定的时钟以这种方式被产生，并被提供给数字电路部件，如图1中的控制电路109，从而可以准确地执行解调信号的分析、编码等等。
下面参照图7描述从图5所示环形振荡器和图6所示分频器输出或向其输入的信号的时序图。
波形701是解调信号，其示出逻辑0和逻辑1根据无线通信标准按照时间顺序排列。时间段702被分配以恒定的、用以表示解调信号中一位数据的长度。波形703是从环形振荡器所输出的方波信号，其表示环形振荡器以恒定频率振荡而不管解调信号如何。波形704数字地表示形成分频器的计数器的值。计数器与波形703同步地累加值，直到该值由于解调信号的波形701下降而被复位并且检测到下次下降为止。波形705是要输出的时钟信号，并根据波形704的值执行翻转(toggle)操作。注意，尽管该实例中被4分频的环形振荡器的输出信号被用作时钟信号，但是频分比例可以根据具体需要来确定，因此本发明不限于此。
如上所述，在本发明中，在时钟发生电路中可以不基于来自读/写器的调制信号就获得稳定的时钟信号。无需说明，可以通过设置频分比例来改变要获得的振荡频率。
图8示出一个电路图作为图1中电源电路的例子。电源电路包括电流镜电路、共源放大器电路、二极管连接的晶体管等，并且其中包括晶体管801至811和电阻器812。
通过包括在电源电路中的模拟电路形成反馈回路，并且即使从输出端813所提供的电流由于负载波动而改变，输出电压也保持恒定。注意，尽管在此示出典型的电源电路，但是用于本发明的电源电路不限于图8所示的。可以使用利用其它方法的电路。
此外，作为图1中的存储电路110，可以采用动态型存储器(DRAM)、静态型存储器(SRAM)、铁电体存储器(FeRAM)、掩模ROM、易失性存储器(EPROM)或非易失性存储器(EEPROM)。注意，在使用动态型存储器的情况下，需要增加周期性刷新的功能。
通过上述配置，在本发明的能够通过无线通信传送数据的半导体器件中，与传统半导体器件相比防止了诸如错误运行或没有响应这样的故障，并且可以准确发送存储在存储电路中的信息。
注意，该实施模式可以与本说明书中其它实施模式和其它实施例中的任何描述自由组合。
[实施模式2]
在实施模式2中，描述不同于上述实施模式的环形振荡器配置。
图9示出一种电路图，其中用作负载的电容器被添加到形成图1所示实施模式1中环形振荡器的每一级反相器中。
在图9中，在环形振荡器901中，包括其中N沟道晶体管902和P沟道晶体管903串联连接且这两个晶体管的栅极相互连接的反相器结构；其中N沟道MOS晶体管904和P沟道MOS晶体管905的栅极端连接至该反相器的输出端的负载结构；以及当反相器和负载的这种组合被视为一个单元时，包括反相器和负载的多个组合。这多个反相器具有环路结构，其中后一级的输入端和前一级的输出端相互连接，末级的输出端与第一级的输入端连接。注意，为了振荡来自激振荡电路的信号，环形振荡器的环路中反相器的数量必须是奇数。还要注意，尽管图9中的环形振荡器901具有5级结构(5个单元)，但是不用说，本发明不限于此。环形振荡器所获得的振荡信号的频率由每个反相器的特性、电源电压值以及级数来确定。因此，包含在环形振荡器中的反相器的级数通过综合考虑这些因素来确定。
除了反相器以环路形状串连的基本配置之外，还向每一级加入MOS晶体管904和905，其中在MOS晶体管904和905中每一个中，通过连接该MOS晶体管的源极端和漏极端子而在栅极端、源极端和漏极端之间形成电容，这与实施模式1中描述的图4中的环形振荡器的配置不同。
被添加作为不同于图4的图9中的配置的MOS晶体管904和905中的MOS电容器在形成沟道时在栅极端和沟道之间形成大电容。在该实施模式中，该电容被用作每一级的反相器的负载。
被添加作为不同于图4的图9中配置的MOS晶体管904和905中每一个的MOS电容器的一个端子与环形振荡器的节点连接，并且控制施加给其它端子906和907的电压，从而可以改变用作负载的电容。因此，可以改变反相器的信号传播延迟。
注意，只要环形振荡器的振荡频率可以通过连接电容可变元件来改变，就可以使用任意元件，而不必限于该实施模式中的MOS电容器。可以使用其中连接可变电容器的结构。图10示出一种提供可变电容器来代替MOS电容的结构。在图10中，提供可变电容器5001来代替用于获得MOS电容的MOS晶体管904和905，这与图9不同。可变电容器5001是通过从可变电容器的一个端子5002所输入的电压来改变电容的元件。
注意，通过如图9所示将MOS电容器与形成环形振荡器的每一级反相器连接或者通过如图10所示将可变电容器与形成环形振荡器的每一级反相器连接，环形振荡器的振荡频率可以在多级中变化。利用这种配置，可以控制环形振荡器的振荡频率，使得可以消除在形成该电路的每个元件中的特征变化的负面影响。
因此，利用本实施模式中环形振荡器的配置，可以提供一种半导体器件，其中可以控制振荡频率，并且防止诸如错误运行或没有响应这样的故障，并且可以准确地发送存储在存储电路中的信息，这些都是实施模式1中所示配置的有益效果。
注意，本实施模式可以与本说明书中其它实施模式和其它实施例中的任何描述自由组合。
[实施例1]
近年来，一种其中超小型IC芯片与用于无线通信的天线相组合的小型半导体器件(下面称为无线芯片)吸引了注意。通过采用无线通信装置(下面称为读/写器)发送和接收通信信号(运行磁场)，可以从无线芯片读取数据或向无线芯片写入数据。
作为无线芯片的应用领域，例如有配送行业中的商品管理。采用条形码的商品管理系统是目前的主流；但是，由于条形码是光学读取的，因此在存在中断对象时无法读取数据。另一方面，在无线芯片的情况下，无线地读取数据，从而即使存在中断对象也能读取数据。因此，预计商品管理的效率会提高、成本会降低等等。此外，预计在包括火车票、飞机票、自动运费支付等广泛的应用。
由于无线芯片的应用领域正在扩展，因此越来越需要高性能的无线芯片。例如，期望通过对发送和接收的数据进行加密来防止向第三方的数据泄漏。为了达到这一点，存在采用硬件、软件以及硬件加软件来执行加密/解密处理的方法。在采用硬件进行处理的方法中，算术电路包括专用于加密/解密的电路。在采用软件进行处理的方法中，算术电路包括CPU(中央处理单元)和大容量存储器，并且CPU执行加密/解密程序。在利用硬件加软件进行处理的方法中，算术电路包括专用电路、CPU和存储器；专用电路执行一部分加密/解密算术处理，而CPU执行其余算术处理的程序。在各种情况下，都需要无线芯片配备有大容量的存储器。利用本发明，防止了诸如根据时钟信号的产生的没有响应或错误运行这样的故障，并且可以准确发送存储在存储电路中的信息。
在该实施例中，参照图22和23描述具有编码处理功能的无线芯片作为本发明的半导体器件的例子。图22是无线芯片的结构框图，图23是无线芯片的布局图。
首先参照图22描述无线芯片的框图结构。在图22中，无线芯片1001包括算术电路1006和模拟部件1015。算术电路1006包括CPU1002、ROM 1003、RAM 1004和控制器1005。模拟部件1015包括天线1007、谐振电路1008、电源电路1009、复位电路1010、时钟发生电路1011、解调电路1012、调制电路1013和电源管理电路1014。控制器1005包括CPU接口(CPUIF)1016、控制寄存器1017、码提取电路1018和编码电路1019。注意，尽管图22示出的通信信号被分为接收信号1020和发送信号1021以便于简化，但是接收信号1020和发送信号1021是实际上合成的信号，并且同时在无线芯片1001和读/写器之间发送和接收。接收信号1020在被天线1007和谐振电路1008接收之后由解调电路1012解调。此外，发送信号1021在被调制电路1013调制之后从天线1007发送。
在图22中，当无线芯片1001被设置在由通信信号所形成的磁场中时，天线1007和谐振电路1008产生感生的电动势。感生的电动势由电源电路1009中的电容器保持，并且其电位通过该电容器稳定，并且作为电源电压被提供给无线芯片1001中的每个电路。复位电路1010产生整个无线芯片1001的初始复位信号。例如，生成在电源电压增大后上升的信号作为复位信号。时钟发生电路1011根据由电源管理电路1014所产生的控制信号，改变时钟信号的频率和占空比。解调电路1012将ASK方法的接收信号1020的振幅变化检测为接收数据1022的“0”/“1”。解调电路1012例如是低通滤波器。此外，调制电路1013通过改变ASK方法的发送信号1021的振幅来传送发送数据。例如，在发送数据1023为“0”的情况下，改变谐振电路1008的谐振点，使得通信信号的振幅改变。电源管理电路1014监控从电源电路1009提供给算术电路1006的电源电压或算术电路1006中的电流消耗。时钟发生电路1011产生用于改变时钟信号的频率和占空比的控制信号。
下面描述本实施例中的无线芯片的运行。首先，无线芯片1001从读/写器接收包含密文数据的接收信号1020。接收信号1020由解调电路1012解调，然后由码提取电路1018分为控制命令、密文数据等等，控制命令、密文数据等等随后被存储在控制寄存器1017中。在此，控制命令是指定无线芯片1001的响应的数据。例如，指定唯一ID号的发送、运行停止、解密等等。在此，要接收解密的控制命令。
然后，在算术电路1006中，CPU 1002事先利用存储在ROM 1003中的保密密钥1024根据存储在ROM 1003中的码解码程序对密文解码(解密)。解密后的密文(译文)被存储在控制寄存器1017中。此时，RAM 1004用作数据存储区。CPU 1002通过CPU接口1016访问ROM 1003、RAM 1004和控制寄存器1017。CPU接口1016具有基于CPU 1002所要求的地址产生针对ROM 1003、RAM 1004和控制寄存器1017中任何一个的访问信号的功能。
最后，编码电路1019由译文产生发送数据1023，发送数据在调制电路1013中被调制。然后，从天线1007向读/写器传送发送信号1021。
注意，尽管在本实施例中将采用软件的处理方法、即其中算术电路包括CPU和大容量存储器并且程序由CPU执行的方法描述为算术方法，但是可以根据目的选择最佳算术方法，来形成基于所选择方法的算术电路。例如，作为算术方法，有利用硬件的处理算术方法和利用硬件结合软件的处理算术方法。在利用硬件的方法中，只需要算术电路包括专用电路。在利用硬件结合软件的方法中，只需要算术电路包括专用电路、CPU和存储器，其中一部分算术处理由专用电路执行，而其余算术处理的程序由CPU执行。
下面，参照图23描述无线芯片的布局结构。在图23中，对应于图22的部件用相同的附图标记表示并省略其描述。
在图23中，FPC盘(pad)1107是在FPC(柔性印刷电路)与无线芯片1001附接时所使用的电极盘组。天线凸起(antenna bump)1108是用于附接天线(未示出)的电极盘。在附接天线时，可能向天线凸起1108施加过多的压力。因此，优选地，形成电路的部件、诸如晶体管不设置在天线凸起1108之下。
将FPC盘1107主要用于故障分析是很有效的。由于无线芯片例如从通信信号获取电源电压，因此算术电路在天线或电源电路出现故障时根本不工作。由此，故障分析变得特别难。但是，可以通过从FPC经由FPC盘1107向无线芯片1001提供电源电压并输入任选的电信号代替从天线所提供的电信号，来操作算术电路。因此，可以有效地执行故障分析。
此外，将FPC盘1107设置在可以执行使用探测器(prober)的测量的位置处更为有效。也就是说，通过根据FPC盘1107中探针(proberneedle)的节距(pitch)提供电极盘，可以执行通过探测器的测量。利用探测器，可以减少故障分析中附接FPC的步骤数。此外，由于也可以在其中在基片上形成多个无线芯片的条件下执行测量，因此也可以减少用于划分为无线芯片的步骤数。在大批量生产中，可以就在附接天线的步骤之前检查无线芯片。因此，可以在这些步骤早期分拣出缺陷产品，从而降低生产成本。
注意，本实施方式可以与上述实施方式中的任何描述自由组合。也就是说，利用本发明，可以提供一种半导体器件，其中防止诸如根据时钟信号的产生而没有响应或错误运行这样的故障，并且可以准确发送存储在存储电路中的信息。
[实施例2]
在该实施例中，描述了用于制造上述实施例中所示无线芯片的方法。形成本发明无线芯片的每个电路可以由薄膜晶体管制造。该实施例展示了一种通过用薄膜晶体管形成构成无线芯片的各个电路并从用于制造薄膜晶体管的基片将电路重新印刷在柔性基片上，来制造柔性无线芯片的方法。
在该实施例中，形成反相器等的P沟道TFT(也称为Pch-TFT)和N沟道TFT(也称为Nch-TFT)、以及薄膜晶体管上方的天线被典型地表示为形成无线芯片的电路。下面，参照图11A至13B所示的横截面视图描述用于制造无线芯片的方法。
首先，在基片1301的一个表面上方形成释放层(release layer)1303，其中在它们之间设置绝缘膜1302。然后，堆叠用作基膜的绝缘膜1304和半导体膜1305(例如包括非晶硅的膜)(参见图11A)。注意，绝缘膜1302、释放层1303、绝缘膜1304和无定形半导体膜1305可以相继形成。
基片1301选自玻璃基片、石英基片、金属基片(例如不锈钢基片或陶瓷基片等)、诸如Si基片的半导体基片等等。此外，可以选择由聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙稀等制成的基片作为塑料基片。注意，释放层1303设置在基片1301的整个表面之上，其中绝缘膜1302设置在它们之间；但是，如果需要，在释放层1303形成于基片1301的整个表面上之后，可以通过光刻蚀法(photolithography)选择性地提供释放层1303。
利用绝缘材料，诸如二氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)或氮氧化硅(SiNxOy)(x＞y＞0)，通过CVD、溅射等形成绝缘膜1302和绝缘膜1304。例如，在绝缘膜1302和1304分别被形成为具有双层结构的情况下，氮氧化硅膜可以被形成为第一层，氧氮化硅可以形成为第二层。可替换地，氮化硅膜可以形成为第一层，氧化硅膜可以形成为第二层。绝缘膜1302用作防止杂质元素从基片1301混合到释放层1303或形成于其上的元件中的阻挡层。绝缘膜1304用作防止杂质元素从基片1301和释放层1303混合到形成于释放层1303之上的元件中的阻挡层。通过形成用作阻挡层的绝缘膜1302和1304，可以防止来自基片1301的诸如Na的碱金属或碱土金属以及包含在释放层1303中的杂质元素对形成在释放层1303之上的元件产生负面影响。注意，在石英用作基片1301的情况下，可以省略绝缘膜1302和1304。
金属膜、金属膜与金属氧化物膜的堆叠结构等可以用作释放层1303。金属膜由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)和铱(Ir)的元素、或包含任何这些元素作为主要成分的合金材料或化合物材料形成，并且具有单层结构或叠层结构。此外，可以利用溅射、诸如等离子CVD的各类CVD等形成这些材料。为了获得金属膜和金属氧化物膜的堆叠结构，在形成上述金属膜之后，在氧环境或N2O环境下执行等离子处理，或者在氧环境或N2O环境下执行热处理，并且由此在金属膜的表面上提供金属膜的氧化物或氧氮化物。例如，在通过溅射、CVD等提供钨膜作为金属膜的情况下，对钨膜执行等离子处理，使得可以在钨膜的表面上提供由氧化钨形成的金属氧化物膜。在这种情况下，氧化钨由WOx表示，其中x是2到3。存在x是2的情况(WO2)，x是2.5的情况(W2O5)，x是2.75的情况(W4O11)，x是3的情况(WO3)等等。在形成氧化钨时，x的值不限于上述例子，因此可以基于蚀刻速率决定要形成什么样的氧化物。此外，例如，在形成金属膜(例如钨)之后，可以在通过溅射而在金属膜上形成氧化硅(SiO2)的绝缘膜等的同时，在金属膜上形成金属氧化物(例如，可以在钨上形成氧化钨)。此外，可以执行高密度等离子处理作为等离子处理。除了金属氧化物膜之外，可以使用金属氮化物或金属氧氮化物。在这种情况下，可以在氮环境或氮和氧环境下对金属膜进行等离子处理或热处理。
通过溅射、LPCVD、等离子CVD等形成厚度为25到200nm(优选为30到150nm)的无定形半导体膜1305。
然后，用激光束照射无定形半导体膜1305以使其结晶。注意，可以通过激光束照射与采用RTA或退火炉的热结晶(thermalcrystallization)或采用促进结晶的金属元素的热结晶相组合的方法来使无定形半导体膜1305结晶。然后，所获得的晶体半导体膜被蚀刻为期望形状，以形成晶体半导体膜1305a至1305f，并且形成栅极绝缘膜1306以覆盖晶体半导体膜1305a至1305f(参见图11B)。
利用诸如氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)或氮氧化物硅(SiNxOy)(x＞y＞0)的绝缘材料，通过CVD、溅射等形成栅极绝缘膜1306。例如，在栅极绝缘膜1306被形成为具有双层结构的情况下，氮氧化硅膜可以形成为第一层，氧氮化硅可以形成为第二层。可替换地，氮化氧膜可以形成为第一层，氧化氧膜可以形成为第二层。
下面简要描述制造晶体半导体膜1305a至1305f的步骤的例子。首先，通过等离子CVD形成膜厚度为50到60nm的无定形半导体膜。接着，通过在无定形半导体膜上保持含有作为促进结晶的金属元素的镍的溶液之后对无定形半导体膜进行脱氢处理(500℃，1小时)和热结晶处理(550℃，4小时)，形成晶体半导体膜。此后，通过用激光束照射并使用光刻蚀法，形成晶体半导体膜1305a至1305f。注意，也可以只通过用激光束照射，而不执行使用促进结晶的金属元素的热结晶，来使无定形半导体膜结晶。
作为用于结晶的激光振荡器，可以使用连续波激光束(CW激光束)或脉冲激光束。作为可以在此使用的激光束，可以有从来自诸如Ar激光器、Kr激光器或受激准分子激光器的气体激光器、采用其中向YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3或GdVO4的单晶体或YAG、Y2O3、YVO4、YAlO3或GdVO4的多晶体(陶瓷)加入Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta中一种或多种元素作为杂质的媒介的激光器、玻璃激光器、红宝石激光器、紫翠玉激光器、Ti:蓝宝石激光器、铜蒸汽激光器或金蒸汽激光器的一个或多个激光束所发射的激光束。通过这种激光束的基波和这种激光束的基波的二次谐波到四次谐波的激光束照射，可以获得具有大微粒尺寸的晶体。例如，可以使用Nd:YVO4激光器(具有1064nm的基波)的二次谐波(532nm)或三次谐波(355nm)。此时，要求激光器的功率密度大约为0.01到100MW/cm2(优选为0.1到10MW/cm2)。通过将扫描速度设置为大约10到200cm/sec来进行照射。注意，使用其中向YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3或GdVO4的单晶体或YAG、Y2O3、YVO4、YAlO3或GdVO4的多晶体(陶瓷)加入Nd、Yb、Cr、Ti、Ho、Er、Tm、Ta中一种或多种元素作为杂质的媒介的激光器、Ar离子激光器或Ti:蓝宝石激光器可以连续振荡，并且也可以通过执行Q开关操作、锁模(mode locking)等而以10MHz或更大的重复率来脉冲振荡。当激光束以10MHz或更大的重复率发射时，用半导体膜被激光束融化和凝固的过程中的下个脉冲来照射半导体膜。因此，固体-液体界面可以在半导体膜中连续移动，从而可以获得在扫描方向上连续生长的晶粒，这与采用具有低重复率的脉冲激光器的情况不同。
此外，可以通过对半导体膜1305a至1305f执行上述高密度等离子处理并对其表面进行氧化或氮化，形成栅极绝缘膜1306。例如，通过利用诸如He、Ar、Kr或Xe的惰性气体与氧、氧化氮(NO2)、氨、氮或氢的混合气体进行等离子处理而形成栅极绝缘膜1306。通过在该情况下引入微波来执行等离子的激励，可以产生具有低电子温度和高密度的等离子体。通过氧基(oxygen radical)(存在包括OH基的情况)或氮基(nitrogen radical)(存在包括NH基的情况)，可以氧化或氮化半导体膜的表面。
通过这种利用高密度等离子体的处理，在半导体膜上形成1至20nm、典型为5至10nm的绝缘膜。由于在这种情况下的反应是固相反应，因此绝缘膜和半导体膜之间的界面状态密度(interface statedensity)可以剧烈降低。由于这种等离子体处理直接氧化(或氮化)半导体膜(晶体硅或多晶硅)，因此理想情况下，可以显著降低所形成的绝缘膜的厚度变化。此外，由于在晶体硅的晶粒界面中不强烈地执行氧化，因此获得非常有利的状态。也就是说，通过由这里所示的等离子体处理来固相氧化半导体膜的表面，可以形成具有优异均匀性和低界面状态密度的绝缘膜，而没有晶粒界面中的非正常氧化反应。
只有通过高密度等离子体处理而形成的绝缘膜可以被用于栅极绝缘膜，或者诸如氧化硅、氧氮化硅或氮化硅的绝缘膜可以通过采用等离子体或热反应的CVD被沉积以堆叠在其上。无论如何，在被形成以在栅极绝缘膜的一部分或全部中包括通过高密度等离子体处理而形成的绝缘膜的晶体管中，可以减小特征变化。
此外，在通过在要结晶的一个方向上扫描、同时用连续波激光或以10MHz或更大的重复率发射的激光束照射半导体膜而获得的半导体膜1305a至1305f中，存在诸如晶体在束扫描方向上生长的特征。通过将扫描方向调整为沟道长度方向(在形成沟道形成区域时载流子流动的方向)来设置晶体管，并且栅极绝缘层与晶体管组合，使得可以获得几乎没有特征变化并具有高场效移动率(field effect mobility)的薄膜晶体管(TFT)。
接着，第一导电膜和第二导电膜被堆叠在栅极绝缘膜1306上。在此，通过CVD、溅射等形成第一导电膜为具有20至100nm的厚度。第二导电膜被形成为具有100至400nm的厚度。第一导电膜和第二导电膜由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素或含有任何这些元素作为主要成分的合金材料或化合物材料形成。可替换地，第一导电膜和第二导电膜通过由以掺有诸如磷的杂质元素的多晶硅为代表的半导体材料形成。作为第一导电膜和第二导电膜的组合的例子，可以给出氮化钽膜和钨膜，氮化钨膜和钨膜，氮化钼膜和钼膜等等。由于钨和氮化钽具有高的热阻，因此可以在形成第一导电膜和第二导电膜之后执行针对热活化的热处理。此外，在三层结构的情况中，可以采用钼膜、铝膜和钼膜的叠层结构。
然后，通过光刻蚀法形成抗蚀掩模，并通过执行用于形成栅电极和栅极线的蚀刻，在半导体膜1305a至1305f每一个上形成栅电极1307。在此，示出其中提供第一导电膜1307a和第二导电膜1307b的叠层结构作为栅电极1307的例子。
接着，通过将栅电极用作离子掺杂或离子植入的掩模，将低浓度的具有n型导电的杂质元素引入半导体膜1305a至1305f中，然后，通过光刻蚀法选择性地形成抗蚀掩模，并且将高浓度的具有p型导电的杂质元素引入到半导体膜1305a至1305f中。作为具有n型导电的杂质元素，可以使用磷(P)、砷(As)等。作为具有p型导电的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。在此，磷(P)被用作具有n型导电的杂质元素，并选择性地将磷(P)引入半导体膜1305a至1305f中，从而以1×1015至1×1019/cm3的浓度包括在其中，以形成具有n型导电的杂质区域1308。此外，硼(B)被用作具有p型导电的杂质元素，并选择性地将硼(B)引入半导体膜1305a至1305f中，从而以1×1019至1×1020/cm3的浓度包含在其中，以形成具有p型导电的杂质区域1309(参见图11C)。
接下来，形成绝缘膜以覆盖栅极绝缘膜1306和栅电极1307。通过等离子CVD、溅射等，以包括诸如硅、氧化硅或氮化硅的无机材料的膜、或包括诸如有机树脂(organic resin)的有机材料的膜的单层结构或叠层结构形成绝缘膜。接着，通过基于垂直方向的各向异性蚀刻来选择性地蚀刻绝缘膜，以形成与栅电极1307的一侧接触的绝缘膜1310(也称为侧壁)。在形成LDD(轻掺杂漏极)区域时，绝缘膜1310被用作掺杂掩模。
接下来，通过使用由光刻蚀法所形成的抗蚀掩模以及栅电极1307和绝缘膜1310作为掩模，将高浓度的具有n型导电的杂质元素引入半导体膜1305a、1305b、1305d和1305f中，并且形成具有n型导电的杂质区域1311。在此，磷(P)被用作具有n型导电的杂质元素，并选择性地将磷(P)引入半导体膜1305a、1305b、1305d和1305f中，从而以1×1019至1×1020/cm3的浓度被包括在其中，以形成n型杂质元素的浓度高于杂质区域1308的杂质区域1311。
通过上述步骤，形成n沟道薄膜晶体管1300a、1300b、1300d、1300f和p沟道薄膜晶体管1300c和1300e(参见图11D)。
在n沟道薄膜晶体管1300a中，沟道形成区域被形成在半导体膜1305a与栅电极1307交叠的区域中；形成源极区域或漏极区域的杂质区域1311被形成在半导体膜1305a不与栅电极1307和绝缘膜1310交叠的区域中；低浓度杂质区域(LDD区域)被形成在半导体膜1305a与栅电极1307交叠并且位于沟道形成区域和杂质区域1311之间的区域中。类似地，在每个n沟道薄膜晶体管1300b、1300d、1300f中，形成沟道形成区域、低浓度杂质区域以及杂质区域1311。
在p沟道薄膜晶体管1300c中，沟道形成区域被形成在半导体膜1305c与栅电极1307交叠的区域中，而形成源极区域或漏极区域的杂质区域1309被形成在半导体膜1305a不与栅电极1307交叠的区域中。类似地，在p沟道薄膜晶体管1300e中，形成沟道形成区域和杂质区域1309。注意，尽管这里不是在p沟道薄膜晶体管1300c和1300e每一个中都设置LDD区域，但是可以在每个p沟道薄膜晶体管中设置LDD区域，或者也可以采用其中LDD不被设置在各n沟道薄膜晶体管中的结构。
绝缘膜被形成为具有单层结构或叠层结构，以覆盖半导体膜1305a至1305f以及栅电极1307，而且与形成薄膜晶体管1300a至1300f的源极区域或漏极区域的杂质区域1309和1311电连接的导电膜1313被形成在绝缘膜上(参见图12A)。通过CVD、溅射、SOG、微滴放电方法(droplet discharge method)、丝网印刷方法(screen printingmethod)等，绝缘膜被形成为具有采用诸如氧化硅或氮化硅的无机材料、诸如聚酰亚胺、聚酰胺、苯并环丁烯(benzocyclobutene)、丙稀或环氧树脂(epoxy)的有机材料、硅氧烷材料等的单层结构或叠层结构。绝缘膜被形成为具有两层结构，氮氧化硅膜被形成为第一层绝缘膜1312a，氧氮化硅膜被形成为第二层绝缘膜1312b。此外，导电膜1313可以形成薄膜晶体管1300a至1300f的源极区域或漏极区域。
注意，用于恢复半导体膜的结晶、已经被引入半导体膜的杂质元素的活化或半导体膜的氢化的热处理可以在形成绝缘膜1312a和1312b之前进行，也可以在形成绝缘膜1312a和1312b的一个或多个薄膜之后进行。热退火(thermal anneal)、激光退火(laser anneal)、RTA等可以被用于热处理。
导电膜1313由选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)和硅(Si)的元素或含有任何这些元素作为主要成分的合金材料或化合物材料制成，并具有单层结构或叠层结构。例如，含有铝作为主要成分的合金材料对应于含有铝作为主要成分并且含有镍的材料，或含有铝作为主要成分并且含有镍以及碳和硅中之一或二者的合金材料。作为导电膜1313，例如，可以采用阻挡膜、铝-硅(Al-Si)膜和阻挡膜的叠层结构，或阻挡膜、铝-硅(Al-Si)膜、氮化钛膜和阻挡膜的叠层结构。注意，阻挡膜对应于由钛、氮化钛、钼或氮化钼形成的薄膜。由于铝和铝-硅具有低阻值并且很便宜，因此铝和铝-硅适合于形成导电膜1313的材料。此外，通过在上层和下层中设置阻挡膜，可以防止产生铝或铝-硅的隆起(hillock)。此外，通过用作为具有高还原性的元素的钛形成阻挡层，即使在晶体半导体膜上形成薄的自然氧化物膜(natural oxide film)，也可以化学地还原自然氧化物膜，并且可以获得与晶体半导体膜的优良接触。
接着，形成绝缘膜1314以覆盖导电膜1313，并且在绝缘膜1314上形成分别与形成薄膜晶体管1300a至1300f的源极区域或漏极区域的导电膜1313电连接的导电膜1315a和1315b。此外，形成与形成薄膜晶体管1300b至1300e每一个的源极区域或漏极区域的导电膜1313电连接的导电膜1306。注意，可以利用相同材料并且同时形成导电膜1315a和1315b以及导电膜1306。可以用为导电膜1313描述的任何材料形成导电膜1315a和1315b以及导电膜1306。
接下来，形成用作天线的导电膜1317以与导电膜1306连接(参见图12B)。
绝缘膜1314可以被提供以具有由诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)或氮氧化硅(SiNyOx)(x＞y)的含有氧或氮的绝缘膜，诸如DLC(金刚石状碳：diamond like carbon)的含有碳的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚(polyvinyl phenol)、苯并环丁烯或丙稀的有机材料，或诸如硅氧烷树脂(siloxane resin)的硅氧烷材料形成的单层结构或叠层结构。注意，硅氧烷材料对应于含有Si-O-Si键的材料。硅氧烷具有带有硅(Si)和氧(O)的键的骨架结构(skeletal structure)。作为替换，使用至少含有氢的有机基(例如烷基(alkyl group)或芳烃(aromatichydrocarbon))。作为替换，也可以采用氟基(fluoro group)。可选地，可以采用至少含有氢和氟基的有机基作为替换。
利用CVD、溅射、诸如丝网印刷法或凹版印刷法(gravureprinting method)的印刷方法、微滴放电方法、滴注方法(dispensermethod)、金属镀方法(metal plating method)等，由导电材料形成导电膜1317。导电材料由选自铝(Al)、钛(Ti)、银(Ag)、铜(Cu)、金(Au)、铂(Pt)、镍(Ni)、钯(Pd)、钽(Ta)、钼(Mo)的元素或含有任何这些元素作为主要成分的合金材料或化合物材料制成，并具有单层结构或叠层结构。
例如，在利用丝网印刷方法形成用作天线的导电膜1317的情况下，可以通过选择性地印刷导电浆料(conductive paste)来提供导电层1317，其中微粒尺寸为几nm到几十μm的导电微粒被溶解或分散在有机树脂中。作为导电微粒，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)、钛(Ti)等中一种或多种的金属微粒、卤化银(silver halide)的精细微粒或者分散的纳米微粒(nano particle)。此外，作为含在导电浆料中的有机树脂，可以采用选自用作粘合剂、溶剂、分散剂(dispersive agent)的有机树脂和金属微粒的涂敷元件(coating member)的一种或多种。典型地，诸如环氧树脂或硅树脂的有机树脂可以作为含在导电浆料中的有机树脂的例子。此外，在形成导电膜时，优选在推出(push out)导电浆料之后执行烘焙。例如，在采用含有银作为主要成分的精细微粒(例如，微粒尺寸等于或大于1nm并等于或小于100nm)作为用于导电浆料的材料的情况下，可以通过用150到300℃范围内的温度进行烘焙以固化来获得导电膜。此外，可以采用含有焊料或无铅焊料作为主要成分的精细微粒。在这种情况下，优选使用微粒尺寸为20μm或更小的精细微粒。焊料或无铅焊料具有诸如低成本的优点。
此外，在稍后的步骤中，导电膜1315a和1315b可以用作与包括在本发明的半导体器件中的电池电连接的布线。此外，在形成用作天线的导电膜1317时，可以单独形成导电膜，以与导电膜1315a和1315b电连接，从而导电膜被用作与电池连接的布线。
接着，在形成绝缘膜1318以覆盖导电膜1317之后，从基片1301上剥落包括薄膜晶体管1300a至1300f、导电膜1317等的层(下面称为元件形成层1319)。在此，可以在通过激光束照射(例如UV光)在除薄膜晶体管1300a至1300f之外的区域中形成开口部位之后，利用物理力(physical force)将元件形成层1319从基片1301剥落(参见图12C)。可替换地，在将元件形成层1319从基片1301剥落之前，可以通过向所形成的开口部位引入腐蚀剂来选择性地去掉释放层1303。含有卤素氟化物(halogen fluoride)或卤素互化物的气体或液体被用作腐蚀剂。例如，三氟化氯(ClF3)被用作含有卤素氟化物的气体。然后，元件形成层1319处于从基片1301剥落的条件下。注意，可以部分地留下释放层1303而不完全去掉。因此，可以抑制腐蚀剂的消耗，并且可以缩短去掉释放层所需的处理时间。此外，即使在释放层1303从基片1301剥落之后，元件形成层1319也可以保持在基片1301上。此外，通过重复使用剥落了元件形成层1319的基片1301，可以降低成本。
绝缘膜1318可以被提供具有由诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)或氮氧化硅(SiNyOx)(x＞y)的含有氧或氮的绝缘膜，诸如DLC(金刚石状碳)的含有碳的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯环丁烯或丙稀的有机材料，或诸如硅氧烷树脂的硅氧烷材料形成的单层结构或叠层结构。
在该实施例中，在通过激光照射在元件形成层1319中形成开口部分之后，第一片材1320被附接到元件形成层1319的一个表面(暴露绝缘膜1318的表面)，然后，元件形成层1319被从基片1301剥落(参见图13A)。
接着，在附接第二片材1321之后，通过执行热处理和加压处理之一或二者，第一片材1320被附接到元件形成层1319的另一表面(通过剥落而暴露的表面)(参见图13B)。可以使用热熔膜等作为第一片材1320和第二片材1321。
作为第一片材1320和第二片材1321，也可以采用为了防止静电等而向其应用了抗静电措施的各个膜(下面称为抗静电膜)。其中树脂中散布抗静电材料的膜、附接抗静电材料的膜等可以作为抗静电膜的例子。作为其中提供抗静电材料的膜，可以采用其中在一个表面上设置抗静电材料的膜，或者可以采用在背面上设置抗静电材料的膜。此外，其中在一个表面上设置抗静电材料的膜，其中设置抗静电材料的表面可以被附接到元件形成层1319以位于膜之内，或者可以附接到元件形成层1319以位于膜之外。注意，抗静电材料可以提供在整个表面上或提供在部分表面上。在此，作为抗静电材料，可以采用金属、氧化铟锡(ITO)和诸如两性表面活性剂、阳离子表面活性剂或非离子表面活性剂的表面活性剂。可替换地，作为抗静电材料，也可以采用含有具有羧基(carboxyl group)和季铵碱(quaternary ammoniumbase)作为侧链的交联聚合物的树脂材料等。通过将这些材料附接到膜、将这些材料揉捏到膜中、或者将这些材料涂敷到膜，可以形成抗静电膜。通过用抗静电膜密封元件形成层1319，在半导体器件作为产品处理时，可以防止半导体元件受到来自外部的静电等负面影响的情况。
注意，本实施模式可以与上述实施模式中任何描述自由组合。也就是说，利用本发明，可以提供其中防止诸如根据时钟信号的产生而没有响应或错误运行这样的故障，并且可以准确发送存储在存储电路中的信息的半导体器件。
[实施例3]
在该实施例中，描述与上述实施例不同的制造无线芯片的方法。本发明中的晶体管可以由形成在单晶基片上的MOS晶体管以及形成在上述实施例所描述的绝缘基片上的薄膜晶体管来形成。
在该实施例中，形成反相器等的P沟道TFT(也称为Pch-TFT)和N沟道TFT(也称为Nch-TFT)典型地被表示为形成无线芯片的电路。下面，参照图14A至16所示的横截面视图描述用于制造无线芯片的方法。
首先，在半导体基片2300中形成分离的元件区域2304和2306(下面也称为区域2304和2306)。设置在半导体基片2300中的区域2304和2306通过绝缘膜(也称为场氧化物膜)2302相互分离。在此，描述其中具有n型导电的单晶硅基片用作半导体基片2300且在半导体基片2300的区域2306中设置p阱2307的例子。
此外，任何基片可以被用作基片2300，只要它是半导体基片，而不具体限制为某种类型。例如，可以采用通过键合方法或SIMOX(氧离子注入隔离技术：Separation by Implanted Oxygen)方法等所制造的具有n型或p型导电的单晶硅基片、化合物半导体基片(例如GaAs基片、InP基片、GaN基片、SiC基片、蓝宝石基片或ZnSe基片)、SOI(绝缘层上覆硅：Silicon On Insulator)基片。
为了形成分离的元件区域2304和2306，合适地，可以采用选择性氧化方法(LOCOS(硅的局部氧化)方法)、沟槽隔离方法等等。
此外，形成在半导体基片2300的区域2306中的p阱可以通过向半导体基片2300选择性地引入具有p型导电的杂质元素来形成。作为具有p型导电的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。
注意，尽管由于本实施例中将具有n型导电的半导体基片用作半导体基片2300，从而不向区域2304加入杂质元素，但是通过引入呈现n型导电的杂质元素在区域2304中形成n阱。作为呈现n型导电的杂质元素，可以使用磷(P)、砷(As)等。另一方面，在采用具有p型导电的半导体基片时，可以通过引入呈现n型导电的杂质元素而在区域2304中形成n阱，并且可以不向区域2306引入杂质元素。
接下来，形成绝缘膜2332和2334以分别覆盖区域2304和2306(参见图14B)。
例如，通过执行热处理来氧化设置在半导体基片2300中的区域2304和2306的各表面，从而可以由氧化硅膜形成绝缘膜2332和2334每一个。可替换地，通过采用热氧化方法形成氧化硅膜、然后通过氮化处理氮化氧化硅膜的表面，可以由氧化硅膜和含有氧和氮(氮氧化硅)的膜的叠层结构形成绝缘膜2332和2334。
可替换地，可以如上所述利用等离子体处理来形成绝缘膜2332和2334。例如，通过对设置于半导体基片2300中的区域2304和2306的表面执行具有高密度等离子体处理的氧化处理或氮化处理，可以形成氧化硅(SiOx)膜或氮化硅(SiNx)膜作为绝缘膜2332和2334。此外，可以在通过高密度等离子体处理对区域2304和2306的表面进行了氧化处理之后，通过再次执行高密度等离子体处理来执行氮化处理。在这种情况下，氧化硅膜被形成在区域2304和2306的表面上，氧氮化硅膜被形成在氧化硅膜上，从而绝缘膜2332和2334每一个被形成以具有氧化硅膜和氧氮化硅膜的叠层结构。可替换地，在通过热氧化方法在区域2304和2306的表面上形成氧化硅膜之后，可以通过高密度等离子体处理来执行氧化处理或氮化处理。
此外，形成在半导体基片2300的区域2304和2306中的绝缘膜2332和2334每一个用作随后完成的晶体管中的栅极绝缘膜。
接着，形成导电膜以覆盖形成在区域2304和2306上的绝缘膜2332和2334(参见图14C)。在此，示出其中导电膜2336和导电膜2338顺序堆叠成导电膜的例子。不用说，可以以单层结构或具有3或更多层的叠层结构形成导电膜。
每个导电膜2336和2338可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素或含有任何这些元素作为主要成分的合金材料或化合物材料来形成。可替换地，每个导电膜2336和2338可以由通过氮化任何这些元素而获得的金属氮化物膜形成。还可替换地，每个导电膜2336和2338可以由以掺有诸如磷的杂质元素的多晶为代表的半导体材料形成。
在此，采用叠层结构，其中导电膜2336用氮化钽形成，导电膜2338用钽形成在其上。可替换地，氮化钨、氮化钼或氮化钛的单层或叠层膜可以被用作导电膜2336，并且钽、钼或钛的单层或叠层膜可以被用作导电膜2338。
接着，通过选择性地蚀刻以去除堆叠的导电膜2336和2338，导电膜2336和2338部分地留在区域2304和2306上，从而形成栅电极2340和2342(参见图15A)。
然后，选择性地形成抗蚀掩模2348，以覆盖区域2304，并且通过将抗蚀掩模2348和栅电极2342用作掩模，向区域2306加入杂质元素，从而形成杂质区域(参见图15B)。作为杂质元素，采用呈现n型导电的杂质元素或呈现p型导电的杂质元素。作为呈现n型导电的杂质元素，可以使用磷(P)、砷(As)等。作为呈现p型导电的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。在此，磷(P)被用作杂质元素。
在图15B中，通过引入杂质元素，形成源极区域或漏极区域的杂质区域2352以及沟道形成区域2350被形成在区域2306中。
然后，选择性地形成抗蚀掩模2366以覆盖区域2306，并且通过将抗蚀掩模2366和栅电极2340用作掩模来向区域2304加入杂质元素，从而形成杂质区域(参见图15C)。作为杂质元素，采用呈现n型导电的杂质元素或呈现p型导电的杂质元素。作为呈现n型导电的杂质元素，可以使用磷(P)、砷(As)等。作为呈现p型导电的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等。在此，导电类型不同于引入图15C中区域2306中的杂质元素的杂质元素(例如硼(B))被引入。因此，形成源极区域或漏极区域的杂质区域2370以及沟道形成区域2368被形成在区域2304中。
接着，形成第二绝缘膜2372，以覆盖绝缘膜2332和2334，以及栅电极2340和2342的。分别与形成在区域2304和2306中的杂质区域2352和2370电连接的布线2374被形成在第二绝缘膜2372上(参见图16)。
第二绝缘膜2372可以被提供具有由诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)或氮氧化硅(SiNyOx)(x＞y)的含有氧或氮的绝缘膜，诸如DLC(金刚石状碳)的含有碳的膜，诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙稀的有机材料，或诸如硅氧烷树脂的硅氧烷材料形成的单层结构或叠层结构。注意，硅氧烷材料对应于含有Si-O-Si键的材料。硅氧烷具有带有硅(Si)和氧(O)的键的骨架结构。作为替换，采用至少含有氢的有机基(例如烷基或芳烃)。作为替换，还可以采用氟基。可选地，可以采用至少含有氢和氟基的有机基作为替换。
布线2374由选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)和硅(Si)的元素或含有任何这些元素作为主要成分的合金材料或化合物材料制成，并具有单层结构或叠层结构。含有铝作为主要成分的合金材料对应于含有铝作为主要成分并且含有镍的材料，或者含有铝作为主要成分并且含有镍以及碳和硅之一或二者的合金材料。作为布线2374，例如可以采用阻挡膜、铝-硅(Al-Si)膜和阻挡膜的叠层结构，或阻挡膜、铝-硅(Al-Si)膜、氮化钛膜和阻挡膜的叠层结构。注意，阻挡膜对应于由钛、氮化钛、钼或氮化钼形成的薄膜。由于铝和铝-硅具有低阻值并且很便宜，因此铝和铝-硅适于用于形成布线2374的材料。此外，通过在上层和下层中设置阻挡膜，可以防止产生铝或铝硅的隆起。此外，通过以作为具有高还原性元素的钛形成阻挡层，即使在晶体半导体膜上形成薄的自然氧化物模，也可以化学地还原自然的氧化物膜，并且可以获得与晶体半导体膜的优良接触。
注意，形成本发明半导体器件的晶体管的结构不限于所示结构。例如，可以采用具有诸如反交错结构或Fin-FET结构的晶体管。优选采用Fin-FET结构，因为可以抑制由于晶体管尺寸小型化而导致的短沟道效应。
注意，本实施模式可以与上述实施模式中任何描述自由组合。也就是说，利用本发明，可以提供其中防止诸如根据时钟信号的产生而没有响应或错误运行这样的故障、并且可以准确发送存储在存储电路中的信息的半导体器件。
[实施例4]
在本实施例中，描述与上述实施例不同的制造无线芯片的方法。本发明中的晶体管可以由通过不同于上述实施例中形成在单晶基片上的MOS晶体管的制造方法所提供的MOS晶体管来形成。
在本实施例中，形成反相器等的p沟道TFT(也称为Pch-TFT)和n沟道TFT(也称为Nch-TFT)被典型地表示为形成无线芯片的电路。下面参照图17A至20B所示的横截面视图描述用于制造无线芯片的方法。
首先，在基片2600上形成绝缘膜。在此，具有n型导电的单晶硅被用作基片2600，并且在基片2600上形成绝缘膜2602和绝缘膜2604(参见图17A)。例如，通过对基片2600执行热处理来形成氧化硅(SiOx)作为绝缘膜2602，并且通过CVD在绝缘膜2602上形成氮化硅(SiNx)。
此外，任何基片可以被用作基片2600，只要它是半导体基片，而不特别限制为某种类型。例如，可以采用通过键合方法或SIMOX(氧离子注入隔离技术)方法等所制造的具有n型或p型导电的单晶硅基片、化合物半导体基片(例如GaAs基片，InP基片，GaN基片，SiC基片，蓝宝石基片或ZnSe基片)、SOI(绝缘层上覆硅)基片。
此外，可以在形成绝缘膜2602之后，通过高密度等离子体处理来氮化绝缘膜2602，从而形成绝缘膜2604。注意，设置在基片2600上的绝缘膜可以用单层结构或具有3或更多层的叠层结构形成。
接着，选择性地在绝缘膜2604上形成抗蚀掩模2606的图案，并且通过利用抗蚀掩模2606作为掩模来选择性地执行蚀刻，从而选择性地在基片2600中形成下凹(depression)2608(参见图17B)。可以通过采用等离子体的干蚀刻来蚀刻基片2600和绝缘膜2602和2604。
接着，在去除抗蚀掩模2606的图案之后，形成绝缘膜2610以填充形成在基片2600中的下凹2608(参见图17C)。
利用诸如氧化硅、氮化硅、氧氮化硅(SiOxNy)(x＞y＞0)或氮氧化硅(SiNxOy)(x＞y＞0)的绝缘材料，通过CVD、溅射等形成绝缘膜2610。在此，利用TEOS(正硅酸乙脂：Tetra-Ethyl-Ortho Silicate)气体，通过常压CVD或低压CVD形成氧化硅膜作为绝缘膜2610。
接着，通过执行研磨(grinding)处理、抛光处理或CMP(化学机械抛光)处理来暴露基片2600的表面。在此，通过暴露基片2600的表面，区域2612和2613每一个都被设置在形成于基片2600的下凹2608中的绝缘膜2611之间。注意，通过研磨处理、抛光处理或CMP处理去除形成在基片2600的表面上的绝缘膜2610，形成绝缘膜2611。然后，选择性地引入具有p型导电的杂质元素，从而在基片2600的区域2613和2614中形成p阱2615(参见图18A)。
作为具有p型导电的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等等。在此，硼(B)作为杂质元素被引入区域2613和2614。
注意，尽管由于具有n型导电的半导体基片在本实施例中被用作半导体基片2600，不向区域2612引入杂质元素，但是可以通过引入呈现n型导电的杂质元素而在区域2612中形成n阱。作为呈现n型导电的杂质元素，可以使用磷(P)、砷(As)等。
另一方面，在采用具有p型导电的半导体基片的情况下，可以通过引入呈现n型导电的杂质元素而在区域2612中形成n阱，而且不向区域2613和2614引入杂质元素。
然后，分别在基片2600的区域2612和2613的表面上形成绝缘膜2632和2634(参见图18B)。
例如，通过执行热处理以氧化设置在半导体基片2600中区域2612和2613每个表面，可以由氧化硅膜形成各绝缘膜2632和2634。替换的，各绝缘膜2632和2634可以通过利用热氧化方法形成氧化硅膜、然后通过氮化处理氮化氧化硅膜的表面而由氧化硅膜和含有氧和氮的膜(氧氮化硅膜)的叠层结构形成。
替换地，可以如上所述利用等离子体处理形成绝缘膜2632和2634。例如，通过对设置于半导体基片2600中的区域2612和2613的表面执行具有高密度等离子处理的氧化处理或氮化处理，可以形成氧化硅(SiOx)膜或氮化硅(SiNx)膜作为绝缘膜2632和2634。此外，在通过高密度等离子体处理对区域2612和2613的表面进行了氧化处理之后，可以通过再次执行高密度等离子体处理来执行氮化处理。在这种情况下，氧化硅膜被形成在区域2612和2613的表面上，氧氮化硅膜被形成在氧化硅膜之上，从而绝缘膜2632和2634每一个被形成具有氧化硅膜和氧氮化硅的叠层结构。可替换地，在通过热氧化方法在区域2612和2613的表面上形成氧化硅膜之后，可以通过高密度等离子体处理来执行氧化处理或氮化处理。
此外，形成在半导体基片2600的区域2612和2613中的绝缘膜2632和2634每一个用作随后完成的晶体管中的栅极绝缘膜。
接着，形成导电膜以覆盖形成在区域2612和2613之上的绝缘膜2632和2634(参见图18C)。在此，示出其中导电膜2636和导电膜2638被顺序地堆叠作为导电膜的例子。不用说，导电膜可以以单层结构或具有3或更多层的叠层结构形成。
每个导电膜2636和2638可以由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的元素或含有任何这些元素作为主要成分的合金材料或化合物材料形成。可替换地，每个导电膜2636和2638可以由通过氮化任何这些元素而得到的金属氮化物膜形成。还可替换地，每个导电膜2636和2638可以由以掺有诸如磷的杂质元素的多晶硅为代表的半导体材料形成。
在此，采用叠层结构，其中导电膜2636用氮化钽形成，导电膜2638用钽形成在其上。可替换地，氮化钨、氮化钼或氮化钛的单层或叠层膜可以被用作导电膜2636，钽、钼或钛的单层或叠层膜可以被用作导电膜2638。
接着，通过选择性地蚀刻以去除堆叠的导电膜2636和2638，导电膜2636和2638被部分地留在区域2612和2613之上，从而形成用作栅电极的导电膜2640和2642(参见图19A)。此外，在此，区域2612和2613不与导电膜2640和2642重叠的表面部分被暴露在基片2600中。
具体地，在基片2600的区域2612中，形成在导电膜2640以下的绝缘膜2632不与导电膜2640重叠的部分被选择性地去除，从而导电膜2640和绝缘膜2632的末端几乎相互对应。在基片2600的区域2614中，形成在导电膜2642以下的绝缘膜2634不与导电膜2642重叠的部分被选择性地去除，从而导电膜2642和绝缘膜2634的末端几乎相互对应。
在这种情况下，绝缘膜等与导电膜2640和2642不重叠的部分可以在形成导电膜2640和2642的同时被去除。可替换地，绝缘膜等与导电膜2640和2642不重叠的部分可以在形成导电膜2640和2642之后通过将剩余的抗蚀掩模或导电膜2640和2642作为掩模来去除。
接下来，选择性地向基片2600的区域2612和2613引入杂质元素(参见图19B)。在此，通过将导电膜2642用作掩模，以低浓度将展现n型导电的杂质元素选择性地引入区域2613中，并且通过将导电膜2640用作掩模，以低浓度将展现p型导电的杂质元素选择性地引入区域2612中。作为呈现n型导电的杂质元素，可以使用磷(P)、砷(As)等。作为具有p型导电的杂质元素，可以使用硼(B)、铝(Al)、镓(Ga)等等。
接着，形成与导电膜2640和2642的侧面接触的侧壁2654。具体地，以含有诸如硅、氧化硅或氮化硅的无机材料的膜、或含有诸如有机树脂的有机材料的膜的单层结构或叠层结构，通过等离子CVD、溅射等等形成每个侧壁2654。接着，通过基于垂直方向的各向异性蚀刻选择性地蚀刻绝缘膜，以形成侧壁2654以与导电膜2640和2642的侧面接触。注意，在形成LDD(轻掺杂漏极)区域时，侧壁2654被用作用于掺杂的掩模。此外，在此，侧壁2654被形成为也与形成在导电膜2640和2642以下的栅电极和绝缘膜的侧面接触。
接下来，通过将侧壁2654和导电膜2640、2642用作掩模，向基片2600的区域2612和2613引入杂质元素，从而形成用作源极区域或漏极区域的杂质区域(参见图19C)。在此，通过将侧壁2654和导电膜2642用作掩模，以高浓度将展现n型导电的杂质元素引入基片2600的区域2613中，并且通过将侧壁2654和导电膜2640用作掩模，以高浓度将展现p型导电的杂质元素引入区域2612中。
因此，在基片2600的区域2612中，形成源极区域或漏极区域的杂质区域2658、形成LDD区域的低浓度杂质区域2660以及沟道形成区域2656被形成。在基片2600的区域2613中，形成源极区域或漏极区域的杂质区域2664、形成LDD区域的低浓度杂质区域2666以及沟道形成区域2662得以形成。
注意，在本实施例中，在暴露基片2600的区域2612和2613不与导电膜2640和2642重叠的部分的条件下添加杂质元素。因此，分别形成在基片2600的区域2612和2613中的沟道形成区域2656和2662可以按照与导电膜2640和2642自动对齐的方式形成。
接着，形成第二绝缘膜2677，以覆盖设置在基片2600的区域2612和2613之上的绝缘膜、导电膜等等，并且在绝缘膜2677中形成开口2678(参见图20A)。
第二绝缘膜2677可以被提供具有由诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)或氮氧化硅(SiNyOx)(x＞y)的含有氧或氮的绝缘膜、诸如DLC(金刚石状碳)的含有碳的膜、诸如环氧树脂、聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯或丙稀的有机材料、或诸如硅氧烷树脂的硅氧烷材料所形成的单层结构或叠层结构。注意，硅氧烷材料对应于含有Si-O-Si键的材料。硅氧烷具有带有硅(Si)和氧(O)的键的骨架结构。作为替换，采用至少含有氢的有机基(例如烷基或芳烃)。作为替换，也可以采用氟基。替换地，可以采用至少含有氢和氟基的有机基作为替代。
接着，利用CVD，在开口2678中形成导电膜2680，并且选择性地在绝缘膜2677之上形成导电膜2682a至2682d，以与导电膜2680电连接(参见图20B)。
每个导电膜2680和2682a至2682d都由选自铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)和硅(Si)的元素或含有任何这些元素作为主要成分的合金材料或化合物材料制成，并具有单层结构或叠层结构。例如，含有铝作为主要成分的合金材料对应于含有铝作为主要成分并含有镍的材料，或者含有铝作为主要成分并含有镍以及碳和硅之一或二者的合金材料。作为导电膜1313，例如可以采用阻挡膜、铝-硅(Al-Si)膜和阻挡膜的叠层结构，或者阻挡膜、铝-硅(Al-Si)膜、氮化钛膜和阻挡膜的叠层结构。注意，阻挡膜对应于由钛、氮化钛、钼或氮化钼形成的薄膜。由于铝和铝-硅具有低阻值并且很便宜，因此铝和铝-硅适于用于形成导电膜1313的材料。此外，通过在上层和下层中设置阻挡膜，可以防止产生铝或铝硅的隆起。此外，通过用作为具有高还原性的元素的钛形成阻挡层，即使在晶体半导体膜上形成薄的自然氧化物膜，也可以化学地还原自然的氧化物膜，并且可以获得与晶体半导体膜的优良接触。在此，导电膜2680可以通过用CVD选择性地生长钨(W)来形成。
通过上述步骤，可以获得包括形成在基片2600的区域2612中的p沟道晶体管和形成在基片2600的区域2613中的n沟道晶体管的半导体器件。
注意，形成本发明半导体器件的晶体管的结构不限于所示结构。例如，可以采用具有诸如反交错结构或Fin-FET结构的晶体管。优选采用Fin-FET结构，因为可以抑制由于晶体管尺寸小型化而导致的短沟道效应。
注意，本实施模式可以与上述实施模式中任何描述自由组合。利用本发明，可以提供其中防止诸如根据时钟信号的产生而没有响应或错误运行这样的故障、并且可以准确发送存储在存储电路中的信息的半导体器件。
[实施例5]
参照图21A至21F描述上述实施例中所述的用作无线芯片的半导体器件3000的使用方法。
无线芯片可以广泛使用，而且可以通过设置在诸如钞票、硬币、证券、无记名债券、证件(例如驾驶证或居民证，参见图21A)、用于包装的容器(例如包装纸或瓶，参见图21C)、记录介质(例如DVD或录像带，参见图21B)、交通工具(例如自行车，参见图21D)的产品，诸如个人物品(例如包或眼镜)、食品、植物、动物、衣物、生活用品或电子设备的产品，或诸如行李运送标签的对象(参见图21E和21F)中来使用。电子设备对应于液晶显示器、EL显示器、电视机(也称为TV、TV接收机或电视接收机)、移动电话等等。
本发明的半导体器件3000包括本发明的存储元件，并且通过被安装在印刷电路板上、附接到表面或嵌入其中而被固定到对象。例如，半导体器件通过被内嵌在书页或包裹的有机树脂中而被固定到对象。至于本发明的半导体器件3000，减小了尺寸、厚度和重量，从而即使在被固定在对象上之后，对象本身吸引人的设计也不会遭到破坏。此外，通过在钞票、硬币、证券、无记名债券、证件等中设置半导体器件3000，可以提供验证功能，从而可以利用验证功能防止伪造。此外，通过将本发明的半导体器件3000附接到用于包装的容器、记录介质、个人物品、食品、衣物、生活用品、电子设备等，可以有效地实现诸如检查系统的系统。
注意，本实施例可以与上述实施模式中的任何描述自由组合。也就是说，可以在安装于半导体器件上的存储器中执行每个位线的选择性预充电。也就是说，通过不对与读取存储器的数据无关的位线预充电，可以提供安装有低功耗存储器的半导体器件。
本申请基于2006年6月30日向日本专利局提交的日本专利申请2006-181885，其全部内容通过引用合并于此。

Claims (10)

1.一种半导体器件，包括：
用于接收无线信号的天线电路；
控制电路；
电源电路，用于通过由所述天线电路所接收的无线信号产生功率；以及
时钟发生电路，其中所述功率被提供给所述时钟发生电路，
其中所述时钟发生电路包括用于通过所述功率产生恒定周期的自激振荡信号的环形振荡器、以及用于对所述自激振荡信号分频的分频器，
其中，所述分频器接收所述自激振荡信号，并向所述控制电路提供时钟信号，
其中，所述环形振荡器包括奇数个级，
其中，每一级都包括：反相器，所述反相器具有输入端和输出端；以及用于控制所述环形振荡器的振荡频率的电容器，所述电容器的一个端子电连接到所述反相器的输出端，所述电容器的另一端子接收电压，使得能够通过控制所述电压来改变所述电容器的电容，
其中当前级的反相器的输入端电连接到前一级的反相器的输出端，并且当前级的反相器的输出端电连接到下一级的反相器的输入端。
2.根据权利要求1所述的半导体器件，其中所述电容器是使用MOS晶体管的栅极电容的元件。
3.根据权利要求1所述的半导体器件，其中所述电容器是可变电容器。
4.根据权利要求1所述的半导体器件，其中用于所述环形振荡器和分频器的晶体管是薄膜晶体管。
5.根据权利要求1所述的半导体器件，其中用于所述环形振荡器和分频器的晶体管被形成在单晶基片上。
6.一种包括按照权利要求1所述的半导体器件的无线芯片的电子设备。
7.一种半导体器件，包括：
用于接收无线信号的天线电路；
电源电路，用于通过由所述天线电路所接收的无线信号产生功率；
用于调制所述无线信号的数据调制电路；
用于解调被所述数据调制电路调制的信号的数据解调电路；
操作地连接到所述数据调制电路和所述数据解调电路的控制电路；以及
用于向所述控制电路提供时钟信号的时钟发生电路，包括环形振荡器和分频器，
其中，所述环形振荡器产生自激振荡信号，
其中，所述分频器接收所述自激振荡信号，并向所述控制电路提供所述时钟信号，
其中，所述环形振荡器包括奇数个级，
其中，每一级都包括：反相器，所述反相器具有输入端、输出端；以及用于控制所述环形振荡器的振荡频率的电容器，所述电容器的一个端子电连接到所述反相器的输出端，所述电容器的另一端子接收电压，使得能够通过控制所述电压来改变所述电容器的电容，
其中当前级的反相器的输入端电连接到前一级的反相器的输出端，并且当前级的反相器的输出端电连接到下一级的反相器的输入端。
8.根据权利要求7所述的半导体器件，其中用于所述环形振荡器和分频器的晶体管是薄膜晶体管。
9.根据权利要求7所述的半导体器件，其中用于所述环形振荡器和分频器的晶体管被形成在单晶基片上。
10.一种包括按照权利要求7所述的半导体器件的无线芯片的电子设备。
CN2007101122650A 2006-06-30 2007-06-29 半导体器件和具有这种半导体器件的电子设备 Expired - Fee Related CN101097612B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-181885 2006-06-30
JP2006181885 2006-06-30
JP2006181885 2006-06-30

Publications (2)

Publication Number Publication Date
CN101097612A CN101097612A (zh) 2008-01-02
CN101097612B true CN101097612B (zh) 2012-06-13

Family

ID=38949865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101122650A Expired - Fee Related CN101097612B (zh) 2006-06-30 2007-06-29 半导体器件和具有这种半导体器件的电子设备

Country Status (3)

Country Link
US (2) US8095104B2 (zh)
KR (1) KR101373532B1 (zh)
CN (1) CN101097612B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8810298B2 (en) * 2008-11-26 2014-08-19 Thin Film Electronics Asa Random delay generation for thin-film transistor based circuits
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
CN101833990B (zh) * 2009-03-13 2012-12-26 国民技术股份有限公司 一种存储电路
US9159378B2 (en) * 2010-12-13 2015-10-13 Broadcom Corporation Performance monitor with memory ring oscillator
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103366213B (zh) * 2012-03-31 2016-08-03 华矽半导体股份有限公司 主动式电子标签及其信号调变方法
CN103870864B (zh) * 2012-12-10 2016-09-28 首崴电子股份有限公司 用于记忆卡主动式电子卷标装置
DE102013205910A1 (de) * 2013-04-04 2014-10-09 Robert Bosch Gmbh Objektsuchgerät und Verfahren zum Orten eines metallischen und/oder magnetisierbaren Objekts
US9979284B2 (en) 2014-02-05 2018-05-22 The Regents Of The University Of Michigan Self-oscillating switched-capacitor DC-DC converter
US9203391B2 (en) * 2014-04-22 2015-12-01 Qualcomm Incorporated Pulse-width modulation data decoder
US9791503B1 (en) * 2015-09-30 2017-10-17 Integrated Device Technology, Inc. Packaged oscillators with built-in self-test circuits that support resonator testing with reduced pin count
KR20160114837A (ko) 2015-03-25 2016-10-06 에비뉴 주식회사 에지형 엘이디 조명장치
US10145930B1 (en) * 2015-09-30 2018-12-04 Keysight Technologies, Inc. Method and system for phase synchronization and calibration of a multiport vector network analyzer using a single phase reference
US10930205B2 (en) 2016-05-19 2021-02-23 Semiconductor Energy Laboratory Co., Ltd. Display system and moving object
US10431582B2 (en) 2016-05-31 2019-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. High speed semiconductor device
KR102120926B1 (ko) 2016-07-18 2020-06-09 삼성전자주식회사 무선 송수신기 및 그 동작 방법
US9973182B2 (en) * 2016-09-14 2018-05-15 Qualcomm Incorporated Re-timing based clock generation and residual sideband (RSB) enhancement circuit
CN106571904A (zh) * 2016-11-03 2017-04-19 上海华虹集成电路有限责任公司 用于rf解调的时钟同步电路
CN110088823B (zh) 2016-12-23 2023-06-30 株式会社半导体能源研究所 数据转换电路及显示装置
JP7040897B2 (ja) * 2017-03-30 2022-03-23 ラピスセミコンダクタ株式会社 半導体装置、非接触電子装置、および周期検出方法
CN107688846B (zh) * 2017-07-25 2020-07-14 浙江海洋大学 无线标签处理器
EP3499421A1 (fr) * 2017-12-15 2019-06-19 The Swatch Group Research and Development Ltd Module à transpondeur rfid pour une communication d'informations à un dispositif de lecture
CN111091855B (zh) * 2018-10-24 2022-07-08 中国科学院上海微系统与信息技术研究所 基于静态随机储存单元阵列的单粒子翻转检测电路及方法
KR102012233B1 (ko) * 2018-11-28 2019-08-21 주식회사 에픽솔루션 무선 전압감지회로
CN112434771B (zh) * 2019-11-05 2023-08-18 友达光电股份有限公司 可挠式无线通信芯片及无线通信标签
KR20220106991A (ko) 2019-11-11 2022-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 정보 처리 장치 및 정보 처리 장치의 동작 방법
CN110855243A (zh) * 2019-11-29 2020-02-28 湖南国科微电子股份有限公司 一种电流源电路以及环形压控振荡器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2288086A (en) * 1994-03-28 1995-10-04 Hewlett Packard Co Digital phase-locked loop using a numerically-controlled oscillator
CN1192816A (zh) * 1995-06-16 1998-09-09 罗姆股份有限公司 半导体器件,使用同样器件的ic卡和通信系统

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133064A (en) 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
US5359727A (en) 1987-04-27 1994-10-25 Hitachi, Ltd. Clock generator using PLL and information processing system using the clock generator
JPH0499851U (zh) * 1991-02-07 1992-08-28
US5568512A (en) 1994-07-27 1996-10-22 Micron Communications, Inc. Communication system having transmitter frequency control
JP3412937B2 (ja) * 1994-12-28 2003-06-03 三菱電機エンジニアリング株式会社 リングオシレータの電流制御回路
JP3862306B2 (ja) * 1995-06-23 2006-12-27 三菱電機株式会社 半導体装置
JP2914287B2 (ja) 1996-03-08 1999-06-28 日本電気株式会社 Ｐｌｌ回路
US6130602A (en) 1996-05-13 2000-10-10 Micron Technology, Inc. Radio frequency data communications device
JPH1070441A (ja) 1996-08-27 1998-03-10 Mitsubishi Electric Corp 半導体装置
JP3637706B2 (ja) * 1996-11-27 2005-04-13 ソニー株式会社 ディジタル遅延回路およびそれを用いたディジタル制御発振回路
JPH10233768A (ja) 1997-02-18 1998-09-02 Nec Eng Ltd デジタルクロック再生回路
JPH1115934A (ja) * 1997-06-24 1999-01-22 Nippon Steel Corp 無電池方式のｒｆｉｄ
US6593845B1 (en) * 1998-01-09 2003-07-15 Intermac Ip Corp. Active RF tag with wake-up circuit to prolong battery life
US6639509B1 (en) 1998-03-16 2003-10-28 Intermec Ip Corp. System and method for communicating with an RFID transponder with reduced noise and interference
JP2000174616A (ja) 1998-12-04 2000-06-23 Fujitsu Ltd 半導体集積回路
WO2002003560A1 (en) 2000-07-04 2002-01-10 Credipass Co.,Ltd. Passive transponder identification system and credit-card type transponder
JP2002311091A (ja) * 2001-04-10 2002-10-23 Mitsubishi Electric Corp 半導体装置
JP3748857B2 (ja) * 2002-01-25 2006-02-22 松下電器産業株式会社 半導体集積回路とこれを搭載したデータキャリア
JP2004096237A (ja) * 2002-08-29 2004-03-25 Nec Electronics Corp 発振回路及び半導体集積回路
KR100474473B1 (ko) * 2002-11-08 2005-03-11 한국전자통신연구원 능동형 비접촉 식별장치
JP4123066B2 (ja) * 2003-06-18 2008-07-23 沖電気工業株式会社 半導体集積回路
DE10351050A1 (de) * 2003-10-31 2005-06-09 Infineon Technologies Ag Integrierter Ladungspumpen-Spannungswandler
KR100631167B1 (ko) * 2004-12-30 2006-10-02 주식회사 하이닉스반도체 셀프 리프레쉬 주기 발생장치 및 그 오실레이션 신호발생방법
US7239240B1 (en) * 2005-02-16 2007-07-03 Hoton How Method and apparatus for implementing security protection over RFID
US7406297B2 (en) 2005-05-30 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Clock generation circuit and semiconductor device provided therewith
JPWO2007072551A1 (ja) * 2005-12-20 2009-05-28 富士通株式会社 電圧制御リングオシレータ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2288086A (en) * 1994-03-28 1995-10-04 Hewlett Packard Co Digital phase-locked loop using a numerically-controlled oscillator
CN1192816A (zh) * 1995-06-16 1998-09-09 罗姆股份有限公司 半导体器件,使用同样器件的ic卡和通信系统

Also Published As

Publication number Publication date
CN101097612A (zh) 2008-01-02
US8095104B2 (en) 2012-01-10
US20120081186A1 (en) 2012-04-05
US20080014893A1 (en) 2008-01-17
KR101373532B1 (ko) 2014-03-12
KR20080002677A (ko) 2008-01-04

Similar Documents

Publication Publication Date Title
CN101097612B (zh) 半导体器件和具有这种半导体器件的电子设备
CN101097770B (zh) 半导体装置及电子设备
CN102171811B (zh) 半导体器件
CN101136063B (zh) 时钟生成电路及具备该时钟生成电路的半导体器件
CN101087074B (zh) 蓄电装置及具备该蓄电装置的移动式电子设备
KR101435966B1 (ko) 반도체 장치 및 상기 반도체 장치를 가진 ｉｃ 라벨, ｉｃ 태그, 및 ｉｃ 카드
US7639058B2 (en) Clock signal generation circuit and semiconductor device
CN101295972B (zh) 时钟信号产生电路及半导体装置
US20080258822A1 (en) Oscillator circuit and semiconductor device including the same
US8570151B2 (en) Semiconductor device
CN101216901B (zh) 半导体器件
CN101197009B (zh) 半导体装置
EP2104910A1 (en) Semiconductor device
KR101358951B1 (ko) 클록 동기 회로 및 그것을 구비한 반도체장치
JP5222545B2 (ja) 送受信回路及び当該送受信回路を具備する半導体装置
JP4906093B2 (ja) 半導体装置
CN101194276B (zh) 半导体器件
TWI427458B (zh) 時脈產生電路以及具有時脈產生電路之半導體裝置
CN101866437B (zh) 半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20210629