CN106571904A - 用于rf解调的时钟同步电路 - Google Patents

用于rf解调的时钟同步电路 Download PDF

Info

Publication number
CN106571904A
CN106571904A CN201610966648.3A CN201610966648A CN106571904A CN 106571904 A CN106571904 A CN 106571904A CN 201610966648 A CN201610966648 A CN 201610966648A CN 106571904 A CN106571904 A CN 106571904A
Authority
CN
China
Prior art keywords
clock
circuit
demodulation
clock signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610966648.3A
Other languages
English (en)
Inventor
李效白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Integrated Circuit Co Ltd
Original Assignee
Shanghai Huahong Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Integrated Circuit Co Ltd filed Critical Shanghai Huahong Integrated Circuit Co Ltd
Priority to CN201610966648.3A priority Critical patent/CN106571904A/zh
Publication of CN106571904A publication Critical patent/CN106571904A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种用于RF解调的时钟同步电路，包括：一晶体自激振荡电路，在无外部时钟输入时，该电路自行产生一个13.56MHz的时钟信号；若有外部时钟信号输入时，所述时钟信号被同步，跟随外部时钟信号的频率和相位变化，变化范围为±2KHz。本发明能够满足某些需要在TYPE A的工作模式下，高波特率解调且在凹槽无时钟时也需要有同步时钟信号工况工作的需求。

Description

用于RF解调的时钟同步电路
技术领域
本发明涉及仿真器的RF(射频)解调领域，特别是涉及一种用于RF解调的时钟同步电路。
背景技术
随着半导体制造工艺和集成电路设计能力的不断进步，处理器芯片的开发越来越依赖于仿真器的模拟环境。而在FPGA(现场可编程门阵列)取代芯片ASIC(专用集成电路)的环境下，数字电路仿真已经不再是瓶颈。模拟模块的仿真，尤其是通信环节则越来越受到重视。目前而言，仿真器的RF解调电路在支持TYPE(类型)A高波特率环境下，在解调时，需要在TYPE A数据信号凹槽(无载波时)提供与数据同步的时钟信号。限于仿真器的硬件环境，不适合使用锁相环等复杂的电路去进行频率同步及同相，且仿真器所提供的电压范围仅仅为5V，不适合锁相环等电路需要的变容二极管等较高电压的器件发挥。
发明内容
本发明要解决的技术问题是提供一种用于RF解调的时钟同步电路，能够满足某些需要在TYPE A的工作模式下，高波特率解调且在凹槽无时钟时也需要有同步时钟信号的工况工作的需求。
为解决上述技术问题，本发明的用于RF解调的时钟同步电路，包括：一晶体自激振荡电路，在无外部时钟输入时，该电路自行产生一个13.56MHz的时钟信号；若有外部时钟信号输入时，所述时钟信号被同步，跟随外部时钟信号的频率和相位变化，变化范围为±2KHz。
本发明在原有的解调电路中，新增了晶体自激振荡电路；利用无源晶体与外部时钟在同时工作时的强制同步特性，在外部时钟出现间歇性的间断时，可以提供同步时钟而不会出现大的相位变化；而在外部时钟出现时，会被外部时钟所同步。在无源晶体频率13.56MHz的工作频率下，同步的范围可以达到±2KHz；使得这种电路得到的数据信号脉宽保持的非常标准，与载波中的信号能够保持在同一数量级的误差水平上，使得该电路能够满足某些需要在TYPE A的工作模式下，高波特率(波特率为424K,847K)解调且在凹槽无时钟时也需要有同步时钟的信号的工况工作的需求。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是所述用于RF解调的时钟同步电路一实施例电路结构图。
图2是所述用于RF解调的时钟同步电路一实施例电路原理图。
具体实施方式
图1是所述用于RF解调的时钟同步电路一实施例，包括：数据解调制电路与时钟同步电路两部分。数据解调制电路，包括：检波器和包络检出及整形电路。时钟同步电路包括一晶体自激振荡电路。
所述晶体自激振荡电路，在无外部时钟输入时，自行产生一个13.56MHz的时钟信号；若有外部时钟信号输入时，所述时钟信号被同步，跟随外部时钟信号的频率和相位变化，变化范围为±2KHz。
在跟随所述外部时钟信号变化后，即使该外部时钟信号消失，晶体振荡的相位依然按照外部时钟信号的相位继续震荡，误差为外部时钟13.56MHz与晶体本身振荡频率的误差值。
还包括一时钟提取电路(图中未示)，用于提取时钟信号；所述晶体自激振荡电路的输入端与该时钟提取电路的输出端相连接。
如图2所示，所述用于RF解调的时钟同步电路的应用数据调制在13.56MHz的载波上，本发明不对检波及解调制数据信号进行具体说明，主要对时钟同步信号进行说明。在天线上得到载波的13.56MHz信号后，经过电阻R18的电压采样，会形成一个幅度为2V-7V的一个正弦波信号。这里信号幅度主要由外部场强决定。经过与0.8V基准电压的比较，通过高速比较器与一个非门进行整形，可以得到一个13.56MHz的方波信号。在RF通信环节中，TYPE A信号，在高波特率时(424K,847K)，在数据段时，会有一个60％-80％左右的凹槽缺口出现。普通的卡头无法从如此深度的基波上提取出同步波形，而有些芯片的解码电路是需要在高波特率时要求有时钟同步信号的存在。故在此处，外部信号经过隔离电阻R81与隔离电容C42与后端的晶体自激振荡电路形成一个串联强迫型改变时钟频率的时钟同步电路。受控的自激振荡晶体电路能够改变的频率与R81的电阻阻值有关。而电容C42与电容C132和电容C133的晶体自激电容形成并联，调整电容C42的容值，可以改变频率的幅值。在无外部时钟信号时，晶体自激振荡电路起始会工作在自身的13.56M的频率和相位下。而一旦有外部时钟信号进入，它就会改变自身的频率和相位，与外部时钟同步。故在424K以上的波特率时，短暂的失去时钟信号不会影响到整个时钟的相位与频率关系。所以一旦开始工作，得到第一个同步时钟信号后，整个系统都会工作在外部时钟频率下，不会引起明显的相位迁移。另外，需要说明的是，晶体本身的工作频率改变是及其困难的，所以在此处，RF工作在13.56MHz的基波下，在电阻R81的阻值调整时，能够同步的频率范围为±2KHz。而这一点已经能够满足整个系统的需要。
虽然本发明利用具体的实施例进行说明，但是对实施例的说明并不限制本发明的范围。本领域内的熟练技术人员通过参考本发明的说明，在不背离本发明的精神和范围的情况下，容易进行各种修改或者可以对实施例进行组合。

Claims (3)

1.一种用于RF解调的时钟同步电路，其特征在于，包括：一晶体自激振荡电路，在无外部时钟输入时，该电路自行产生一个13.56MHz的时钟信号；若有外部时钟信号输入时，所述时钟信号被同步，跟随外部时钟信号的频率和相位变化，变化范围为±2KHz。
2.如权利要求1所述的时钟同步电路，其特征在于：在跟随所述外部时钟信号变化后，即使该外部时钟信号消失，晶体振荡的相位依然按照外部时钟信号的相位继续震荡，误差为外部时钟13.56MHz与晶体本身振荡频率的误差值。
3.如权利要求1所述的时钟同步电路，其特征在于：还包括一时钟提取电路，用于提取时钟信号；所述晶体自激振荡电路的输入端与该时钟提取电路的输出端相连接。
CN201610966648.3A 2016-11-03 2016-11-03 用于rf解调的时钟同步电路 Pending CN106571904A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610966648.3A CN106571904A (zh) 2016-11-03 2016-11-03 用于rf解调的时钟同步电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610966648.3A CN106571904A (zh) 2016-11-03 2016-11-03 用于rf解调的时钟同步电路

Publications (1)

Publication Number Publication Date
CN106571904A true CN106571904A (zh) 2017-04-19

Family

ID=58539754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610966648.3A Pending CN106571904A (zh) 2016-11-03 2016-11-03 用于rf解调的时钟同步电路

Country Status (1)

Country Link
CN (1) CN106571904A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714145A (zh) * 2018-12-29 2019-05-03 杭州迪普科技股份有限公司 一种多通道数据对齐的方法及装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101505137A (zh) * 2008-02-08 2009-08-12 株式会社瑞萨科技 检波电路、包含它的rf电路以及内置它们的便携式设备
US8095104B2 (en) * 2006-06-30 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
CN102496055A (zh) * 2011-12-22 2012-06-13 广州中大微电子有限公司 Rfid解调方式自动识别方法及自动识别电路
CN102620646A (zh) * 2011-05-18 2012-08-01 葛幸华 电磁角度传感器的坐标采样同步于外来时钟
CN103209070A (zh) * 2013-03-14 2013-07-17 中山大学 一种数字接口射频芯片及其实现方法
CN104052587A (zh) * 2013-03-12 2014-09-17 Nxp股份有限公司 在配备rfid设备中的时钟同步
CN104362981A (zh) * 2014-08-27 2015-02-18 北京中电华大电子设计有限责任公司 一种同步采样解调方法和电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8095104B2 (en) * 2006-06-30 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device having the same
CN101505137A (zh) * 2008-02-08 2009-08-12 株式会社瑞萨科技 检波电路、包含它的rf电路以及内置它们的便携式设备
CN102620646A (zh) * 2011-05-18 2012-08-01 葛幸华 电磁角度传感器的坐标采样同步于外来时钟
CN102496055A (zh) * 2011-12-22 2012-06-13 广州中大微电子有限公司 Rfid解调方式自动识别方法及自动识别电路
CN104052587A (zh) * 2013-03-12 2014-09-17 Nxp股份有限公司 在配备rfid设备中的时钟同步
CN103209070A (zh) * 2013-03-14 2013-07-17 中山大学 一种数字接口射频芯片及其实现方法
CN104362981A (zh) * 2014-08-27 2015-02-18 北京中电华大电子设计有限责任公司 一种同步采样解调方法和电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109714145A (zh) * 2018-12-29 2019-05-03 杭州迪普科技股份有限公司 一种多通道数据对齐的方法及装置
CN109714145B (zh) * 2018-12-29 2021-09-21 杭州迪普科技股份有限公司 一种多通道数据对齐的方法及装置

Similar Documents

Publication Publication Date Title
TWI596922B (zh) Data receiving device
CN105703767B (zh) 一种高能效低抖动的单环路时钟数据恢复电路
US9425781B2 (en) Syncless unit interval variation tolerant PWM receiver circuit, system and method
CN103427835B (zh) 频率调制器
US20090240994A1 (en) Apparatus and method for transmitting and receiving data bits
KR101167023B1 (ko) 저전력용 비동기식 고속 위상 편이 복조 방법
TWI492019B (zh) 電子裝置和時脈產生方法
US8497708B2 (en) Fractional-rate phase frequency detector
KR20040110209A (ko) 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치
US7555089B2 (en) Data edge-to-clock edge phase detector for high speed circuits
KR20160044388A (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 차동출력 비교기들의 위상을 맞춰 지터를 줄인 저전력용 광대역 비동기식 이산 위상 편이 복조 회로
TWI687055B (zh) 無突波之數位控制振盪器碼更新技術
RU2127955C1 (ru) Способ и устройство выделения тактового сигнала
Sugawara et al. 1.5 Gbps, 5150 ppm spread spectrum SerDes PHY with a 0.3 mW, 1.5 Gbps level detector for serial ATA
US11144088B2 (en) Clocking synchronization method and apparatus
CN106571904A (zh) 用于rf解调的时钟同步电路
CN107147395A (zh) 一种基于双环频率综合的正交调制器输出dac同步电路
US10148378B2 (en) PLL for carrier generator and method of generating carrier signals
CN204376873U (zh) 用于无线电的频率合成器
JP2005086789A (ja) クロックデータリカバリ回路
US10116435B2 (en) Control circuit and control method of communication device
CN105591648B (zh) 相位侦测器及相关的相位侦测方法
KR101638154B1 (ko) 레퍼런스 클럭으로 동작하는 클럭 데이터 복원 회로, 데이터 수신 장치 및 그 방법
JP4531667B2 (ja) クロック再生回路
KR20160026339A (ko) 위상 180도로 정렬한 1차 측파대 필터들을 이용하고 측파대 비교기들의 위상을 맞춘 저전력용 광대역 비동기식 이산 위상 편이 복조 회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170419

WD01 Invention patent application deemed withdrawn after publication