CN105591648B - 相位侦测器及相关的相位侦测方法 - Google Patents

Abstract

本发明公开了一种相位侦测器包含有多个取样电路、逻辑电路、多个解多任务器以及决定电路，其中该些取样电路分别使用不同相位的多个频率讯号来对一数据讯号进行取样操作以产生多个取样结果；该逻辑电路根据该些取样结果来产生N个相位领先指示讯号及N个相位落后指示讯号；该些解多任务器分别对该N个相位领先指示讯号及该N个相位落后指示讯号进行解多任务操作，以分别产生M个输出相位领先指示讯号及M个输出相位落后指示讯号；以及该决定电路根据该M个输出相位领先指示讯号及该M个输出相位落后指示讯号来产生最终相位领先指示讯号及最终相位落后指示讯号。本发明还公开了一种与之对应的相位侦测方法。

Description

相位侦测器及相关的相位侦测方法

技术领域

本发明涉及相位侦测技术领域，尤其涉及相位侦测器及相关的相位侦测方法。

背景技术

在频率与数据回复电路(CDR)的测试中，通常是测试其抖动性容忍度(JitterTolerance，JTOL)以判断频率与数据回复电路的能力，然而，频率与数据回复电路的抖动性容忍度通常会受到某些因素的影响，例如数据的型样、电路反应时间、频率与数据回复电路的带宽…等等。就数据的型样而言，传统频率与数据回复电路中的相位侦测器针对某些型样的输入数据讯号，例如连续的多个“0”或是多个“1”，可能会无法立即产生出相对应的相位领先指示讯号或是相位落后指示讯号，因此拖延到频率讯号相位校正的速度；另外，就电路反应时间而言，由于电路之间所存在的延迟现象，目前频率讯号的相位调整方向有可能与实际应该调整的方向相反，因此造成相位校正上的错误。

发明内容

本发明的主要目的在于提供一种相位侦测器，旨在解决相位校正错误的技术问题。

为实现上述目的，本发明提供一种相位侦测器，包含有：多个取样电路，分别使用不同相位的多个频率讯号来对至少一数据讯号进行取样操作，以产生多个取样结果；一逻辑电路，耦接于该多个取样电路，用以根据该多个取样结果来产生N个相位领先指示讯号及N个相位落后指示讯号；多个解多任务器(demultiplexer)，耦接于该逻辑电路，用以分别对该N个相位领先指示讯号及该N个相位落后指示讯号进行解多任务操作，以分别产生M个输出相位领先指示讯号及M个输出相位落后指示讯号，其中M大于N，M为N的正整数倍，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率低于该N个相位领先指示讯号及该N个相位落后指示讯号的频率；以及一决定电路，耦接于该多个解多任务器，用以根据该M个输出相位领先指示讯号及该M个输出相位落后指示讯号来产生一最终相位领先指示讯号及一最终相位落后指示讯号。

优选地，该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率系根据该至少一数据讯号中所能允许存在最多连续逻辑“1”或是最多连续逻辑“0”的个数所决定。

优选地，该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率为该至少一数据讯号的频率的(1/M)，且当该至少一数据讯号中所能允许存在最多连续逻辑“1”或是最多连续逻辑“0”的个数为K时，M为大于(K/2)的任意正整数。

优选地，该多个取样电路为四个取样电路，该多个频率讯号为四个具有不同相位的频率讯号，该至少一数据讯号的频率为该多个频率讯号的两倍，N等于2，M等于4，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率为该至少一数据讯号的频率的四分之一。

优选地，另包含有：一侦测电路，用以侦测该至少一数据讯号与该多个频率讯号中一频率讯号的相位关系，以产生一侦测结果；以及其中该决定电路根据该侦测结果来判断该至少一数据讯号的相位改变方向是否与该多个频率讯号中一频率讯号的相位改变方向相反，并据以决定是否调整该最终相位领先指示讯号及一最终相位落后指示讯号。

优选地，该侦测电路利用该至少一数据讯号来对该多个频率讯号中的两个频率讯号进行取样，以产生该侦测结果。

此外，为实现上述目的，本发明还提供一种相位侦测方法，包含有：分别使用不同相位的多个频率讯号来对至少一数据讯号进行取样操作，以产生多个取样结果；根据该多个取样结果来产生N个相位领先指示讯号及N个相位落后指示讯号；分别对该N个相位领先指示讯号及该N个相位落后指示讯号进行解多任务操作，以分别产生M个输出相位领先指示讯号及M个输出相位落后指示讯号，其中M大于N，M为N的正整数倍，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率低于该N个相位领先指示讯号及该N个相位落后指示讯号的频率；以及根据该M个输出相位领先指示讯号及该M个输出相位落后指示讯号来产生一最终相位领先指示讯号及一最终相位落后指示讯号。

优选地，该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率系根据该至少一数据讯号中所能允许存在最多连续逻辑“1”或是最多连续逻辑“0”的个数所决定。

优选地，该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率为该至少一数据讯号的频率的(1/M)，且当该至少一数据讯号中所能允许存在最多连续逻辑“1”或是最多连续逻辑“0”的个数为K时，M为大于(K/2)的任意正整数。

优选地，该多个频率讯号为四个具有不同相位的频率讯号，该至少一数据讯号的频率为该多个频率讯号的两倍，N等于2，M等于4，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率为该至少一数据讯号的频率的四分之一。

优选地，另包含有：侦测该至少一数据讯号与该多个频率讯号中一频率讯号的相位关系，以产生一侦测结果；以及根据该侦测结果来判断该至少一数据讯号的相位改变方向是否与该多个频率讯号中一频率讯号的相位改变方向相反，并据以决定是否调整该最终相位领先指示讯号及一最终相位落后指示讯号。

优选地，产生该侦测结果的步骤包含有：该侦测电路利用该至少一数据讯号来对该多个频率讯号中的两个频率讯号进行取样，以产生该侦测结果。

此外，为实现上述目的，本发明还提供一种相位侦测方法，包含有：分别使用不同相位的多个频率讯号来对至少一数据讯号进行取样操作，以产生多个取样结果；根据该多个取样结果来产生多个相位领先指示讯号及多个相位落后指示讯号；根据该多个相位领先指示讯号及该多个相位落后指示讯号来产生一最终相位领先指示讯号及一最终相位落后指示讯号；侦测该至少一数据讯号与该多个频率讯号中一频率讯号的相位关系，以产生一侦测结果；以及根据该侦测结果来判断该至少一数据讯号的相位改变方向是否与该多个频率讯号中一频率讯号的相位改变方向相反，并据以决定是否调整该最终相位领先指示讯号及一最终相位落后指示讯号。

优选地，产生该侦测结果的步骤包含有：该侦测电路利用该至少一数据讯号来对该多个频率讯号中的两个频率讯号进行取样，以产生该侦测结果。

本发明的相位侦测器及相关的相位侦测方法，其不会因为输入数据讯号的型样而无法实时产生出相对应的相位领先指示讯号或是相位落后指示讯号，且若是目前频率讯号的相位调整方向错误，也可以立即修正以避免后续相位校正上的错误。

附图说明

图1为依据本发明一实施例之频率与数据回复电路的示意图。

图2为依据本发明一实施例之相位侦测器的示意图。

图3，其为依据本发明一实施例之图2所示部分讯号的时序图。

图4A为频率与数据回复电路在测试时所使用的测试讯号的示意图。

图4B为相位抖动调变的示意图。

图5为先前技术与本发明在频率讯号之相位追迹上的示意图。

图6为实际上频率讯号与数据讯号之间的相位关系的示意图。

图7为依据本发明一实施例之侦测电路的示意图。

图8为当数据讯号的速度开始大于两倍频率讯号时，侦测电路的操作示意图。

图9为当数据讯号的速度开始小于两倍频率讯号时，侦测电路的操作示意图。

图10为依据本发明一实施例之相位侦测方法的流程图。

图11为依据本发明另一实施例之相位侦测方法的流程图。

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参考图1，图1为依据本发明一实施例之频率与数据回复电路100的示意图。如图1所示，频率与数据回复电路100包含有一除频器110、一相位频率侦测器112、一电荷泵114、一相位侦测器120、一电荷泵122、一压控震荡器130、一解串器(Deserializer)140、一电阻R、两个电容C₁、C₂、以及一开关SW。在本发明之实施例中，相位侦测器120为一数字相位侦测器(Bang-Bang Phase Detector，BBPD)，且频率与数据回复电路100系应用于通用系列总线(Universal Serial Bus，USB)接收器中，但本发明不以此为限。

频率与数据回复电路100的操作主要是接收数据讯号D_in，并从数据讯号中取得频率讯号，最后再藉由所取得的频率讯号对数据讯号D_in进行取样等操作以产生回复后的数据讯号。详细来说，在频率与数据回复电路100的操作中，主要可操作在两个模式，亦即锁相回路(Phase-Locked Loop，PLL)模式以及频率与数据回复(CDR)模式，首先，频率与数据回复电路100会操作在PLL模式以使得压控震荡器130所产生的频率讯号CLK能够具有所需的频率，此时图标的开关SW未导通，而除频器110接收来自压控震荡器130所产生的频率讯号CLK并进行除频操作，相位频率侦测器112接着比较除频后的频率讯号与一参考频率讯号F_ref以产生比较结果至电荷泵114，而电荷泵114再根据此比较结果输出电流，经由一电阻R、两个电容C₁、C₂产生控制电压至压控震荡器130以调整压控震荡器130所产生的频率讯号CLK的频率。透过这个回路，可以使得压控震荡器130产生的频率讯号CLK具有所需的频率。

接着，在完成频率锁定之后，除频器110、相位频率侦测器112及电荷泵114便不需要再进行操作，而此时频率与数据回复电路100便会操作在CDR模式。在CDR模式中，图标的开关SW会导通，而相位侦测器120会使用压控震荡器130所产生的频率讯号CLK来对数据讯号D_in进行取样，并根据取样结果来产生一最终相位领先指示讯号以及一最终相位落后指示讯号，而电荷泵122与一电阻R根据该相位领先指示讯号及该相位落后指示讯号来产生一控制电压至压控震荡器130，以微调所产生之频率讯号CLK的频率，以尽可能地锁定频率讯号CLK与数据讯号D_in的相位。透过这个回路，相位侦测器120同时便可以使用适合的频率讯号CLK来对数据讯号D_in进行取样，并将取样结果(此取样结果可视为回复后的数据讯号)传送到解串器140中，而解串器140再根据频率讯号F_CLK将取样结果降频并转换为平行数据以作为输出数据D_out。需注意的是，由于频率与数据回复电路100中各个组件的主要功能应为本领域具有通常知识者所熟知，因此，其细部操作在此不予赘述。

另外，为了方便以下说明，在本实施例中，数据讯号D_in为差动讯号，且其频率为5Gb/s，而压控震荡器130则是产生四个具有相同频率但相位分别为0度、90度、180度、270度的频率讯号CLK，其中频率讯号CLK的频率为2.5GHz，但本发明并不以此为限。此外，在以下的说明中，频率与数据回复电路100系应用在USB 3.0的规格中，且根据USB 3.0的规范，数据使用8b/10b编码技术，数据讯号D_in中连续“1”或是连续“0”的个数不得超过五个。

请参考图2，图2为依据本发明一实施例之相位侦测器120的示意图。如图2所示，相位侦测器120包含了多个取样电路(在本实施例中，系为四个正反器211、212、213、214)、两个同步电路221、222、包含四个反互斥或门(XNORGate)231、232、233、234的一逻辑电路、四个解多任务器(Demultiplexer，DEMUX)241、242、243、244、一决定电路250、一侦测电路260以及一正交频率产生电路270。其中，在图2中，D_in与D_Bin对应到图1所示的数据讯号D_in，且D_Bin为D_in的反相讯号；此外，CLK₀、CLK₉₀、CLK₁₈₀、CLK₂₇₀为压控震荡器130所输出且分别具有相位0度、90度、180度、270度的同频率频率讯号。

在相位侦测器120的操作中，首先，正反器211使用频率讯号CLK₀对数据讯号D_in进行取样、正反器212使用频率讯号CLK₉₀对数据讯号D_Bin进行取样、正反器213使用频率讯号CLK₁₈₀对数据讯号D_in进行取样、以及正反器214使用频率讯号CLK₂₇₀对数据讯号D_Bin进行取样。

接着，同步电路221使用频率讯号CLK₉₀的反相讯号，亦即频率讯号CLK₂₇₀，来将正反器211、212、213所输出的取样结果同步之后再输出到后端的反互斥或门231、232；且同步电路222使用频率讯号CLK₂₇₀的反相讯号，亦即频率讯号CLK₉₀，来将正反器211、213、214所输出的取样结果同步之后再输出到后端的反互斥或门233、234。

接着，反互斥或门231、232根据正反器211、212、213所输出的取样结果来分别产生一个相位落后指示讯号及一个相位领先指示讯号，且反互斥或门233、234根据正反器211、213、214所输出的取样结果来分别产生一个相位领先指示讯号及一个相位领先指示讯号。详细来说，当输入讯号D_in在对应到频率讯号CLK₀、CLK₉₀、CLK₁₈₀的取样点时的准位是“0”、“1”、“1”或是“1”、“0”、“0”时(正反器211、212、213所输出的取样结果分别为“0”、“0”、“1”或是“1”、“1”、“0”时)，则反互斥或门231所输出的相位落后指示讯号会是“1”，而反互斥或门232所输出的相位领先指示讯号则会是“0”，以表示频率讯号CLK的相位落后于数据讯号D_in；另一方面，当数据讯号D_in在对应到频率讯号CLK₀、CLK₉₀、CLK₁₈₀的取样点时的准位是“0”、“0”、“1”或是“1”、“1”、“0”时(正反器211、212、213所输出的取样结果分别为“0”、“1”、“1”或是“1”、“0”、“0”时)，则反互斥或门231所输出的相位落后指示讯号会是“0”，而反互斥或门232所输出的相位领先指示讯号则会是“1”，以表示频率讯号CLK的相位领先于数据讯号D_in。同样地，反互斥或门233、234的操作及其意义相同于上述有关于反互斥或门231、232的叙述。

需注意的是，当输入讯号D_in在对应到频率讯号CLK₀、CLK₉₀、CLK₁₈₀的取样点时的准位是“0”、“0”、“0”或是“1”、“1”、“1”时，此时正反器211、212、213所输出的取样结果分别为“0”、“1”、“0”或是“1”、“0”、“1”时，则反互斥或门231、232的输出会都是“0”，亦即代表了此时无法得知频率讯号CLK与数据讯号D_in之间的相位关系。

此外，图2所示的多个取样电路(即图标的正反器211、212、213、214)以及逻辑电路(即图标的互斥或门231、232、233、234)仅为一范例说明，在可以得到相同结果的情形下，多个取样电路及逻辑电路可以采用其他的电路架构来实现，而这些设计上的变化均应隶属于本发明的范畴。

接着，当数据讯号D_in出现连续2至5个连续“1”或是连续“0”的个数，上述反互斥或门231、232的输出都是“0”，而导致此时无法得知频率讯号CLK与数据讯号D_in之间相位关系的问题，为了解决上述问题，解多任务器241、242、243、244接着分别使用正交频率产生电路270所产生的频率讯号来对反互斥或门231、232、233、234的输出作解多任务操作，以产生四个输出相位领先指示讯号及四个输出相位落后指示讯号，确保任何时间间隔均存在频率讯号CLK与数据讯号D_in之间的相位关系以使得频率与数据回复电路100可以持续调整相位。

详细来说，正交频率产生电路270将频率讯号CLK₉₀降频两倍之后，产生两个反相的频率(在本实施例中，其频率为1.25GHz)至解多任务器241、242中，而正交频率产生电路270将频率讯号CLK₂₇₀降频两倍之后，产生两个反相的频率(在本实施例中，其频率为1.25Gb/s)至解多任务器243、244中。接着，解多任务器241接收来自反互斥或门231所输出的相位落后指示讯号，并进行解多任务操作，以产生两组频率都是1.25Gb/s的输出相位落后指示讯号Late₁、Late₂；接着，解多任务器242接收来自反互斥或门232所输出的相位领先指示讯号，并进行解多任务操作，以产生两组频率都是1.25Gb/s的输出相位领先指示讯号Early₁、Early₂；解多任务器243接收来自反互斥或门233所输出的相位落后指示讯号，并进行解多任务操作，以产生两组频率都是1.25Gb/s的输出相位落后指示讯号Late₃、Late₄；且解多任务器244接收来自反互斥或门234所输出的相位领先指示讯号，并进行解多任务操作，以产生两组频率都是1.25Gb/s的输出相位领先指示讯号Early₃、Early₄。

接着，决定电路250根据输出相位落后指示讯号Late₁、Late₂、Late₃、Late₄以及输出相位领先指示讯号Early₁、Early₂、Early₃、Early₄来产生一最终相位领先指示讯号Early_f及一最终相位落后指示讯号Late_f。在本实施例中，在每一时间点，只要输出相位落后指示讯号Late₁、Late₂、Late₃、Late₄中有任一为“1”，则决定电路250便会将最终相位落后指示讯号Late_f输出为“1”，而将最终相位领先指示讯号Early_f输出为“0”；同样地，只要输出相位领先指示讯号Early₁、Early₂、Early₃、Early₄中有任一为“1”，则决定电路250便会将最终相位落后指示讯号Late_f输出为“0”，而将最终相位领先指示讯号Early_f输出为“1”。此外，在某些情形下，万一在某个时间点，输出相位落后指示讯号与输出相位领先指示讯号同时有出现“1”的情形，则决定电路250可以不要输出最终相位领先指示讯号Early_f及最终相位落后指示讯号Late_f，以避免错误。

为了更清楚描述图2电路的操作，请参考图3，其为依据本发明一实施例之图2所示部分讯号的时序图。在图3中，系假设数据讯号D_in依序为“011100110000011”，此时反互斥或门231、232只有在图示的标示“I”的时段才会输出逻辑值为“1”的相位落后指示讯号，而其他时间点反互斥或门231、232均无法判断出相位领先/落后关系(亦即反互斥或门231、232所输出的相位落后/领先指示讯号均为“0”)；且此时反互斥或门233、234只有在图示的标示“II”、“III”、“IV”的时段才会输出逻辑值为“1”的相位落后指示讯号，而其他时间点反互斥或门233、234均无法判断出相位领先/落后关系(亦即反互斥或门233、234所输出的相位落后/领先指示讯号均为“0”)。如图3所示，由于在某些时段，例如标示“I”、“II”之间的时段以及标示“IV”之后的时段…等等，反互斥或门231、232与反互斥或门233、234均无法判断出相位领先/落后关系，因此，若是直接使用反互斥或门231、232与反互斥或门233、234的输出来控制后端压控震荡器130的操作，则会使得压控震荡器130无法持续调整所输出之频率讯号的相位，因而拖延到频率讯号相位校正的速度。

因此，藉由图2所示之解多任务器241、242、243、244的降频操作，其产生的输出相位落后指示讯号Late₁、Late₂、Late₃、Late₄与输出相位领先指示讯号Early₁、Early₂、Early₃、Early₄便可以涵盖所有的时间点(如图3标示“I”、“II”、“III”、“IV”的时段分别对应到上述反互斥或门231、232、233、234的输出中标示“I”、“II”、“III”、“IV”的时段)，亦即不管在哪一个时段，决定电路250都可以接收到有关于“相位落后”的信息，且所产生的最终相位落后指示讯号Late_f会持续地为“1”，以控制压控震荡器130中电流控制震荡器(Current-Controlled Oscillator，ICO)的电流，使得ICO电流能够持续地充电而使得压控震荡器130可以持续调整所输出之频率讯号的相位，加速脉讯号相位校正的速度。另外，如图3标示，为方便表示ICO电流充/放电对压控震荡器130内的ICO进行频率频率加快/减慢，正规化(normalized)ICO电流充电为“1”(频率频率加快)、电流放电为“-1”(频率频率减慢)与ICO电流不动作“0”(维持频率频率)。

此外，为了简洁起见，图3中只绘示出正交频率产生电路270所产生的其中一个频率讯号()，但本领域具有通常知识者应能了解到正交频率产生电路270会产生其他相位的频率讯号来对反互斥或门231、232与反互斥或门233、234进行解多任务操作，以得到图示的输出相位落后指示讯号Late₁、Late₂、Late₃、Late₄与输出相位领先指示讯号Early₁、Early₂、Early₃、Early₄。

请参考图4A，图4A为频率与数据回复电路100在测试时所使用的测试讯号的示意图。如图4A所示，由于频率与数据回复电路100是制作于接收器420中，而来自传送器410的数据讯号在经过传输线430之后会有讯号抖动/失真的情形发生，因此，为了测试频率与数据回复电路100是否具有足够的能力将数据讯号回复，会使用一测试讯号来仿真有相位抖动的数据讯号，并在出厂前会将该测试讯号输入到频率与数据回复电路100中以测试其回复能力。图4A绘示了测试讯号的示意图，其中图示的D_AXX、D_BXX、D_CXX、D_DXX分别代表数据讯号的每一个位，测试讯号的相位抖动调变in(t)(Phase Jitter Modulation)为一弦波状，图4B则绘示了相位抖动调变的示意图，其中该弦波状的一个周期表示为T，该弦波状的调变频率F为数据讯号的相位抖动频率(Data Jitter Frequency)，波峰波谷为数据讯号的相位抖动振幅(Data Jitter Amplitude)。数据抖动的频率与振幅的单位分别为赫兹(Hz)与时间宽度(UI)，其中“UI”在此为数据讯号中一个位的时间宽度(UnitInterval)。

请参考图5，其为先前技术与本发明在频率讯号之相位追迹上的示意图，其中图5中，系假设数据讯号的相位抖动频率非常快，因此，频率讯号的相位不可能完全追得上数据讯号的相位抖动变化，因此，理想上频率讯号的转动率(Slewing Rate)为图标的直线形状，亦即频率讯号的相位变化为图示的斜线状。如上述在第2、3图的内容所述，在先前技术中，由于有时候相位侦测器会无法得知频率讯号与数据讯号之间的相位关系，而使得ICO电流无法持续充放电以供压控震荡器130调整所输出之频率讯号的相位，因此，数据讯号与频率讯号之间的相位差可能会超过0.5UI，造成相位侦测器误判相位领先/落后的关系使得误码率下降(Bit Error Rate，BER)而无法达到最大的抖动性容忍度测试；反之，在本发明中，由于在任何时间点相位侦测器120都会输出有关于相位领先/落后的信息到后端，因此，ICO电流可以持续充放电以供压控震荡器130调整所输出之频率讯号的相位，而使得数据讯号与频率讯号之间的相位差会在0.5UI之内，进而可提升输入数据讯号的相位抖动振幅以达到最大的抖动性容忍度测试。

如上所述，由于不管数据讯号的型样如何，本发明的相位侦测器120都可以不间断的输出有关于相位领先/落后的信息到后端，进而使得压控震荡器130可以持续调整所输出之频率讯号的相位，因此，频率讯号的相位会趋近于图5所示之理想上频率讯号的相位，亦即频率讯号的转动率是独立于数据本身的内容(Data Independent Clock PhaseSlewingRate)，因此可以加速脉讯号相位校正的速度，并在数据讯号的相位抖动频率很高时一样可以满足测试要求。

需注意的是，在上述的实施例中，系假设频率与数据回复电路100应用在USB 3.0的规格中，且根据USB 3.0的规范，数据讯号D_in中连续“1”或是连续“0”的个数不得超过五个，因此，在相位侦测器120中只需要透过解多任务器241、242、243、244将逻辑电路所输出的相位领先/落后指示讯号再降频2倍(亦即，解多任务器241、242、243、244所输出的每笔输出相位领先/落后指示讯号的频率为数据讯号D_in频率的四分之一)即可使得相位侦测器120都可以不间断的输出相位领先/落后的信息到后端。然而，若是频率与数据回复电路100在其他数据讯号D_in中可以允许更多连续“1”或是连续“0”个数的规格中时，解多任务器241、242、243、244可以将逻辑电路所输出的相位领先/落后指示讯号降频更多，以使得相位侦测器120可以不间断的输出相位领先/落后的信息到后端。更详细来说，假设解多任务器241、242、243、244共输出M个输出相位领先指示讯号及M个输出相位落后指示讯号，且在本实施例中这些输出相位领先/落后指示讯号的频率为数据讯号Din频率的(1/M)，则频率与数据回复电路100可以应用在最多允许连续“1”或是连续“0”个数为(2*M-1)的规格中，以使得相位侦测器120可以不间断的输出相位领先/落后的信息到后端。换句话说，当有一规格所允许的连续“1”或是连续“0”个数为K时，则解多任务器241、242、243、244所输出的相位领先/落后指示讯号的个数M必须要大于(K/2)，才可以使得相位侦测器120可以不间断的输出相位领先/落后的信息到后端，在本实施例中，由于M等于4，故K的值最高可以是7。

另一方面，在图5所示之本发明的频率讯号与数据讯号之间的相位关系中，系为一理想状态，而实际状况则如图6所示，会因为图2所示的回路延迟现象而造成在某一个时间点数据讯号的相位改变方向与频率讯号的相位改变方向相反。因此，在图2所示的相位侦测器120中，另外使用了侦测电路260来用以侦测数据讯号D_in与频率讯号的相位关系，以产生一侦测结果V_cal，接着，决定电路250另根据侦测结果V_cal来判断数据讯号Din的相位改变方向是否与频率讯号的相位改变方向相反，并据以决定是否调整最终相位领先指示讯号Early_f及最终相位落后指示讯号Late_f。详细来说，如图6所示，由于回路延迟现象的因素，相位侦测器120原本所输出的相位调整方向会和数据讯号的相位改变方向相反，亦即ICO电流的充放电会不符实际需求，而造成了数据讯号与频率讯号之间的相位差可能会超过0.5UI，因此，透过侦测电路260所产生的侦测讯号V_cal，决定电路250可以在发现到数据讯号的相位改变方向与频率讯号的相位改变方向相反时，强迫改变决定电路250的输出，以避免图6所示之数据讯号与频率讯号之间的相位差可能会超过0.5UI的情形发生。

详细来说，请参考图7，图7为依据本发明一实施例之侦测电路260的示意图。如图7所示，侦测电路260包含了两个双触发的D型正反器710、720以及一互斥或门(XOR Gate)730，其中D型正反器710使用数据讯号Din来对频率讯号CLK₀进行取样，而D型正反器720使用数据讯号D_in来对频率讯号CLK₉₀进行取样，而互斥或门730根据D型正反器710、720的取样结果来产生侦测结果Vcal。

请继续参考图8及图9，其中图8为当数据讯号的速度开始大于两倍频率讯号(CLK₀、CLK₉₀)时的示意图，而图9为当数据讯号的速度开始小于两倍频率讯号时的示意图。先就图8来说，在本实施例，由于当数据讯号的速度开始大于两倍频率讯号，亦即数据讯号的每一个位宽度越来越小时，此时D型正反器710、720使用数据讯号D_in来对频率讯号CLK₀、CLK₉₀进行取样的取样结果会是相反的逻辑值，且互斥或门730所输出的侦测结果Vcal会是逻辑值“1”，以表示此时ICO电流应该是充电状态，因此，若是此时相位侦测器120所输出的相位调整方向是使得ICO电流是放电状态，则决定电路250会强迫改变相位调整方向，以使得后端的ICO电流应该是充电状态；同样地，就图9来说，在本实施例，由于当数据讯号的速度开始小于两倍频率讯号，亦即数据讯号的每一个位宽度越来越大时，此时D型正反器710、720使用数据讯号D_in来对频率讯号CLK₀、CLK₉₀进行取样的取样结果会是相同的逻辑值，且互斥或门730所输出的侦测结果V_cal会是逻辑值“0”，以表示此时ICO电流应该是放电状态，因此，若是此时相位侦测器120所输出的相位调整方向是使得ICO电流是充电状态，则决定电路250会强迫改变相位调整方向，以使得后端的ICO电流应该是放电状态。

如上所述，透过侦测电路260的操作，可以减少回路延迟现象的影响。在数据讯号的高速相位抖动频率及大相位抖动振幅的测试条件下，相位侦测器仍正常动作透过CDR校正频率相位，使得数据讯号与频率讯号之间的相位差在0.5UI以内，以达到最大的抖动性容忍度测试。同时需注意的是，第7～9图中有关于侦测电路260的架构以及操作仅为一范例说明，侦测电路260亦可采用其他电路架构来实作，这些设计上的变化均应隶属于本发明的范畴。

需注意的是，图2所示的相位侦测器120仅为一范例说明，而非作为本发明的限制。在本发明之其他实施例中，图2中的侦测电路260可以自相位侦测器120中移除，亦即决定电路250仅依据解多任务器241、242、243、244的输出来产生最终相位领先指示讯号Early_f及最终相位落后指示讯号Late_f。而在本发明之另一实施例中，解多任务器241、242、243、244以及正交频率产生电路270可以自相位侦测器120中移除，而决定电路250则根据反互斥或门231、232、233、234的输出及侦测电路260的侦测结果V_cal来产生最终相位领先指示讯号Early_f及最终相位落后指示讯号Late_f。上述设计上的变化均应隶属于本发明的范畴。

请参考图10，图10为依据本发明一实施例之相位侦测方法的流程图。参考以上针对图2之相位侦测器120的叙述，相位侦测方法的流程如下所述。

步骤1000：分别使用不同相位的多个频率讯号来对至少一数据讯号进行取样操作，以产生多个取样结果。

步骤1002：根据该多个取样结果来产生N个相位领先指示讯号及N个相位落后指示讯号。

步骤1004：分别对该N个相位领先指示讯号及该N个相位落后指示讯号进行解多任务操作，以分别产生M个输出相位领先指示讯号及M个输出相位落后指示讯号，其中M大于N，M为N的正整数倍，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率低于该N个相位领先指示讯号及该N个相位落后指示讯号的频率。

步骤1006：根据该M个输出相位领先指示讯号及该M个输出相位落后指示讯号来产生一最终相位领先指示讯号及一最终相位落后指示讯号。

请参考图11，图11为依据本发明另一实施例之相位侦测方法的流程图。参考以上针对图2之相位侦测器120的叙述，相位侦测方法的流程如下所述。

步骤1100：分别使用不同相位的多个频率讯号来对至少一数据讯号进行取样操作，以产生多个取样结果。

步骤1102：根据该多个取样结果来产生多个相位领先指示讯号及多个相位落后指示讯号。

步骤1104：根据该多个相位领先指示讯号及该多个相位落后指示讯号来产生一最终相位领先指示讯号及一最终相位落后指示讯号。

步骤1106：侦测该至少一数据讯号与该多个频率讯号中一频率讯号的相位关系，以产生一侦测结果。

步骤1108：根据该侦测结果来判断该至少一数据讯号的相位改变方向是否与该多个频率讯号中一频率讯号的相位改变方向相反，并据以决定是否调整该最终相位领先指示讯号及一最终相位落后指示讯号。

简要归纳本发明，在本发明的相位侦测器及相关的相位侦测方法中，系利用解多任务器将相位领先/落后指示讯号降频的方式，来使得相位侦测器可以不断的产生相位领先/落后的信息到后端的压控震荡器，进而使得压控震荡器可以持续调整所输出之频率讯号的相位，因此，由于相位侦测器不会因为数据讯号的型样而无法产生相位领先/落后的信息，故压控震荡器所输出的频率讯号的转动率是独立于资料本身的内容，因此可以加速脉讯号相位校正的速度，并在测试讯号频率很高时一样可以满足测试要求。此外，在另一实施例中，可以透过侦测电路的侦测结果来判断相位侦测器所输出的相位领先/落后的信息是否有错误，以提前校正相位调整方向，避免数据讯号与频率讯号的相位差过大。

以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (12)

1.一种相位侦测器，其特征在于，所述相位侦测器包含有：

多个取样电路，分别使用不同相位的多个频率讯号来对至少一数据讯号进行取样操作，以产生多个取样结果；

一逻辑电路，耦接于该多个取样电路，用以根据该多个取样结果来产生N个相位领先指示讯号及N个相位落后指示讯号；

多个解多任务器(demultiplexer)，耦接于该逻辑电路，用以分别对该N个相位领先指示讯号及该N个相位落后指示讯号进行解多任务操作，以分别产生M个输出相位领先指示讯号及M个输出相位落后指示讯号，其中M大于N，M为N的正整数倍，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率低于该N个相位领先指示讯号及该N个相位落后指示讯号的频率；以及

一决定电路，耦接于该多个解多任务器，用以根据该M个输出相位领先指示讯号及该M个输出相位落后指示讯号来产生一最终相位领先指示讯号及一最终相位落后指示讯号；

其中该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率系根据该至少一数据讯号中所能允许存在最多连续逻辑“1”或是最多连续逻辑“0”的个数所决定。

2.如权利要求第1所述之相位侦测器，其特征在于，该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率为该至少一数据讯号的频率的(1/M)，且当该至少一数据讯号中所能允许存在最多连续逻辑“1”或是最多连续逻辑“0”的个数为K时，M为大于(K/2)的任意正整数。

3.如权利要求第1所述之相位侦测器，其特征在于，该多个取样电路为四个取样电路，该多个频率讯号为四个具有不同相位的频率讯号，该至少一数据讯号的频率为该多个频率讯号的两倍，N等于2，M等于4，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率为该至少一数据讯号的频率的四分之一。

4.如权利要求第1所述之相位侦测器，其特征在于，另包含有：

一侦测电路，用以侦测该至少一数据讯号与该多个频率讯号中一频率讯号的相位关系，以产生一侦测结果；以及

其中该决定电路根据该侦测结果来判断该至少一数据讯号的相位改变方向是否与该多个频率讯号中一频率讯号的相位改变方向相反，并据以决定是否调整该最终相位领先指示讯号及一最终相位落后指示讯号。

5.如权利要求第4所述之相位侦测器，其特征在于，该侦测电路利用该至少一数据讯号来对该多个频率讯号中的两个频率讯号进行取样，以产生该侦测结果。

6.一种相位侦测方法，其特征在于，包含有：

分别使用不同相位的多个频率讯号来对至少一数据讯号进行取样操作，以产生多个取样结果；

根据该多个取样结果来产生N个相位领先指示讯号及N个相位落后指示讯号；

分别对该N个相位领先指示讯号及该N个相位落后指示讯号进行解多任务操作，以分别产生M个输出相位领先指示讯号及M个输出相位落后指示讯号，其中M大于N，M为N的正整数倍，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率低于该N个相位领先指示讯号及该N个相位落后指示讯号的频率；以及

根据该M个输出相位领先指示讯号及该M个输出相位落后指示讯号来产生一最终相位领先指示讯号及一最终相位落后指示讯号；

其中该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率系根据该至少一数据讯号中所能允许存在最多连续逻辑“1”或是最多连续逻辑“0”的个数所决定。

7.如权利要求第6所述之相位侦测方法，其特征在于，该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率为该至少一数据讯号的频率的(1/M)，且当该至少一数据讯号中所能允许存在最多连续逻辑“1”或是最多连续逻辑“0”的个数为K时，M为大于(K/2)的任意正整数。

8.如权利要求第6所述之相位侦测方法，其特征在于，该多个频率讯号为四个具有不同相位的频率讯号，该至少一数据讯号的频率为该多个频率讯号的两倍，N等于2，M等于4，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率为该至少一数据讯号的频率的四分之一。

9.如权利要求第6所述之相位侦测方法，其特征在于，另包含有：

侦测该至少一数据讯号与该多个频率讯号中一频率讯号的相位关系，以产生一侦测结果；以及

根据该侦测结果来判断该至少一数据讯号的相位改变方向是否与该多个频率讯号中一频率讯号的相位改变方向相反，并据以决定是否调整该最终相位领先指示讯号及一最终相位落后指示讯号。

10.如权利要求第9所述之相位侦测方法，其特征在于，产生该侦测结果的步骤包含有：

利用该至少一数据讯号来对该多个频率讯号中的两个频率讯号进行取样，以产生该侦测结果。

11.一种相位侦测方法，其特征在于，包含有：

分别使用不同相位的多个频率讯号来对至少一数据讯号进行取样操作，以产生多个取样结果；

根据该多个取样结果来产生N个相位领先指示讯号及N个相位落后指示讯号；

分别对该N个相位领先指示讯号及该N个相位落后指示讯号进行解多任务操作，以分别产生M个输出相位领先指示讯号及M个输出相位落后指示讯号，其中M大于N，M为N的正整数倍，且该M个输出相位领先指示讯号及该M个输出相位落后指示讯号的频率低于该N个相位领先指示讯号及该N个相位落后指示讯号的频率；

根据该M个相位领先指示讯号及该M个相位落后指示讯号来产生一最终相位领先指示讯号及一最终相位落后指示讯号；

侦测该至少一数据讯号与该多个频率讯号中一频率讯号的相位关系，以产生一侦测结果；以及

根据该侦测结果来判断该至少一数据讯号的相位改变方向是否与该多个频率讯号中一频率讯号的相位改变方向相反，并据以决定是否调整该最终相位领先指示讯号及一最终相位落后指示讯号。

12.如权利要求第11所述之相位侦测方法，其特征在于，产生该侦测结果的步骤包含有：

利用该至少一数据讯号来对该多个频率讯号中的两个频率讯号进行取样，以产生该侦测结果。