CN101095223B - 制造具有高k栅极介电层和金属栅电极的半导体器件的方法 - Google Patents

制造具有高k栅极介电层和金属栅电极的半导体器件的方法 Download PDF

Info

Publication number
CN101095223B
CN101095223B CN2005800301421A CN200580030142A CN101095223B CN 101095223 B CN101095223 B CN 101095223B CN 2005800301421 A CN2005800301421 A CN 2005800301421A CN 200580030142 A CN200580030142 A CN 200580030142A CN 101095223 B CN101095223 B CN 101095223B
Authority
CN
China
Prior art keywords
metal layer
layer
metal
work function
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2005800301421A
Other languages
English (en)
Other versions
CN101095223A (zh
Inventor
M·多茨
J·布拉斯克
J·卡瓦利罗斯
U·邵
M·梅茨
S·达塔
R·纳吉塞蒂
R·曹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101095223A publication Critical patent/CN101095223A/zh
Application granted granted Critical
Publication of CN101095223B publication Critical patent/CN101095223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures

Abstract

描述了一种制造半导体器件的方法。该方法包括在衬底上形成第一介电层，在第一介电层之内形成沟槽，以及在衬底上形成第二介电层。第二介电层具有形成于沟槽中的第一部分，以及第二部分。在于所述第二介电层的所述第一和第二部分上形成具有第一功函数的第一金属层之后，将部分所述第一金属层转变为具有第二功函数的第二金属层。

Description

制造具有高K栅极介电层和金属栅电极的半导体器件的方法
技术领域
本发明涉及用于制造半导体器件，尤其是包括金属栅电极的半导体器件的方法。
背景技术
具有由二氧化硅制成的非常薄的栅极电介质的MOS场效应晶体管可能会有无法让人接受的栅极漏电流。用特定的高k介电材料代替二氧化硅来形成栅极电介质能够减小栅极泄漏。然而，因为这样的电介质可能与多晶硅不兼容，所以可能需要在包括高k栅极电介质的器件中使用金属栅电极。
在制造包括金属栅电极的CMOS器件时，可以使用取代栅工艺来用不同金属形成栅电极。在该工艺的一种变型中，除去多晶硅层以生成第一和第二沟槽。用第一金属层填充两个沟槽。然后从第一沟槽除去第一金属层。然后在第二沟槽中在第一金属层上以及在第一沟槽中在高k栅极电介质上淀积第二金属层。
在该取代栅工艺的变型中，当从第一沟槽除去第一金属层时，(第一沟槽内的)高k栅极电介质可以充当蚀刻停止。当该高k栅极电介质执行蚀刻停止功能时，用于蚀刻第一金属层的工艺可能损伤下面的电介质，这可能对包括高k栅极电介质的晶体管的性能和可靠性带来不利影响。
发明内容
因此，需要一种改进的工艺来制造包括高k栅极电介质和金属栅电极的半导体器件。需要一种取代栅工艺来制造这样的器件：当从其表面除去金属层时其不需要高k栅极电介质充当蚀刻停止。本发明的方法提供了这样的工艺。
附图说明
图1a-1i示出了在执行本发明的方法的实施例时可以形成的结构的截面。
图2提供了一图表，示出了多种元素的功函数是如何与它们的负电性一起按比例变化的。
图3a-3e示出了在执行图1a-1i的实施例以生成包括沟槽内的P/N结的器件时可以形成的结构的截面。
图4a-4e示出了在执行本发明的方法的第二实施例时可以形成的结构的截面。
这些图中示出的特征并未按照比例绘制。
具体实施方式
描述了一种制造半导体器件的方法。该方法包括在衬底上形成第一介电层，在第一介电层之内形成沟槽，以及在衬底上形成第二介电层。第二介电层具有形成于沟槽底部的第一部分，以及第二部分。具有第一功函数的第一金属层形成于第二介电层的第一部分上以及第二介电层的第二部分上。然后将形成于第二介电层的第一部分上的第一金属层转变成具有第二功函数的第二金属层。
在以下的描述中，给出了多个细节以为本发明提供透彻的理解。然而，对于本领域的技术人员而言，显然可以以除了这里明确描述的那些之外的许多方式实践本发明。因此本发明不限于以下披露的特定细节。
图1a-1i示出了在执行本发明的方法的实施例时可以形成的结构。图1a表示在制造CMOS器件时可以形成的中间结构。该结构包括衬底100的第一部分101和第二部分102。隔离区103分隔第一部分101与第二部分102。多晶硅层104和106分别形成于虚(dummy)介电层105和107上。多晶硅层104和106分别位于侧壁间隔物108和109以及侧壁间隔物110和111之间。第一介电层112隔开这些侧壁间隔物。
衬底100可以包括能够充当在其上可以建立半导体器件的基础的任何材料。隔离区103可以包括二氧化硅，或者其他可以分隔晶体管的有源区的材料。虚介电层105和107均可以包括二氧化硅或其他可以将衬底与其他物质绝缘的材料。第一和第二多晶硅层104和106优选均为在大约100和大约2,000埃之间厚，且更优选为在大约500和大约1,600埃之间厚。那些层均可以是未掺杂的或掺杂有类似的物质。或者，一个层可以是掺杂的，而另一个是未掺杂的，或者一个层可以是n型掺杂(例如，利用砷、磷或另一种n型材料)，而另一个是p型掺杂(例如，利用硼或另一种p型材料)。间隔物108、109、110、111优选包括氮化硅，而第一介电层112可以包括二氧化硅或低k材料。
对于本领域的技术人员而言，显然可以使用常规的工艺步骤、材料和设备产生图1a的结构。如所示，可以例如通过常规的化学机械抛光(“CMP”)操作向后抛光第一介电层112，以暴露第一和第二多晶硅层104和106。尽管未示出，图1a的结构可以包括许多其他可以用常规工艺形成的特征(例如，氮化硅蚀刻停止层、源极和漏极区，以及一个或多个缓冲层)。
形成图1a的结构之后，除去第一和第二多晶硅层104和106。在优选实施例中，通过应用一次或多次湿法蚀刻工艺除去那些层。这样的湿法蚀刻工艺可以包括在足够的温度下将层104和106暴露于包括氢氧化物的源的水溶液足够的时间，以除去基本全部的那些层。该氢氧化物的源可以在去离子水中按体积包括在大约2％和大约30％之间的氢氧化铵或氢氧化四烃基铵，例如氢氧化四甲铵(“TMAH”)。
可以通过将它暴露于溶液中来除去n型多晶硅层，其维持在大约15℃和大约90℃之间(并且优选在大约40℃以下)的温度，其在去离子水中按体积包括在大约2％和大约30％之间的氢氧化铵。在该暴露步骤期间，其优选持续至少一分钟，可以期望施加在大约10KHz和大约2,000KHz之间的频率的声能，同时以在大约1和大约10瓦/cm2之间消耗。例如，可以通过下述来除去大约1,350埃厚的n型多晶硅层：将其在大约25℃暴露于在去离子水中按体积包括大约15％的氢氧化铵的溶液中大约30分钟，同时施加在大约1,000KHz的声能-以大约5瓦/cm2消耗。
作为替换，可以通过下述来除去n型多晶硅层：将其暴露于溶液中至少一分钟，其维持在大约60℃和大约90℃之间的温度，其在去离子水中按体积包括在大约20％和大约30％之间的TMAH，同时施加声能。可以通过下述除去基本全部的大约1,350埃厚的这种n型多晶硅层：将其在大约80℃暴露于在去离子水中按体积包括大约25％的TMAH的溶液中大约2分钟，同时施加在大约1,000KHz的声能-以大约5瓦/cm2消耗。
也可以通过在足够的温度(例如在大约60℃和大约90℃之间)将其暴露于在去离子水中按体积包括在大约20％和大约30％之间的TMAH的溶液足够的时间，同时施加声能来除去p型多晶硅层。本领域的技术人员将认识到，根据那些层中是没有一个、其中一个还是两个都掺杂，例如一层是n型掺杂且另一个是p型，除去第一和第二多晶硅层104和106应当使用的一个或多个特定湿法蚀刻工艺将改变。
例如，如果层104掺杂n型且层106掺杂p型，则可取的是首先使用基于氢氧化铵的湿法蚀刻工艺以除去n型层，其后使用基于TMAH的湿法蚀刻工艺以除去p型层。或者，可取的是用适当的基于TMAH的湿法蚀刻工艺同时除去层104和106。
在除去第一和第二多晶硅层104和106之后，暴露出虚介电层105和107。在该实施例中，除去虚层105和107。当虚介电层105和107包括二氧化硅时，可以使用对于二氧化硅有选择性的蚀刻工艺除去它们。这样的蚀刻工艺可以包括将层105和107暴露于在去离子水中包括大约1％的HF的溶液。暴露层105和107的时间应当受到限制，因为用于除去那些层的蚀刻工艺也可以除去部分第一介电层112。鉴于此，如果使用基于1％的HF的溶液除去层105和107，则优选应当将器件暴露于该溶液少于大约60秒，且更优选为大约30秒或更少。如图1b所示，除去虚介电层105和107在第一介电层112之内留下了分别位于侧壁间隔物108和109以及侧壁间隔物110和111之间的第一和第二沟槽113和114。
在该实施例中，在除去虚介电层105和107之后，在衬底100上形成第二介电层115。第二介电层115具有形成于第一沟槽113底部的第一部分130，以及第二部分131，在该实施例中第二部分131形成于第二沟槽114的底部。优选地，第二介电层115包括高k栅极介电层。可以用于制造这种高k栅极介电层的一些材料包括：氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、以及铌酸铅锌。特别优选的是氧化铪、氧化锆、和氧化铝。尽管这里描述了可用于形成高k栅极介电层的材料的几个例子，但是该层可以由其他材料制成。
可以使用常规淀积方法，例如常规的化学汽相淀积(“CVD”)、低压CVD、或物理汽相淀积(“PVD”)工艺在衬底100上形成高k栅极介电层115。优选地，使用常规的原子层CVD工艺。在这种工艺中，可以将金属氧化物前体(例如金属氯化物)和蒸汽以选定的流量馈送到CVD反应器中，然后其工作在选定的温度和压力下以在衬底100和高k栅极介电层115之间产生原子级平滑的界面。应当以足够长时间操作CVD反应器以形成具有所需厚度的层。在大部分应用中，高k栅极介电层115应当为小于大约60埃厚，以及更优选为在大约5埃和大约40埃之间厚。
如图1c所示，当使用原子层CVD工艺形成高k栅极介电层115时，除了形成于沟槽113和114的底部上之外，该层还将形成于那些沟槽的侧上。如果高k栅极介电层115包括氧化物，则根据用于形成其的工艺，其可能在任意表面位置处显现氧空位和不可接受的杂质能级。可取的是在淀积层115之后从层115除去杂质并氧化它以生成具有几乎理想化的金属：氧化学计量关系的层。
为了从该层除去杂质并提高该层的氧含量，可以对高k栅极介电层115应用湿法化学处理。这种湿法化学处理可以包括在足够的温度下将高k栅极介电层115暴露于包括过氧化氢的溶液足够的时间以从高k栅极介电层115除去杂质并提高高k栅极介电层115的氧含量。暴露高k栅极介电层115的合适时间和温度可以取决于高k栅极介电层115所需的厚度和其他特性。
当将高k栅极介电层115暴露于基于过氧化氢的溶液时，可以使用按体积包含在大约2％和大约30％的过氧化氢的水溶液。该暴露步骤应当在大约15℃和大约40℃之间进行至少大约一分钟。在特别优选的实施例中，将高k栅极介电层115在大约25℃的温度下暴露于按体积包含大约6.7％的H2O2的水溶液中大约10分钟。在该暴露步骤中，可取的是施加在大约10KHz和大约2,000KHz之间的频率的声能，同时以在大约1和大约10瓦/cm2之间消耗。在优选实施例中，可以施加在大约1,000KHz的频率的声能，同时以大约5瓦/cm2消耗。
尽管未在图1c中示出，但是可取的是在高k栅极介电层115上形成不超过大约五个单层厚的盖层。这样的盖层可以通过将一到五个单层的硅或另一种材料溅射到高k栅极介电层115的表面上来形成。然后可以例如通过使用等离子体增强化学汽相淀积工艺或含有氧化剂的溶液氧化该盖层，以形成盖层电介质氧化物。
尽管在一些实施例中，可取的是在高k栅极介电层115上形成盖层，然而在图示的实施例中，在层115上直接形成了第一金属层116以产生图1c的结构。第一金属层116具有第一功函数并形成于高k栅极介电层115的第一部分130上以及高k栅极介电层115的第二部分131上。第一金属层116可以包括任何能够由其得到金属栅电极的导电材料且可以使用公知的PVD或CVD工艺形成于高k栅极介电层115上。
可用于形成第一金属层116的n型材料的例子包括：铪、锆、钛、钽、铝、和包括这些元素的金属碳化物，即，碳化钛、碳化锆、碳化钽、碳化铪和碳化铝。如果为n型金属，则第一金属层116或者可以包括铝化物，例如包括铪、锆、钛、钽、或钨的铝化物。可以使用的p型金属的例子包括：钌、钯、铂、钴、镍、和导电金属氧化物，例如氧化钌。尽管这里描述了可用于形成第一金属层116的材料的几个例子，但是该层可以由许多其他材料制成。
第一金属层116应当足够厚以确保任何形成于其上的材料将不显著影响其功函数。优选地，第一金属层116为在大约25埃和大约300埃之间厚，以及更优选为在大约25埃和大约200埃之间厚。当第一金属层116包括n型材料时，层116优选具有在大约3.9eV和大约4.2eV之间的功函数。当第一金属层116包括p型材料时，层116优选具有在大约4.9eV和大约5.2eV之间的功函数。
在优选实施例中，第一金属层116具有适于形成第一类型的栅电极，例如NMOS或PMOS，但不适于形成第二类型的栅电极的第一功函数。例如，如果第一金属层116具有适于形成NMOS栅电极的第一功函数，那么必须把第一金属层116的一部分转变为具有适于形成PMOS栅电极的第二功函数的第二金属层。类似地，如果第一金属层116具有适于形成PMOS栅电极的第一功函数，那么必须把第一金属层116的一部分转变为具有适于形成NMOS栅电极的第二功函数的第二金属层。
在所示实施例中，将形成于高k栅极介电层115的第一部分130上的第一金属层116转变为具有第二功函数的第二金属层。可以通过向其加入功函数偏移成分来将一部分第一金属层116转变为具有第二功函数的第二金属层。例如，可以通过掩蔽第一金属层116的一部分，然后将功函数偏移成分加入到第一金属层116的未被掩蔽的部分中，来将功函数偏移成分加入到第一金属层116的一部分中。用于将这种功函数偏移成分加入到第一金属层116的未被掩蔽的部分中的工艺的例子包括离子注入、等离子体增强离子注入、炉扩散、和等离子体淀积。
此外，可以通过下述将功函数偏移成分加入第一金属层116中：在第一金属层116上淀积施主金属层，在第一金属层116不应被改性的地方除去该层，然后引入功函数偏移成分以从施主金属层扩散到第一金属层116中。在一个实施例中，在将这种施主金属层淀积到第一金属层116上之后，掩蔽施主金属层的第一部分，并且在使功函数偏移成分从施主金属层扩散到第一金属层116中之前除去施主金属层的未被掩蔽的第二部分。或者，可以在第一金属层116的一部分上形成掩蔽层，在第一金属层116的暴露部分和掩蔽层上淀积施主金属层，并且在使功函数偏移成分从施主金属层扩散到第一金属层116中之前可以将掩蔽层与淀积于其上的施主金属层的该部分一起除去。
图1d-1i示出了本发明的实施例，其中，在于高k栅极介电层115上形成第一金属层116之后掩蔽第一金属层116的一部分，然后将第一金属层116的暴露部分转变为具有第二功函数的第二金属层。为了掩蔽例如形成于高k栅极介电层115的第二部分131上的第一金属层116，最开始可以在第一金属层116上形成掩蔽层132，如图1d所示。
在优选实施例中，掩蔽层132包括牺牲性光吸收材料(“SLAM”)132，其可以被旋涂到第一金属层116上。SLAM132的第一部分133覆盖高k栅极介电层115的第一部分130，且SLAM132的第二部分134覆盖高k栅极介电层115的第二部分131。在第一金属层116上淀积SLAM132之后，除去SLAM132的第一部分133而保留SLAM132的第二部分134。可以用如下方式除去SLAM132的第一部分133。首先，在SLAM132上淀积光致抗蚀剂层(未示出)，然后对其构图使得其仅覆盖SLAM132的第二部分134。然后可以例如通过应用适当的湿法蚀刻工艺除去暴露的部分133。在除去SLAM132的部分133之后，可以除去图案化的光致抗蚀剂层。结果，如图1e所示，形成于高k栅极介电层115的第一部分130上的第一金属层116被暴露。
SLAM132可以包括例如旋涂玻璃(spin on glass)(“SOG”)层或旋涂聚合物(spin on polymer)(“SOP”)层，其包括光吸收染料。该光吸收染料优选吸收被用于构图上覆的光致抗蚀剂层的波长的光。此外，SLAM132(无论是SOG还是SOP)应当完全且均匀地填充沟槽113和114，且应当具有能够使其相对于第一金属层116被选择性除去的湿法蚀刻特性。
在除去覆盖高k栅极介电层115的第一部分130的SLAM132之后，将(形成于高k栅极介电层115的第一部分130上的)第一金属层116转变为第二金属层135，如图1f所示。如上所述，可以用多种方式将第一金属层116的暴露部分转变为第二金属层135—例如，通过借助适当的离子注入、等离子体增强离子注入、炉扩散或等离子体淀积工艺将功函数偏移成分加入第一金属层116的未被掩蔽的部分中。或者，可以向第一金属层116的暴露部分和SLAM132上淀积施主金属层，之后除去SLAM132(连同淀积于其上的施主金属层的部分)，其后使功函数偏移成分从施主金属层扩散到第一金属层116的暴露部分中。
在优选实施例中，第一金属层116的暴露部分暴露于至少部分源自功函数偏移成分的等离子体。如果第一金属层116包括n型金属，那么功函数偏移成分优选包括具有相对高负电性的元素，例如，大于约2.8的负电性值。如果第一金属层116包括p型金属，那么功函数偏移成分优选包括具有相对低负电性的元素，例如，小于约1.7的负电性值。
图2给出了图表，示出了材料的功函数是如何与负电性一起成比例变化的。向第一金属层116的暴露部分加入大量具有相对高负电性的材料可以提高第一金属层116的该部分的功函数。向第一金属层116加入大量具有相对低负电性的材料可以降低第一金属层116的功函数。
正如从该图表中明显得到的，可以提高n型金属层的功函数，使其潜在地适于形成PMOS栅电极的元素包括：氮、氯、氧、氟、和溴。氟可以是用于提高n型金属层的功函数的特别优选的元素。可以降低p型金属层的功函数，使其潜在地适于形成NMOS栅电极的元素包括：镧系金属、钪、锆、铪、铝、钛、钽、铌和钨。其他潜在有用的元素包括碱金属和碱土金属。铝和铈可以是用于降低p型金属层的功函数的特别优选的元素。
最好地用于将第一金属层116的功函数提高或降低到所需水平的元素可以取决于第一金属层116的成分和特性。尽管这里确定了能够使第一金属层116的功函数偏移的元素的几个实例，但也可以用其他元素替代。由此本发明的工艺考虑使用能够用于将第一金属层116的暴露部分转变为具有第二功函数的第二金属层的任何元素。是向层116加入单种元素最好，还是加入多种元素最好，可以取决于特定的应用。加入第一金属层116的暴露部分中以将其功函数偏移到目标水平的功函数偏移成分(或多种成分)的最佳浓度也可以取决于层116的成分和特性(包括其初始功函数)、所使用的功函数偏移成分的类型、和目标功函数。
在特别优选的实施例中，第一金属层116包括具有在大约3.9和大约4.2之间的第一功函数的n型金属，并且该n型金属的暴露部分被转变为具有介于大约4.9和大约5.2之间的第二功函数的第二金属层。可以通过将该n型金属层暴露于氟基等离子体来将这种n型金属层转变为具有第二功函数的第二金属层。
这种转变可以发生在电子回旋共振(“ECR”)等离子体反应器中。可以通过如下方式在这种反应器内产生氟基等离子体。最初，将含氟化合物，例如六氟化硫(“SF6”)与惰性气体，例如氩一起馈送到反应器中。应当向反应器中馈送足够量的该化合物以确保发生所需的转变。接着，应当在适当的条件(例如温度、压力、射频和功率)下操作反应器足够的时间，以向第一金属层116加入足够的氟来生成具有至少约4.9eV的功函数的第二金属层。可以希望在低功率，例如在大约100瓦和150瓦之间进行该操作。
人们认为，这种工艺将使高能氟离子从等离子体中分离并与第一金属层116发生化学反应，以生成第二金属层135。因为第一金属层116相对薄，所以可能需要针对不同类型的金属层和不同的厚度改变操作条件以确保这种等离子体淀积处理不溅蚀第一金属层116。在将第一金属层116的暴露部分转变成第二金属层135之后，可以除去SLAM132的第二部分134以生成图1g的结构。可以使用适当的湿法蚀刻工艺除去SLAM132。
尽管在该实施例中使用SLAM132来掩蔽第一金属层116的一部分，但是也可以替代地使用其他常规掩蔽材料。然而，在本发明的方法中施加牺牲性光吸收材料作为掩蔽材料至少出于如下原因可以是有利的。这种牺牲性光吸收材料可以填充其他材料，例如光致抗蚀剂不能充分填充的窄沟槽。此外，常规的用于除去各种牺牲性光吸收材料的蚀刻工艺可以有效地除去这种材料而不除去下面的金属层的显著部分。
在该实施例中，在将第一金属层116的部分转变为第二金属层135(并除去SLAM132)之后，可以用容易抛光的材料，例如钨、铝、钛或氮化钛填充沟槽113和114的剩余部分。可以利用常规金属淀积工艺在整个器件上方淀积这种沟槽填充金属，例如金属121，以生成图1h的结构。然后可以例如借助适当的CMP工艺从第一介电层112的表面除去填充金属121、第二金属层135、第一金属层116和高k栅极介电层115，如图1i所示。
在该实施例中，在从第一介电层112除去填充金属121的同时从第一介电层112的表面除去第二金属层135、第一金属层116和高k栅极介电层115。在其他实施例中，可以在于第一金属层116和第二金属层135上淀积填充金属121之前从第一介电层112的表面除去第二金属层135、第一金属层116和高k栅极介电层115。
在除去除其填充沟槽113和114的地方之外的沟槽填充金属121之后，可以使用任何常规淀积工艺向所得到的结构上淀积盖层介电层(未示出)。在该盖层介电层的淀积之后的用于制成该器件的工艺步骤，例如形成器件的接触、金属互连和钝化层，对于本领域的技术人员来说是公知的，并且将不在这里描述。
图3a-3e示出了在执行图1a-1i的实施例以生成包括P/N结的器件时可以形成的结构的截面。这种器件例如可以包括SRAM，其可以用于工艺开发工作中。图3a-3e示出了垂直于图1a-1i所示的对应截面的平面取向的结构。在这方面，图3a-3e示出了当器件从图1a-1i所示的位置旋转90°时得到的截面。图3a-3e对应于在图1a-1i所示的沟槽113内构建的结构。
在该实施例中，图3a示出了形成于介电层105上的多晶硅层104和122，介电层105形成于衬底100上。可以用上述材料和工艺生成该结构。尽管该实施例示出了可以进行不同掺杂的两个多晶硅层，但是在替换实施例中，可以在介电层105上形成单个多晶硅层。
在形成图3a的结构之后，例如使用上述工艺步骤除去多晶硅层104和122以及介电层105，以生成沟槽113，如图3b所示。然后用高k栅极介电层115和第一金属层116涂布沟槽113，以生成图3c的结构。由于前面已经描述了用于形成那些层的工艺步骤和材料，因此这里不再提供额外的复述。
然后掩蔽第一金属层116的部分141，并将该层的另一部分转变为第二金属层135，生成图3d的结构。在除去该掩模之后，用可以容易抛光的材料(例如沟槽填充金属121)填充沟槽113的剩余部分。然后，除了其填充沟槽113的地方之外，该沟槽填充金属连同下面部分的第二金属层135、第一金属层116、和高k栅极介电层115一起被除去，如图3e所示。可以使用常规的CMP操作向后抛光沟槽填充金属和下面的材料。省略了用于完成该器件的工艺步骤，因为它们是本领域的技术人员公知的。
在图3a-3e所示的实施例中，如果第一金属层116是n型的，那么第二金属层135是p型的。如果第一金属层116是p型的，那么第二金属层135是n型的。在所得到的器件中，P/N结124位于第一金属层116与第二金属层135会合的地方。在具有图3e的结构的器件中，相邻的沟槽(例如图1a-1i中的沟槽114，图3e未示出)可以具有相反取向的P/N结。在这种相邻的沟槽内，第二金属层135可以在图3e中第一金属层116接触介电层的地方接触高k栅极介电层115，而第一金属层116可以在图3e中第二金属层135接触介电层的地方接触高k栅极介电层115。
尽管图3a-3e的实施例示出了一种用于形成具有P/N结的结构的方法，但是其他实施例可以形成不包括P/N结的器件。例如，在其他器件中，图1i所示的第一金属层116可以沿其整个宽度涂布沟槽114，而图1i所示的第二金属层135可以沿其整个宽度涂布沟槽113。由此本发明的方法不限于形成具有P/N结的器件。
由此可见，前述第二介电层的前述第二部分可以形成于与容纳第二介电层的第一部分的第一沟槽不同的第二沟槽内，或者替代地可以形成于与容纳第二介电层的第一部分的沟槽相同的沟槽内。在所示的实施例中，该第二介电层可以包括高k栅极介电层，并且在形成第一介电层之后形成。在替换实施例中，可以在形成第一介电层之前形成这种第二介电层。
图4a-4e示出了在执行本发明的方法的第二实施例时可以形成的结构的截面。在该第二实施例中，在形成类似图1c所示的结构的结构之后，在第一金属层416上淀积施主金属层420，生成如图4a所示的结构。施主金属层420包括功函数偏移成分。如果第一金属层416包括n型金属，那么施主金属层420可以包括钌、钯、铂、铱、多种难熔金属氮化物(例如氮化钨或氮化钽)，或包括一种或多种那些材料的合金或化合物。如果第一金属层416包括p型金属，那么施主金属层420可以包括铪、锆、钛、铝、镧、或包括那些材料中的一种或多种的合金或化合物。
尽管这里描述了可用于形成施主金属层420的材料的几个实例，但是该层可以由许多其他材料制成。可以使用常规的PVD或CVD工艺在第一金属层416上形成施主金属层420，其优选为在大约25埃和大约300埃之间厚，以及更优选为在大约25埃和大约200埃之间厚。
在第一金属层416上淀积施主金属层420之后，在淀积于高k栅极介电层415的第一部分430上的第一金属层416上的施主金属层420上形成掩蔽层440。掩蔽层440可以包括基于SOG或SOP的牺牲性光吸收材料，或另一种常规掩蔽材料。可以利用常规工艺步骤淀积并构图掩蔽层440以生成图4b的结构。然后可以例如通过适当的蚀刻操作除去施主金属层420的暴露部分，其后除去掩蔽层440，如图4c所示。
然后施加高温退火将形成于高k栅极介电层415的第一部分430上的第一金属层416转变为第二金属层435，生成图4d的结构。快速热退火(“RTA”)，即其中温度斜升和斜降时间相对短的退火工艺，足以胜任。在优选实施例中，这种RTA工艺应当在惰性环境中或在真空下在大约300℃和大约600℃之间进行。尽管RTA工艺可以是优选的，但是在替换实施例中可以进行发生在大约1分钟和大约2小时之间的高温退火。
高温退火发生的适当时间、温度和其他操作条件可以取决于第一金属层416和施主金属层420的性质。所希望的结果还可以取决于那些金属层的性质。例如，如果第一金属层416包括n型金属，那么应当在将该n型金属层的一部分转变为具有介于大约4.9和大约5.2之间的功函数的p型金属层的条件下施加退火。反之，如果第一金属层416包括p型金属，那么应当在将p型金属层的一部分转变为具有介于大约3.9和大约4.2之间的功函数的n型金属层的条件下施加退火。
在将第一金属层416的一部分转变为第二金属层435之后，可以将填充金属421淀积到第一金属层416和第二金属层435上。然后除去部分的填充金属421、第二金属层435、第一金属层416和高k栅极介电层415，除它们填充沟槽的地方之外，生成图4e的结构。省略了用于完成该器件的工艺步骤，因为它们是本领域的技术人员公知的。类似图1a-1i的实施例，图4e的第一金属层416可以沿其整个宽度涂布沟槽413，而图4e的第二金属层435沿其整个宽度涂布沟槽414。或者，可以使用图4a-4e的实施例形成类似图3e的结构的具有P/N结的结构。
如上所述，本发明的方法使得能够制造包括高k栅极介电层和具有既适于NMOS晶体管又适于PMOS晶体管的功函数的金属栅电极的CMOS器件。该方法可以使得取代栅工艺能够产生这种CMOS器件，而不需要从下面的高k栅极介电层除去金属栅极层的一部分。结果，本发明的工艺可以防止这种除去步骤损伤高k栅极介电层。尽管上述实施例提供了可以受益于本发明的应用的用于形成CMOS器件的工艺的实例，但是本发明不限于这些特定实施例。
尽管前面的描述具有可用于本发明的特定步骤和材料，但是本领域的技术人员将理解，可以作出许多修改和替换。因此，所有这些修改、改变、替换和增加都落在由所附权利要求所限定的本发明的精神和范围之内。

Claims (19)

1.一种制造半导体器件的方法，包括：
在衬底上形成第一介电层；
在所述第一介电层内形成沟槽；
在所述衬底上形成具有高k介质的第二介电层，所述第二介电层具有第一部分和第二部分，其中所述第一部分形成于所述沟槽的底部；
在所述第二介电层的所述第一部分上以及所述第二介电层的所述第二部分上形成具有第一功函数的第一金属层；以及
通过下述将形成于所述第二介电层的所述第一部分上的所述第一金属层转变成具有第二功函数的第二金属层：
用牺牲性光吸收材料掩蔽所述第一金属层；
在所述牺牲性光吸收材料上形成光致抗蚀层；
对上所述光致抗蚀层进行构图，使得所述牺牲性光吸收材料的第一部分可随后被除去；
除去所述牺牲性光吸收材料的所述第一部分，所述第一部分覆盖所述第二介电层的所述第一部分，同时使所述牺牲性光吸收材料的所述第二部分覆盖所述第二介电层的所述第二部分；以及
向形成于所述第二介电层的所述第一部分上的所述第一金属层添加功函数偏移成分，
其中：
所述牺牲性光吸收材料包括光吸收染料，所述光吸收染料吸收被用于构图所述光致抗蚀层的波长的光。
2.如权利要求1所述的方法，其中所述第二介电层包括在所述第一介电层形成于所述衬底上之后在所述衬底上形成的高k栅极介电层。
3.如权利要求2所述的方法，其中所述高k栅极介电层包括选自包含下述的组的材料：氧化铪、氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽、以及铌酸铅锌。
4.如权利要求1所述的方法，其中所述第一金属层包括选自包含下述的组的材料：铪、锆、钛、钽、铝、金属碳化物、铝化物、钌、钯、铂、钴、镍和导电金属氧化物。
5.如权利要求1所述的方法，其中通过将所述第一金属层暴露于氟基等离子体来将所述功函数偏移成分添加到所述第一金属层。
6.如权利要求5所述的方法，其中通过下述将形成于所述第二介电层的所述第一部分上的所述第一金属层转变成具有第二功函数的第二金属层：
使形成于所述第二介电层的所述第一部分上的所述第一金属层经受至少部分源自六氟化硫的等离子体的处理；然后
除去所述牺牲性光吸收材料的所述第二部分。
7.如权利要求1所述的方法，其中通过下述将形成于所述第二介电层的所述第一部分上的所述第一金属层转变成具有第二功函数的第二金属层：
在形成于所述第二介电层的所述第一部分上的所述第一金属层上形成包括功函数偏移成分的施主金属层；然后
施加高温退火处理以使所述功函数偏移成分从所述施主金属层扩散到所述第一金属层。
8.如权利要求7所述的方法，还包括：
在所述第一金属层上淀积所述施主金属层；
在淀积于所述第二介电层的所述第一部分上的所述第一金属层上的施主金属层上形成掩蔽层；
除去淀积于所述第二介电层的所述第二部分上的所述第一金属层上的施主金属层的暴露部分；以及
除去所述掩蔽层；
其中：
所述施主金属层包括选自包含下述的组的材料：钌、钯、铂、铱、难熔金属氮化物、铪、锆、钛、铝、和镧；以及
在至少300℃的温度下进行至少一分钟的退火，以生成具有第二功函数的所述第二金属层。
9.如权利要求1所述的方法，其中所述第一金属层为在25和300埃之间厚，且具有介于3.9eV和4.2eV之间的功函数，以及所述第二金属层具有介于4.9eV和5.2eV之间的功函数。
10.如权利要求1所述的方法，其中所述第一金属层为在25和300埃之间厚，且具有介于4.9eV和5.2eV之间的功函数，以及所述第二金属层具有介于3.9eV和4.2eV之间的功函数。
11.如权利要求1所述的方法，其中在所述衬底上形成所述第一介电层之后在所述衬底上形成所述第二介电层，并且其中，所述第二介电层的所述第二部分形成于所述沟槽的底部。
12.如权利要求1所述的方法，其中所述第二介电层的所述第二部分形成于在所述第一介电层内形成的第二沟槽的底部。
13.一种制造半导体器件的方法，包括：
在衬底上形成第一介电层；
在所述第一介电层内形成沟槽；
在所述衬底上形成高k栅极介电层，所述高k栅极介电层具有第一部分以及第二部分，其中所述第一部分形成于所述沟槽的底部；
在所述高k栅极介电层的所述第一和第二部分上都形成第一金属层，所述第一金属层具有第一功函数；
在所述第一金属层上形成牺牲性光吸收材料，所述牺牲性光吸收材料的第一部分覆盖所述高k栅极介电层的所述第一部分，以及所述牺牲性光吸收材料的第二部分覆盖所述高k栅极介电层的第二部分；
除去所述牺牲性光吸收材料的所述第一部分同时保留所述牺牲性光吸收材料的所述第二部分，由此暴露所述第一金属层的一部分，所述除去所述牺牲性光吸收材料的第一部分是利用已构图的光致抗蚀层来完成的；
将所述第一金属层的暴露部分转变为具有第二功函数的第二金属层；以及
除去所述牺牲性光吸收材料的所述第二部分，其中所述牺牲性光吸收材料包括光吸收染料，所述光吸收染料吸收被用来构图所述光致抗蚀层的波长的光。
14.如权利要求13所述的方法，其中通过用氟基等离子体处理所述第一金属层的所述暴露部分将所述第一金属层的所述暴露部分转变成具有第二功函数的所述第二金属层。
15.如权利要求14所述的方法，其中所述第一金属层为在25和300埃之间厚，具有介于3.9eV和4.2eV之间的功函数，并包括选自包含下述的组的材料：铪、锆、钛、钽、铝、金属碳化物、和铝化物，以及所述第二金属层具有介于4.9eV和5.2eV之间的功函数。
16.一种制造半导体器件的方法，包括：
在衬底上形成第一介电层；
在所述第一介电层内形成沟槽；
在所述衬底上形成高k栅极介电层，所述高k栅极介电层具有第一部分以及第二部分，其中所述第一部分形成于所述沟槽的底部；
在所述高k栅极介电层的所述第一和第二部分上都形成第一金属层，所述第一金属层为在25和300埃之间厚且具有第一功函数；
在所述第一金属层的第一部分上形成包括功函数偏移成分的施主金属层；以及
对所述施主金属层施加高温退火处理以使所述功函数偏移成分从所述施主金属层扩散到所述第一金属层中，以将所述第一金属层的所述第一部分转变为具有第二功函数的第二金属层。
17.如权利要求16所述的方法，还包括：
在所述第一金属层上淀积所述施主金属层；
在淀积于所述高k栅极介电层的所述第一部分上的所述第一金属层上的施主金属层上形成掩蔽层；
除去淀积于所述高k栅极介电层的所述第二部分上的所述第一金属层上的所述施主金属层的暴露部分；以及
除去所述掩蔽层；
其中：
所述施主金属层包括选自包含下述的组的材料：钌、钯、铂、铱、难熔金属氮化物、铪、锆、钛、铝、和镧；以及
在至少300℃的温度下进行至少一分钟的退火，以生成具有第二功函数的所述第二金属层。
18.如权利要求17所述的方法，其中所述第一金属层具有介于3.9eV和4.2eV之间的功函数，并包括选自包含下述的组的材料：铪、锆、钛、钽、铝、金属碳化物、和铝化物，以及所述第二金属层具有介于4.9eV和5.2eV之间的功函数。
19.如权利要求17所述的方法，其中所述第一金属层具有介于4.9eV和5.2eV之间的功函数，并包括选自包含下述的组的材料：钌，钯、铂、钴、镍、和导电金属氧化物，以及所述第二金属层具有介于3.9eV和4.2eV之间的功函数。
CN2005800301421A 2004-09-08 2005-08-22 制造具有高k栅极介电层和金属栅电极的半导体器件的方法 Active CN101095223B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/937,195 2004-09-08
US10/937,195 US7390709B2 (en) 2004-09-08 2004-09-08 Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
PCT/US2005/029813 WO2006028690A1 (en) 2004-09-08 2005-08-22 A method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode

Publications (2)

Publication Number Publication Date
CN101095223A CN101095223A (zh) 2007-12-26
CN101095223B true CN101095223B (zh) 2011-04-20

Family

ID=35448053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800301421A Active CN101095223B (zh) 2004-09-08 2005-08-22 制造具有高k栅极介电层和金属栅电极的半导体器件的方法

Country Status (5)

Country Link
US (2) US7390709B2 (zh)
CN (1) CN101095223B (zh)
DE (1) DE112005002158B4 (zh)
TW (1) TWI282593B (zh)
WO (1) WO2006028690A1 (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902058B2 (en) * 2004-09-29 2011-03-08 Intel Corporation Inducing strain in the channels of metal gate transistors
US7514310B2 (en) * 2004-12-01 2009-04-07 Samsung Electronics Co., Ltd. Dual work function metal gate structure and related method of manufacture
US7745887B2 (en) 2005-02-22 2010-06-29 Samsung Electronics Co., Ltd. Dual work function metal gate structure and related method of manufacture
US8193641B2 (en) * 2006-05-09 2012-06-05 Intel Corporation Recessed workfunction metal in CMOS transistor gates
US7871943B2 (en) * 2008-02-12 2011-01-18 Qimonda Ag Method of making transistor gates with controlled work function
US7880236B2 (en) * 2008-07-28 2011-02-01 Advanced Micro Devices, Inc. Semiconductor circuit including a long channel device and a short channel device
US8058119B2 (en) * 2008-08-27 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Device scheme of HKMG gate-last process
KR101634748B1 (ko) 2009-12-08 2016-07-11 삼성전자주식회사 트랜지스터의 제조방법 및 그를 이용한 집적 회로의 형성방법
US8334197B2 (en) * 2009-12-16 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k/metal gate device
CN102110650A (zh) 2009-12-29 2011-06-29 中国科学院微电子研究所 一种半导体器件及其制造方法
CN102194693B (zh) * 2010-03-16 2013-05-22 中国科学院微电子研究所 一种半导体器件及其制造方法
US8835294B2 (en) * 2010-03-16 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method for improving thermal stability of metal gate
US8653602B2 (en) * 2010-09-11 2014-02-18 International Business Machines Corporation Transistor having replacement metal gate and process for fabricating the same
CN102420136B (zh) * 2010-09-25 2013-08-14 中芯国际集成电路制造(上海)有限公司 Mos晶体管的形成方法
KR101746709B1 (ko) * 2010-11-24 2017-06-14 삼성전자주식회사 금속 게이트 전극들을 갖는 반도체 소자의 제조방법
US8574990B2 (en) 2011-02-24 2013-11-05 United Microelectronics Corp. Method of manufacturing semiconductor device having metal gate
US8802524B2 (en) 2011-03-22 2014-08-12 United Microelectronics Corp. Method of manufacturing semiconductor device having metal gates
US9384962B2 (en) 2011-04-07 2016-07-05 United Microelectronics Corp. Oxygen treatment of replacement work-function metals in CMOS transistor gates
US8704294B2 (en) 2011-06-13 2014-04-22 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8673758B2 (en) 2011-06-16 2014-03-18 United Microelectronics Corp. Structure of metal gate and fabrication method thereof
US8536038B2 (en) 2011-06-21 2013-09-17 United Microelectronics Corp. Manufacturing method for metal gate using ion implantation
KR101692362B1 (ko) * 2011-06-22 2017-01-05 삼성전자 주식회사 식각 정지 절연막을 이용한 반도체 장치의 제조 방법
JP2013021274A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体装置
US8486790B2 (en) 2011-07-18 2013-07-16 United Microelectronics Corp. Manufacturing method for metal gate
US8580641B2 (en) * 2011-07-26 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Techniques providing high-k dielectric metal gate CMOS
US9755039B2 (en) 2011-07-28 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a metal gate electrode stack
US8551876B2 (en) 2011-08-18 2013-10-08 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
US8872286B2 (en) 2011-08-22 2014-10-28 United Microelectronics Corp. Metal gate structure and fabrication method thereof
US8477006B2 (en) * 2011-08-30 2013-07-02 United Microelectronics Corp. Resistor and manufacturing method thereof
US8765588B2 (en) 2011-09-28 2014-07-01 United Microelectronics Corp. Semiconductor process
US20130087856A1 (en) * 2011-10-05 2013-04-11 International Business Machines Corporation Effective Work Function Modulation by Metal Thickness and Nitrogen Ratio for a Last Approach CMOS Gate
CN103094211B (zh) * 2011-10-31 2015-04-01 中芯国际集成电路制造(上海)有限公司 制造半导体器件的方法
US8709930B2 (en) 2011-11-25 2014-04-29 United Microelectronics Corp. Semiconductor process
US8546212B2 (en) 2011-12-21 2013-10-01 United Microelectronics Corp. Semiconductor device and fabricating method thereof
US8691681B2 (en) 2012-01-04 2014-04-08 United Microelectronics Corp. Semiconductor device having a metal gate and fabricating method thereof
WO2013119223A1 (en) * 2012-02-08 2013-08-15 Empire Technology Development Llc Flexible, expandable, patterned electrode with non-conducting substrate
US8860181B2 (en) 2012-03-07 2014-10-14 United Microelectronics Corp. Thin film resistor structure
US8383473B1 (en) * 2012-04-12 2013-02-26 Globalfoundries Inc. Methods of forming replacement gate structures for semiconductor devices
US8951855B2 (en) 2012-04-24 2015-02-10 United Microelectronics Corp. Manufacturing method for semiconductor device having metal gate
KR20130127257A (ko) 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8877623B2 (en) * 2012-05-14 2014-11-04 United Microelectronics Corp. Method of forming semiconductor device
US9105623B2 (en) 2012-05-25 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US8975666B2 (en) 2012-08-22 2015-03-10 United Microelectronics Corp. MOS transistor and process thereof
FR2995135B1 (fr) * 2012-09-05 2015-12-04 Commissariat Energie Atomique Procede de realisation de transistors fet
CN103681276B (zh) * 2012-09-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 金属栅极、mos晶体管及cmos结构分别的形成方法
CN103855006A (zh) * 2012-11-30 2014-06-11 中国科学院微电子研究所 半导体器件的制造方法
US9054172B2 (en) 2012-12-05 2015-06-09 United Microelectrnics Corp. Semiconductor structure having contact plug and method of making the same
US8872225B2 (en) 2012-12-20 2014-10-28 Intel Corporation Defect transferred and lattice mismatched epitaxial film
US8735269B1 (en) 2013-01-15 2014-05-27 United Microelectronics Corp. Method for forming semiconductor structure having TiN layer
US9129985B2 (en) 2013-03-05 2015-09-08 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9177479B2 (en) 2013-03-13 2015-11-03 General Electric Company System and method for determining aircraft operational parameters and enhancing aircraft operation
US9508716B2 (en) * 2013-03-14 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing a semiconductor device
US9490288B2 (en) * 2013-03-15 2016-11-08 Taiwan Semiconductor Manufacturing Company Limited Image sensor with trenched filler grid within a dielectric grid including a reflective portion, a buffer and a high-K dielectric
US9653300B2 (en) 2013-04-16 2017-05-16 United Microelectronics Corp. Structure of metal gate structure and manufacturing method of the same
US9184254B2 (en) 2013-05-02 2015-11-10 United Microelectronics Corporation Field-effect transistor and fabricating method thereof
US9159798B2 (en) 2013-05-03 2015-10-13 United Microelectronics Corp. Replacement gate process and device manufactured using the same
US9196542B2 (en) 2013-05-22 2015-11-24 United Microelectronics Corp. Method for manufacturing semiconductor devices
US8921947B1 (en) 2013-06-10 2014-12-30 United Microelectronics Corp. Multi-metal gate semiconductor device having triple diameter metal opening
US9099393B2 (en) 2013-08-05 2015-08-04 International Business Machines Corporation Enabling enhanced reliability and mobility for replacement gate planar and FinFET structures
US20150069534A1 (en) 2013-09-11 2015-03-12 United Microelectronics Corp. Semiconductor device and method for fabricating the same
US9105720B2 (en) 2013-09-11 2015-08-11 United Microelectronics Corp. Semiconductor device having metal gate and manufacturing method thereof
US9196546B2 (en) 2013-09-13 2015-11-24 United Microelectronics Corp. Metal gate transistor
US9018711B1 (en) * 2013-10-17 2015-04-28 Globalfoundries Inc. Selective growth of a work-function metal in a replacement metal gate of a semiconductor device
US9202809B2 (en) 2014-02-06 2015-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing thereof
US9231071B2 (en) 2014-02-24 2016-01-05 United Microelectronics Corp. Semiconductor structure and manufacturing method of the same
US10056462B2 (en) * 2014-08-13 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
KR102342850B1 (ko) 2015-04-17 2021-12-23 삼성전자주식회사 반도체 소자의 제조를 위한 유전체층의 큐어링 방법
TWI663656B (zh) 2015-07-23 2019-06-21 聯華電子股份有限公司 具有金屬閘極之半導體元件及其製作方法
KR102381342B1 (ko) 2015-09-18 2022-03-31 삼성전자주식회사 게이트를 갖는 반도체 소자의 형성 방법
CN105336692A (zh) * 2015-09-22 2016-02-17 上海华力微电子有限公司 一种后金属栅极中功函数层调节方法
CN105633171A (zh) * 2016-03-22 2016-06-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示装置
CN108389835B (zh) * 2017-02-03 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10475895B2 (en) * 2017-05-25 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US10490452B2 (en) * 2017-06-30 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating a semiconductor device
CN109309054B (zh) * 2017-07-26 2020-12-22 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN107564807B (zh) * 2017-08-31 2019-04-30 长江存储科技有限责任公司 一种金属栅极结构及其形成方法
CN111293118B (zh) * 2018-12-10 2023-07-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20210223241A1 (en) * 2020-01-17 2021-07-22 Samsung Electronics Co., Ltd. Aluminum metasurfaces for highly sensitive and enhanced detection of analytes for smartphone diagnostics and methods for making and using the same
CN115132663A (zh) * 2022-08-29 2022-09-30 合肥新晶集成电路有限公司 功函数层的制作方法、金属栅极及具有其的半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053993C (zh) * 1993-09-08 2000-06-28 三星电子株式会社 抗反射层及其制造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256030A (en) * 1963-05-17 1966-06-14 Nat Mfg Co Structural bracket and method of making same
GB2186606B (en) * 1986-02-13 1990-10-10 Scott Ridge system
US5326318A (en) * 1993-08-24 1994-07-05 Rotter Martin J Roof ridge ventilator
DE4401139A1 (de) * 1994-01-17 1995-08-17 Norm Amc Ag Lüftungselement für Dächer mit Abdichtorgan
DE19537266C2 (de) * 1995-10-06 2002-11-07 Kurt Schade Gmbh & Co Ing Dichtungsstreifen für eine First- oder Gratabdeckung
US5713158A (en) * 1995-12-04 1998-02-03 Gibbs; Alden T. Roofing ridge installation
NO309733B1 (no) * 1996-01-27 2001-03-19 Norm Amc Ag Lufteelement for tak, samt fremgangsmåte for fremstilling av et slikt lufteelement
US6063698A (en) 1997-06-30 2000-05-16 Motorola, Inc. Method for manufacturing a high dielectric constant gate oxide for use in semiconductor integrated circuits
US6261887B1 (en) 1997-08-28 2001-07-17 Texas Instruments Incorporated Transistors with independently formed gate structures and method
US20020197790A1 (en) 1997-12-22 2002-12-26 Kizilyalli Isik C. Method of making a compound, high-K, gate and capacitor insulator layer
US6083836A (en) 1997-12-23 2000-07-04 Texas Instruments Incorporated Transistors with substitutionally formed gate structures and method
US6335534B1 (en) * 1998-04-17 2002-01-01 Kabushiki Kaisha Toshiba Ion implantation apparatus, ion generating apparatus and semiconductor manufacturing method with ion implantation processes
US6015343A (en) * 1998-12-02 2000-01-18 Building Materials Corporation Of America Tile roof vent
US6291282B1 (en) 1999-02-26 2001-09-18 Texas Instruments Incorporated Method of forming dual metal gate structures or CMOS devices
GB2358737A (en) 1999-03-01 2001-08-01 Nec Corp Methods for manufacturing a complimentary integrated circuit
US6255698B1 (en) 1999-04-28 2001-07-03 Advanced Micro Devices, Inc. Separately optimized gate structures for n-channel and p-channel transistors in an integrated circuit
JP4237332B2 (ja) * 1999-04-30 2009-03-11 株式会社東芝 半導体装置の製造方法
US20020072324A1 (en) * 2000-01-31 2002-06-13 Strait Mark C. Shear diaphragm ventilation product and method of making same
US6184072B1 (en) 2000-05-17 2001-02-06 Motorola, Inc. Process for forming a high-K gate dielectric
JP2002118175A (ja) 2000-10-05 2002-04-19 Toshiba Corp 半導体装置及びその製造方法
US6559462B1 (en) * 2000-10-31 2003-05-06 International Business Machines Corporation Method to reduce downtime while implanting GeF4
JP2002198441A (ja) 2000-11-16 2002-07-12 Hynix Semiconductor Inc 半導体素子のデュアル金属ゲート形成方法
US6475874B2 (en) 2000-12-07 2002-11-05 Advanced Micro Devices, Inc. Damascene NiSi metal gate high-k transistor
US6544906B2 (en) 2000-12-21 2003-04-08 Texas Instruments Incorporated Annealing of high-k dielectric materials
KR100387259B1 (ko) 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6410376B1 (en) 2001-03-02 2002-06-25 Chartered Semiconductor Manufacturing Ltd. Method to fabricate dual-metal CMOS transistors for sub-0.1 μm ULSI integration
US6365450B1 (en) 2001-03-15 2002-04-02 Advanced Micro Devices, Inc. Fabrication of P-channel field effect transistor with minimized degradation of metal oxide gate
US6518154B1 (en) * 2001-03-21 2003-02-11 Advanced Micro Devices, Inc. Method of forming semiconductor devices with differently composed metal-based gate electrodes
JP2002299610A (ja) 2001-03-30 2002-10-11 Toshiba Corp 半導体装置およびその製造方法
KR100399356B1 (ko) 2001-04-11 2003-09-26 삼성전자주식회사 듀얼 게이트를 가지는 씨모스형 반도체 장치 형성 방법
US6514828B2 (en) 2001-04-20 2003-02-04 Micron Technology, Inc. Method of fabricating a highly reliable gate oxide
US6642131B2 (en) 2001-06-21 2003-11-04 Matsushita Electric Industrial Co., Ltd. Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
US6420279B1 (en) 2001-06-28 2002-07-16 Sharp Laboratories Of America, Inc. Methods of using atomic layer deposition to deposit a high dielectric constant material on a substrate
US6573193B2 (en) 2001-08-13 2003-06-03 Taiwan Semiconductor Manufacturing Co., Ltd Ozone-enhanced oxidation for high-k dielectric semiconductor devices
US6797599B2 (en) 2001-08-31 2004-09-28 Texas Instruments Incorporated Gate structure and method
US6667246B2 (en) 2001-12-04 2003-12-23 Matsushita Electric Industrial Co., Ltd. Wet-etching method and method for manufacturing semiconductor device
US6620713B2 (en) 2002-01-02 2003-09-16 Intel Corporation Interfacial layer for gate electrode and high-k dielectric layer and methods of fabrication
US6696345B2 (en) 2002-01-07 2004-02-24 Intel Corporation Metal-gate electrode for CMOS transistor applications
US6794234B2 (en) 2002-01-30 2004-09-21 The Regents Of The University Of California Dual work function CMOS gate technology based on metal interdiffusion
US6617209B1 (en) 2002-02-22 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
JP2003273350A (ja) * 2002-03-15 2003-09-26 Nec Corp 半導体装置及びその製造方法
US6617210B1 (en) 2002-05-31 2003-09-09 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
KR100476926B1 (ko) * 2002-07-02 2005-03-17 삼성전자주식회사 반도체 소자의 듀얼 게이트 형성방법
US6770568B2 (en) 2002-09-12 2004-08-03 Intel Corporation Selective etching using sonication
US6746967B2 (en) 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
JP2004152995A (ja) 2002-10-30 2004-05-27 Toshiba Corp 半導体装置の製造方法
US6689675B1 (en) 2002-10-31 2004-02-10 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6709911B1 (en) 2003-01-07 2004-03-23 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6716707B1 (en) 2003-03-11 2004-04-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6696327B1 (en) 2003-03-18 2004-02-24 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US6921711B2 (en) * 2003-09-09 2005-07-26 International Business Machines Corporation Method for forming metal replacement gate of high performance
US7153784B2 (en) 2004-04-20 2006-12-26 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US7381619B2 (en) * 2004-04-27 2008-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Dual work-function metal gates
US20050250258A1 (en) 2004-05-04 2005-11-10 Metz Matthew V Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
US7439113B2 (en) * 2004-07-12 2008-10-21 Intel Corporation Forming dual metal complementary metal oxide semiconductor integrated circuits

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1053993C (zh) * 1993-09-08 2000-06-28 三星电子株式会社 抗反射层及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-118175A 2002.04.19

Also Published As

Publication number Publication date
US20060051924A1 (en) 2006-03-09
TW200633074A (en) 2006-09-16
CN101095223A (zh) 2007-12-26
DE112005002158T5 (de) 2007-07-05
DE112005002158B4 (de) 2010-06-10
US7785958B2 (en) 2010-08-31
WO2006028690A1 (en) 2006-03-16
TWI282593B (en) 2007-06-11
US20090042405A1 (en) 2009-02-12
US7390709B2 (en) 2008-06-24

Similar Documents

Publication Publication Date Title
CN101095223B (zh) 制造具有高k栅极介电层和金属栅电极的半导体器件的方法
CN101027761B (zh) 使半导体结构平坦化以形成替代金属栅
CN101027770B (zh) 一种包括金属栅电极的集成电路及制备金属栅电极的方法
US7563662B2 (en) Processes for forming electronic devices including non-volatile memory
US7153784B2 (en) Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode
TWI328881B (zh)
US6974764B2 (en) Method for making a semiconductor device having a metal gate electrode
US20090020825A1 (en) Forming dual metal complementary metal oxide semiconductor integrated circuits
US20070141798A1 (en) Silicide layers in contacts for high-k/metal gate transistors
US20070178634A1 (en) Cmos semiconductor devices having dual work function metal gate stacks
US20060046448A1 (en) Facilitating removal of sacrificial layers via implantation to form replacement metal gates
CN103681671A (zh) 具有钨栅电极的半导体器件及其制造方法
TW201924028A (zh) 具有高介電常數金屬閘極的埋藏sonos及其之製造方法
CN102446729B (zh) 用湿式化学方法形成受控底切而有优异完整性的高介电系数栅极堆栈
US9263595B2 (en) Non-volatile memories and methods of fabrication thereof
US20080211033A1 (en) Reducing oxidation under a high K gate dielectric
US9418864B2 (en) Method of forming a non volatile memory device using wet etching
US20060008959A1 (en) Layer arrangement and memory arrangement
KR100757323B1 (ko) 전하 트랩형 비휘발성 메모리 장치 및 그 제조 방법
US20050287748A1 (en) Reducing reactions between polysilicon gate electrodes and high dielectric constant gate dielectrics
US6515328B1 (en) Semiconductor devices with reduced control gate dimensions
TW200929366A (en) Gate replacement with top oxide regrowth for the top oxide improvement
US20060199335A1 (en) Electronic devices including non-volatile memory structures and processes for forming the same
US20050287746A1 (en) Facilitating removal of sacrificial layers to form replacement metal gates
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant