CN101091225A - 无源电子元件的基于激光的终结 - Google Patents

无源电子元件的基于激光的终结 Download PDF

Info

Publication number
CN101091225A
CN101091225A CNA2004800319844A CN200480031984A CN101091225A CN 101091225 A CN101091225 A CN 101091225A CN A2004800319844 A CNA2004800319844 A CN A2004800319844A CN 200480031984 A CN200480031984 A CN 200480031984A CN 101091225 A CN101091225 A CN 101091225A
Authority
CN
China
Prior art keywords
substrate
laser
laser beam
coating
rod
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800319844A
Other languages
English (en)
Inventor
E·J·斯温森
D·J·加西亚
B·S·弋德华特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electro Scientific Industries Inc
Original Assignee
Electro Scientific Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electro Scientific Industries Inc filed Critical Electro Scientific Industries Inc
Publication of CN101091225A publication Critical patent/CN101091225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/18Working by laser beam, e.g. welding, cutting or boring using absorbing layers on the workpiece, e.g. for marking or protecting purposes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/22Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
    • H01C17/24Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
    • H01C17/242Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by laser
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H01G13/006Apparatus or processes for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components

Abstract

终结无源电子元件的末端涉及将激光烧蚀涂层(70)施加至衬底(10和34)的各相对的主要表面(14和16、36和38)。引导所具有的光斑尺寸和能量分布足以从主要表面的多个选定区域去除激光烧蚀涂层的UV激光束入射到衬底上。UV激光束和衬底之间的相对运动去除足量的激光烧蚀涂层,以暴露相对的主要表面的多个选定区域。衬底然后被断裂成多个条棒(48和50),每个条棒包括侧边缘(60和62),沿着侧边缘,设置相对主要表面的空间上对齐的不同对的选定区域。导电材料被施加至侧边缘,以在空间上对齐的每对选定区域之间形成导电互连部分(56和58)。

Description

无源电子元件的基于激光的终结
技术领域
[0001]本发明涉及有效且准确地形成无源电子元件,且尤其涉及准确地终结下一代微型无源电子元件的末端的方法。
背景技术
[0002]微型的无源电子电路组件传统上是在衬底上制成矩阵。本发明所关心的无源电子元件的示例性类型为电阻器和电容器。图1A和1B显示了电阻器矩阵,其中衬底10包括第一(或上)主要表面14和第二(或下)主要表面16,它们分别承载第一隔开的分段电导线18和第二隔开的分段电导线20(后者的末端部分在图1B中以虚线表示)。分段导线18是平行对齐的,分段导线20也是平行对齐的。
[0003]每个分段导线18包括多个电极垫22,相邻的电极垫22彼此以一小距离24间隔开,并且它们都是沿着第一主要表面14对齐的。除了两个终端的分段导线18之外,每个分段导线18均位于两个相邻的分段导线18之间,并且它们彼此是以相对较宽的空间26和相对较窄的空间或称道(street)28u间隔开的。类似地,每个分段导线20包括多个电极垫30,相邻的电极垫30彼此以一小距离24间隔开,并且它们都是沿着第二主要表面16对齐的。除了两个终端的分段导线20之外,每个分段导线20位于两个相邻的分段导线20之间,并且它们彼此以相对较宽的空间26和相对较窄的空间或道281间隔开。
[0004]电导线还被排列成空间对齐的成对电导线,各对电导线由第一主要表面14上的一条电导线18和第二主要表面16上的一条电导线20组成。第一主要表面14进一步包括多个电阻材料区域32,它们位于相邻电导线18的电极垫22之间的空间26,如图1A和1B所示。第二主要表面16也可以包括多个电阻材料区域32,它们位于电导线20的相邻电极垫30之间的空间26,这些区域32未显示于附图中。
[0005]图2和4显示介电材料衬底34,其用于制造电容器。衬底34包括第一(或上)主要表面36和第二(或下)主要表面38,在它们之间以平面平行排列的方式内部堆叠多个隔开的片式电极40。图4显示内部电极40暴露的侧边缘42。主要表面36和38上都没有形成电导线。
[0006]将衬底10和34加以切割(有时称切割成电路小片),以形成单个的无源电子元件。图3A和3B分别显示衬底10被切开后形成多个电阻器条棒48的第一主要表面14和第二主要表面16。条棒48随后被切割成分开的芯片电阻器52(示于图5)。电容器54(示于图6)则是将衬底34切成电路小片所形成的,不形成条棒。每个芯片电阻器52包括导电的互连部分56,互连部分延伸于每一对空间上对齐的电导线18和20之间。电容器54包括导电的互连部分58,其跨接着内部电极40的侧边缘42。导电的互连部分56是通过施加金属涂层(例如银膏)至电阻器衬底10的侧边缘部分60来形成的。当形成导电的互连部分56和58时需要高度准确,以确保金属涂层不延伸越过电阻材料区域32,和确保不会越过第一或第二主要表面36、38从而连接两个导电的互连部分58,并由此而形成会使所得芯片电阻器52或电容器54变成短路的导电桥接。
[0007]在空间上对齐成对的电导线18和20之间形成导电互连部分56的大部分现有技术方法涉及施加电阻涂层,该电阻涂层在施加金属涂层时覆盖并保护由主要表面14的电极垫22之间的空间26所界定的电阻材料区域32。然而,与现有技术的0402芯片电阻器(长度和宽度尺寸分别为大约1.0mm×0.5mm)相比较,最近在组件微型化的技术进步已导致形成的芯片电阻器52的长度和宽度尺寸分别为大约0.6mm×0.3mm(0201芯片电阻器),且厚度为大约90微米到大约150微米。小尺寸的芯片电阻器52使得准确且有效地施加电阻涂层难以达成。因此,芯片制造商已经开始在条棒48上而非分离的芯片电阻器52上形成导电的互连部分56,这是因为条棒48的尺寸显然较大(通常长度和宽度尺寸分别介于约36mm到约80mm之间、及介于约3.2mm到约0.6mm之间),因而在处理期间较易掌控。
[0008]一种在芯片电阻器52上形成导电互连部分56的现有技术方法涉及将衬底10切成多个条棒48,且然后把每个条棒48的侧边缘60浸于金属涂层物中。然而,随着条棒48和芯片电阻器52的尺寸缩小,通过浸泡来准确施加金属涂层实际上变成不可能。因此,金属涂层会桥接电阻材料区域32,并导致所得的芯片电阻器52变成短路。
[0009]第二种在芯片电阻器52上形成导电互连部分56的现有技术方法描述于授予Garcia等人的美国专利第5,753,299号,其涉及将阻挡涂层网版印刷到条棒48上,从而该使阻挡涂层只覆盖所选择的电阻材料区域32。然后以金属涂层溅镀到被阻挡材料所涂覆的条棒48上,从而形成导电的互连部分56。最后,从条棒48上去除阻挡涂层,以暴露电阻材料区域32,并且切割条棒48以形成多个独立的芯片电阻器52。网版印刷是一种机械加工,因而已经达到其固有的尺寸极限。详言之,网版印刷渐渐正在变得无法有效地形成下一代的微型芯片电阻器,这是因为此方法无法提供足够的电导线平直度或准确性。此外,网版印刷导致形成不均匀线,且所造成的参差不齐边缘影响了下一代的微型芯片电阻器。
[0010]第三种形成导电互连部分56的现有技术方法则涉及以紧密堆叠方式面对面地将许多条棒48组合,从而形成固定结构,然后再喷涂以金属涂层。固定结构中最上面和最下面(终端)的条棒48则牺牲掉了,因为这些终端条棒48上的电阻材料区域32是被用金属涂层过度喷涂的。所以导电的互连部分56形成于其它堆叠条棒上。最后,切割每个条棒48以形成多个芯片电阻器52。
[0011]关于终结电容器的末端,传统的终结系统是当它们呈单个的分立的电容器形式时终结末端。更具体地说,在未终结的电容器上形成导电互连部分58的大部分常见的现有技术方法涉及,握持分离而未终结的电容器的末端,将它浸于粘性终结膏(termination paste)内。一旦终结膏变干,即重新定位分离而部分终结的电容器,以便把相对的末端浸于粘性终结膏内。随着电容器54的尺寸缩小,通过浸泡来准确施加终结膏实际上变成不可能。因此,金属涂层会桥接两个导电的互连部分58,致使所得到的名义上的电容器54变成短路。
[0012]因为接近其物理极限,所以所有现有技术的方法都不适于准确地终结下一代微型无源电子元件(包括芯片电阻器和电容器)的末端。因此,需要高度有效而准确的方法来终结下一代的微型无源电子元件。
发明内容
[0013]因此,本发明的目的是提供一种在无源电子元件的相对表面上所形成的导电区域之间形成导电互连部分的方法,用以终结其末端。
[0014]本发明的优选方法涉及施加激光烧蚀涂层(其优选是非光敏性涂层)至衬底的第一(上)和第二(下)主要表面中的每一表面。第一和第二主要表面分别支承第一和第二互相隔开的电导线,这些电导线在长度方向排列成空间上对齐的构成不同对的第一电导线和第二电导线。对准并导向UV激光束,使之入射于衬底上,该UV激光束所具有的光斑尺寸和能量分布足以从第一和第二主要表面的选定区域去除激光烧蚀涂层。UV激光束和衬底相对于彼此而移动,以去除足够量的激光烧蚀涂层,并因此而暴露至少部分长度的第一和第二电导线。衬底然后被断裂成多个条棒,每一条棒包括侧边缘,而空间上对齐构成不同对的第一和第二电导线沿着这些侧边缘延伸。导电的涂层材料施加到条棒的侧边缘,从而在空间上对齐的每对电导线之间形成导电的互连部分。
[0015]某些类型的衬底并不在第二(下)主要表面上支承电导线,因此第二(下)主要表面便留下空缺。为了在此类衬底上实施所述优选方法以制造电阻器,UV激光束从第二主要表面去除多量的激光烧蚀涂层,以暴露出本来会支承电导线以形成前述空间上对齐的电导线对的空缺位置。在形成条棒时,施加导电的涂层材料,以在被暴露的空缺位置形成电导线,并且施加至条棒的侧边缘,以使第二主要表面上新形成的电导线与第一主要表面上既存的电导线互连。
[0016]为了在具有空缺的第一和第二主要表面的衬底上实施本方法以用于电容器,UV激光束从第一和第二主要表面去除多量的激光烧蚀涂层,以暴露出要在该处形成导电区域的窄条介电材料。在形成条棒时,施加导电的涂层材料,以桥接并因此连接内部电极的侧边缘,同时结合到第一和第二主要表面上的被暴露的介电材料。实施于不支承电导线的衬底上的这些方法,也可以应用于其它无源电子元件,包括芯片电感器和变阻器。
[0017]本方法的优选选项包括在形成导电的互连部分之后,从条棒上去除残余量的激光烧蚀涂层。
[0018]虽然用UV激光光束来去除激光烧蚀涂层是优选的,但是本方法也可利用发出不同光波长的激光来实施,以去除多量的不同的兼容波长的激光可去除涂层。
[0019]在第一优选实施例中,衬底包括陶瓷材料并且支承电阻材料区域,而所形成的无源电子元件的类型是电阻器。
[0020]在第二优选实施例中,衬底包括介电材料,而所形成的无源电子元件的类型是电容器。
[0021]所述方法的优选实施方案涉及在衬底的一个或两个所述主要表面中形成多个刻划线。每条刻划线位于被称为“道(street)”的区域内,该区域处在相邻的电导线之间,并且大致平行或垂直于相邻电导线的长度方向。施加在刻划线任一侧的断裂力使得衬底整齐地断裂成独立的无源电子元件,它们具有为刻划线所界定的侧边缘。刻划线优选是通过沿着衬底导向UV激光束而形成的,以便去除衬底的一部分厚度从而形成浅的沟槽。沟槽具有渐缩的宽度,该宽度从衬底的表面收缩直至沟槽的底部,以界定出尖锐的折断线。UV激光束的特征在于其能量分布和光斑尺寸足以在没有相当的衬底熔化量的情况下形成刻划线,所以明确界定的尖锐折断线形成高应力集中区域,该区域延伸至衬底的厚度内并且沿着折断线的长度方向。因此,响应施加至沟槽任一侧的断裂力,多个深度方向上的破裂会在高应力集中区域行进至衬底的厚度内,从而使衬底整齐地断裂成独立的电路组件,其具有折断线所界定的侧边缘。
[0022]优选用UV激光来烧蚀激光烧蚀涂层和形成刻划线,这是因为两种UV激光处理操作之间的切换只涉及引入光束整形光学元件和光束功率调整。用高斯形状的激光束来形成刻划线,而利用通过插入光束整形物镜所形成的均匀形状的激光束来烧蚀激光烧蚀涂层。
[0023]根据以下参考附图所作的优选实施例的详细叙述,本发明其它方面和优点就会变得显而易见。
附图说明
[0024]图1A是现有技术的衬底板的平面图,该衬底板承载着位于相邻电导线之间的电阻材料区域的矩阵,当衬底被切成电路小片并被终结时,便形成多个独立的芯片电阻器。
[0025]图1B是位于相邻电导线之间的多个电阻材料区域的部分放大等轴测图,所述区域位于图1A中的现有技术衬底板的左上角。
[0026]图2是现有技术的衬底板的平面图,当衬底板被切成电路小片并被终结时便形成多个个别的电容器。
[0027]图3A和3B分别是现有技术的条棒的前面和后面主要表面的等轴测图,这些表面是通过使图1A和1B中的衬底板在相邻电导线之间的垂直方向上断开而形成的。
[0028]图4是一部分等轴测图,所显示的是从衬底的前面或后面主要表面其中之一看到的图2中衬底的侧边缘。
[0029]图5是多种现有技术的电阻器当中一种的等轴测图,该电阻器是通过将图3A和3B中的条棒切成电路小片并加以终结,成为独立和分立的电阻器而形成的。
[0030]图6是多种现有技术的电容器当中一种的等轴测图,该电阻器是通过将图4的条棒切成电路小片并加以终结,成为独立和分立的电容器而形成的。
[0031]图7是图1A和1B所示的那种预先刻划的衬底板的平面图,其中承载电阻材料的主要表面为激光烧蚀涂层所覆盖。
[0032]图8A是图7中衬底的承载电阻材料的上主要表面的平面图,显示了涂覆激光烧蚀性材料的电导线暴露于UV激光输出之后的情形。
[0033]图8B是电导线的暴露部分的部分放大等轴测图,所述电导线的暴露部分位于图8A中衬底板的左上角。
[0034]图8C是图7中衬底板的下主要表面的平面图,显示了涂覆激光烧蚀性材料的电导线暴露于UV激光输出之后的情形。
[0035]图9是电阻器条棒的承载电阻材料的上主要表面的等轴测图,所述电阻器条棒是通过将图8A、8B和8C的衬底断开而形成的。
[0036]图10是图9中条棒的等轴测图,所述条棒具有金属化的侧边缘,这些侧边缘形成空间上对齐的电导线对之间的导电互连部分。
[0037]图11是图2所示那种预先刻划的衬底板的平面图,其中主要表面之一被激光烧蚀涂层所涂覆。
[0038]图12是图11所示衬底板的主要表面的平面图,显示的是UV激光去除了多条激光烧蚀涂层材料之后的情形。
[0039]图13是电容器条棒的其中一个主要表面的等轴测图,该电容器条棒是通过将图12中的衬底断开而形成的。
[0040]图14是图13中条棒的等轴测图,其具有金属化的侧边缘,这些侧边缘形成内部电极与主要表面之间的导电互连部分。
具体实施方式
[0041]如上所述,在空间上对齐的成对电导体中的每个电导体之间形成导电互连部分的现有技术方法,涉及依序把电阻涂层施加至条棒,且随后再施加金属涂层。然而,有鉴于技术进步已导向形成和使用微型的下一代无源电子元件,这些现有技术方法正在迅速变得不再适用。
[0042]相比之下,本发明优选方法涉及:将激光烧蚀涂层施加至仍为平板形式的衬底;沿着电导线的长度,引导UV激光器所发出的均匀形状的激光束,以去除足量的激光烧蚀涂层从而暴露电导线;使衬底断裂成具有暴露的侧边缘的多个条棒;使条棒的侧边缘金属化以形成导电的互连部分。因为激光烧蚀涂层是在电路组件仍处于其较大尺寸的衬底板形式时施加的,所以与根据现有技术技术试图将电阻涂层施加至较小尺寸的条棒形式相比,可以取得更高的准确性和效率。UV激光器是优选的,这是因为用以制成激光烧蚀涂层的有机材料可被激光辐射的UV波长干净地烧蚀。
[0043]本发明的优选方法可被用来终结各式各样的无源电子元件的末端。在此配合无源电子元件所用的“衬底”一词指的是单层结构,以及并固堆叠(consolidated stack)、多层和层叠多层(laminatedmulti-layer)的结构。无源电子元件的衬底有不同类型,包括但不限于优选的陶瓷和类似陶瓷的材料,如下所述。
[0044]第一种类型是陶瓷衬底,其结构为单层或多层板形式,举例来说,包括高温共烧陶瓷(high temperature co-fired ceramic,HTCC)或低温共烧陶瓷(low temperature co-fired ceramic,LTCC)材料的生胚(软)板或烧制(硬)板。
[0045]第二种类型是单层烧制的陶瓷衬底,该衬底经图案化而具有:独立的(芯片)电阻器或电阻器网络;压电式、电光式或光电式装置;电感器;或是建构于较大的多元件陶瓷衬底上的其它独立组件。
[0046]第三种类型是以多层陶瓷技术实现的,对于HTCC或LTCC材料而言,此类型包括:芯片电容器;多种组件(例如电阻器、电容器和电感器)的矩阵构成的网络;以及包含无源组件的HTCC和LTCC电子封装件,或用于作为插入器,将半导体(例如硅)器件连接至其它电子封装件的电子封装件。
[0047]第四种类型是经过烧制或是未经烧制的专用陶瓷衬底,且具有单层或多层结构,举例来说,其诸如为变阻器或热阻器的衬底之类。本领域技术人员所称的热阻器和变阻器衬底的单层结构是碟、棒、衬垫、厚板、薄板、管形和珠状当中任一种。
[0048]本发明的示例性的优选方法将参考分立的芯片电阻器的形成来描述,且随后再参考分立的芯片电容器的形成来描述。
[0049]关于芯片电阻器52的形成,本发明的优选方法涉及将激光烧蚀涂层70施加至衬底10的第一主要表面14和第二主要表面16中的每一表面,如示于图7中的主要表面14。衬底10优选是陶瓷材料,但也可以是具有适当的电和机械性质的替代性材料。优选的激光烧蚀涂层70是非光敏性的激光烧蚀阻挡层,其系有机材料。激光烧蚀涂层70可以是但并非必须是聚酰亚胺;它可以是与所选衬底10兼容的任何激光烧蚀阻挡材料。激光烧蚀涂层70优选完全覆盖衬底10的第一和第二主要表面14和16中的每一表面。
[0050]其后,将一UV激光束对准并引导入射到衬底10上,该UV激光束所具有的光斑尺寸和能量分布足以从第一和第二主要表面14和16的选定区域去除激光烧蚀涂层70。UV激光束是被沿着电导线18和20(它们构成一个空间上对齐的电导线对)各自的至少部分长度导向的,借以去除足量的激光烧蚀涂层70,从而暴露出第一和第二导线18和20各自的至少部分长度,如图8A、8B和8C所示。图8A和8B显示激光烧蚀涂层70保留在衬底板10的第一主要表面14的电阻材料区域32上和小部份的电极垫22上。图8C显示激光烧蚀涂层70保留在空间26所界定的区域上,其中空间26位于第二主要表面16上的电极垫30之间。从至少部分第一和第二主要表面14和16去除激光烧蚀涂层70可以是同时进行的,或者顺序地从第一和第二主要表面14和16其中之一进行去除,然后再对另一个进行去除。
[0051]优选的UV激光器发出均匀形状的激光束,其波长小于400纳米,更优选是355纳米、266纳米或213纳米(UV激光器被定义为发出光的波长短于400纳米的激光器)。本发明方法所使用的优选激光器是Q开关和二极管泵浦的固态UV激光器,其包括固态激光物质,例如Nd:YAG、Nd:YLF、Nd:YAP或Nd:YVO4,或是掺杂了钬或铒的YAG晶体。UV激光是优选的,这是因为大部分的激光烧蚀阻挡涂层在UV范围表现出强吸收性;但也可使用产生的激光束波长会彻底去除有机材料的任何激光源。优选的激光器提供调和产生的由一个或多个激光脉冲组成的UV激光输出,其波长例如为355纳米(三倍频Nd:YAG)、266纳米(四倍频Nd:YAG)或213纳米(五倍频Nd:YAG),而主要为TEM00的空间模分布。波长355纳米的激光输出是特别优选的,这是因为在此波长的调和晶体的可获得性和腔内加倍性可允许获得最大的功率和脉冲重复率。激光优选具有圆或方的均匀光束,其底面积直径或侧面长度介于约30微米到约300微米之间。激光器优选工作于大约15千赫兹到大约100千赫兹的高脉冲重复率以及大约0.5瓦到大约10瓦的功率水平。脉冲长度优选是大约30纳秒,但也可以是任何适当的脉冲长度。UV激光束的每个脉冲的能量优选介于约50微焦耳到约1000微焦耳之间。
[0052]UV激光脉冲可以通过各式各样公知的光学器件,包括光束扩展器或是上准直(upcollimator)透镜组件(其例如具有2倍的光束扩展倍率),而转换成放大、准直的脉冲,这些光学器件是沿着激光束路径设置的。光束定位系统典型地引导准直脉冲,使其穿过光束整形物镜而到达陶瓷衬底上所需的激光靶位置。集成在型号为43xx和44xx系列的小面积微加工系统(所述系统是由美国俄勒冈州Portland的电子科学工业公司即本案申请人所制造的)内的光束定位系统,适合实施本发明,用以在较小的(即小于10.2cm×10.2cm(4英时×4英时)的)陶瓷衬底上烧蚀激光烧蚀涂层。某些这类系统使用X-Y线性马达来移动衬底以及X-Y台座从而移动光束整形物镜,它们是形成长而直的切口的有成本效益的定位系统。本领域技术人员会认识到,也可选择采用这样的系统:其具有单一的X-Y台座用于衬底定位,且具有固定的光束位置和光束整形光学元件。
[0053]接下来,将衬底10断裂成多个条棒48,每个条棒包括侧边缘60,空间上对齐的构成不同对的第一和第二电导线18和20沿着侧边缘60延伸。条棒48示于图9。示例性的条棒48被用来形成0402型的芯片电阻器。
[0054]将导电材料涂敷到条棒48的侧边缘60以形成位于各电导线18和20之间的导电互连部分56,其中所述电导线包括空间对齐的电导线对。图10是条棒48的图解,该条棒具有的侧边缘60已经涂有导电材料从而形成导电互连部分56。导电材料通常是作为金属膏被施加到条棒48上的。该金属膏优选以厚度大致均匀的连续层的形式散布在侧边缘60上,因为金属膏中的空隙会导致导电互连部分中断。而且,如果所施加的膏层太厚,则产生的导电互连部分56的宽度及其均匀度可能会受到不利影响。施加金属膏的示例性方法包括计量法(metering)、散布法(spreading)和溅射法。可选择的是,接着通过加热或在环境温度下使金属膏干燥来设定导电互连部分56。一旦激光烧蚀涂层70就位,便可用导电材料完全地覆盖条棒48,因为激光烧蚀涂层70会保护整个条棒48,只是暴露的电导线18和20及其相关的侧边缘60除外。因此,导电涂层仅仅覆盖这些区域,从而形成导电互连部分56。在施加导电材料和形成导电互连部分56后,使条棒48断裂成多个芯片电阻器52。
[0055]使衬底10断裂成多个条棒48可以通过多种方法来实现。一种示例性优选方法涉及通过沿着道28u的长度方向引导UV激光束,从而在衬底10上形成刻划线72(示于图7、8A、8B和8C),道28u沿着衬底10的主要表面14延伸,并基本平行于导电线18。衬底10吸收至少一部分激光束所射出的能量,因此可以在深度方向除去一部分衬底10,从而沿着道28u形成浅沟槽,道28u是借助于形成在衬底10上的图案,由导电线18和电阻材料区域32产生的。当在道28u的每个刻划线72的任一侧上向衬底10施加断裂力时,衬底板10就断裂成独立的条棒片48,每个条棒片包括多个芯片电阻器52。用于形成刻划线72的优选激光器与上述用于执行从导电线18去除激光烧蚀涂层70的激光器相同,其中波束整形物镜被移去以提供高斯形状的光束。刻划线的优选深度是衬底10深度的大约10%,对于250微米厚的衬底而言就是25微米。
[0056]条棒48断裂成多个分立的芯片电阻器52涉及沿着道86u的长度方向引导UV激光束,以在衬底10中形成刻划线72,道86u沿着衬底10的主要表面14延伸,并基本垂直于导电线18。道86u上的每条刻划线72优选是按上述方式形成的。当在刻划线72的任一侧上向条棒48施加断裂力时,条棒48就断裂成多个独立的芯片电阻器52。
[0057]在一个优选实施例中,在用激光烧蚀涂层70涂覆衬底10之前,或在UV激光沿着导电线18的长度方向清除激光烧蚀涂层70(“预刻划”)之前,在衬底10上形成道86u以及道28u上的刻划线72,其中道28u上的刻划线72被用于将衬底10断裂成条棒48,而道86u被用于将条棒48断裂成多个独立的芯片电阻器52。预刻划的一个优点就是它使得涂覆激光烧蚀涂层之后对条棒48的处理达到最少。
[0058]在另一优选实施例中,沿着道28u形成的并用于将衬底10断裂成条棒48的刻划线72,要深于沿着道86u形成的刻划线72,沿着道86u形成的刻划线72并用于使条棒48单个化(singulate)而成为多个独立的芯片电阻器52。道86u上刻划线72的深度取决于是否金属层(例如导电线)出现在没有刻划线的下主要表面16上。在没有金属层时,刻划线72的深度可以是衬底厚度的大约5%-8%,而在有金属层时,等于或大于衬底厚度的10%。
[0059]本发明的方法优选进一步涉及从具有导电互连部分56的芯片电阻器52上去除残余的激光烧蚀涂层70。虽然可以通过各种方法来除去残余的激光烧蚀涂层70,但所选方法应该与使用的电阻材料匹配。一种示例性去除方法涉及在烘箱中焙烧芯片电阻器52。另一种示例性方法涉及利用水溶性的激光烧蚀涂层,该涂层可以通过用水或另一种溶剂清洗而被去除。这种处理可能伴随以研磨动作。可选择的是,残余的激光烧蚀涂层70可以保留在原处。
[0060]关于分立电容器54的形成,本发明的一种优选方法涉及向衬底34的被预刻划的第一和第二主要表面36和38上都施加激光烧蚀涂层70,如图11中所示的主要表面36。如上所述,衬底34包括介电材料,并且优选是由多层陶瓷材料形成的。在焙烧操作之前预刻划陶瓷材料,这是因为软陶瓷材料的烧蚀阈值较低。激光烧蚀涂层70是在焙烧处理之后施加的,否则如果有涂层70的话,焙烧处理将会去除该涂层。主要表面36和38均都被预刻划以便使相对厚的介电衬底34断裂。可选择的是,所有的处理步骤可以在焙烧前进行,包括加入终止金属和在一个操作中焙烧全部结构。
[0061]如以上参考电阻器所作的描述,然后,对准并引导UV激光束,使其入射到衬底34上,该激光束所具有的光斑尺寸和能量分布足以从第一和第二主要表面36和38的选定区域去除激光烧蚀涂层。引导UV激光束以从第一和第二主要表面36和38去除激光烧蚀涂层70,去除量应在要形成导电区域的位置暴露出介电材料条90,如图12所示。激光工艺的一个主要优点就是它补偿收缩和翘曲的能力,且因此而允许沿着非垂直的线或不是完美平直的线进行激光烧蚀。用来去除激光烧蚀涂层70的激光器,以及这些激光器优选工作的参数,与以上参考芯片电阻器所描述的相同。
[0062]如以上参考电阻器所作描述,衬底34然后被断裂成多个条棒50,每个条棒包括侧边缘62。条棒50示于图13中。衬底34断裂成多个条棒50可以通过以上参考芯片电阻器所描述的任一种方法来实现。
[0063]接着,施加导电材料以跨越条棒50的侧边缘62形成桥接,从而形成内部电极40的导电互连部分58,并连接到主要表面36和38上暴露的介电材料条90。图14是条棒50的图解,该条棒50包括侧边缘62,该侧边缘已经被涂覆导电材料从而在先前暴露的条90上形成导电互连部分58。导电材料优选是如以上参考电阻器所描述的那样被施加到条棒50上的。
[0064]施加导电材料并形成导电互连58以及导电线之后,条棒50被断裂成多个分立的电容器54。条棒50断裂成多个分立的电容器54可以通过以上参考芯片电阻器所描述的若干方法中的任一种来进行。
[0065]如以上针对电容器54所表明的,某些类型的衬底不支承导电线,因此存在空缺的主要表面。可通过在形成导电互连部分的过程中形成导电线,来实现在这类衬底上实施所述优选方法。将激光烧蚀涂层施加到主要表面,且UV激光束去除激光烧蚀涂层以露出空缺位置,在这些空缺位置本应存在导电线,从而形成空间对齐的上下导电体对。在使衬底断裂从而形成条棒之后,导电涂层材料覆盖暴露的空缺位置以形成导电线并且围绕侧边缘的环绕部分,从而形成与导电线的导电互连。
[0066]以上所描述的技术可以类似地用于制造其它微型电子元件,例如电感器和变阻器。
[0067]本发明的一个优点就是,在衬底是板状的时候进行激光烧蚀涂层的去除,因而便于保持激光束和衬底的对准。对准是通过使激光束对准基准点来进行的。这样的对准可以通过各种方式完成,包括板对准和图案对准。图案对准的一个实例涉及使激光束与一个或两个导电线对准,或者与刻划线对准。实施图案对准的一个优点就是它最大程度上减小了或消除了图案必须精确地与衬底对准的需要。板对准的一个实例涉及使激光束与陶瓷板自身或其一部分对准,例如对准它的角部或已在板中钻出的对准孔。当衬底是板式的时候进行激光烧蚀涂层的去除,可以维持第一和第二相对主要表面对齐。这样便于获得更大的精确度和更整齐的条棒侧边缘。
[0068]本发明的另一优点在于其在芯片电阻器或电容器上产生极准确的“包卷”(wraparound)终结条。在芯片电阻器的情况下,其从电导线到电阻材料区域的边缘能产生非常直的线。
[0069]对于本领域技术人员而言,显然可以针对上述实施例的细节做许多改变,而不偏离本发明的主要原理。因此,本发明的范围应该只由所附权利要求范围所决定。

Claims (25)

1.一种制造无源电子元件的方法,该无源电子元件是由衬底形成的,所述衬底具有相对的第一和第二主要表面,所述第一和第二主要表面分别承载第一和第二互相间隔的电导体,所述电导体在长度方向排列为空间上对齐的构成不同对的第一电导体和第二电导体,并且包括导电互连部分,所述导电互连部分位于所述空间上对齐构成不同对的第一和第二电导体之间,所述方法包括:
将激光烧蚀涂层施加至所述衬底的相对的第一和第二主要表面;
引导紫外线(UV)激光束入射至所述衬底上,该激光束所具有的光斑尺寸和能量分布足以从所述第一和第二主要表面的选定区域去除所述激光烧蚀涂层;
在所述激光束与多个空间上对齐构成对的第一和第二电导体中的每一对之间进行对准并产生相对运动,以去除足量的所述激光烧蚀涂层,从而沿着所述第一和第二电导体的长度暴露所述电导体;
使所述衬底断裂成多个条棒,每个条棒具有侧边缘,而所述空间上对齐构成不同对的第一和第二电导体条沿着所述侧边缘延伸;以及
沿着所述条棒的侧边缘施加导电材料,以在所述空间上对齐构成对的第一和第二电导体之间形成导电互连部分。
2.根据权利要求1所述的方法,其中所述衬底包括介电材料。
3.根据权利要求2所述的方法,其中所述无源电子元件是电容器。
4.根据权利要求1所述的方法,其中所述衬底的第一主要表面和第二主要表面其中之一承载电阻材料区域,所述电阻材料区域位于相邻的各所述第一电导体之间。
5.根据权利要求4所述的方法,其中所述无源电子元件是电阻器。
6.根据权利要求1所述的方法,进一步包括:在暴露所述第一和第二电导体之后,从所述条棒去除残余量的所述激光烧蚀涂层。
7.根据权利要求1所述的方法,进一步包括:使所述条棒单个化而形成分立的无源电子元件。
8.根据权利要求1所述的方法,进一步包括:烧制所述条棒。
9.根据权利要求1所述的方法,其中所述UV激光束的波长小于大约400纳米。
10.根据权利要求9所述的方法,其中所述UV激光束的波长选自:大约355纳米、大约266纳米和大约213纳米。
11.根据权利要求1所述的方法,其中所述UV激光束的对准涉及对准与所述衬底有关的参考基准。
12.根据权利要求11所述的方法,其中所述参考基准是第一和第二主要表面其中之一上的至少一个电导体。
13.根据权利要求11所述的方法,其中所述参考基准是刻划线。
14.根据权利要求11所述的方法,其中所述参考基准包括钻入所述衬底的多个孔。
15.根据权利要求1所述的方法,其中使所述衬底断裂成多个条棒是以下面方式完成的:在所述衬底上,在相邻对的第一和第二电导体之间且沿着其中之一的长度形成刻划线,并在刻划线的任一侧对所述衬底施加断裂力,以将所述衬底断裂成独立的片,每一片包括多个限制电流材料区域。
16.根据权利要求15所述的方法,其中所述刻划线是在暴露所述第一和第二电导体之前,在所述衬底中形成的。
17.根据权利要求15所述的方法,其中所述刻划线是在已暴露所述第一和第二电导体之后,在所述衬底中形成的。
18.根据权利要求15所述的方法,其中在所述衬底中形成所述刻划线包括:
使特征在于能量和光斑尺寸的UV激光束与形成于所述衬底上的道对准,该道间隔开所述限制电流材料区域;
使所述UV激光束与所述衬底之间产生相对运动,以使所述激光束导向沿着道的长度方向且在深度方向去除衬底材料,而形成浅沟槽,该UV激光束的能量和光斑尺寸能在没有相当的衬底材料熔化量的情况下实现深度方向的去除,由此形成于所述衬底材料中的沟槽的宽度是从衬底表面收缩直至沟槽的底部,呈尖锐的折断线的形式;且
所述沟槽的形状形成高应力集中区域,该高应力集中区域延伸至所述衬底的厚度内并且沿着所述折断线,由此多个深度上的破裂响应施加至所述沟槽任一侧的断裂力,而行进至所述衬底的厚度内,使该衬底整齐地断裂成条棒,所述条棒具有为所述折断线所界定的侧边缘。
19.根据权利要求1所述的方法,其中所述光斑尺寸的直径是大约30微米。
20.根据权利要求1所述的方法,其中所述UV激光束的每个脉冲的能量是在大约50微焦耳到大约1000微焦耳之间。
21.根据权利要求1所述的方法,其中所述衬底包括陶瓷材料。
22.一种制造无源电子元件的方法,该无源电子元件是由衬底形成的,所述衬底具有相对的第一和第二主要表面,并且包括导电互连部分,所述导电互连部分位于空间上对齐的构成不同对的第一和第二主要表面的选定区域之间,所述方法包括:
将激光可去除涂层施加至所述衬底的相对的第一和第二主要表面;
引导激光束入射至所述衬底上,该激光束具有的光斑尺寸和能量分布足以从所述第一和第二主要表面的多个选定区域去除所述激光可去除涂层;
在所述激光束与所述第一和第二主要表面的多个选定区域中每一区域之间进行对准并产生相对运动,以去除足量的所述激光可去除涂层而暴露所述多个选定区域;
使所述衬底断裂成多个条棒,每个条棒具有侧边缘,而沿着所述侧边缘设置所述空间上对齐构成不同对的第一和第二主要表面的选定区域;以及
沿着所述条棒的侧边缘施加导电材料,以在所述空间上对齐的构成对的第一和第二主要表面的选定区域之间形成导电互连部分。
23.根据权利要求22所述的方法,进一步包括:在所述衬底中形成刻划线,其所述位于选定区域内,所述刻划线界定所述条棒的侧边缘。
24.根据权利要求22所述的方法,其中所述刻划缘是在施加所述激光可去除涂层之前,在所述衬底中形成的。
25.根据权利要求22所述的方法,其中所述激光束是紫外线(UV)型激光,且所述激光可去除涂层是激光烧蚀涂层。
CNA2004800319844A 2003-11-04 2004-11-04 无源电子元件的基于激光的终结 Pending CN101091225A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US51837803P 2003-11-04 2003-11-04
US60/518,378 2003-11-04

Publications (1)

Publication Number Publication Date
CN101091225A true CN101091225A (zh) 2007-12-19

Family

ID=34572993

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800319844A Pending CN101091225A (zh) 2003-11-04 2004-11-04 无源电子元件的基于激光的终结

Country Status (9)

Country Link
US (1) US7053011B2 (zh)
JP (1) JP2007522644A (zh)
KR (1) KR20060098370A (zh)
CN (1) CN101091225A (zh)
CA (1) CA2544854A1 (zh)
DE (1) DE112004002064T5 (zh)
GB (1) GB2422801B (zh)
TW (1) TW200519978A (zh)
WO (1) WO2005045521A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9302410B2 (en) 2009-07-28 2016-04-05 Hamamatsu Photonics K.K. Method for cutting object to be processed

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7378337B2 (en) 2003-11-04 2008-05-27 Electro Scientific Industries, Inc. Laser-based termination of miniature passive electronic components
TW200709235A (en) * 2005-05-20 2007-03-01 Electro Scient Ind Inc Method of forming passive electronic components on a substrate by direct write technique using shaped uniform laser beam
US8497449B1 (en) * 2006-05-26 2013-07-30 Synchron Laser Service Inc. Micro-machining of ceramics using an ytterbium fiber-laser
KR101534124B1 (ko) * 2007-04-25 2015-07-06 세람테크 게엠베하 칩 저항기 기판
US7602562B2 (en) 2007-05-21 2009-10-13 Electro Scientific Industries, Inc. Fluid counterbalance for a laser lens used to scribe an electronic component substrate
KR101141457B1 (ko) * 2010-12-08 2012-05-04 삼성전기주식회사 적층 세라믹 콘덴서 및 그 제조방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53146157A (en) * 1977-05-26 1978-12-19 Toyo Dengu Seisakushiyo Kk Method of manufacturing chip resistor
JPS56104407A (en) * 1980-01-24 1981-08-20 Mitsubishi Electric Corp Method of manufacturing chip resistor
ATE56050T1 (de) * 1987-04-24 1990-09-15 Siemens Ag Verfahren zur herstellung von leiterplatten.
US4928254A (en) * 1988-04-28 1990-05-22 Knudsen Arne K Laser flash thermal conductivity apparatus and method
US5245751A (en) * 1990-04-27 1993-09-21 Circuit Components, Incorporated Array connector
JPH06132182A (ja) * 1992-10-19 1994-05-13 Tdk Corp 微小電子部品の製造方法
JP3196519B2 (ja) * 1994-09-05 2001-08-06 松下電器産業株式会社 角形薄膜チップ抵抗器の製造方法
US5884391A (en) * 1996-01-22 1999-03-23 Littelfuse, Inc. Process for manufacturing an electrical device comprising a PTC element
US5863331A (en) * 1996-07-11 1999-01-26 Braden; Denver IPC (Chip) termination machine
US5896081A (en) * 1997-06-10 1999-04-20 Cyntec Company Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
US6555447B2 (en) * 1999-06-08 2003-04-29 Kulicke & Soffa Investments, Inc. Method for laser scribing of wafers
JP4007798B2 (ja) * 2001-11-15 2007-11-14 三洋電機株式会社 板状体の製造方法およびそれを用いた回路装置の製造方法
US6960366B2 (en) * 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US7152291B2 (en) * 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9302410B2 (en) 2009-07-28 2016-04-05 Hamamatsu Photonics K.K. Method for cutting object to be processed
US10315403B2 (en) 2009-07-28 2019-06-11 Hamamatsu Photonics K.K. Method for cutting object to be processed

Also Published As

Publication number Publication date
GB2422801A (en) 2006-08-09
GB2422801B (en) 2007-03-14
KR20060098370A (ko) 2006-09-18
US20050099835A1 (en) 2005-05-12
US7053011B2 (en) 2006-05-30
TW200519978A (en) 2005-06-16
JP2007522644A (ja) 2007-08-09
WO2005045521A2 (en) 2005-05-19
GB0609321D0 (en) 2006-06-21
CA2544854A1 (en) 2005-05-19
WO2005045521A3 (en) 2007-05-10
DE112004002064T5 (de) 2006-10-05

Similar Documents

Publication Publication Date Title
TWI446390B (zh) 電路保護器及其製造方法
US7241669B2 (en) Method of forming a scribe line on a passive electronic component substrate
CN102007653B (zh) 以修整的激光脉冲用于激光钻孔之方法与装置
JP3398376B2 (ja) 重合体誘電体層におけるバイア・ホールの製造方法
US5108785A (en) Via formation method for multilayer interconnect board
CN101091225A (zh) 无源电子元件的基于激光的终结
US7378337B2 (en) Laser-based termination of miniature passive electronic components
US6898846B2 (en) Method and components for manufacturing multi-layer modular electrical circuits
JPH03148195A (ja) 多層回路板の製造方法
US9099838B2 (en) System and method for laser modulation
US20060261924A1 (en) Method of forming passive electronic components on a substrate by direct write technique using shaped uniform laser beam
US20080216306A1 (en) Resistor Device and Method of Manufacturing the Same
JP2010177508A (ja) 積層セラミック電子部品の製造方法
WO1999040591A1 (en) Passive resistive component surface ablation trimming technique using q-switched, solid-state ultraviolet wavelength laser
TWI697253B (zh) 一體式加熱器及製造方法
EP1633513B1 (en) Method for manufacturing an electronic component by selective laser sintering
JP2005007440A (ja) レーザ加工方法及びレーザ加工装置
JPH03114204A (ja) 超小型チップ抵抗器の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Correction of invention patent gazette

Correction item: Inventor

Correct: B S Goldwater

False: Goldwater Bruce S.

Number: 51

Volume: 23

CI02 Correction of invention patent application

Correction item: Inventor

Correct: B S Goldwater

False: Goldwater Bruce S.

Number: 51

Page: The title page

Volume: 23

COR Change of bibliographic data

Free format text: CORRECT: INVENTOR; FROM: B S YI WAH SPECIAL TO: B S GOLDWATER

ERR Gazette correction

Free format text: CORRECT: INVENTOR; FROM: B S YI WAH SPECIAL TO: B S GOLDWATER

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20071219