CN101075659A - 薄膜晶体管的制造方法和薄膜晶体管以及显示装置 - Google Patents
薄膜晶体管的制造方法和薄膜晶体管以及显示装置 Download PDFInfo
- Publication number
- CN101075659A CN101075659A CNA2007101025792A CN200710102579A CN101075659A CN 101075659 A CN101075659 A CN 101075659A CN A2007101025792 A CNA2007101025792 A CN A2007101025792A CN 200710102579 A CN200710102579 A CN 200710102579A CN 101075659 A CN101075659 A CN 101075659A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- electrode
- gate electrode
- thin
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
- H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
Abstract
本发明公开了一种薄膜晶体管和薄膜晶体管的制造方法以及采用该薄膜晶体管的显示装置。该薄膜晶体管由有机半导体层、栅极绝缘膜和栅极电极依次位于基板上的叠层制成,且该薄膜晶体管的制造方法包括:通过印刷在栅极绝缘膜上图案化涂布栅极电极材料的步骤,以及进行热处理以由于图案化涂布的栅极电极材料的干燥固化来形成栅极电极的步骤。
Description
本发明包含与在2006年5月16日向日本专利局提交的日本专利申请JP2006-135995有关的主题,将该申请的全文引用结合于此。
技术领域
本发明涉及一种薄膜晶体管的制造方法和薄膜晶体管,且还涉及一种显示装置。更具体地,本发明涉及一种使用有机半导体层作为沟道层的顶栅极型薄膜晶体管的制造方法和薄膜晶体管,且还涉及一种使用其的显示装置。
背景技术
薄膜晶体管(TFT)广泛用作电子电路、尤其是有源矩阵型的平板显示装置中的像素晶体管。
目前,大部分薄膜晶体管是使用非晶硅或多晶硅作为半导体层的硅基无机半导体晶体管。由于其制造采用了需要用于形成半导体层的例如化学气相淀积(CVD)的真空处理室的成膜方法,因此工艺成本高。而且,由于需要高温下的热处理,因此要求基板具有耐热性。
另一方面,在利用有机半导体的薄膜晶体管中,可以低温涂布和制造成为沟道层的有机半导体层。出于那个原因,这不仅有利于实现低成本,而且可以在例如塑料的耐热性低的柔性基板上获得形成。
上述薄膜晶体管中,尤其是研究了顶栅极型薄膜晶体管,作为显示器件例如电子纸中的有源矩阵型驱动器件。在顶栅极结构的情况下,相比底栅极结构的情况,沟道层相对于栅极电极设置于背面侧基板一侧,因此带来的益处是,可以使得像素电极的电位对沟道层的影响小。前一情况下,作为栅极电极的形成方法,通常采用这样一种例子,其中通过例如气相淀积经由遮蔽掩模对金属例如金进行图案化形成(参见,例如Advanced Function Materials,(United States)2003,Vol.13,p.199;和Applied Physics Letters,(United States)2002,Vol.81,p.1735(非专利文件1和2))。
发明内容
然而,在经由遮蔽掩模的气相淀积中,难以大面积地形成不超过100μm的微细图案,牵涉的问题是不仅批量生产的产量变差,而且成本容易变高。
考虑到现有技术的前述问题,需要提供一种薄膜晶体管的制造方法,其适于批量生产且能够低成本制造,和需要提供一种薄膜晶体管以及使用其的显示装置。
按照发明的实施例,提供一种薄膜晶体管的制造方法,该薄膜晶体管由有机半导体层、栅极绝缘膜和栅极电极依次位于基板上的叠层制成,其中该方法以下步骤依次进行。首先,进行通过印刷在栅极绝缘膜上图案化涂布栅极电极材料的步骤。接着,进行热处理,以由于图案化涂布的栅极电极材料的干燥固化来形成栅极电极。
而且,按照发明实施例,提供一种薄膜晶体管,该薄膜晶体管由有机半导体层、栅极绝缘膜和栅极电极依次位于基板上的叠层制成,其中通过热处理经印刷被图案化涂布的栅极电极材料来形成栅极电极。
按照上述薄膜晶体管的制造方法和薄膜晶体管,由于通过印刷图案化涂布栅极电极材料,相比采用通常的光刻技术图案化形成栅极电极的情况,成本低,且它们适用于批生产。而且,如后面在“具体实施方式”部分的详细说明的,已经确认,相比具有通过气相淀积使用遮蔽掩模形成的栅极电极的薄膜晶体管,具有由图案化涂布的栅极电极材料的干燥固化得到的栅极电极的薄膜晶体管不仅改进了亚阈值特性,而且增加了导通/截止比。
而且,按照发明的实施例,提供一种显示装置,包括:有机半导体层、栅极绝缘膜和栅极电极依次位于基板上的叠层制成的薄膜晶体管;和排列和形成在基板上并连接到此薄膜晶体管的显示器件,其中通过热处理经印刷被图案化涂布的栅极电极材料来形成栅极电极。
按照这种显示装置,通过提供前述薄膜晶体管,不仅改进了薄膜晶体管的亚阈值特性,而且增加了导通/截止比。
如前所述,由于按照发明实施例的薄膜晶体管的制造方法和薄膜晶体管不仅成本低,而且适于批量生产,它们能够提高生产率。而且,由于不仅改进了薄膜晶体管的亚阈值特性,而且增加了导通/截止比,因此可以得到具有优良电特性的薄膜晶体管。
而且,由于按照发明实施例的显示装置不仅改进了亚阈值特性,而且增加了导通/截止比,因此可以设计实现低耗电。
附图说明
图1A-1D均是制造步骤的剖面图,用于解释按照发明实施例的薄膜晶体管的制造方法;
图2是示出薄膜晶体管中栅极电压与源极电流或漏极电流之间关系的曲线图;
图3是按照发明实施例设置于显示装置的背面侧基板上的电路图;
图4A是一个像素部分的平面图,用于解释按照发明实施例的显示装置,图4B是其A-A’线剖面图;
图5A是一个像素部分的平面图,用于解释按照发明实施例的显示装置的变形例1,图5B是其B-B’线剖面图;以及
图6是按照发明实施例的显示装置的变形例1中显示器件的等效电路图。
具体实施方式
下面参照附图详细解释按照发明的实施例。
<薄膜晶体管的制造方法和薄膜晶体管>
参照图1A-1D每个中示出的制造步骤的剖面图解释按照发明实施例的薄膜晶体管的制造方法的一个例子。按照本发明实施例的薄膜晶体管是顶栅极型(交错型)的薄膜晶体管。本实施例中,按制造步骤的顺序解释顶栅极/底接触型的薄膜晶体管的构成。
首先,如图1A所示,在基板11上图案化形成源极电极12和漏极电极13。那种情况下,在聚醚砜(PES)制成的塑料制基板11上通过例如旋涂涂布银墨水,且在150℃下热处理,从而制成30nm厚的银制成的导电膜(未示出)。接下来,在导电膜上形成抗蚀剂图案,在该抗蚀剂图案中,通过光刻提供了源极电极12和漏极电极13的图案。随后,使用银刻蚀溶液,通过湿法刻蚀,图案化形成源极电极12和漏极电极13。
尽管这里使用PES作为基板11,但是耐热性高的玻璃和塑料例如聚萘二甲酸乙二酯(PEN)、聚酰亚胺(PI)、聚碳酸酯(PC)和聚丙烯酸酯(PAR)也可用作基板11。
而且,除了银以外,与p型半导体欧姆接触良好的金属(例如金、铂和钯)以及聚(3,4-二氧乙基噻吩)/聚(4-对苯乙烯磺酸盐)(poly(3,4-ethylenedioxythiophene)/poly(4-styrenesulfonate)[PEDOT/PSS]和聚苯胺(polyaniline)(PANI)制成的导电有机材料也可用作源极电极12和漏极电极13。
而且,在源极电极12和漏极电极13的形成步骤中,喷墨、丝网印刷和激光绘图可用作用于刻蚀掩模的抗蚀剂图案的形成方法。并且,也可采用通过喷墨、丝网印刷或微接触印刷的直接构图。然而,稍后的步骤中,有机半导体层以它覆盖源极电极12和漏极电极13的状态形成在基板11上,和栅极绝缘膜形成在有机半导体层上。因此,为了在有机半导体层与栅极绝缘膜之间形成良好界面,优选源极电极12和漏极电极13的每一个具有平坦表面和具有不超过100nm的尽可能薄的厚度。为了形成厚度不超过100nm的每个平坦化的源极电极12和漏极电极13,优选采用前述的旋涂。此外,也可采用照相凹板式涂敷、辊涂、轻触辊式涂敷(kiss coating)、刮涂(knifecoating)、模具涂敷(die coating)、狭缝涂敷(slit coating)和流延(bladecoating)。
接下来,如图1B所示,有机半导体层14以它覆盖源极电极12和漏极电极13的状态形成在基板11上。这里,通过例如旋涂涂布并五苯衍生物的1wt%甲苯溶液,接着在100℃蒸发掉溶剂,从而形成50nm的有机半导体层14。
这里,除了前述的并五苯衍生物之外,高分子量材料(例如,聚噻吩,芴-噻吩共聚物和聚丙烯胺)和低分子量材料(例如,红荧烯(rubrene),噻吩低聚物和萘并萘衍生物)可用作有机半导体14。
而且,除了前述的旋涂,也可通过印刷形成有机半导体14,该印刷例如为喷墨、分配(dispenser)法、曲面印刷(flexography)、凹版印刷(gravureprinting)和胶印(offset printing)。顺便提及,尽管这里有机半导体层14的形成以固态膜状态形成为例进行了说明,对于每一器件可通过各种印刷法对有机半导体层14进行构图,或者可通过真空淀积使用遮蔽掩模对有机半导体层14进行图案化形成。
接着,如图1C所示,栅极绝缘膜15形成在有机半导体层14上。这里,优选接触有机半导体层14的栅极绝缘膜15的表面由憎水性材料构成。于是,当在后一步骤中栅极电极材料通过印刷被图案化涂布在栅极绝缘膜15上且被热处理时,栅极电极材料被干燥固化,从而改进了栅极电极形成期间有机半导体层14与栅极绝缘膜15之间的界面特性。作为憎水性材料,可使用碳氟化合物树脂和包含含有全氟烷基基团、烷基甲硅烷(alkysilyl)基团等的憎水性表面处理剂的树脂。这里,非晶全氟碳树脂,其是碳氟化合物树脂(例如,CYTOP 809M,由Asahi Glass有限公司制造),通过例如旋涂被涂布在有机半导体层14上,溶剂在100℃蒸发掉,从而形成厚4μm的栅极绝缘膜15。此后,对憎水性材料制成的栅极绝缘膜15的表面施加氧灰化以改性表面状态,改进了它对于将形成于上层的栅极电极的黏附性。
顺便提及,尽管这里说明了以憎水性材料制成的单层膜构成栅极绝缘膜15为例作了说明,但是可以构造两种或以上绝缘膜的叠层膜。例如,更优选地,由交链高分子量材料例如聚乙烯基苯酚(polyvinylphenol,PVP)制成的第二绝缘层叠置在上述憎水性材料制成的第一绝缘层上,以形成栅极绝缘膜15。那种情况下,对第一绝缘层的表面施加氧灰化以形成第二绝缘层。于是,由于栅极绝缘膜15成为了它如后所述的栅极电极侧被交链高分子量材料覆盖的状态,因此可以确实地防止电流的泄漏。可以使用的前述交链高分子量材料的例子,除了前述的PVP之外,包括聚甲基丙烯酸甲酯(PMMA)、聚酰亚胺、聚乙烯醇(PVA)、聚偏氟乙烯(PVDF)、聚异丁烯(PIB)、聚苯乙烯(PS)、聚氯乙烯(PVC)、聚对苯二甲酸乙二醇酯(PET)、聚碳酸酯(PC)和苯并环丁烯(BCB)。
接着,如图1D所示,栅极电极16形成在栅极绝缘膜15上。那种情况下,通过例如丝网印刷,银浆制成的栅极电极材料图案化涂布在栅极绝缘膜15上。然后,通过进行热处理,前述银浆被干燥固化,从而形成银制成的栅极电极16。这里,优选在比栅极电极材料中所包含的金属氧化物被还原和金属化的温度高且上述有机半导体层14不会劣化的温度的温度范围内进行上述热处理,例如,100℃或以上且低于150℃的温度范围。这里,热处理在120℃进行。于是,不仅银浆中所含金属氧化物被还原和金属化,从而可形成具有低电阻率值的栅极电极16,而且防止了有机半导体层14的劣化。并且,如前所述,在通过印刷图案化涂布栅极电极材料后,进行热处理以形成栅极电极16,从而改进了有机半导体层14与栅极绝缘膜15之间的界面特性。
顺便提及,尽管栅极电极16这里由银构成,除了银之外,也可使用金属(例如金、铂和钯)以及聚(3,4-二氧乙基噻吩)/聚(4-对苯乙烯磺酸盐)[PEDOT/PSS]和聚苯胺(PANI)制成的导电有机材料。
而且,尽管这里说明了采用丝网印刷来图案化涂布栅极电极材料的例子,但是在按照发明的实施例中可采用任何印刷方法。例如,可采用喷墨、曲面印刷、胶印和垫式印刷(pad printing)。然而,丝网印刷形成栅极电极是优选的,因为即使基板的面积大,也可以良好地再现性图案化涂布栅极电极材料。
于是在基板11上完成了顶栅极型的薄膜晶体管10。
这里,图2示出了针对前述实施例的薄膜晶体管10测量栅极电压(Vg)-漏极电流(Id)得到的结果。
这里,曲线(1)示出了测量薄膜晶体管10得到的结果,在该薄膜晶体管10中按照与参照图1A-1D解释的前述实施例同样的方式,通过丝网印刷和热处理,在非晶全氟碳树脂制成的栅极绝缘膜15上,形成了银制成的栅极电极16。而且,曲线(2)示出了测量这样的薄膜晶体管得到的结果,其中通过丝网印刷和热处理,在非晶全氟碳树脂制成的第一绝缘膜和PVP制成的第二绝缘膜依次叠置的栅极绝缘膜上,形成了银制成的栅极电极16。而且,曲线(3)示出了测量这样的薄膜晶体管得到的结果,其中通过气相淀积并经由遮蔽掩模,在非晶全氟碳树脂制成的栅极绝缘膜上,形成了金制成的栅极电极。
顺便提及,设定每一薄膜晶体管,使得当加上负栅极电压(约-40V)时,它成为“ON”状态。测量漏极电流值中,进行监控,同时沿负方向和正方向连续改变栅极电压。
结果,确认在没有采用按照发明实施例的曲线(3)所示的薄膜晶体管中,开启电压是37V,而在应用按照发明实施例的曲线(1)和(2)所示的薄膜晶体管中,开启电压分别是16V和6V,且向低电压侧偏移,从而改进了亚阈值特性。而且,曲线(1)和(2)示出的薄膜晶体管中,确认截止态电流减小以及导通/截止比率增加。尤其是,在薄膜晶体管具有这样的栅极绝缘膜的情况下,其中非晶全氟碳树脂制成的第一绝缘膜和PVP制成的第二绝缘膜被叠置,如曲线(2)所示,确认甚至与曲线(1)示出的薄膜晶体管的结果相比,不仅亚阈值特性显著改善,而且导通/截止比增加。
顺便提及,虽然这里省略了图示,关于其中通过丝网印刷和热处理形成栅极电极的底栅极型的薄膜晶体管,由于凹凸形成在栅极电极的表面侧,并且凹凸也形成在将顺序形成于栅极电极的上层的栅极绝缘膜与有机半导体层之间的界面上,确认没有获得用作薄膜晶体管的足够性能。
<显示装置>
接下来,说明应用了本实施例的前述薄膜晶体管的显示装置,同时参照其中前述薄膜晶体管设置和形成在背面侧基板上的有源矩阵型液晶显示装置为例。顺便提及,解释显示装置的构造中,薄膜晶体管的构成元素赋予图1A-1D中的相同标记并加以说明。
这里,显示装置中在背面侧基板101上提供的有源矩阵型电路图示于图3中。如图所示,在位于塑料制基板制成的背面侧基板101的中央部的显示区101A,呈矩阵状态布置多条信号线102和扫描线103。在扫描线103和信号线102之间的每一交叉中,提供顶栅极型的薄膜晶体管10作为像素晶体管。辅助电容器件S和显示器件D连接到此薄膜晶体管10,和辅助电容线104平行于前述扫描线103布置。
而且,各信号线102与之相连的信号电极驱动电路105和各扫描线103与之相连的扫描电极驱动电路106布置在背面侧基板101中显示区101A的周边区。而且,各辅助电容线104连接到在如后所述的显示侧基板中布置的公共电极202。
接着,基于图4A的平面图和图4B的剖面图,解释第一基板101中显示区101A的更详细的构成。这里,图4A是概略平面图,其中显示区101A(见图3)中信号线102和扫描线103围成的像素区101B被放大;图4B是图4A的A-A’线剖面图。
银制成的信号线102与漏极电极13被图案化形成在背面侧基板101上,仅示于图4B中。信号线102布置成它沿一个方向延伸设置的状态,和源极电极12由信号线102的一部分构成。而且,漏极电极13布置成它在不接触信号线102的范围内覆盖像素区101B的全部的状态。顺便提及,尽管这里已经解释了漏极电极13布置成它覆盖整个像素区101B的状态的例子,但是漏极电极设置成它最低限地重叠后述的通路和辅助电容电极的状态是足够的。
由例如并五苯衍生物制成的有机半导体层14,其成为沟道层,被图案化形成在源极电极12和漏极电极13之间的背面侧基板101上。而且,由非晶全氟碳树脂制成的栅极绝缘膜15提供在包括源极电极12的顶部和漏极电极13的顶部的背面侧基板101上,处于它覆盖此有机半导体层14的状态。
银制成的扫描线103布置在前述栅极绝缘膜15上,处于它在与前述信号线102正交的方向上延伸设置的状态,和银制成的辅助电容线104平行于前述扫描线103布置。由前述扫描线103的一部分构成的栅极电极16布置成它覆盖有机半导体层14的顶部的状态;由辅助电容线104的一部分构成的辅助电容电极17布置成它覆盖前述漏极电极13的一部分顶部的状态。通过将栅极绝缘膜15设置在漏极电极13与辅助电容电极17之间,构造出辅助电容器件S(见前述的图3)。即,栅极绝缘膜15也用作辅助电容绝缘膜。
而且,层间绝缘膜107布置在栅极绝缘膜15上,处于它覆盖扫描线103和辅助电容线104的状态。并且,到达前述漏极电极13的通路孔107a提供在前述栅极绝缘膜15和前述层间绝缘膜107中。经由通路孔107a内提供的通路108连接到漏极电极13的像素电极109在层间绝缘膜107上布置成矩阵状态,处于它覆盖整个像素区101B的状态。
另一方面,显示侧基板201由例如透光性PES制成的塑料制基板构成,它布置成与前述背面侧基板101相对的状态。公共电极202布置在显示侧基板201的面向液晶层的表面上,布置在栅极绝缘膜15上的辅助电容线104连接到此公共电极202。
液晶层301设置在前述背面侧基板101与前述显示侧基板201之间,处于像素电极109与公共电极202彼此相对的状态。对于此液晶层301,例如使用高分子分散型液晶(PDLC)。
这种显示装置按照以下方式进行制造。首先,银制成的导电膜通过例如旋涂形成在背面侧基板101上,采用通常的光刻技术,图案化形成包括源极电极12和漏极电极13的信号线102。接着,通过例如喷墨,图案化形成并五苯衍生物制成的有机半导体层14。然后,通过例如旋涂,在包括信号线102的顶部和漏极电极13的顶部的背面侧基板101上,形成非晶全氟碳树脂制成的栅极绝缘膜15,使它处于覆盖前述有机半导体层14的状态。
接下来,通过丝网印刷和120℃的热处理,在栅极绝缘膜15上图案化涂布银浆制成的栅极电极材料,从而形成银制成的扫描线103(栅极电极16)和辅助电容线104(辅助电容电极17)。随后,通过例如模具涂敷,在栅极绝缘膜15上形成聚酰亚胺制成的层间绝缘膜107,使它处于覆盖扫描线103的状态。此后,通过通常的光刻技术,在层间绝缘膜107和栅极绝缘膜15中,在栅极电极16与辅助电容电极17之间的区域中形成处于到达漏极电极13的状态下的通路孔107a。
接着,银浆以它嵌入此通路孔107a的状态被丝网印刷,并被干燥固化,从而不仅在通路孔107a内形成连接到漏极电极13的通路108,而且在层间绝缘膜107上以矩阵状态布置连接到此通路108的像素电极109。
另一方面,通过例如溅射,在显示侧基板201上形成ITO(氧化铟锡)制成的公共电极202。
接着,背面侧基板101和显示侧基板201彼此相对布置,处于前述像素电极109与前述公共电极202彼此相对的状态,从而利用在背面侧基板101和显示侧基板201的周围提供的密封材料(未示出)接合两者。随后,液晶材料填充在背面侧基板101和显示侧基板201之间,从而形成液晶层301。如此完成的液晶显示装置1构造成使得:在顶栅极型的薄膜晶体管10中,设置和形成了其中液晶层301介于像素电极109与公共电极202之间的显示器件D(见前述图3)。
按照以上的说明,根据本实施例的薄膜晶体管的制造方法和薄膜晶体管,由于通过印刷图案化涂布栅极电极材料,与采用通常的光刻技术图案化形成栅极电极16的情况相比,这种情况下成本低且适于大批量生产。因此,可以提高生产率。而且,在具有图案化涂布的栅极电极材料干燥固化得到的栅极电极16的薄膜晶体管10的情况下,如此前参照图2所作的说明,相比具有通过气相淀积使用遮蔽掩模形成的栅极电极的薄膜晶体管的情况,不仅改善了亚阈值特性,而且增加了导通/截止比。于是,可以得到具有优异电特性的薄膜晶体管。
并且,由于按照本实施例的显示装置不仅改善了薄膜晶体管10的亚阈值特性,而且增加了导通/截止比,因此可以设计来实现低电耗。而且,按照本实施例的显示装置,当处于连接到漏极电极13的状态的像素电极109在它覆盖像素区101B的状态下形成在层间绝缘膜107上时,可以加宽开口,从而可以改进亮度。
(变形例1)
顺便提及,前述实施例中,尽管已经解释了扫描线103和辅助电容线104形成在同一层中的例子,扫描线103和辅助电容线104可以形成在彼此不同的层中。那种情况下,在背面侧基板101中将提供的驱动电路的大致构成与参照图3解释的实施例相同。在本变形例中,与前述实施例相同的构成采取相同的标记和进行说明。
这里,图5A是概略平面图,其中显示区101A(见图3)中信号线102和扫描线103围成的像素区101B被放大;和图5B是图5A的B-B’线剖面图。
这里,例如由银制成的辅助电容线104被图案化形成在背面侧基板101上,仅示于图5B中,辅助电容线104的一部分成为辅助电容电极17,它处于沿一个方向延伸设置的状态。此辅助电容线104平行于后述的扫描线设置。顺便提及,尽管这里解释了辅助电容线104平行于扫描线设置的例子,辅助电容线104的设置形状没有被具体限制,例如,辅助电容线104可平行于后述的信号线设置。
顺便提及,尽管这里辅助电容线104由银构成,也可使用金属(例如金、铂和钯)以及聚(3,4-二氧乙基噻吩)/聚(4-对苯乙烯磺酸盐)[PEDOT/PSS]和聚苯胺(PANI)制成的导电有机材料。
而且,辅助电容绝缘膜110布置在背面侧基板101上,处于它覆盖前述辅助电容线104的状态。这里,优选地,此辅助电容绝缘膜110由具有较大的从约4至20的介电常数的材料制成,且形成为比后述的栅极绝缘膜的厚度薄的厚度。例如,PVP可用作此辅助电容绝缘膜110。于是,如后详细说明,可以设计出相对栅极电极与源极电极间电容(Cgs)大的辅助电容(Cs)。
而且,其一部分成为源极电极12的信号线102和漏极电极13被图案化形成在辅助电容绝缘膜110上。此信号线102延伸设置成与前述辅助电容线104正交的状态,漏极电极13布置成在不接触信号线102的范围内覆盖像素区101B的整个区域的状态。这里,显示器件的像素电极构造成它连接到同一层的此漏极电极13的状态。为此,在本实施例的显示装置中,可以不形成从漏极电极13引出到像素电极中的通路,从而省略通路的形成步骤。这是优选的,因为不仅可不进行形成通路孔的复杂光刻步骤,而且可不在通过涂布形成的栅极绝缘膜或层间绝缘膜中形成通路孔,而且在这些膜中相对抗蚀剂材料的刻蚀选择比难以取得。通过在漏极电极13与辅助电容电极17之间设置辅助电容绝缘膜110,构造出辅助电容器件S(见前述图3)。
而且,成为沟道层的由例如并五苯衍生物制成的有机半导体层14被图案化形成在辅助电容绝缘膜110上,位于源极电极12与漏极电极13之间。而且,栅极绝缘膜15提供在辅助电容绝缘膜110上,包括源极电极12的顶部和漏极电极13的顶部,处于它覆盖此有机半导体层14的状态。
扫描线103布置在前述栅极绝缘膜15上,处于它沿着与前述信号线102正交且平行于前述辅助电容线104的方向延伸设置的状态。而且,由前述扫描线103的一部分构成的栅极电极16布置成覆盖有机半导体层14的顶部的状态。而且,层间绝缘膜107布置在栅极绝缘膜15上,处于它覆盖此扫描线103的状态。
另一方面,与实施例相同,在布置成与前述背面侧基板101相对状态的显示侧基板201中,制作公共电极202,以及液晶层301设置在背面侧基板101和显示侧基板201之间,处于它们的电极形成表面侧彼此相对的状态。
这种显示装置按照以下方式制造。首先,通过例如旋涂和150℃热处理,在背面侧基板101上涂布银墨水,从而制作厚30nm的银制成的导电膜(未示出)。接着,采用通常的光刻技术,图案化形成银制成的辅助电容线104。
这里,前述辅助电容线104的形成步骤中,作为用于刻蚀掩模的抗蚀剂图案的形成方法,可采用喷墨、丝网印刷和激光绘图。而且,也可采用通过喷墨、丝网印刷或微接触印刷的直接构图。然而,在后面的步骤中,由于辅助电容绝缘膜和漏极电极(像素电极)在背面侧基板101覆盖辅助电容线104的状态下依次叠置在背面侧基板101上,为了实现辅助电容部分中泄漏电流小的良好的电荷保持,优选辅助电容线104的表面具有平坦的表面且具有不超过100nm的尽可能薄的厚度。为了形成具有平坦的表面且不超过100nm的厚度的辅助电容线104,优选采用前述的旋涂,因为再现性高。此外,也可采用凹版涂敷、辊涂、轻触辊式涂敷、刮涂、模具涂敷、狭缝涂敷和流延。
接着,PVP制成的辅助电容绝缘膜110通过例如模具涂敷形成在背面侧基板101上,处于它覆盖辅助电容线104的状态。接下来,通过例如旋涂在辅助电容绝缘膜110上形成银制成的导电膜,通过采用通常的光刻技术图案化形成包括源极电极12和漏极电极13的信号线102。
接着,并五苯衍生物制成的有机半导体层14通过例如喷墨被图案化形成在辅助电容绝缘膜110上,位于源极电极12与漏极电极13之间。接下来,栅极绝缘膜15通过例如旋涂形成在包括信号线102的顶部和漏极电极13的顶部的辅助电容绝缘膜110上,处于它覆盖前述有机半导体层14的状态。
接着,通过丝网印刷和120℃热处理,在栅极绝缘膜15上图案化涂布银浆制成的栅极电极材料,从而形成银制成的扫描线103(栅极电极16)。随后,聚酰亚胺制成的层间绝缘膜107通过例如模具涂敷形成在栅极绝缘膜15上,处于它覆盖扫描线103的状态。
后续步骤按照与实施例相同的方式进行。即,公共电极202形成在显示侧基板201上;背面侧基板101与显示侧基板201彼此相对布置,处于它们的电极形成表面彼此相对的状态,从而利用在背面侧基板101和显示侧基板201的周围提供的密封材料(未示出)接合两者。随后,液晶材料填充在背面侧基板101和显示侧基板201之间,从而形成液晶层301。
如此完成的液晶显示装置2构造来使得:在顶栅极型的薄膜晶体管10中,布置和形成其中液晶层301介于漏极电极13制成的像素电极与公共电极202之间的显示器件D(见前述图3)。
这里,前述显示器件D的像素等效电路图示于图6中。如此图所示,显示器件D和辅助电容器件S连接到薄膜晶体管10,在薄膜晶体管10中源极电极12、漏极电极13、有机半导体层14和栅极电极16依次叠置。
此等效电路图中,当薄膜晶体管10处于导通状态[(栅极电压Vg)=VHIGH]时被充电的像素电极变成截止状态[(栅极电压Vg)=VLOW]时,它受到栅极电压转变的影响,从而电位降低。此电压的降低称作场贯通电压(ΔV),由下式(1)表示。
Cgs:栅极电极与源极电极间电容
Cdisplay:显示部分的电容
Cs:辅助电容
尽管此场贯通电压(ΔV)的偏移可通过调整公共电极202的VCOM电压得以校正,但仍期望它被设计得尽可能小。即,为了使ΔV小,必须设计来使栅极电极与源极电极间电容(Cgs)小,而辅助电容(Cs)大。如下式(2)所表示,电容C受到介电常数和绝缘膜厚度的调整。
ε0:真空介电常数
εr:绝缘膜的介电常数
t:绝缘膜的厚度
实施例中,如前面参照图4A-4B所作的说明,在扫描线103和辅助电容线104形成在同一层的情况下,由于栅极绝缘膜15也用作辅助电容绝缘膜,栅极电极与源极电极间电容(Cgs)和辅助电容(Cs)的比受到栅极电极16和辅助电容电极17的面积比的调整。
然而,如同在本变形例中,在扫描线103和辅助电容线104彼此形成在不同层的情况下,由于通过不仅使用高介电常数的材料用于辅助电容绝缘膜110,而且形成厚度比栅极绝缘膜15薄的辅助电容绝缘膜110,可使辅助电容(Cs)和栅极电极与源极电极间电容(Cgs)的比大,所以场贯通电压(ΔV)降低。
如前所述,按照本变形例的液晶显示装置2,由于通过热处理通过印刷被图案化形成的栅极电极材料来形成扫描线103,可以获得与前述实施例相同的效果。
而且,按照本变形例的显示装置,由于辅助电容线104和扫描线103彼此形成在不同层,如前所述可使场贯通电压(ΔV)小。而且,按照前述显示装置,由于漏极电极13也用作像素电极,所以可省略通路的形成步骤,且因此简化了制造步骤。
顺便提及,尽管在前述实施例和变形例1中,薄膜晶体管以顶栅极/底接触型为例作了说明,但是按照发明的实施例也能应用于顶栅极/顶接触型的薄膜晶体管。而且,尽管在前述实施例和变形例1中,已经说明了配备有液晶显示器件作为显示器件D的显示装置的例子,但是不应解释为按照发明的实施例局限于此,而是可配备其他显示器件,例如有机电致发光器件(有机EL器件)和电泳型显示器件(E-ink)。
本领域的技术人员应当理解,取决于设计要求和其他因数,可以出现各种修改、组合、子组合和变动,只要它们落在权利要求及其等同特征的范围内即可。
Claims (9)
1.一种薄膜晶体管的制造方法,所述薄膜晶体管由有机半导体层、栅极绝缘膜和栅极电极依次位于基板上的叠层制成,所述方法包括以下步骤:
通过印刷在所述栅极绝缘膜上图案化涂布栅极电极材料;以及
进行热处理,以由于图案化涂布的栅极电极材料的干燥固化而形成所述栅极电极。
2.按照权利要求1的薄膜晶体管的制造方法,其中:
所述印刷是丝网印刷。
3.按照权利要求1的薄膜晶体管的制造方法,其中:
所述栅极绝缘膜的接触所述有机半导体层的表面由憎水性材料构成。
4.按照权利要求1的薄膜晶体管的制造方法,其中:
所述栅极绝缘膜具有其中憎水性材料制成的第一绝缘层和交链高分子量材料制成的第二绝缘层依次叠置在所述有机半导体层上的叠层结构。
5.按照权利要求1的薄膜晶体管的制造方法,其还包括步骤:
在形成所述栅极绝缘膜的步骤之前,在所述基板上或所述有机半导体层上形成源极电极或漏极电极。
6.一种薄膜晶体管,所述薄膜晶体管包括有机半导体层、栅极绝缘膜和栅极电极依次位于基板上的叠层,其中:
通过热处理通过印刷被图案化涂布的栅极电极材料来形成栅极电极。
7.一种显示装置,包括:
薄膜晶体管,由有机半导体层、栅极绝缘膜和栅极电极依次位于基板上的叠层制成;和
显示器件,布置和形成在基板上并连接到所述薄膜晶体管,其中:
通过热处理经印刷被图案化涂布的栅极电极材料来形成栅极电极。
8.按照权利要求7的显示装置,其中:
所述薄膜晶体管的源极电极或漏极电极提供在所述基板上或者所述有机半导体层上,
将与所述栅极电极形成在同一层的辅助电容电极和将以覆盖所述辅助电容电极和所述栅极电极的状态形成的层间绝缘膜被提供在所述栅极绝缘膜上,以及
所述漏极电极和所述显示器件通过穿透所述层间绝缘膜和所述栅极绝缘膜的通路彼此相连。
9.按照权利要求7的显示装置,其中:
辅助电容电极和处于覆盖所述辅助电容电极的状态下的辅助电容绝缘膜提供在所述基板上,
所述薄膜晶体管的源极电极或漏极电极提供在所述辅助电容绝缘膜或所述有机半导体层上,以及
所述显示装置的像素电极构造成与同一层中的所述漏极电极相连的状态。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP135995/06 | 2006-05-16 | ||
JP2006135995A JP2007311377A (ja) | 2006-05-16 | 2006-05-16 | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101075659A true CN101075659A (zh) | 2007-11-21 |
CN101075659B CN101075659B (zh) | 2010-12-22 |
Family
ID=38844002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101025792A Expired - Fee Related CN101075659B (zh) | 2006-05-16 | 2007-05-16 | 薄膜晶体管的制造方法和薄膜晶体管以及显示装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8283200B2 (zh) |
JP (1) | JP2007311377A (zh) |
KR (1) | KR101432733B1 (zh) |
CN (1) | CN101075659B (zh) |
TW (1) | TWI374545B (zh) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101640252B (zh) * | 2008-07-30 | 2011-11-09 | 索尼株式会社 | 有机半导体薄膜的形成方法及薄膜半导体装置的制造方法 |
CN102698268A (zh) * | 2012-05-21 | 2012-10-03 | 苏州大学 | 一种导电高分子纳米材料及其用途 |
CN102856395A (zh) * | 2011-06-30 | 2013-01-02 | 清华大学 | 压力调控薄膜晶体管及其应用 |
CN107994129A (zh) * | 2017-11-20 | 2018-05-04 | 武汉华星光电半导体显示技术有限公司 | 柔性oled显示面板的制备方法 |
CN109416897A (zh) * | 2016-07-29 | 2019-03-01 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007311377A (ja) * | 2006-05-16 | 2007-11-29 | Sony Corp | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 |
JP4986660B2 (ja) * | 2007-03-14 | 2012-07-25 | 日本ゼオン株式会社 | 絶縁膜の形成方法およびこれを用いた半導体装置 |
JP5154365B2 (ja) * | 2007-12-19 | 2013-02-27 | 株式会社ジャパンディスプレイウェスト | 表示装置 |
JP5410032B2 (ja) * | 2008-04-18 | 2014-02-05 | 三洋電機株式会社 | 有機半導体装置 |
GB0807767D0 (en) | 2008-04-29 | 2008-06-04 | Plastic Logic Ltd | Off-set top pixel electrode configuration |
JP2010062276A (ja) * | 2008-09-03 | 2010-03-18 | Brother Ind Ltd | 酸化物薄膜トランジスタ、及びその製造方法 |
JP2010165930A (ja) * | 2009-01-16 | 2010-07-29 | Idemitsu Kosan Co Ltd | 有機薄膜トランジスタ、その製造方法及びそれを備える装置 |
EP2404755B1 (en) | 2009-03-06 | 2016-08-31 | Teijin Dupont Films Japan Limited | Method for manufacturing a planarizing film |
KR101777624B1 (ko) | 2009-12-25 | 2017-09-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP5398910B2 (ja) | 2010-05-12 | 2014-01-29 | 帝人株式会社 | 有機半導体膜及びその製造方法、並びにコンタクトプリント用スタンプ |
WO2014020809A1 (ja) * | 2012-08-03 | 2014-02-06 | パナソニック株式会社 | 窒化物半導体装置および窒化物半導体装置の製造方法 |
KR101994332B1 (ko) * | 2012-10-30 | 2019-07-01 | 삼성디스플레이 주식회사 | 유기 발광 트랜지스터 및 이를 포함하는 표시 장치 |
TWI637504B (zh) * | 2017-01-25 | 2018-10-01 | 友達光電股份有限公司 | 畫素結構 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07238481A (ja) * | 1994-02-21 | 1995-09-12 | Kokoku Kousensaku Kk | インナーワイヤ及びワイヤ撚線機 |
JPH07239481A (ja) * | 1994-02-28 | 1995-09-12 | Kyocera Corp | アクティブマトリクス基板およびその製造方法 |
JP3599950B2 (ja) * | 1997-04-16 | 2004-12-08 | 株式会社アルバック | 金属ペーストの焼成方法 |
EP1243034A1 (en) * | 1999-12-21 | 2002-09-25 | Plastic Logic Limited | Solution processed devices |
KR100462712B1 (ko) * | 2000-08-10 | 2004-12-20 | 마쯔시다덴기산교 가부시키가이샤 | 유기전자장치와 그 제조방법과 그 동작방법 및 그것을 사용한 표시장치 |
US6554801B1 (en) * | 2000-10-26 | 2003-04-29 | Advanced Cardiovascular Systems, Inc. | Directional needle injection drug delivery device and method of use |
US6982194B2 (en) * | 2001-03-27 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6897477B2 (en) * | 2001-06-01 | 2005-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method thereof, and display device |
JP2005520668A (ja) * | 2001-07-09 | 2005-07-14 | プラスティック ロジック リミテッド | 溶液に影響される整列 |
GB0126720D0 (en) * | 2001-11-07 | 2002-01-02 | Koninkl Philips Electronics Nv | Active matrix pixel device |
JP2005513788A (ja) * | 2001-12-19 | 2005-05-12 | アベシア・リミテッド | 有機誘電体を有する有機電界効果トランジスタ |
WO2003083172A1 (fr) * | 2002-04-01 | 2003-10-09 | Canon Kabushiki Kaisha | Element conducteur et procede de production associe |
JP4103830B2 (ja) * | 2003-05-16 | 2008-06-18 | セイコーエプソン株式会社 | パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法 |
JP2005032769A (ja) * | 2003-07-07 | 2005-02-03 | Seiko Epson Corp | 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法 |
GB0318817D0 (en) * | 2003-08-11 | 2003-09-10 | Univ Cambridge Tech | Method of making a polymer device |
JP4997688B2 (ja) * | 2003-08-19 | 2012-08-08 | セイコーエプソン株式会社 | 電極、薄膜トランジスタ、電子回路、表示装置および電子機器 |
JP2005072188A (ja) * | 2003-08-22 | 2005-03-17 | Univ Of Tokyo | 有機トランジスタの製造方法、及び有機トランジスタ |
JP2005175386A (ja) * | 2003-12-15 | 2005-06-30 | Asahi Kasei Corp | 有機半導体素子 |
JP4474968B2 (ja) * | 2004-03-26 | 2010-06-09 | セイコーエプソン株式会社 | 半導体装置、電気光学装置、電子機器 |
JP2007311377A (ja) * | 2006-05-16 | 2007-11-29 | Sony Corp | 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置 |
US7718999B2 (en) * | 2006-12-14 | 2010-05-18 | Xerox Corporation | Polythiophene electronic devices |
-
2006
- 2006-05-16 JP JP2006135995A patent/JP2007311377A/ja active Pending
-
2007
- 2007-05-02 TW TW096115603A patent/TWI374545B/zh not_active IP Right Cessation
- 2007-05-10 US US11/746,738 patent/US8283200B2/en not_active Expired - Fee Related
- 2007-05-16 KR KR1020070047645A patent/KR101432733B1/ko not_active IP Right Cessation
- 2007-05-16 CN CN2007101025792A patent/CN101075659B/zh not_active Expired - Fee Related
-
2012
- 2012-09-07 US US13/606,794 patent/US20120326154A1/en not_active Abandoned
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101640252B (zh) * | 2008-07-30 | 2011-11-09 | 索尼株式会社 | 有机半导体薄膜的形成方法及薄膜半导体装置的制造方法 |
CN102856395A (zh) * | 2011-06-30 | 2013-01-02 | 清华大学 | 压力调控薄膜晶体管及其应用 |
CN102856395B (zh) * | 2011-06-30 | 2014-12-10 | 清华大学 | 压力调控薄膜晶体管及其应用 |
CN102698268A (zh) * | 2012-05-21 | 2012-10-03 | 苏州大学 | 一种导电高分子纳米材料及其用途 |
CN102698268B (zh) * | 2012-05-21 | 2013-10-09 | 苏州大学 | 一种导电高分子纳米材料及其用途 |
CN109416897A (zh) * | 2016-07-29 | 2019-03-01 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
CN109416897B (zh) * | 2016-07-29 | 2021-07-02 | 索尼公司 | 显示装置、显示装置制造方法以及电子设备 |
CN107994129A (zh) * | 2017-11-20 | 2018-05-04 | 武汉华星光电半导体显示技术有限公司 | 柔性oled显示面板的制备方法 |
US10622417B2 (en) | 2017-11-20 | 2020-04-14 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method of a flexible OLED display panel |
Also Published As
Publication number | Publication date |
---|---|
TW200746441A (en) | 2007-12-16 |
KR20070111378A (ko) | 2007-11-21 |
US20120326154A1 (en) | 2012-12-27 |
KR101432733B1 (ko) | 2014-08-20 |
TWI374545B (en) | 2012-10-11 |
US20080164463A1 (en) | 2008-07-10 |
CN101075659B (zh) | 2010-12-22 |
US8283200B2 (en) | 2012-10-09 |
JP2007311377A (ja) | 2007-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101075659A (zh) | 薄膜晶体管的制造方法和薄膜晶体管以及显示装置 | |
CN1245769C (zh) | 溶液加工 | |
JP5575105B2 (ja) | 有機薄膜トランジスタ | |
RU2499326C2 (ru) | Конфигурация смещенного верхнего пиксельного электрода | |
CN101926016B (zh) | 有机薄膜晶体管、有源矩阵有机光学器件及其制造方法 | |
JP4730623B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 | |
US20080036698A1 (en) | Display | |
CN1425203A (zh) | 形成互连 | |
CN1877863A (zh) | 具有多层电极的有机薄膜晶体管 | |
US9865664B2 (en) | Thin film transistor array and manufacturing method of the same | |
CN1425204A (zh) | 喷墨制作的集成电路 | |
CN1855569A (zh) | 有机半导体装置 | |
CN1782841A (zh) | 有源矩阵基板及其制造方法、电光学装置、电子器件 | |
US20080246095A1 (en) | Ambipolar transistor design | |
US20120138909A1 (en) | Stacked structure and organic thin film transistor and array having the same | |
CN101051671A (zh) | 晶体管、像素电极基板、电光装置、电子装置和半导体元件的制造方法 | |
KR20160112030A (ko) | 듀얼게이트 박막트랜지스터 | |
US20170221968A1 (en) | Thin-film transistor array and method of manufacturing the same | |
KR20110071810A (ko) | 유기 박막 트랜지스터 및 그 제조방법 | |
JP5141476B2 (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
JP2010040743A (ja) | トランジスタアクティブ基板およびその製造方法並びに電気泳動ディスプレイ | |
US10741767B2 (en) | Organic thin film transistor, and fabricating method thereof | |
JP2010080896A (ja) | 電界効果型トランジスタ及びその製造方法並びに画像表示装置 | |
JP6135427B2 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
CN1845354A (zh) | 有机薄膜晶体管及其制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101222 Termination date: 20150516 |
|
EXPY | Termination of patent right or utility model |