CN101060011B - 数据写入方法 - Google Patents
数据写入方法 Download PDFInfo
- Publication number
- CN101060011B CN101060011B CN200710002442XA CN200710002442A CN101060011B CN 101060011 B CN101060011 B CN 101060011B CN 200710002442X A CN200710002442X A CN 200710002442XA CN 200710002442 A CN200710002442 A CN 200710002442A CN 101060011 B CN101060011 B CN 101060011B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- storage unit
- magnetic field
- magnetic
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 230000005291 magnetic effect Effects 0.000 claims description 110
- 238000003860 storage Methods 0.000 claims description 75
- 230000005294 ferromagnetic effect Effects 0.000 claims description 34
- 230000008859 change Effects 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 238000003491 array Methods 0.000 abstract 2
- 230000007423 decrease Effects 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 230000005415 magnetization Effects 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 10
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 7
- 238000010276 construction Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000005292 diamagnetic effect Effects 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 229910003289 NiMn Inorganic materials 0.000 description 1
- 229910019041 PtMn Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000005290 antiferromagnetic effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000005347 demagnetization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明是揭露一种数据写入方法，适用于设置于磁性随机存取存储器MRAM阵列中的MRAM存储单元的3-参数切换技术。本发明所揭露的技术是改变MRAM阵列的干扰边界与写入边界之间的关系，以透过增加原写入边界或是增加原干扰边界而降低阵列的整体干扰。不论是透过增加原写入边界或是增加原干扰边界，本发明所揭露的3-参数切换技术皆可成功的降低意外写入未选取位的机率。本发明所述的数据写入方法，所揭露的3-参数转换技术可改善传统MRAM阵列所产生的总干扰。
Description
技术领域
本发明是有关于一种磁性随机存取存储器(magnetic randomaccess memory，MRAM)装置，特别是有关于一种具有3-参数写入操作并且以阵列方式设置的磁性随机存取存储器装置，其中一个参数为非磁性参数，用以选取将要被写入的磁性随机存取存储器装置。
背景技术
在MRAM单元(或位)中，存储单元的操作原理是为改变磁场(磁阻(magneto-resistance))中某些材料的电阻性(resistively)。透过具有自旋阀(spin valve)结构的装置可有效的增加磁阻。当电子自旋所产生的磁化向量(magnetization vectors)平行(相对于反平行(anti-parallel))于环境中磁化作用(magnetization)的方向时，磁化固态物(magnetized solid)中的电子明显比较不会受晶格散射(scattering by lattice)的影响而造成磁阻增加(巨磁阻(giantmagneto-resistance，GMR))。
自旋阀结构主要的元件是为低抗磁(coercivity)(自由)铁磁层(ferromagnetic layer)、非磁性间隔层(non-magnetic spacerlayer)以及高抗磁铁磁层。高抗磁铁磁层是为将软铁磁层透过反铁磁层(anti-ferromagnetic layer)执行磁性固定而形成。当自由铁磁层暴露于外部磁场时，其磁化作用的方向可根据外部磁场的方向而自由的旋转。当移除外部磁场后，自由铁磁层的磁化会保持在一受到最小能量状态支配的方向，上述方向是取决于结晶(crystalline)与外型的非等向性(anisotropy)、耦合场以及去磁场(demagnetization field)。当固定铁磁层的磁化作用方向平行于自由铁磁层的磁化作用方向时，电子可于自由层与固定层之间传递而产生较少的散射。因此，当电流沿着薄膜平面(film plane)流动时，具有较低的电阻。然而，当固定铁磁层的磁化作用方向与自由层反平行时，电子从其中一层传递至另一层将会产生较多的散射，使得结构中的电阻增加。自旋阀结构通常可改变8％～15％的电阻。
这样简单的三明治架构(铁磁层-薄膜导体-铁磁层)可以作为存储器元件。此架构并不具有反铁磁层，因此两个铁磁层都不是固定铁磁层。这样的存储单元叫做伪自旋阀(pseudo-spinvalve)存储单元。因此架构中的两个铁磁层皆可透过外部磁场而改变磁化作用的方向，其中一个铁磁层较另一个铁磁层厚。必须注意的是，较厚的铁磁层需要较大的外部磁场才可以改变其磁化作用方向。
然而，在此处所揭露的磁性穿隧接面(magnetic tunnelingjunction，MTJ)中是透过非磁性绝缘层(例如氧化铝(alumina)或是二氧化硅(silica))来隔离自由层与铁磁层。非磁性绝缘层的厚度必须满足传递穿隧电流的需求。MRAM阵列中MTJ单元的操作原理是为改变介于两个铁磁层之间穿隧接面的电阻。当两个铁磁层的磁化作用方向为反方向时，穿隧电阻会因为穿隧机率的降低而增加。透过氧化铝穿隧接面可改变40％的穿隧电阻，而透过氧化镁(MgO)可改变200％的穿隧电阻，远大于GMR装置可改变穿隧电阻的幅度。
磁性穿隧接面装置是由三基础层所制成。上铁磁(FM)层、穿隧氧化绝缘层以及下铁磁层。上铁磁层的磁化作用可自由的改变状态，而下铁磁层的电子传导通常是透过反铁磁材料(例如序化合金PtMn或NiMn)而固定。这些设置于穿隧接面下方的层通常又叫做基层(base layer)。基层是根据这些层设置的顺序而可以为种子层(seed layer)上的反铁磁层上的铁磁层或者可以为单一铁磁层。一般来说，基层可导电且其厚度小于500埃。
透过施加外部磁场改变自由层的磁化作用方向便可编程单元的状态。设置于单元下方的编程线的电流会产生编程场。关于字线与位线的传导追踪(conductive trace)是横跨存储单元阵列。字线是沿着存储单元的列延伸，而位线是沿着存储单元的行延伸。存储单元是将一位的磁化作用方向信息储存于每个字线与位线交叉处的感测层(sense layer)中。在感测层中磁化作用的方向是沿着感测层的轴线(又叫做易轴(easy axis))对齐。磁化作用的方向并不容易沿着正交于易轴的轴线(又叫做难轴(hard axis))而对齐。沿着易轴对感测层中的磁化作用方向施加一磁场而将磁化作用方向改变为平行或反平行于参考层中磁化作用的方向。通过存储单元的电阻会根据磁化作用方向为平行或反平行而有所不同，当磁化作用方向为反平行时具有较高的电阻(即一种逻辑状态)，而当磁化作用方向为平行时具有较低的电阻(即另一种逻辑状态)。
编程MRAM装置所产生的问题是为其所需要的电流强度(约为6毫安培-10毫安培(mA))是大于用以编程其他存储装置(例如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM))的好几倍。再者，MRAM单元尺寸并不符合光刻技术的比例。对于如此大的编程电流而言，MRAM单元中编程线的宽度是远大于设计规则(design rule)中所允许的最小线宽。再者，对于1微米(μm)的栅极宽度而言，现今的金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor，MOSFETs)仅可提供0.2毫安培-0.5毫安培的电流。因此，为了切换10毫安培的电流，MOSFET的栅极宽度必须大于20微米，而此过大的尺寸导致无法有效的使用基板。因此，将MRAM阵列中的编程电流降低是非常重要的。
发明内容
本发明是揭露一种适用于设置于磁性随机存取存储器(MRAM)阵列中的MRAM存储单元的3-参数切换技术。本发明所揭露的技术是改变MRAM阵列的干扰边界与写入边界之间的关系，以透过增加原写入边界或是增加原干扰边界而降低阵列的整体干扰。不论是透过增加原写入边界或是增加原干扰边界，本发明所揭露的3-参数切换技术皆可成功的降低意外写入未选取位的机率。
本发明是提供一种数据写入方法，适用于将一数据写入一磁性的存储单元阵列，其中每个存储单元包括由一自由铁磁层、一固定铁磁层以及设置于上述两者之间的一绝缘穿隧障壁层所形成的一堆叠，包括：提供流经所选取的上述存储单元的一第一电流，以提供用以选取多个上述存储单元的一非磁性效应，上述非磁性效应足以将所选取的上述存储单元的抗磁性降低至小于一预定临界值；终止提供上述流经所选取的上述存储单元的上述第一电流，并提供大于上述第一电流的一第二电流至而并非流经所选取的上述存储单元以提供接近所选取的上述存储单元的一第一磁场，上述第一磁场是透过相同于提供上述第一电流的导体而产生；于提供上述第一磁场期间提供一第三电流至而并非流经所述选取的上述存储单元，以提供接近所选取的上述存储单元的一第二磁场；以及通过提供降低的上述抗磁性以及上述第一磁场与第二磁场的结合而改变所选取的上述存储单元的磁矩，降低的上述抗磁性以及上述第一磁场与第二磁场的结合超过所选取的上述存储单元的一临界磁场。
本发明所述的数据写入方法，提供上述非磁性效应包括于所选取的上述存储单元中提供一热效应，透过增加所选取的上述存储单元的温度而使所选取的上述存储单元的抗磁性降低至低于上述预定临界值。
本发明所述的数据写入方法，上述第一磁场是正交于上述第二磁场。
本发明所述的数据写入方法，更包括启动耦接至对应于所选取的上述存储单元的多个切换装置，以提供上述第一电流流经所选取的上述存储单元，以及解除上述切换装置，以提供上述第一磁场至而并非流经所选取的上述存储单元。
本发明另提供一种数据写入方法，适用于将一数据写入一磁性存储单元阵列，上述磁性存储单元阵列包括一第一存储单元、一第二存储单元、一第三存储单元以及一第四存储单元，其中上述第一存储单元与上述第二存储单元在同一行上，上述第一存储单元与上述第三存储单元在同一列上，上述第二存储单元与第四存储单元在同一列上以及上述第三存储单元与上述第四存储单元在同一行上，其中上述第一、第二、第三以及第四存储单元包括由一自由铁磁层、一固定铁磁层以及设置于上述两者之间的一绝缘穿隧障壁所形成的一堆叠，包括：提供一第一电流至而并非流经所选取的上述第一以及第三存储单元，以提供一第一磁场至所选取的上述第一以及第三存储单元；于提供上述第一磁场期间提供一第二电流至而并非流经所选取的上述第一以及第二存储单元，以提供正交于上述第一磁场的一第二磁场至所选取的上述第一以及第二存储单元；以及于提供上述第一磁场和上述第二磁场期间提供一第三电流至而并非流经所选取的上述第一以及第四存储单元，以提供一第三磁场至所选取的上述第一以及第四存储单元；以及通过提供上述第一磁场、第二磁场与第三磁场的结合而改变所选取的上述存储单元的磁矩，上述第一磁场、第二磁场与第三磁场的结合超过所选取的上述存储单元的一临界磁场。
再者，本发明是揭露一种磁性存储单元阵列，其中每个存储单元包括由自由铁磁层、固定铁磁层以及设置于上述两者之间的绝缘穿隧障壁层所形成的堆叠。在此实施例中，阵列包括对应于每个多个存储单元的第一导线，用以提供电流，以于写入操作期间选取足以将所选取的存储单元的抗磁性降低为小于预定临界值的存储单元。再者，阵列包括接近对应于第一存储单元群组的第二导线，以提供第一磁场，用以于写入操作期间选取存储单元。根据本发明实施例，阵列亦包括接近对应于第二存储单元群组的第三导线，以提供第二磁场，用以于写入操作期间选取存储单元。由于所选取的存储单元的抗磁性是降低为第一磁场结合第二磁场，因此所选取的存储单元的磁矩是改变为超过所选取的存储单元的临界磁场。
本发明所述的数据写入方法，所揭露的3-参数转换技术可成功的降低意外写入未选取位的机率，并可改善传统MRAM阵列所产生的总干扰。
附图说明
图1A是显示使用2-参数切换方法的传统MRAM阵列。
图1B是显示图1A中传统MRAM阵列的电路图。
图2A是显示用以定义传统自由层的写入边界与半选取边界的星形曲线。
图2B是显示图2A所示的星形曲线中第一象限的放大图。
图3A是显示使用加热切换技术的MRAM阵列的侧视图。
图3B是显示图3A所示的MRAM阵列的平面图。
图4A是显示根据本发明第一实施例所述的使用本发明所揭露的原理所建构的MRAM阵列。
图4B是显示使用本发明所揭露的原理的图4A的详细操作的时序图。
图5A是显示根据本发明第二实施例所述的使用本发明所揭露的原理所建构的MRAM阵列。
图5B是显示使用本发明所揭露的原理的图5A的详细操作的时序图。
图6A是显示根据本发明第三实施例所述的使用本发明所揭露的原理所建构的MRAM阵列。
图6B是显示使用本发明所揭露的原理的图6A的详细操作的时序图。
图7与图8是显示描述根据本发明所揭露的原理所建构的MRAM阵列的干扰边界与写入边界之间关系的星形曲线。
具体实施方式
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。
磁性随机存取存储器(magnetic random access memory，MRAM)单元具有非易失储存的能力，因此在装置中可设计用以保存大量数据而不需要搬动数据的大MRAM阵列。然而，以保存数据的观点来看，MRAM单元必须维持有限的切换临界值(switching threshold)，如此一来，透过施加至新的阵列设计中单元的热能而造成意外切换非预期单元的机率是微乎其微。一般来说，意外切换(accidental switching)的机率是正比于Exp(-E/kT)，其中E是为介于两个状态之间的能障(barrier energy)，且E＝Hc×V，其中Hc是为抗磁性且V是为单元中自由层材料的实体磁区(physical volume)。能障是为单元材料与单元几何的函数。一般来说，MRAM单元的设计必须满足E≤40kT，其中k为波耳兹曼常数(Boltzmann’s constant)，且T为单元的绝对温度。因此，MRAM单元不可以具有任意小的切换场(switch field)。
图1A是显示美国专利第5,640,343号中所揭露的MRAM阵列，具有沿着易轴与难轴方向的两个磁场，用以切换已选取的MRAM位。由于在此方法中将数据写入MRAM单元仅需要两条线，因此又叫做2-参数切换方法。图1B是显示图1A中传统阵列的电路图。在这样的设计中，写入电路是电性耦接至字线与位线，以写入MRAM单元的状态。写入电路是选取一条字线与一条位线，以改变位于导体交叉点处的存储单元的感测层中磁化作用的方向。写入电流是通过字线而产生沿着难轴方向的磁场，且另一个写入电流是通过位线而产生沿着易轴方向的磁场。难轴磁场是将感测层的磁化作用方向松开，且易轴磁场是沿着易轴改变感测层的磁化作用方向，以切换存储单元的状态。
所选取的存储单元中磁场的强度是大于用以设定或切换存储单元的状态的等级，此边界称作写入边界(write margin)。大的写入边界可确保数据写入所选取的存储单元。然而，易轴磁场亦可改变连接至启动的字线的其他存储单元的状态。沿着所选取字线与位线上的非选取存储单元仅显示一种磁场。这些存储单元又叫做“半选取”存储单元。介于半选取存储单元的磁场强度与用以切换半选取存储单元的电平之间的边缘称为“半选取边界”。大的半选取边界可确保半选取存储单元不会意外的被切换。图2A所显示的星形曲线(图2B是显示图2A中第一象限的星形曲线)是定义自由层的写入边界与半选取(干扰)边界，因此，MRAM单元的操作窗口是使用自由层。
在整个阵列中，用以切换存储单元状态所需要的磁场强度是根据不同单元而不同。如果写入电流与随后所产生的磁场太小时，某些已选取存储单元的状态是无法被切换。另外，当易轴磁场超过既定强度时，某些半选取存储单元的状态会被切换。这些切换问题需要额外的错误校正机制来解决，否则整个阵列会渐渐的无法辨识。增加写入边界与半选取边界可降低这些问题发生的机率并且可提高磁性存储器的可靠度。
再者，当阵列中设置更多的MRAM位时，发生上述问题的机率会更普遍。写入操作点是为在写入边界与半选取边界之间取舍的结果。显然的，当位至位误差随着存储器尺寸增加时，写入边界与半选取边界皆会缩小。在传统技术中，解决问题的方法包括发展新的自由层材料而透过具有较小偏差的星形曲线而达到较大的操作边界。在传统技术中亦揭露了另一种解决方法，即透过加热切换技术来解决问题。图3A与图3B是显示美国专利第6,744,651号中所揭露的加热切换技术。加热切换技术是透过将导线接触或接近MRAM单元而于写入操作期间对所选取的存储单元加热。透过加热选取的存储单元，在写入操作期间可使用较小的电流，因此会降低MRAM阵列的功率消耗，并且可使用可透过较小电流而操作的小电路元件(例如MOSFET)。
然而，传统技术中所使用的仍是2-参数切换技术，包括第一线，用以透过提供电流而将热能施加至存储单元，以及第二线，用以产生对存储单元加热的磁场，以切换存储单元的状态。相比之下，所揭露的技术是针对写入边界与干扰边界，以更进一步的降低部分选取单元于写入操作期间被意外切换状态的机率。值得注意的是，当透过大于两个参数(例如3-参数)来选取并切换MRAM单元的状态时，可提升写入特定单元的选择性。由于在正常写入操作期间，较多的参数(即对应于阵列中单元的启动线)会被启动，意外切换三分之一的选取单元的机会是小于意外切换二分之一的选取单元，因此可降低部分选取单元中的整体干扰。因此，当干扰边界增加时，可维持转换边(flip-side)的稳定度；同样的当阵列的写入操作的稳定度增加时，可维持相同的干扰边界，如此一来便会降低部分选取单元被切换的可能性。
图4A是显示根据本发明第一实施例所述的使用本发明所揭露的原理的MRAM阵列400的电路以及切换方法。阵列400包括四个MTJ单元(或位)402、404、406与408以及四个切换装置410、412、414与416。在此实施例中，切换装置410、412、414与416是为分别耦接至对应MTJ位402、404、406与408的MOSFET。虚线金属线C1、C2与金属线D1、D2代表用以传送电流的金属线，以产生适用于切换单元的磁场。例如，位于金属线C1与金属线D1交界处的位402并非电性连接至金属线C1与金属线D1，而是磁性连接至金属线C1与金属线D1。当A1导通且B1被选取时，电流是流经MTJ位402并且同时对位402加热。由于温度的增加，因此MTJ中自由层的抗磁场(Hc)会变小，抗磁场(Hc)是为本发明所揭露的3-参数切换技术的第一参数。同时，金属线C1与金属线D1会被导通以提供磁场并且编程/写入位402，金属线C1与金属线D1是分别为本发明所揭露的3-参数切换技术的第二参数与第三参数。由于Hc被降低，因此金属线C1与金属线D1需要较少的电流，干扰也会因而减少(如图7与图8所示的星形曲线，接下来会有详细的描述)。
图4B是显示切换位402的时序图450，用以显示图4A的电路使用本发明所揭露的技术的详细操作。具体为导通A1与B1，以对位402加热，导通C1与D1，以产生两个正交磁场。在时序图中，A1与B1脉冲可能是同步或非同步，必须注意的是，A1与B1至少具有部分重叠。同样的金属线C1与金属线D1脉冲可以是同步或非同步，但是当由A1与B1所控制的潜在温度(latent heat)仍旧可有效的维持低Hc时，金属线C1与金属线D1至少具有部分重叠。再者，由金属线C1与金属线D1所产生的磁场可分别与MTJ的自由层的易轴与难轴对齐。当使用标记模式(toggle mode)执行切换时(参考美国专利第6,545,906号)，磁场可对齐于除了易轴与难轴之外的方向。
图5A是显示根据本发明第二实施例所述的使用本发明所揭露的原理所建构的MRAM阵列，而图5B是切换位502的时序图，显示使用本发明于图5A所揭露的电路的详细操作的时序图。具体为导通A1、C1与D1，以产生位于三个方向的三个磁场，且B1恒不导通。阵列500包括四个MTJ单元(或位)502、504、506与508以及四个切换装置510、512、514与516。在此实施例中，切换装置510、512、514与516是为分别耦接至对应MTJ位502、504、506与508的MOSFET。位于三个方向的三个磁场是用以切换一已选择的MRAM位(例如位502)。在此实施例中是以1/3选取位取代半选取位，因此本发明是使用3-参数切换技术。与2-参数切换技术相比，1/3选取位受到较小的干扰。因此，加大的操作边界会使大容量的MRAM阵列更容易制造，由于操作电流变小，MRAM阵列也会更容易操作。
图6A是显示根据本发明第三实施例所述的使用本发明所揭露的原理的MRAM阵列600的电路以及切换方法。阵列600包括四个MTJ单元(或位)602、604、606与608以及四个切换装置610、612、614与616。在此实施例中，切换装置610、612、614与616是为分别耦接至对应MTJ位602、604、606与608的MOSFET。一般来说，当透过导线B1选取切换装置610时，金属线A1是用以透过MTJ位602导通热电流(level-1)，并且接着于B1被解除选取时(即终止流经切换装置610的电流)导通切换电流，以产生磁场。由于金属线A1(level-2)以及金属线C 1所产生的磁场快速的作用，因此潜伏的热能会散逸，但并不会完全的消失。因此，自由层的Hc比加热之前更低。如图4A与图4B的实施例，由于Hc减少了，因此A1(level-2)与金属线C1需要较少的电流，因此所产生的干扰也会减少(再次参照图7与图8所示的星形曲线)。
图6B是显示切换位602的时序图以及自由层的温度曲线图。具体为导通A1(level-1)与B1，以对位602加热，导通A1(level-2)与C1，以产生两个正交磁场。在时序图中，金属线A1(level-1)与B1的脉冲可以为同步或是非同步，但其至少具有部分重叠。同样的，当潜伏热能(由金属线A1(level-1)与B1脉冲所控制)仍可使Hc的值维持低于未加热状态的值时，金属线A1(level-2)与金属线C1的脉冲可以为同步或是非同步，但其至少具有部分重叠。因此，根据本发明实施例所揭露的3-参数切换技术包括用以降低Hc(透过B1启动切换装置610)的金属线A1(level-1)，以及由A1(level-2)所产生的磁场(切换装置610为不导通)结合沿着线金属线C1所产生的磁场。
图7与图8是显示清楚显示根据本发明实施例所揭露的原则所建构的MRAM阵列的干扰边界与写入边界之间关系的星形曲线。如上所述，由于本发明所揭露的3-参数切换技术允许较少横跨阵列的电流，因此使用3-参数切换技术会造成较小的干扰。因此，可以从两种不同的观点来说明本发明的优点。第一，如图7的星形曲线所示，透过增加写入边界便可减少阵列所产生的总干扰。根据本发明实施例，透过增加写入边界，可透过较少的信号对已选取的MRAM位执行写入操作，并且会降低意外写入非选取位的机率。图7所示的3-参数切换的星形曲线是改善了60％的写入边界(从4.14Oe～改善为6.64Oe)。其中，X为加大的写入边界(距离＝6.64Oe)，G为干扰边界(距离＝3.69Oe)。相反的，图8所示的星形曲线是加大了干扰边界，因而减少总干扰量。根据本发明实施例，当维持相同的写入边界但加大干扰边界时，可降低意外写入为选取位的机率。图8所示的3-参数切换的星形曲线中是改善了28％的干扰边界(从3.69Oe～改善为4.68Oe)。其中，X1为写入边界(距离＝4.14Oe)，G1为加大的干扰边界(距离＝4.68Oe)。因此，不论是考虑哪一方面，透过本发明所揭露的3-参数转换技术便可改善传统MRAM阵列所产生的总干扰。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下：
400、500、600：MRAM阵列
402、404、406、408、502、504、506、508、602、604、606、608：MTJ单元
410、412、414、416、510、512、514、516、610、612、614、616：切换装置
450、550、650：时序图
Claims (1)
1.一种数据写入方法，其特征在于，适用于将一数据写入一磁性存储单元阵列，上述磁性存储单元阵列包括一第一存储单元、一第二存储单元、一第三存储单元以及一第四存储单元，其中上述第一存储单元与上述第二存储单元在同一行上，上述第一存储单元与上述第三存储单元在同一列上，上述第二存储单元与第四存储单元在同一列上以及上述第三存储单元与上述第四存储单元在同一行上，其中上述第一、第二、第三以及第四存储单元包括由一自由铁磁层、一固定铁磁层以及设置于上述两者之间的一绝缘穿隧障壁所形成的一堆叠，包括：
提供一第一电流至而并非流经所选取的上述第一以及第三存储单元，以提供一第一磁场至所选取的上述第一以及第三存储单元；
于提供上述第一磁场期间提供一第二电流至而并非流经所选取的上述第一以及第二存储单元，以提供正交于上述第一磁场的一第二磁场至所选取的上述第一以及第二存储单元；以及
于提供上述第一磁场和上述第二磁场期间提供一第三电流至而并非流经所选取的上述第一以及第四存储单元，以提供一第三磁场至所选取的上述第一以及第四存储单元；以及
通过提供上述第一磁场、第二磁场与第三磁场的结合而改变所选取的上述存储单元的磁矩，上述第一磁场、第二磁场与第三磁场的结合超过所选取的上述存储单元的一临界磁场。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/379,527 US7349243B2 (en) | 2006-04-20 | 2006-04-20 | 3-parameter switching technique for use in MRAM memory arrays |
| US11/379,527 | 2006-04-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101060011A CN101060011A (zh) | 2007-10-24 |
| CN101060011B true CN101060011B (zh) | 2010-09-08 |
Family
ID=38619338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200710002442XA Expired - Fee Related CN101060011B (zh) | 2006-04-20 | 2007-01-22 | 数据写入方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7349243B2 (zh) |
| CN (1) | CN101060011B (zh) |
| TW (1) | TWI315522B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8100228B2 (en) * | 2007-10-12 | 2012-01-24 | D B Industries, Inc. | Portable anchorage assembly |
| US7706176B2 (en) * | 2008-01-07 | 2010-04-27 | Qimonda Ag | Integrated circuit, cell arrangement, method for manufacturing an integrated circuit and for reading a memory cell status, memory module |
| US7804709B2 (en) * | 2008-07-18 | 2010-09-28 | Seagate Technology Llc | Diode assisted switching spin-transfer torque memory unit |
| US8223532B2 (en) | 2008-08-07 | 2012-07-17 | Seagate Technology Llc | Magnetic field assisted STRAM cells |
| US8054677B2 (en) | 2008-08-07 | 2011-11-08 | Seagate Technology Llc | Magnetic memory with strain-assisted exchange coupling switch |
| US7746687B2 (en) * | 2008-09-30 | 2010-06-29 | Seagate Technology, Llc | Thermally assisted multi-bit MRAM |
| US8487390B2 (en) * | 2008-10-08 | 2013-07-16 | Seagate Technology Llc | Memory cell with stress-induced anisotropy |
| US8217478B2 (en) * | 2008-10-10 | 2012-07-10 | Seagate Technology Llc | Magnetic stack with oxide to reduce switching current |
| US20100091564A1 (en) * | 2008-10-10 | 2010-04-15 | Seagate Technology Llc | Magnetic stack having reduced switching current |
| US8587993B2 (en) * | 2009-03-02 | 2013-11-19 | Qualcomm Incorporated | Reducing source loading effect in spin torque transfer magnetoresisitive random access memory (STT-MRAM) |
| US8053255B2 (en) * | 2009-03-03 | 2011-11-08 | Seagate Technology Llc | STRAM with compensation element and method of making the same |
| US7916528B2 (en) | 2009-03-30 | 2011-03-29 | Seagate Technology Llc | Predictive thermal preconditioning and timing control for non-volatile memory cells |
| US8223534B2 (en) * | 2009-04-03 | 2012-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Raising programming currents of magnetic tunnel junctions using word line overdrive and high-k metal gate |
| US20140124880A1 (en) | 2012-11-06 | 2014-05-08 | International Business Machines Corporation | Magnetoresistive random access memory |
| US8750033B2 (en) | 2012-11-06 | 2014-06-10 | International Business Machines Corporation | Reading a cross point cell array |
| US10191666B1 (en) | 2015-08-25 | 2019-01-29 | Adesto Technologies Corporation | Write parameter switching in a memory device |
| CN106772148B (zh) * | 2016-11-18 | 2019-02-19 | 清华大学 | 一种小磁场测量方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452175A (zh) * | 2001-12-28 | 2003-10-29 | 株式会社东芝 | 磁存储器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5640343A (en) | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6385082B1 (en) | 2000-11-08 | 2002-05-07 | International Business Machines Corp. | Thermally-assisted magnetic random access memory (MRAM) |
| US6522579B2 (en) | 2001-01-24 | 2003-02-18 | Infineon Technologies, Ag | Non-orthogonal MRAM device |
| US6545906B1 (en) | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| US6819568B2 (en) | 2002-04-17 | 2004-11-16 | Optical Communication Products, Inc. | Pluggable optical transceiver with pivoting release actuator |
| US6744651B2 (en) | 2002-09-20 | 2004-06-01 | Taiwan Semiconductor Manufacturing Company | Local thermal enhancement of magnetic memory cell during programming |
| US6865105B1 (en) | 2003-09-22 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Thermal-assisted switching array configuration for MRAM |
| US6987692B2 (en) | 2003-10-03 | 2006-01-17 | Hewlett-Packard Development Company, L.P. | Magnetic memory having angled third conductor |
| US6985383B2 (en) * | 2003-10-20 | 2006-01-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reference generator for multilevel nonlinear resistivity memory storage elements |
| US7154798B2 (en) * | 2004-04-27 | 2006-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM arrays and methods for writing and reading magnetic memory devices |
-
2006
- 2006-04-20 US US11/379,527 patent/US7349243B2/en not_active Expired - Fee Related
- 2006-12-04 TW TW095144959A patent/TWI315522B/zh not_active IP Right Cessation
-
2007
- 2007-01-22 CN CN200710002442XA patent/CN101060011B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1452175A (zh) * | 2001-12-28 | 2003-10-29 | 株式会社东芝 | 磁存储器 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200741710A (en) | 2007-11-01 |
| TWI315522B (en) | 2009-10-01 |
| CN101060011A (zh) | 2007-10-24 |
| US20070247900A1 (en) | 2007-10-25 |
| US7349243B2 (en) | 2008-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101060011B (zh) | 数据写入方法 | |
| US6833278B2 (en) | Low remanence flux concentrator for MRAM devices | |
| CN107689415B (zh) | 垂直磁化自旋轨道磁性元件 | |
| JP5598697B2 (ja) | 磁気抵抗効果素子、および磁気ランダムアクセスメモリ | |
| JP4492780B2 (ja) | 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法 | |
| US7149106B2 (en) | Spin-transfer based MRAM using angular-dependent selectivity | |
| US6236590B1 (en) | Optimal write conductors layout for improved performance in MRAM | |
| JP5419856B2 (ja) | 磁性トンネル接合 | |
| US7965543B2 (en) | Method for reducing current density in a magnetoelectronic device | |
| CN100530439C (zh) | 功率减小的磁阻随机存取存储器元件 | |
| US7589994B2 (en) | Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers | |
| KR20060048867A (ko) | 보텍스 자기 랜덤 액세스 메모리 | |
| US8884388B2 (en) | Magnetic memory element, magnetic memory and manufacturing method of magnetic memory | |
| JP2000030434A (ja) | 磁気メモリセル | |
| JP5299642B2 (ja) | 磁気ランダムアクセスメモリ | |
| EP1580758A2 (en) | Soft-reference three conductor magnetic memory storage device | |
| JP5299643B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP5370773B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 | |
| TWI235371B (en) | Magnetic random access memory, magnetic cell therein, and associated method therefor | |
| JP2005101605A (ja) | Ｍｒａｍのための熱支援型切換えアレイ構成 | |
| JP5397384B2 (ja) | 磁性記憶素子の初期化方法 | |
| JPWO2009044644A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ、及びその初期化方法 | |
| JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
| US20040257718A1 (en) | Magnetoresistive device including pinned structure | |
| EP1890296B1 (en) | Multi-bit magnetic random access memory device and methods of operating and sensing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100908 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |