CN1452175A - 磁存储器 - Google Patents

磁存储器 Download PDF

Info

Publication number
CN1452175A
CN1452175A CN02151653A CN02151653A CN1452175A CN 1452175 A CN1452175 A CN 1452175A CN 02151653 A CN02151653 A CN 02151653A CN 02151653 A CN02151653 A CN 02151653A CN 1452175 A CN1452175 A CN 1452175A
Authority
CN
China
Prior art keywords
mentioned
magneto
distribution
resistance effect
effect element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02151653A
Other languages
English (en)
Other versions
CN100501865C (zh
Inventor
齐藤好昭
與田博明
浅尾吉昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1452175A publication Critical patent/CN1452175A/zh
Application granted granted Critical
Publication of CN100501865C publication Critical patent/CN100501865C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

提供一种磁存储器，其中，在第一配线(BL)的上下层叠第一和第二磁阻效应元件(C1，C2)，在与第一配线垂直的方向上设置第二和第三配线(DL1，DL2)，通过使电流分别流过上述第二和第三配线，并使电流流过上述第一配线，在分别使上述第一和第二磁阻效应元件的记录层的磁化在规定的方向上的同时反转记录二值信息中的任何一个，通过检测通过上述第一配线使检测电流流过上述第一和第二磁阻效应元件而获得的来自这些磁阻效应元件的输出的差值，作为二值信息的任意一个读出。

Description

磁存储器
(本申请基于并要求以在先的2001年12月28日递交的日本专利申请No.2001-401342和2002年9月30日递交的在先日本专利申请No.2002-286653为优先权，它们的全部内容作为参考引入本申请中。)
技术领域
本发明涉及磁存储器，具体涉及具有层叠有强磁性隧道结型等磁阻效应元件的存储阵列结构，并对结电阻和MR比等特性的偏差特性影响小的大容量高速磁存储器。
背景技术
有人提出把使用磁性膜的磁阻效应元件用在例如磁头、磁检测器等上，以及固体磁存储器(磁阻效应存储器：MRAM(Magnetic Random Access Memory))上。
近年来，作为使电流在二个磁性金属层之间插入一层电介质的夹层结构膜上与膜面垂直地流过，从而利用隧道电流的磁阻效应元件，有人提出所谓强磁性隧道结元件(Tunneling Magneto-Resistance effect：TMR元件)。对于强磁性隧道结元件，因能得到20％以上的磁阻变化率(J，APPL.Phys.79，4724(1996))，增加了向MRAM上的民用可能性。
该强磁性隧道结合元件可以在强磁性电极上形成0.6nm～2.0nm厚的薄Al(铝)层后，通过使该表面暴露在氧辉光放电或氧气中，形成由Al2O3组成的隧道层来实现。
另外，有人提出具有在该强磁性重隧道结的单侧的一个强磁性层上提供反强磁性层，把单侧作为磁化固定层的结构的强磁性一重隧道结(特开平10-4227号公报)。
另外，有人还提出在电介质中分散磁性粒子的强磁性隧道结和强磁性二重隧道结(连续膜)(Phys.ReVB56(10)，R5747(1997)、应用磁气学会志23，4-2(1999)、Appl.Phys.Lett.73(19)，2829(1998)、JPn，J.APPl.Phys.39、L1035(2001))。
这些提议也能得到20～50％的磁阻变化率，即使为了得到所希望的输出电压值即使增加施加在强磁性隧道结元件上的电压值，也能抑制磁阻变化率的减少，所以也存在应用在MRAM的可能性。
用这些强磁性单隧道结或强磁性双隧道结的磁记录元件是非易失的，写入读出时间快达10纳秒以下，改写次数也具有1015次以上这样的潜力。特别是，使用强磁性双隧道结的磁记录元件，如上所述那样，因为即使为了得到所希望的输出电压值而即使增加施加在强磁性隧道结元件上的电压值也能抑制磁阻变化率的减少，所以能得到大的输出电压，作为磁记录元件显示出更好的特性。
然而，关于存储单元尺寸，在使用1Tr(晶体管）-1TMR结构(例如USP5734605号公报中公开的)时，存在不能使尺寸变小到半导体的DRAM以下的问题。
为了解决这个问题，提出了在位(bit)线与字(Word)线之间串联TMR单元和二极管的二极管型结构(USP5640343号公报)、和在位线与字线之间配置TMR单元的简单矩阵型结构(DE 19744095，WO9914760)。
然而，为了使存储容量大容量化，在使位尺寸微型化时，由于来自磁阻效应元件的输出也变小，从而引起使记录和再生的S/N下降这样的问题。
与此相反，使两个磁阻效应元件组合起来使它们相对互补地记录数据，检测出它们的输出的差值，通过进行这样所谓“差动动作”可以使输出信号信增，确保高的S/N。
然而，在进行这样的差动动作时，必需用同一条件进行对组合用的一对磁阻效应的记录和读出。也就是说，因对其中任何一个磁阻效应元件的记录或读出条件有偏差，输出信号也有偏差，所以记录读出产生误差。
因此，为了实现磁存器的超大容量化，必须形成这些偏差的影响小的结构。
发明内容
本发明是基于对该问题的认识而提出的，其目的在于提供一种在进行差动动作等时，具有对组合用的一对磁阻效应元件的记录读出条件的偏差影响小的结构的磁存储器。
为了达到上述目的，本发明的第一磁存储器的特征在于，包括：
在第一方向上延伸的第一配线；
在上述第一配线之上形成的第一磁阻效应元件；
在上述第一配线之下形成的第二磁阻效应元件；
在上述第一配线的上侧沿与上述第一方向交叉的方向延伸的第二配线；以及
在上述第一配线的下侧沿与上述第一方向交叉的方向延伸的第三配线；
通过使上述第二和第三配线上分别流过电流，使在上述第一配线上流过电流，对上述第一和第二磁阻效应元件的记录层施加磁场，记录二值信息的任何一个；
通过检测通过上述第一配线在上述第一和第二磁阻效应元件上流过检测电流而得到的来自磁阻元件的输出信号的差值，读出两值信息的任何一个。
按照上述的构成，通过在第一配线的上下层叠一对磁阻效应元件使其进行差动动作，既可以消除配线环境的偏差并能进行稳定的差动动作，又能使存储单元的结构简单和实现大容量的高集成化。
另外本发明的第二存储器的特征在于，包括：
在第一方向上延伸的第一配线；
在上述第一配线之上形成的第一磁阻效应元件；
在上述第一配线之下形成的第二磁阻效应元件；
在上述第一配线的上侧沿与上述第一方向交叉的方向延伸的第二配线；以及
在上述第一配线的下侧沿与上述第一方向交叉的方向延伸的第三配线；
上述第二配线的一端和上述第三配线的一端短路形成一个电流通路；以及
通过使电流在上述每个电路通路流过，使电流在上述第一配线上流过，对上述第一和第二磁阻效应元件的记录层施加电流磁场，来记录二值的任何一个；
检测通过上述第一配线使检测电流在上述第一和第二磁阻效应元件上流过检测电流而获得的来自这些磁阻效应元件的输出信号。
按照上述构成，可以从一个电源提供能流过对第二和第三配线写入的电流并存储单元的占有率高的存储器。
另外，在此所谓“交叉”是指在空间上两条配线不平行，且至少交叉配置的状态。
在此，上述第一和第二磁阻效应元件各自具有使磁化在与上述第一方向大致垂直的方向上基本上固定的由强磁性体构成的固定层。
上述第一和第二磁阻效应元件的上述记录层的上述磁化的方向如果也与上述第一方向大致垂直，则通过第一配线的电流磁场可以可靠并容易地实现记录层的磁化反转。
另外，在记录上述二值信息的任何一个时，如果随着上述电流在上述第一配线上流过，使上述第一和第二磁阻效应元件的记录层的磁化变成相互相反的方向，则可使差动动作可靠和容易。
另外，如果上述第一和第二磁阻效应元件具有大致相同的结构，则由差动动作使输出信号倍增而可以进行稳定的记录和读出。
本发明的第三磁存储器的特征在于，包括：
在第一方向上延伸的第一配线；
在上述第一配线之上形成的第一磁阻效应元件；
在上述第一配线之下形成的第二磁阻效应元件；
在上述第一配线的上侧沿与上述第一方向交叉的方向延伸的第二配线；以及
在上述第一配线的下侧沿与上述第一方向交叉延伸的第三配线；
通过使在上述第一配线上流过电流，在上述第二和第三配线的至少任何一个上流过电流，对上述第一和第二磁阻效应元件的至少任何一个施加电流磁场，记录多值信息的任何一个信息；
通过检测通过上述第一配线使检测电流在上述第一和第二磁阻元件上流过而获得的来自这些磁阻效应元件的输出信号的差值，读出多值信息的任何一个。
按照上述构成，通过在第一配线的上下层叠一对磁阻效应元件使其进行差动动作，既可以消除配线环境的偏差并能进行稳定的差动动作的多值记录·读出，又能使存储单元的结构简单，实现大容量的多值记录型的集成化存储器。
本发明的第四磁存储器的特征在于，包括：
在第一方向上延伸的第一配线；
在上述第一配线之上形成的第一磁阻效应元件；
在上述第一配线之下形成的第二磁阻效应元件；
在上述第一配线的上侧沿上述第一方向交叉的方向延伸的第二配线；
在上述第一配线的下侧沿上述第一方向交叉延伸的第三配线；以及
连接在上述第二配线的一端与上述第三配线一端之间的开关元件；以及
在通过上述开关元件的连接动作使上述第二配线的上述一端与上述第三配线的上述一端短路形成一个电流通路的状态下，通过使电流在上述一个电流通路上流过电流，使电流在上述第一配线上流过，对上述第一和第二磁阻效应元件的记录层施加电流磁场，记录多值信息的任何一个；
在通过上述开关元件的断开动作使上述第二配线的上述一端与上述第三配线的上述一端断开的状态下，通过使电流流过在上述第二配线和上述第三配线的至少任何一个，使电流在上述第一配线上流过，对上述第一和第二磁阻效应元件的至少任何一个的记录层施加电流磁场，记录多值信息的任意一个其它信息；
检测通过上述第一配线使检测电流流过上述第一和第二磁阻效应元件获得的来自这些磁阻效应元件的输出信号。
按照上述构成，可以从一个电源提供能使对第二和第三配线写入电流流过并存储单元的占有率高的磁存储器。
另外，在本说明书中所谓“多值信息”可以是三值以上的信息，例如具有“0”电平，“1”电平，“2”电平和“3”电平的四值信息。
按照本发明由于使位线的上下一对磁阻效应元件邻近设置，而可以使配线环境相对这些磁阻效应元件均匀一致。
结果，在进行差动动作和多值记录的场合也能消除因信号的偏差等引起的读出或写入错误。
另外，因为使存储单元的集成度提高，结构简单，所以可以容易实现超大容量和高速的磁存储器，产业上的优点多。
附图说明
图1是简化表示本发明的磁存储器的单位单元层叠结构的示意剖面图。
图2是表示沿位线BL的纵向把一对磁阻效应元件C1、C2“错开”设置的具体例的示意图。
图3是用于说明使用差动动作结构时的数据写入的示意图。
图4是表示使在磁阻效应元件C1、C2的上下分别连接的数字线DL1、DL2的端部短路后共用的配线结构的示意图。
图5是表示使在磁阻效应元件C1、C2的上下分别的连接的数字线CL1、DL2的端部短路共用的配线结构的示意图。
图6是示意地表示被位线BL和数字线DL1夹着的磁阻效应元件C1的磁记录层的磁化M的反转方向的平面图。
图7是表示本发明多值记录存储单元的示意图。
图8是表示在能记录多值信息的纵式差动MRAM中，通过开关元件能使与位线BL大致直行地设置的两个数字线DL1、DL2的各自端部的一个短路的配线结构的示意图。
图9是表示在能记录多值信息的纵式差动MRAM中，通过开关元件能使与位线BL大致直行地设置的两个数字线DL1、DL2的各自端部的一个短路的配线结构的示意图。
图10是表示在能记录多值信息的纵式差动MRAM中，通过开关元件能使与位线BL大致直行地设置的两个数字线DL1、DL2的各自端部的一个短路的配线结构的示意图。
图11是表示在能记录多值信息的纵式差动MRAM中，通过开关元件能使与位线BL大致直行地设置的两个数字线DL1、DL2的各自端部的一个短路的配线结构的示意图。
图12是表示具有强磁性一重隧道结的磁阻效应元件的断面结构的示意图。
图13是表示具有强磁性一重隧道结的磁阻效应元件的剖面结构的示意图。
图14是例示具有强磁性二重隧道结的磁阻效应元件的剖面结构的示意图。
图15是例示具有强磁性二重隧道结的磁阻效应元件的剖面结构的示意图。
图16是例示具有强磁性二重隧道结的磁阻效应元件的剖面结构的示意图。
图17是例示磁阻效应元件的磁记录层的平面形状和与其对应的磁化方向的示意图。
图18是表示能使用CMOS时的本发明的结构结构。
图19是表示能使用在本发明中的结构的第二具体例的示意图。
图20是表示使用图19的结构构成的差动型的存储单元的剖面示意图。
图21是使用图19的结构构成的多值记录型存储单元的剖面示意图。
图22是表示能使存储阵列层叠化的结构的第三具体例的示意图。
图23是表示利用图22的结构构成的差动动作型的存储单元的剖面示意图。
图24是表示利用图22的结构构成的多值记录型存储单元的剖面示意图。
图25是表示能使存储阵列层叠化的结构的第四具体例的示意图。
图26是表示利用图25的结构构成的差动型存储单元的剖面示意图。
图27是表示利用图25的结构构成的多值记录型存储单元的剖面示意图。
图28是表示能用在本发明中的结构的第五具体例的示意图。
图29是表示用图28的结构作为磁阻效应元件C1、C2，由强磁性一重隧道结元件构成的差动型存储单元的剖面示意图。
图30是表示用图28的结构作为磁阻效应元件C1、C2由强磁性二重结元件构成的差动动作型存储单元的剖面示意图。
图31是表示用图28的结构作为磁阻效应元件C1、C2，具有强磁性一重隧道结，且记录层为强磁性层FM、非强磁性层NM和强磁性层FM的三层结构的差动动作型的存储单元的剖面示意图。
图32是用图28的结构构成的多值记录型的存储单元的剖面图。
图33是例示设置有被覆层SM的存储单元的示意图。
图34是例示设置有被覆层SM的存储单元的示意图。
图35是例示设置有被覆层SM的存储单元的示意图。
图36是例示层叠有图29中例示的差动动作型结构的存储单元的存储器的剖面结构的示意图。
图37是例示层叠有图24中例示的多值记录型体系的存储单元的磁存储器的剖面结构的示意图。
图38是表示能使读出用配线M1和M2的配线环境均一的存储器剖面结构的示意图。
图39是表示在本发明第一实施例中得到的磁阻效应元件C1、C2的输出电压的测定值的表。
图40是表示差动动作型动作的结果的曲线图。
图41是表示多值记录型动作的结果的曲线图。
图42是表示在本发明第二实施中得到的磁阻效应元件C1、C2的输出电压的测定值。
图43是表示差动型动作的结果的曲线图。
图44是表示多值记录型动作的结果的曲线图。
图45是例示本发明第三实施例的磁存储器的全体构成的示意图。
图46是例表本发明第四实施例的全体构成的示意图。
具体实施方式
以下参照附图说明本发明的实施方式。
图1是简化表示本发明的磁存储器的单位单元的层叠结构的剖面图。在本发明中，如该图所示那样，在位线BL的上下配置一对磁阻效应元件C1、C2。即，在该图表示的具体例的情况下，数据线DL1和DL2、读出用配线M1和M2与位线BL相交叉地配置，在位线BL和数字线DL1、DL2的交叉部分上设置一对磁阻效应元件C1、C2。
这两个磁阻效应元件C1、C2如后面所述那样，分别具有由强磁性体构成的记录层，例如对这些记录层记录互相反向的磁化。也就是说，一对磁阻效应元件C1、C2互补地作用。于是来自这两个磁阻效应元件C1、C2的再生信号经读出用配线M1、M2通过放大器SA差动动作。这样一来，使来自磁阻效应元件的再生信号倍增，可以进行S/N(信噪比)高的记录再生。
并且如后面所述那样，在改变这两个上下磁阻效应元件C1、C2的信号输出的场合，如采用该结构，则能进行多值记录。
在本发明中，在用于这样的差动动作的一对磁阻效应元件C1、C2通过在位线的上下接近层叠来进行差动动作时，也能抑制因配线环境不同引起的影响，同时还能使单元面积小从而实现高集成密度。
也就是说，由于使一对磁阻效应元件C1、C2在位线BL的上下接近地设置，可以对上下的磁阻效应元件C1、C2通过同一位线BL进行数据的读出(或写入)，可以抑制因配线环境的不同引起的偏差。该效果在用一对磁阻效应元件进行差动动作和多值记录等时特别显著。可以确实且容易地防止由于上下磁阻效应元件间的配线环境不同而引起的读出(或写入)误差。
按照本发明，由于使一对磁阻效应元件C1、C2邻近地设置位线BL的上下，所以简单地且紧凑地形成元件的结构。因此能实现高的集成度，对容易制造这一点也是有利的。
如后面详细描述那样，关于位线BL、数字线D(D1、D2)和磁阻效应元件C(C1、C2)的连接关系，可以采用各种具体例子。例如可以设置写入用和读出用的两根位线并连接在磁阻效应元件上，并且数字线也有对磁阻效应元件连接的场合，也有不连接的场合。
另外，在此，在图1中，虽然展示了使一对磁阻效应元件C1、C2在位线BL的上下几乎设置在对称的位置上的情况，但本发明不受限于此。也就是说，在本发明中，也可以在上下磁阻效应元件C1、C2之间使配线环境基本上相同地形成。
因此，例如如图2所例示那样，也可以使这一对磁阻效应元件C1、C2沿位线BL的纵向“错开”一些地设置。并且也可以使这一切磁阻效应元件C1、C2沿位线BL的宽度方向互相错开地设置。
另外，磁阻效应元件C(C1、C2)具有例如“TMR(隧道磁阻效应)和“螺旋阀”等构成，不管在哪种场合，都具有由强磁性体组成的磁记录层。对该磁记录层进行规定方向的磁化，可以记录信息。
另外，磁阻效应元件C与该磁记录层不同，例如分别具有将磁化方向固定在规定方向上的磁化固定层(钉扎层)。因此在磁阻效应元件C上根据该钉扎层与磁记录层的磁化方向的关系改变输出信号。因此，通过确定磁记录层或磁化固定层的磁化方向以使上下磁阻效应元件C1、C2的输出倍增，能通过差动动作以高的S/N比记录、再生“1”、“0”两值信息。
另外，如果能使这两个上下磁阻效应元件C1、C2的输出电流电平彼此不同，则可以记录多个值。例如，如后面所述那样，如通过改变上下磁阻效应元件C1、C2的结构改变输出电平，则在差动动作的场合下，可以得到倍增或擦除的所谓两种以外的输出电平。
对磁阻效应元件C(C1、C2)的信息的写入，可以通过例如在设置在其上下的数字线DL(DL1、DL2)和位线BL上流过电流脉冲产生的磁场来进行。具体地说，分别在位线BL和数字线DL1、DL2上流过电流，在它们周围分别产生位电流磁场，利用合成它们的磁场得到的写入磁场可以使磁阻效应元件C1、C2的磁记录层的磁化反转。在进行该写入时，为了使磁化反转到规定的方向，也可以使最佳方向的电流脉冲适宜地流过位线BL和数字线DL1、DL2，使得生成规定方向的合成磁场。
如果这样做，与电流只流过位线和数字线中的一个而产生磁化反转的场合相比，可以减少每个配线的电流量，并且在写入时还使单元的选择容易，结果可以提供能减少配线的疲劳和可靠性高的磁存储器。
图3是用于说明使用差动动作结构时的数据写入的示意图。也就是说，图3(a)是对应位线BL的纵向的垂直剖面图，图3(b)是对应纵向的平行剖面图。
该图中例示的磁阻效应元件C1、C2是按作为记录层起作用的强磁性层52、隧道阻挡层54、将磁化固定在规定方向的强磁性层(有时也称为“钉扎层”或“磁化固定层”)56、反强磁性层58的顺序层叠的强磁性结元件(TMR元件)。在此反强磁性层58具有使作为钉扎层起作用的强磁性层56的固定磁化的作用。
另外，在本发明中使用的磁阻效应元件C1、C2不限定于TMR元件，也可以用例如在一对强磁性层之间插入非磁性层的“螺旋阀”结构。
在进行写入时，通过在数字线DL1、DL2和位线BL分别流过规定的写入电流I，使它们的合成磁场施加在磁阻效应元件C1、C2的记录层上，使磁化自旋适当地反转。
在二值信息的记录读出中使差动动作进行的场合，对上下的磁阻效应元件C1、C2写入互补的数据。因此使它们组合后作为二值信息中的一个读出。
在图3中，用箭头表示磁阻效应元件C1、C2的各磁性层的磁化自旋的方法。在该图中所表示的具体的场合，上下磁阻效应元件C1、C2的强磁性层(钉扎层)56的磁化固定在同一方向上。然后，以上下的记录层52变成相反的方向的方式进行写入。
例如如图3所表示的那样，对磁阻效应元件C1以使磁记录层52的磁化方向变成与固定层56的磁化相同的方向(称为“平行”)的方式进行写入，对磁阻效应元件C2以使记录层52的固定层56的磁化相反方向(称为“反平行”)的方式进行写入。然后检测这两个磁阻效应元件C1和C2的输出电压(或电阻或电流)的差值。这样一来，可以因差动动作而使输出信号信增，从而可以获得高的S/N比。下面参照实施例说明其动作。
另外，在进行差动动作的场合，最好使磁阻效应元件C1、C2的磁化容易轴相对数字线DL的长轴方向平行配置。也就是说，使这些磁化容易轴相对位线变成垂直方向。这样一来，因为通过在位线BL流过电流脉冲施加在上下磁阻效应元件C1、C2上的磁场相对上述记录层的磁化容易轴平行或反平行地作用，所以可以对上下磁阻效应元件C1、C2同时进行写入，从而能高速写入。
另外，在上述结构中，由于在上下数字线上流过电流，而使流过数字线的电流的合计为普通的二倍，所以从消耗电功率上看是不利的。因为电流必需为二倍，所以向数字线供给电流的驱动的面积变大，从使存储面积相对芯片面积的面积的比例(阵列效率)变小这点着是不利的。
为了解决该问题，也可象如图4和图5所示那样，使分别与磁阻效应元件C1、C2的上下相连的数字线DL1、DL2的端部短路共用化。
也就是说，在图4和图5中所表示的结构的场合，在位线BL的上下设置对称配置的多个磁阻效应元件C1、C2，差动放大这些上下的磁阻效应元件C1、C2，可以检测“1”、“0”。
因此，在这样的纵型差动MRAM中，使在位线BL上大致直行地设置的两根数字线DL1、DL2的端部短路变成一根配线。如果这样做，则可以对数字线DL1、DL2通过从一个电源输送写入脉冲只进行写入。也就是说，写入脉冲连续地经过上下数字线DL1、DL2传送。例如从连接在数字线DL1的端部上的电源(未示出)使写入脉冲流过数字线DL1。该写入脉冲流过数字线DL1后流过连接在另一端上的数据线DL2。于是可以通过该写入脉冲对磁阻效应元件C1、C2几乎同时进行写入。
这是因为流过数字线DL1、DL2的电流(电子)的传递速度为108cm/秒，非常快快的缘故。例如举施加10纳秒这样非常短的写入脉的情况为例子。即使在这种场合下如果考虑电流的传递速度，则由写入脉冲施加均匀电流磁场的空间尺寸L，也为L＝108cm/秒×10纳秒＝1cm。
因为存储器的芯片面积约为1cm2，其中存储器阵列所占比例即阵列效率(阵列效率)是50％左右，所以即使脉冲往返，如果在10纳秒这样极短的时间间隔施加脉冲，也能同时在上下磁阻效应元件C1、C2上进行写入。
也就是说，如图4和图5中所例示的那样，使磁阻效应元件C1、C2的上下数字线DL1、DL2在存储块的端部短路，只要折返就能做到，这一点是显然的。
图6示意地展示被位线BL和数字线DL1夹着的磁阻效应元件C的磁记录层的磁化M的反转方向的平面图。也就是说，磁化M的反转方向相应于流过数字线的电流方向而逆转。也就是说，在图4和图5的构成的场合，磁化M的反转方向在上下磁阻效应元件C1、C2上与时钟方向和反时钟方向是不同的。并且小行星曲线中的任何一个方向都是几乎对称的，所以没有问题。
如上面参照图4至图6所说明的那样，如果使磁阻效应元件C1、C2的上下的数字线DL1、DL2的端部短路进行共用化，则即使利用差动放大型结构电流也不会增加，也不会随着消耗电功率的增大和驱动器的增加伴随MRAM存储器的容量减少。于是能实现高的阵列效率。
另外，按照本发明，通过使上述磁阻效应元件C1、C2的输出组合还能进行多值记录。
图7是表示本发明的多值记录存储单元的示意图。也就是说，图7(a)是与位线BL的纵向垂直的剖面图，图7(b)是与纵向平行的剖面图。
为了进行多值记录，对上下磁阻效应元件C1、C2尽量分别进行独立写入。然后计算这些输出的差。
例如对磁阻效应元件C1、C2的输出进行如下的假定：
                   反平行            平行
C1的输出             A                B
C2的输出             C                D
在能对磁阻效应元件C1、C2独立写入的场合，作为从C2的输出扣除C1的输出的输出差的组合，可有以下四种：
  C1                    C2                      输出差
反平行                反平行                    (C-A)
平行                  反平行                    (C-B)
反平行                平行                      (D-A)
平行                  平行                      (D-B)
因此，如果将上下的磁阻效应元件C1、C2的输出A～D调节到适当的值，则上述四种输出差值别具有故意的差，可以记录、再生四值的信息。
这样一来，为了使上下的磁阻效应元件C1、C2的输出变成互相不同，而在图7的具体例的场合，改变磁阻效应元件的结构。也说是说，上侧的磁阻效应元件C1具有强磁性1重隧道结，而下侧的磁阻效应元件C2具有强磁性二重隧道结。通过这样改变一对磁阻效应元件的结构，可以使输出不同，能进行稳定的多值记录。但使上下磁阻效应元件的输出不同的构成不限于图7中表示的构成，其它的构成例如使上下磁阻效应元件的层叠结构互不相同，或使构成磁阻效应元件的至少某个层的材料或厚度互相不同也可以。
另外，为了进行多值记录，由于要求对上下磁阻效应元件C1、C2独立进行记录，所以最好是如图7所示那样，使记录层52的磁化容易轴与位线BL的长轴方向平行地形成。也就是说，使记录层52的磁化容易轴与数字线DL1、DL2垂直的方向配列。如果这样做，由于写入电流分别独立地流过数字线DL1、DL2，所以可以更能独立地对上下磁阻效应元件C1、C2进行写入，并能进行多值记录。
另外，即使在图7中所表示的多值记录的结构中，因为在上下的数字线DL1、DL2上流过电流，所以流过数字线的电流比通常的结构的大，从消费电功率这点上看是不利的，因为必需流过多的电流，所以使供给向数字线供给电流的驱动器的面积变大，在使存储器面积相对于芯片的面积的比例(阵列效率)变小这一点上是不利的。
为了解决这个问题，可以如图8至图11中例示的那样，在能记录多值信息的纵型差动MRAM中，使在位线BL上大致直行地设置的两个数据线DL1、DL2的各自的一个端部通过开关元件短路。也就是说，仅在开关元件Tr1导通(ON)时，数字线DL1和DL2被短路。
其理由也与上述以图4至图6所述的相同，是因为流过数字线的电流(电子)的传递速度为108cm/秒非常快。也就是说，如上所述，例如在施加10纳秒这样的非常短的脉冲的场合，通过该脉冲也能在约1cm大小的空间形成均匀的电流磁场。该尺寸是充分覆盖通常的存储芯片的存储面积的范围。因此，在用10纳秒这样极短的写入脉冲的场合，使上下的数字线DL1、DL2短路而使电流脉冲往复，也能同时在上下的磁阻效应元件C1、C2 上进行写入。
但在多值记录的场合，必需根据写入位使开关元件Tr1适当导通、断开。也就是说，必需根据写入信息短路或断开上下的数字线DL1、DL2。
例如，在分别在上下磁阻效应元件C1、C2上分别写入“0”的场合，如图8(a)所示的那样，通过使开关元件Tr1导通使上下数字线DL1、DL2短路。然后例如从连接在数字线DL1的端部上的电源施加写入脉冲，然后使其流到数字线DL2上。该写入的定时如图8(c)所例示。也就是说，可以在与施加在位线BL上施加写入脉冲的几乎相同的定时使开关元件Tr1导通，使写入脉冲电流，也流过数字线DL1、DL2上。
另外，在上下磁阻效应元件C1、C2上分别写入“1”的场合也是大致相同的，如图9(a)中所示那样，通过使开关元件Tr1导通，使上下数字线DL1、DL2短路。然后例如从连接在数字线DL2的端部上的电源施加写入脉冲，使其流到数字线DL1。其写入定时也如图9(c)中所例示的那样。也就是说，可以在与把写入脉冲施加在位线上的几乎相同的定时使开关元件Tr1导通，使写入脉冲也流过数字线DL1、DL2。
与此相反，在将“0”写入在上下磁阻效应元件C1、C2的某一个上，将“1”写入在另一个上的场合，不能使上下的数字线DL1、DL2短路。
例如，如图10(a)中所示那样，在上侧的具有强磁性一重隧道结的磁阻效应元件C1上写入“0”，而在下侧的具有强性二重隧道结的磁阻效应元件C2上写入“1”的场合，通过使开关元件Tr1截止，断开上下的数字线DL1、DL2。于是从分别连接在数字线DL1和DL2端部上的电源分别向同方向流过写入脉冲。
该写入的定时如图10(c)所例示的那样。也就是说，在与把写入脉冲施在位线BL上的几乎相同的定时使开关元件Tr1截止。然后可以使写入脉冲分别流过数字线DL1和DL2。但在这时为了从一个电源(未示出)分别向上下数字线DL1、DL2供给电流脉冲，而如图10(c)所例示那样，必需使写入定时错开。也就是说，在DL1、DL2的个上首先连接电源使写入电脉冲流过后，再将电源接换到这个数字线上使其流过写入脉冲。
另外，在上下磁阻效应元件C1、C2上写入数据时，这些写入数据在与存储的数据相同的场合，未必需要重新写入。也就是说，在研究如何预先流出存储在磁阻效应元件C1或C2中的数据后，如果写入数据是相同的，也可以省略写入。
开关元件Tr1至少在分别向这些上下的数字线DL1、DL2供给电流脉冲期变成截止状态。
另外，在把“1”写入在上侧的具有强磁性一重隧道结的磁阻效应元件C1上，把“0”写入在下侧的具有强磁性二重结的磁阻效应元件C2上的场合，如图11所表示那样，同样是使开关元件Tr1截止，然后把电源分别切换到数字线DL1、DL2上，使同方向的电流脉冲流过。
如上述图8至图11所例示的那样，如果使上下数字线DL1、DL2可以适当短路、断开，并且使电源也能适当地分别连接在上下数字线DL1、DL2上，则即使用差动放大型结构也能使电流增加，也不会伴随消耗电功率的增加、驱动器的增大而使MRAM存储位的容量减少。
下面，说明能在本发明的磁存储中使用的磁阻效应元件的层叠构成的具体例子。
图12和图13是表示具有强磁性一重隧道结的磁阻效应元件的剖面结构的示意图。
也就是说，在图12的磁阻效应元件的场合，在底层BF上依次层叠反强磁性层AF、强磁性层FM1、隧道阻挡层TB、强磁性层FM2、保护层PB。与反强磁性层AF邻接层叠的强磁性层FM1作为固定层(钉扎层)起作用，在隧道阻挡层TB上层叠的强磁性层FM2作为记录层起作用。
在图13的磁阻效应元件的情况下，在隧道阻挡层FB的上下分别设置使强磁性层FM、非磁性层NM和强磁性层FM层叠的层叠膜SL。在这种场合下设置在反强磁性层AF与隧道阻挡层TB之间的层叠膜SL作为固定层起作用，设置在隧道阻挡层TB上的层叠膜SL作为记录层起作用。
图14至图16是例式具有强磁性二重隧道结的磁阻效应元件的剖面结构的示意图。对这些图中与图12和图13中已描述的相同的要素赋予相同的符号，并省略其详细说明。
在图14至图16中所示的构成的情况下，设置任何两层隧道阻挡层TB，在其上下设置强磁性FM、或与强磁性层FM和非磁性层NM的层叠膜SL。在此例示的二重隧道结元件的场合，与上下反强磁性层AF邻接层叠的强磁性层FM或层叠膜作为磁化固定层起作用，两层隧道阻挡层TB之间的强磁性层FM或层叠膜SL作为记录层起作用。
如果采用这样的二重隧道结，则在能使相对于记录层的磁化方向的电流变化变大这一点上是有利的。
另外，在本发明的磁存储器中使用的磁阻效应元件不受图12至图16中例示的磁阻效应元件的限制，除此之外，也可以使用例如层叠有第一强磁性层、非强磁性层和第二强磁性层的所谓“螺旋阀”结构的磁阻效应元件等。
作为磁阻效应元件采用任何结构的场合，也可把一个强磁性层作为使磁化方向基本上固定的磁化固定层(也有称为“钉扎层”的场合)起作用，把另一强磁性层作为通过施加外部磁场可改变磁化方向的“磁记录层”起作用。
另外，如后面所述那样，随着读出方式的不同，也可以把邻接反强磁性层设置的强磁性层作为记录层用。
在这些磁阻效应元件中，作为能用作磁化固定层的强磁性体，可以用例如Fe(铁)、Co(钴)、Ni(镍)或它们的合金、或自旋极化率大的磁铁、CrO2、RXMnO3-y在此R表示稀土类，X表示Ca(钙)、Ba(钡)、Sr(锶)中的一种等的氧化物、或NiMnSb(镍·锰·锑)、PtMnSb(铂·锰·锑)等的郝斯勒合金。
由这些材料构成的固化层最好具有单方向各向异性。其厚度最好在0.1nm以上100nm以下。该强磁性层的膜厚必须不成为超常磁性的程度的厚度，并且最好在0.4nm以上。
另外，在用作磁化固定层的强磁性层上，最好附加反强磁性膜以固定磁化。作为这样的反强磁性层可以举出Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3或上述的磁性半导体等。
另外，可以在这些磁体中掺杂Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb、H等的非磁性元素，以调节磁特性或调节结晶性、机械特性，化学特性等的各种物性。
另外，也可以用强磁性层和非磁性层的层叠膜。例如，可以用图13等中例示的强磁性层/非磁性层/强磁性层这样的三层结构。这时最好通过非强性层在两侧的强磁性层上发性反强磁性的层间的相互作用。
更具体地说，作为把磁性层固定在一个方向上的方法，可以把Co(Co-Fe)/Ru/Co(Co-Fe)、Co(Co-Fe)/Ir/Co(Co-Fe)、Co(Co-Fe)/Os/CO(CO-Fe)、磁性半导体强磁性层/磁性半导体非磁性层/磁性半导体强磁性层等三层结构的层叠膜作为磁化固定层，并且最好邻接它们设置反强磁性膜。
作为该场合的反强磁性膜也与上述的相同，可以用Fe-Mn、Pt-Mn、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、Fe2O3，磁性半导体等。如果用这些结构，则除了可以使磁化固定层磁化可靠和磁化固定之外，还可以减少(或调节)来自磁化固定层的漏磁场，通过改变形成磁化固定层的两层强磁性层的膜厚可以调整磁记录层的磁化的偏移。
另外作为磁记录层(自由层)的材料，也与磁化固定层相同，可以用例如Fe、Co、Ni或它们的合金、自旋极化率大的磁铁、CrO2、RXMnO3-y(在此R表示稀土类，X表示Ca、Ba、Sr中的任一个)等的氧化物，或者NiMnSb、PtMnSb等的郝斯勒合金。
作为由这些材料组成的磁记录层的强磁性层最好具有与膜面大致平行方向的单轴各向异性。其膜厚度为0.1nm以上，10nm以下。并且该强磁性层的膜厚必须是不变成超常磁性的程度的厚度，并且最好在0.4nm以上。
另外，作为磁记录层，也可以用软磁层/强磁性层这样的二层结构、或强磁性层/软磁层/强磁性层这样的三层结构。作为磁记录层，用强磁性层/非磁性层/强磁性层这样的三层结构，或强磁性层/非磁性层/强磁性层/非磁性层/强磁性层这样的五层结构，通过控制强磁性层的层间的相互作用的强度，即使作为存储单元的磁记录层的单元宽度在亚微米以下，也获得电流磁场的消耗电功率不增大的更好的效果。在五层结构的场合，中间强磁性层若采用由软磁层或被非磁性层元素分隔的强磁性层则更好。
在磁化记录层中，也可以通过添加Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pa、Pt、Zr、Ir、W、Mo、Nb、H等非磁性元素，调节磁特性或调节例如结晶性、机械特性、化学特性等的各种物性。
另外，在用TMR元件作为磁阻效应元件的场合，作为设置在磁化固定层与磁化记录层之间的隧道阻挡层TB的材料，可以用Al2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO2、AlLaO3、Al-N-O、非磁性半导体(ZnO、InMn、GaN、GaAs、TiO2、Zn、Te或向它们掺入过渡金属后的物质)等。
这些化合物的化学组成不一定完全正确符合化学计算比，也可以存在氧、氮、氟等的缺少过量或不足。并且该绝缘层(介电层)的厚度，最好是在能隧道电流流过的程度上薄一些，最好在10nm以下。
这样的磁阻效应元件，可以用各种溅射法、蒸镀法、分子射线外延法、CVD法等通常的薄膜形成手段形成在规定的基片上。作为这时的基片，可以用例如Si、SiO2、Al2O3、尖晶石、AlN、GaAs、GaN等各种基片。
另外，在基片上也可以设置，由Ta、Ti、Pt、Pd、Au、Ti/Pt、Ta/Pt、Ta/Pd、Cu、Al-Cu、Ru、Ir、Os、GaAs、GaN、ZnO、TiO2等的半导体底层等构成的层，作为底层或保护层等。
上面说明了在本发明的磁存储器中用的磁阻效应元件的层叠结构。
另外，写入到本发明的磁阻效应元件C1、C2的磁记录层上的磁化方向，不必非是直线形状，也可以与磁记录层的平面形状对应地形成具有“边缘区”的弯曲的形状。
图17是例示磁阻效应元件的磁记录层的平面形状和与其相对应的磁化方向的示意图。也就是说，磁阻效应元件的磁记录层可以形成例如如图17(a)所示的，在长方形的一个对角线的两端上附加突出部的形状，或如图17(b)所示的平行四边形，如图17(c)所示的菱形，如图17(d)所示的椭圆形，或图17(e)所示的边缘倾斜型等的各种形状。而在图17(a)和17(b)中所例示的非对称形状的场合，随着“边缘区”的形成，磁化方向变成弯曲的。在本发明中，也可以用这样的磁记录层。这些非对称的形状，通过使在光刻中使用的刻线的图形形状变成非对称形状可以容易地制作。
另外，在把磁记录层制成图17(a)～(c)、(e)中所示的形状时，实际上角部往往被倒圆，但这样的角部是圆的也可以。因此，最好对磁记录层赋予磁化方向沿一轴的方向大致规定的单轴各向异性。为此，最好使记录层的宽W与长度L的比L/D大于1.2。如果能这样，就容易沿长度L的方向形成单轴各向异性。
以上说明了本发明的磁存储器的基本构成和采用的磁阻效应元件。
下面举具体例说明本发明的磁存储器的单元结构。
图18是表示用CMOS时的本发明的结构结构的示意图。
用CMOS(互补金属氧化物半导体)作为开关元件时，在读出时，使下部选择晶体管CMOS导通后，通过位线BL使电流在各个磁阻效应元件C1、C2上流过，从读出用配线M1、M2取出后由放大器SA进行差动动作。
对磁阻效应元件C1、C2的写入，通过使写入电流分别流过垂直的位线BL和数字线DL1、DL2进行。如前面关于图3和图4所述那样，通过改变磁阻效应元件C1、C2的记录层52的磁化容易轴的方向，可以形成差动动作型或多值存储型的存储器。
另外，为了实现更超大容量化存储器，最好采用能使存储阵列层叠化的结构进行多层化。
图19是表示在本发明中可使用的结构的第二具体例的示意图。也就是说，该图表示存储阵列的剖面结构。在该结构中，磁阻效应元件C并联连接于读出/写入用位线BL1。每个磁阻效应元件C的另一端通过二极管D与读出/写入用字线W相连。
在读出时，分别通过选择晶体管STB、STW选择连接在作为目标的磁阻效应元件C1的位线BL和数字线DL，然后通过检测放大器SA检测电流。
而在写入时，通过选择晶体管STB、STw选择连接在目标磁阻效应元件C上的位线BL和数字线DL，使写入电流流过。在这时通过合成分别在位线BL和数字线DL上产生的磁场而得到的写入磁场使磁阻效应元件C的磁记录层的磁化朝向规定的方向，可以进行写入。
二极管D在这些读出或写入时，具有切断通过矩阵状配置的另一磁阻效应元件C流过的迂回电流的作用。
图20是表示用图19的结构构成的差动动作型的存储单元的剖面示意图。
而图21是表示用图19的结构构成的多值记录型的存储单元的剖面示意图。
另外，在图20和图21中，为了简单起见，只示出位线BL、磁阻效应元件C、二极管D、数字线DL、省略了除此之外的要素。图21例示为了改变一对磁阻效应元件C1、C2的输出电压，磁阻效应元件C1作为强磁性一重隧道结，而另一磁阻效应元件C2用作强磁性二重隧道结的场合。这些存储单元的工作原理可以与图1至19中所述的相同。
在此，作为配线(数字线DL、位线BL)的材料用例如Cu，最好如后所述那样，附加由磁性体组成的被覆层。作为被覆层的材料，可以用FeOx、CoZnNb等磁性非晶质材料，CoFeNi、NiFe、坡莫合金等磁性合金。
另外，在图21(a)和21(b)中，例示了为了容易实现多值记录，而把上例的磁阻效应元件C1作为一重隧道结，把下例的磁阻效应元件C作为二重隧道结，使它们的输出互不相同的场合。但是，也可以用图21(c)所例示那样的一重隧道结作为磁阻效应元件C2，来代替上述图21(a)、(b)的结构。这时与上侧的磁阻效应元件C1相比，例如通过改变某一层的材料或层厚就可以得到与磁阻效应元件C1不同的输出。即使这样也能容易地记录多值。
下面说明能在本发明的磁存储器中采用的结构的第三具体例子。
图22是表示能使存储阵列层叠化的结构的第三具体例子的示意图，即该图表示存储阵列的剖面结构。
在该结构中，形成多个磁阻效应元件C并列连接在读出/写入用位线BLw与读出用位线BLr之间的“梯形”的构成。另外，与各个磁阻效应元件C近接地写入字线W沿与位线交叉方向配线。
向磁阻效应元件的写入可以通过使由在写入用位线BLw上流过写入电流而产生的磁场与由在写入数字线DL上流过写入电流而产生的磁场的合成磁场作用在磁阻效应元件的磁记录层上进行。
另外，在读出时，在位线BLw与BLr之间施加电压。这样一来，电流在并列连接在它们之间的所有的磁阻效应元件上流过。一边通过检测放大器SA检测这些电流总和，一边在接近目的磁阻效应元件的字线W上施加写入电流，在规定方向改写目标的磁阻效应元件的磁记录层的磁化。通过检测这时的电流变化，可以进行目标的磁阻效应元件的读出。
也就是说，如果改写的磁记录层的磁化方向与改写后的磁化方向相同，则通过检测放大器SA检测的电流不变化。而在改写前后磁记录层的磁化方向反转的场合下，由检测放大器SA检测的电流随着磁阻效应变化。这样，就可以读出改写前的磁记录层的磁化方向即存储的数据。
但该方法在读出时使存储数据变化，对应于所谓“破坏读出”。
与此相反，在把磁阻效应元件的构成为磁化自由层/绝缘层(非磁性层)/磁记录层这样的结构的场合，能进行所谓“非破坏读出”。也就是说，在用该结构的磁阻效应元件的场合，在磁记录层上记录磁化方向，在读出时使磁化自由层的磁化方向适当变化，比较检测电流，此能读出磁记录层的磁化方向。但在该场合下，必需设计成使磁化自由层的磁化反转磁场比磁记录层的磁化反转磁场小。
图23(a)是表示用图22的结构构成的差动动作型的存储单元的剖面示意图。而图23(b)是例示该磁阻效应元件C1、C2的层叠结构的示意图。在差动动作型的场合，通过使上下磁阻效应元件C1、C2的结构上述那样靠拢，就可以得到相同的输出。
图24(a)是表示用图22的结构构成的多值记录型的存储单元的剖面示意图。另外，在图23和图24中，为了简单起见也只示出位线BL、磁阻效应元件C、数字线，并省略其它的要素。这些存储单元的动作原理可以与图1至图19中上述的存储单元相同。
在图24(a)中例示的存储单元中，为了改变一对磁阻效应元件C1、C2的输出电压，也可以象图24(b)中表示的那样，把磁阻效应元件C1作为强磁性一重隧道结，把另一磁阻效应元件C2作为二重隧道结。或者如图24(c)所表示的那样，把下侧的磁阻效应元件C2也作为一重隧道结，并使至少某一层的材料或层厚度改变成与上侧元件C1不同，由此也可以得到与C1不同的输出。
在此，作为配线(数字线DL、位线BL)的材料也可以用例如Cu，最好附加由后述那样的由磁体组成的被覆层。作为被覆层的材料可以采用FeOx、CoZnNb等磁性非晶质材料，CoFeNi、NiFe、坡莫等的磁性合金。
下面说明可在本发明的磁存储器上使用的结构的第四具体例。
图25是表示能使存储阵列层叠化的结构的第四具体例的示意图。即该图是表示存储阵列的剖面结构。
在该结构中，多个磁阻效应元件C并列连接在读出/写入用位线BLw上，各个读出用位线BLr成矩阵状连接在这些磁阻效应元件的另一端上。
另外，写入用数字线DL与这些读出用位线BLr近接配线。
向磁阻效应元件上进行的写入可以通过在写入用位线BLw上流过写入电流而产生的磁场与在写入数字线DL上流过写入电流而产生的磁场的合成磁场作用在磁阻效应元件的磁记录层上进行。
另外，在读出时通过由选择晶体管ST选择位线BLw和BLr，使在目标磁阻效应元件上流过检测电流，用检测放大器SA进行检测。
图26是表示用图25的结构构成的差动动作型的存储单元的剖面示意图。
图27是表示利用图25的结构构成的多值记录型的存储单元的剖面示意图。而在图26和图27中，为了简单起见，也只示出位线BL，磁阻效应元件C，数字线DL，并省略其它的要素。这些存储单元的动作原理可以与关于图1至图19所述的相同。
另外，在图27中例示的存储单元中，为了改变一对磁阻效应元件C1、C2的输出电压，也把磁阻效应元件C1作为强磁性一重隧道结，而另一磁阻效应元件C2用强磁性二重隧道结。
在图27(a)例示的存储单元中，为了改变一对磁阻效应元件C1、C2的输出电压，也可如图27(b)所示那样，把磁阻效应元件C1作为强磁性一重隧道结，而另一磁阻效应元件C2用强磁二重隧道结。或者如图27(c)所示那样，把下侧的磁阻效应元件C2也作为一重隧道结，使至少某个层的材料或层厚与上侧的元件C1不同，由此也可得到与C1不同的输出。
另外，配线(数字线DL，位线BL)的材料和设置在其周围的两个覆层是与关于图19至图24所述的相同。
下面说明可在本发明的磁存储器中使用的结构的第五具体例。
图28是能适用于本发明的结构的第五具体例的示意图。也就是说，该图也表示存储阵列的剖面结构。读出用位线BLr通过引线L连接在磁阻效应元件上，写入用数字线配置在磁阻效应元件的正下面，这些与上述的不同。这样一来，可以使磁阻效应元件和数字线更接近图25的结构。结果可以使来自数字线的写入磁场对磁阻效应元件的作用更有效。
图29至图31是表示用图28的结构构成的差动动作型的存储单元的剖面示意图。
另外，图32是表示用图28的结构构成的多值记录型存储单元的剖面图。另外在图29和图32中，为了简单起见，也只示出位线BL、磁阻效应元件C、数字线DL，并省略其它的要素。
在图32中例示的存储单元中，为了改变一对磁阻效应元件C1、C2的输出电压，磁阻效应元件C1作为强磁性一重隧道结，而另一磁阻效应元件C2用强磁性二重隧道结。这些存储单元的动作原理可以与关于图1至图19所述的相同。
在此，图29所示的存储单元是用强磁性一重隧道结元件作为磁阻效应元件C1、C2。
而图30中所表示的存储单元用强磁二重隧道结作为磁阻效应元件C1、C2。
另外，图31中所表示的存储单元是作为磁阻效应元件C1、C2，具有强磁性一重隧道结，且使记录层形成为强磁性层FM、非磁性层NM和强磁性层FM的三层结构。
在图32(a)和32(b)中，例示了为了容易进行多值记录，把上侧的磁阻效应元件C1作为一重隧道结，把下侧的磁阻效应元件C2作为二重隧道结，这些输入互不相同的场合。并且也可以用在图32(c)中例示那样的一重隧道结作为磁阻效应元件C2来代替图32(a)和(b)的结构。这时与上侧的磁阻效应元件C相比，例如通过改变某一层的材料或厚度，可以得到与磁阻效应元件C1不同的输出。这样也能容易进行多值记录。
接着，说明可以设置在本发明的存储单元的配线上的被覆层SM。
图33至图35是例示设置有被覆层SM的存储单元的示意图。也就是说，图33(a)是与该位线BL的纵向垂直的方向上的剖面图、图33(b)是与纵向的平行的方向上的剖面图。
图33是例示在图1中表示的在存储单元中设置被覆层SM的场合，在配线(数字线DL，位线BL)的外周上附加由磁性体构成的被覆层SM。也就是说，在由Cu等构成的配线(数字线DL，位线BL)的外周上，用由磁体组成的被覆层SM覆盖不需要放出写入磁场的部分。这样就可以防止因从数字线DL和位线BL等放出的写入磁场引起的调变失真，即对在横向和层叠方向上邻接的其它磁阻效应元件的不必要的写入。
因此，被覆层SM具有防止磁场泄漏的作用，作为其材料可以使用FeOx、CoZnNb等磁性非晶质材料，CoFeNi、NiFe、坡莫合金等磁性合金。
另外，该被覆层SM也可如图34所例示，使其一直延伸到磁阻效应元件C1、C2的侧面。这样，可以有效也防止来自写入用数字线DL1、DL2的写入磁场的发散，还可以使磁场有效地集中在磁阻效应元件C1、C2的记录层上。这时由磁性金属构成的被覆层SM还具有所谓磁轭的作用。因此如果使被覆层延伸到磁阻效应元件C1、C2的记录层附近，则可以通过这些被覆层SM使写入电流磁场集中在记录层中，还可以进一步提高写入效率。
另外，在如图34那样使被覆层SM延伸出的场合，延出部分也不一定成一体。也就是说，被覆在数字线DL1、DL2的周围的被覆层SM的部分和设置在磁阻效应元件C1、C2附近的被覆层SM的部分可以磁耦合，也可以在这些部分之间隔着空间或其它的材料。
图35例示在图29中表示的存储单元中设置被覆层SM的场合，也就是说，在配线(数字线DL，位线BL)的外周部上附加由磁性体构成的被覆层SM。这样一来，同样可以防止由从数字线DL和位线等放出的写入磁场引起的交调失真，即防止对横向和层叠方向上邻接的其它磁阻效应元件的不需要的写入。
另外，在该具体例的场合，也如图34的例示所示，通过使被覆层SM延伸到磁阻效应元件C1、C2的侧面上，得到防止写入磁场的发散，并且作为磁轭使电流磁场有效地集中在记录层中的效果。
图36是例示层叠有图29中例示的差动动作型结构的存储单元的磁存储器的剖面结构的示意图。通过这样层叠矩阵状的差动动作型存储单元，可以实现高集成度的大容量存储器。另外，这样的层叠结构不限于在图29中例示的结构，对于其它的上述某个差动动作型的结构也同样可以。
图37是例示层叠图24中所例示的多值记录型结构的存储单元的磁存储器的剖面结构的示意图。在多值记录型的场合也是，通过这样层叠矩阵状的存储单元，可以实现高集成度的大容量存储器。另外，这样的层叠结构不限于图24中例示的多值记录型结构，其它上述的某个多值记录型的结构也可以。
在图37(a)所例示的存储单元中，为了改变一对磁阻效应元件C1、C2的输出电压，而也可以如图37(b)所示那样，把磁阻效应元件C1作为一重强磁道结，另一磁阻效应元件C2可以使用强磁二重隧道结。或者也可如图37(c)所示那样，把下侧的磁阻效应元件C2也作为一重隧道结，并且通过改变该至少一层的材料或厚度使其与上侧的元件不同，从而得到与C1不同的输出。
另外，在本发明中，通过为了进行差动动作或多值记录而在位线BL的上下设置组合使用的一对磁阻效应元件C1、C2，可以抑制上下磁阻效应元件间的配线通路等的偏差，并且通过在读出用配线M1、M2等上使用配线技巧，还可以进一步使路径长度和寄生电容等配线环境均匀。
图38是表示能使读出用配线M1、M2的配线环境均匀的存储器剖面结构的示意图。也就是说，磁存储器以矩阵状集成形成多个存储器。将其分割成多个存储块，使读出用配线M1、M2在这些存储块MB之间交叉。也就是说，读出用配线M1、M2在每个存储块上使上下关系能反转地配线。
在此，所谓“存储块”是例如由256个那样的规定数组成的邻接的存储单元的集团，是作为多个存储块的组合构成磁存储的集合。但是包含在每个磁存器中的存储块的存储单元的数在全部的存储块中不必是相同的。
如果象在图38中表示的那样，则可以使读出用配线M1、M2的配线长和寄生电容等的配线环境变成基本相同。也就是说，可以均匀地形成信号电平的下降量和传送速度的延迟量等，结果可以使来自设置在位线BL的上下的一对磁阻效应元件C1、C2的读出信息的电平的下降和延迟量一致，从而可以稳定地进行差动动作和多值记录。
另外，图38中例示那样的使配线环境均一化的结构不限于读出用配线M1、M2，对其它根据在存储单元上的结构，对位线和数字线等也可同样实施并能得到同样的效果。
(实施例)
下面参照实施例详细说明本发明的实施方式。
(第一实施例)
首先，作为本发明的第一实施例，以图33中所例示的简单矩阵结构的存储阵列作为基础，形成使具有3×3个的纵向2个的TMR单元的存储单元层叠二层的磁存储器。在本实施例中，把上侧磁阻效应元件C1作为一重隧道结，下侧的磁阻效应元件C工作为二重隧道结。
对该磁存储器的结构按其制造顺序说明如下。
首先，在没有示出的基片上用镶嵌(ダマシン)法制作由铜构成的厚度1μm的配线层，作为下层的配线M2和数字线DL2。然后，用CVD(化学汽相淀积)法制作绝缘层，用RIE(反应离子蚀刻)法制作通孔(Via)后，通过进行CMP(化学机械抛光)来进行平坦化。
然后，利用溅射法形成下部连接配线MX2，具有强磁二重隧道结的TMR元件C2的层叠结构膜。所述各层的材料及厚度，从下侧开始依次为Ta(30nm)/Ru(3nm)/Ir-Mn(8nm)/CoFe(3nm)/Ru(1nm)/CoFe(3nm)/AlOX(1nm)/CoFeNi(2nm)/Cu(1.5nm)/CoFeNi(2nm)/AlOX(1nm)/CoFe(3nm)/Ru(1nm)/CoFe(3nm)/IrMn(8nm)/Ta(9nm)/Ru(30nm)。
接着，把最上层的Ru层作为硬掩模，通过利用氯系蚀刻气体的RIE蚀刻层叠结构膜直到下侧Ru/Ta配线层M2，制作TMR元件C2的孤立图形。
接着，通过利用RIE选择地蚀刻直到由Ru/Ta构成的配线MX2，形成下层的连接配线MX2。
然后通过低温TEOS法堆积SiOX作为绝缘体，并通过CMP平坦化后，形成位线膜BL，进行构图。
然后，利用溅射法形成具有强磁性一重结的TMR元件C1的层叠结构膜，该各层的材料和层厚从下侧开始依次为Ta(5nm)/CoFeNi(2nm)/Cu(1.5nm)/CoFeNi(2nm)/AlOX(1nm)/CoFe(3nm)/Ru(1nm)/CoFe(3nm)/Ir-Mn(8nm)/Ta(9nm)/Ru(30nm)。
用与上述同样的方法形成TMR元件C1，进行平坦化后，形成连接配线MX1，进行构图。
然后用与上述同样的方法形通孔，用电镀法形成铜配线DL1、M1。
然后，导入可施加磁场的热处理炉中，分别在TMR元件C1、C2的磁记录层52上引入单轴各向异性，在磁固定层56上引入单轴各向异性。这时，在把存储器制成差动动作型的场合，在与数字线DL的纵向相同的方向上赋予单轴各向异性，在把存储器制成多值记录型的场合，在与位线BL的纵向相同的方向上赋予单轴各向异性。
在这样制作的本发明的磁存储器中，测定信号输出，进行差动动作和多值化的效果的实验。
图39是表示在本实施例得到的磁阻效应元件C1、C2的输出电压的测定值的表。也就是说，表示TMR元件C1和C2在反平行状态的输出电压VAP、在平行状态的输出电压VP。如从该结果可以看出那样，具有二重结的TMR元件C2的反平行状态与平行状态的输出差大。
图40是表示在本实施例的存储单元中使差动动作型的动作的结果的曲线图。在数字线DL1、DL2中流过规定的电流，并如图40(a)中所例示那样对位线BL流过脉冲状的写入电流通过这样做，在TMR元件C1和C2的记录层52上同时进行反方向的写入，可以记录对应二值信息中的“1”的信息。
接着，通过使位线BL流过反向的写入电流，进行使TMR元件C1和C2的记录层彼此反向磁化的写入。由此可以记录对应二值信息中的“0”的信息。
这样得到的“1”和“0”的输出差，在差动动作的场合达到250mV。这等于在TMR元件C2上单独进行写入时的输出差(Va-Vb)＝170mv和在TMR元件C1上单独进行写入时的输出差(Vc-Vd)的80mV的和。
也就是说，通过进行差动动作，可以增大二值信息的输出差，可以以高的S/N比进行记录、再生。而按照本发明，通过使这些磁阻效应元件C1、C2接近公共的位线的上下层叠，可以使这些元件C1、C2的配线环境基本相同，从而能解决差动动作时的写入磁场和读取值的“偏差”等问题。
另外，通过在公共的位线BL的上下层叠这些磁阻效应元件C1、C2，可以使存储器紧凑而简单，还容易实现高集成化。
图41是表示在本实施例的存储单元中使多值记录的动作的结果的曲线图。在多值记录动作时，向位线B2流入电流，如图41(a)所示那样，通过使写入电流脉冲适当地流过数字线DL1、DL2，可以对上下的磁阻效应元件C1、C2适当且独立地写入。
对应于图41(a)中例示的写入脉冲，通过使磁阻效应元件C1、C2差动动作，即取它们的输入差而得的信号输出如图41(b)所示。
也就是说，首先，在使上下的磁阻效应元件C1、C2两者变成反平行状态时，使其输出差变成Va-Vd即160mV，把它作为“0”电平。
在使磁阻效应元件C2变成反平行，而使磁阻效应元件C变成平行时，输出差变成Va-Vc即80mV，把它作为“1”电平。
另外，在使磁阻效应元件C2变成平行而使磁阻效应元件C1变成反平行时，输出差变成Vb-Vd即-10mV，把它作为“2”电平。
而在使磁阻效应元件C1和C2中的某个变成平行时，输出差变成Vb-Vc即-90mV，把它作为“3”电平。
也就是说，在本实施例中，可以以80mV甚至90mV的间隔设定“0”～“3”的四值数据，可以向数据间提供充分的分辨率，可以准确且容易地进行四值的信息记录、再生。
于是，按照本发明，由于使这些磁阻效应元件C1、C2近接公用的位线BL的上下层叠，所以这些元件C1、C2的配线环境基本上变成相同，可以解决使多值记录动作的场合的写入磁场和读取的值的“偏差”等问题。
另外，由于使这些磁阻效应元件C1、C2层叠在公共的位线BL的上下，可以使多值记录型磁存储器紧凑且简单，还可以使高集成化容易。
(第二实施例)
作为本发明的第二实施例，把图24中表示的“梯型”结构的存储阵列作为基础，形成使具有3×3个纵向2个TMR单元的存储单元层叠二层的磁存储器。另外，在本实施例中，如图24(b)所表示那样，把上侧磁阻效应元件C1作为一重隧道结型，把下侧的磁阻效应元件C2作为二重隧道结型。
下面按制造顺序说明该磁存储器的结构。
在图中未示出的基片上，首先，通过镶嵌法制作由铜构成的厚度1μm的配线层作为下层的数字线DL2。然后用CVD法制作绝缘层后，利用CMP进行平坦化。然后用溅射法形成由Cu/Ta构成的厚度1μm的配线作为下层的位线BL1，利用溅射法形成具有强磁性隧道结的TMR元件C2的层叠结构膜。
TMR元件C2的各层材料和层厚度如下：Ta(2nm)/Ru(3nm)/Pt-Mn(12nm)/CoFe(2.5nm)/Ru(1nm)/CoFe(3nm)/AlOx(1nm)/CoFeNi(1.8nm)/Ru(1.5nm)/CoFeNi(1.8nm)/AlOx(1nm)/CoFe(3nm)/Ru(1nm)/CoFe(2.5nm)/Ir-Mn(9nm)/Ta(9nm)/Ru(30nm)。
接着，用最上层的Ru层作为硬掩模通过利用氯系蚀刻气体的RIE蚀刻层叠结构膜，直到下侧的Ru/Ta/Cu构成的配线层BL1，由此制作TMR元件C2的孤立图形。
接着通过用RIE选择蚀刻直到Ru/Ta/Cu构成的BL1配线，形成下层的位线BL1。
然后用低温TEOS法堆积SiOX作为绝缘体，通过CMP平坦化后，形成位线BL2，进行构图。
然后利用溅射法形成具有强磁性一重隧道结的TMR元件C1的层叠结构膜。其各层的材料和厚度从下侧开始依次为：Ta(10nm)/CoFeNi(2nm)/Ru(1.5nm)/CoFeNi(2nm)/AlOx(1nm)/CoFe(3nm)/Ru(1nm)/CoFe(2.2nm)/IrMn(8nm)/Ta(9nm)/Ru(30nm)。
用与TMR元件C2同样的方法形成TMR元件C1，进行平坦化后形成位线BL3，再进行构图。
因为其后的工序与第一实施例相同，所以省略其说明。
然后，导入可施加磁场的热处理炉中，在TMR元件C1、C2的磁记录层52和磁固定层52上分别导入单轴各向异性。在这时，在把存储器作为差动动作型的场合，在与数线DL的纵方向同方向上赋予单轴各向异性，在把存储器作为多值记录型的场合，赋予与位线BL的纵方向相同的方向上的单轴各向异性。
在这样制作的本发明磁存储器中，测定信号输出，进行差动动作和多值的效果的实验。
图42是表示在实施例中得到的磁阻效应元件C1、C2的输出电压的测定值的表。也就是说，表示TMR元件C1和C2在反平行的状态的输出电压VAP，在平行状态的输出电压VP。如从结果中所看到那样，具有两重结的TMR元件C2的反平行状态与平行状态的输出差大。
图43是表示在本实施例的存储单元中差动动作型的动作的结果的曲线。在数字线DL1、DL2上流过规定的电流，如图43(a)所示那样，向位线BL流过脉冲状的写入电流。由此，在TMR元件C1和C2的记录层52上同时进反向写入，以便能进行对应于二值信息中的“1”的信息的记录。
接着，通过使位线BL流过反向的写入电流脉冲，分别进行使TMR元件C1和C2的磁记录层反向磁化的写入。由此能记录对应于二值信息中的“0”的信息。
这样得到的“1”与“0”的输出差，在差动动作的场合达到280mV。这个值等于在对TMR元件C2单独进行写入时的输出差(Va-Vb)的185mV和对TMR元素C进行单独写入时的输出差(Vc-Vd)95mV的累加结果。
也就是说，在本实施例中，也能通过进行差动动作使二值信息的输出差变大，以高的信噪比S/N进行记录、再生。另外，在本实施例中还能通过使磁阻效应元件C1、C2接近并层叠在公共位线BL的上下，使这两个元件C1、C2的配线环境变成基本上相同，从而能消除在使差动动作的场合的写入磁场和读取值的“偏差”等问题。
另外，通过使这两个磁阻效应元件C1、C2层叠在公共位线BL的上下，可以使磁存储器紧凑和简单，还使高集成化容易。
图44是表示在本实施例的存储单元中多值记录动作的结果的曲线图。在多值记录动作的场合，使电流流过位线BL，如图44(a)所示那样使写入电流脉冲适当地流过数字线DL1、DL2，由此对上下磁阻效应元件C1、C2进行适当、独立的写入。
对应于图44(a)中例示的写入脉冲，通过使磁阻效应元件C1、C2差动动作即通过取它们的输出的差而得到的信号输出如图44(b)所示。
也就是说，首先，在使上下磁阻效应元件C1、C2双变成反平行状态时，其输出差变成Va-Vb即187.5mV，把它作为“0”电平。
另外，在使磁阻效应元件C2变成反平行，并使磁阻效应元件C1变成平行时，输出差变成Va-Vc即92.5mV，把它作为“1”电平。
另外，在使磁阻效应元件C2变成平行，并使磁阻效应元件C1变成反平行时，输出差变成Vb-Vdd即2.5mV，把它作为“2”电平。
于是，在使磁阻效应元件C1和C2的任何一个都变成平行时，输出差变成Vb-Vc即-925mV，把它作为“3”电平。
也就是说，在本实施例中，可以把“0”～“3”的四值数据以90mV甚至95mV的间隔设定，从而可以在数据之间提供足够的分辨率，可以确实且容易进行四值信息的记录、再生。
于是，在本实施例中也是，通过使这两个磁阻效应元件C1、C2接近并层叠在公共的位线BL的上下，可以使这两个元件C1、C2的配线环境变成基本上相同，可以解决多值记录动作时的写入磁场和读取的值的“偏差”等问题。
并且，通过使磁阻效应元件C1、C2层叠在公共位线的上下，使多值记录型磁存储器紧凑和简单，还容易高集成化。
(第三实施例)
下面就作为本发明的第三实施例，具有在图4和图5中例示的配线结构的磁存储的全体构成进行说明。
图45是例示本实施例的磁存储器的全体构成的示意图。也就是说，如图4至6所述那样，在本发明中，通过使设置在差动动作的一对磁阻效应元件C1、C2的上下的数字线DL1、DL2的端部短路，可以用一个电源供给写入脉冲。
具有这样的配线结构的磁存储器，如图45所示那样，在存储单元阵列110的两端即位线的配线方向的两端，具有用于向位线BL供给电流的驱动器和用于从位线BL吸入电流的下沉部。
在本发明中，正负两方向的电流流过位线BL，所以在存储阵列110的两端上分别设置驱动器210、230。同样下沉部220、240设置在存储阵列110的两端。
从驱动器210供给位线BL的电流通过下沉部210吸入。而从驱动器230供给位线BL的电流通过下沉部220吸入。
另外，如果从数字线DL1、DL2的配线方向看，仅在存储阵列110的一端上设置驱动器310和下沉部320。这是因为，如图4至图6所述那样，通过使上下数字线DL1、DL2的多端短路后构成一个配线通路。从驱动器310供给数字线DL1、DL2的某一个的电流，通过设置在存储阵列110的多端上短路部分流到数字线DL1、DL2中的另一个后折回，被下沉部吸入。
按照本实施例，可以用一个驱动器310和下沉部320使电流流过上下两对数字线DL1、DL2。结果，不必增设驱动器和下沉部，可提高存储阵列的占有率即阵列效率。
(第四实施例)
下面就作为本发明的第四实施例的具有图8乃至图11所例示的配线结构的磁存储器全体构成进行说明。
图46是例示本实施例的磁存储器的全体构成的示意图。也就是说，如图8乃至图11所述那样，在本发明中，在为了进行多值记录的一对磁阻效应元件C1、C2的上下设置的数字线DL1、DL2的一端上设置开关元件Tr1，通过适当短路，就能用一个电源提供写入脉冲。
在具有这样的配线结构的磁存储器的场合，也如图46(a)中例示那样，在存储阵列110的两端即位线配线方向的两端，具有用于向位线BL供给电流的驱动器和用于从位线BL吸入电流的下沉部。
这是因为，如图45所描述那样，使正负两方向的电流流过位线BL，在存储阵列110的两端上分别设置驱动器210、230。另外，同样地在存储阵列110的两端设置下沉部220、240。
另外，从数字线DL1、DL2的配线方向看，在存储阵列110的两端夹着开关部400、401设置驱动器310、330和下沉部320、340。这是因为如前面关于图8至图11所述的那样，必需根据记录示意改变在数字线上流过的电流方向。
也就是说，如关于图8和图9所述的那样，必须通过使数字线的另一端上装置的开关元件Tr1接通短路，使电流从驱动器31向数字线DL1、DL2的某一方流过，使电流从数字线的另一方向下沉部320吸入。通过使开关部400动作，根据流过电流的方向，把驱动器310和下沉部320分别与数字线DL1、DL2的某一方进行切换连接。
另外，有如图10和图11所述的那样，通过使开关元件Tr1截止，切断上下的数字线，使同方向的写入电流在这些数字线上流过的情况。这时通过依次切换供给电流一侧的开关部410、420，可以依次从驱动器310、330的某一个向上下数字线DL1、DL2供给写入电流脉冲。该电流利用通过开关部连接在数字线DL1、DL2的另一端上的下沉部吸取。
按照本发明，可以用二组驱动器和下沉部，对上下两对数字线DL1、DL2流过电流，结果，不需要增设驱动器和下沉部，就能维持高的存储单元的占有率即阵列效率。
以上是参照具体例就本发明的实施方式进行说明的。然而本发明不受这些具体例的限定。例如关于构成磁阻效应元件的强磁性体层、绝缘膜、反强磁性层、非磁性金属层、电极等的具体的材料、膜厚、形状、尺寸等，通过普通技术人员酌情选择，同样可实施本发明，可以得到同样的效果，它们也包含在本发明的范围内。
同样，就以构成本发明的磁存储器的位线、数字线、字线、被覆层、选择晶体管、二极管为主的各种要素的结构，材质、形状和尺寸，通过普通技术人员酌情选择，同样可实施本发明，能得到同样的效果，也包含在本发明的范围内。
另外，作为本发明的实施方式，根据上述的磁存储器，普通技术人员适当变更设计而实施的所有的磁存储器也同样属于本发明的范围。

Claims (23)

1、一种磁存储器，其特征在于，包括：
在第一方向上延伸的第一配线；
在上述第一配线之上形成的第一磁阻效应元件；
在上述第一配线之下形成的第二磁阻效应元件；以及
在上述第一配线的上侧沿与上述第一方向交叉的方向延伸的第二配线；
在上述第一配线的下侧沿与上述第一方向交叉的方向延伸的第三配线；
通过在上述第二和第三配线上分别流过电流，在上述第一配线上流过电流，对上述第一和第二磁阻效应元件的记录层施加电流磁场，记录二值信息中的任何一个；
通过检测通过上述第一配线在上述第一和第二磁阻效应元件上流过检测电流而得到的来自这些磁阻元件的输出信号的差值，读出两值信息中的任何一个。
2、如权利要求1所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件各自具有在与上述第一方向大致垂直的方向上基本上固定磁化的由强磁性体构成的磁化固定层；
上述第一和第二磁阻效应元件的记录层的上述磁化的方向也与上述第一方向大致垂直。
3、如权利要求1或2所述的磁存储器，其特征在于：在记录上述两值信息的任何一个时，通过使上述电流流过上述第一配线，使上述第一和第二磁阻效应元件的记录层的磁化变成互相相反的方向。
4、如权利要求1所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件具有大致相同的结构。
5、如权利要求1所述的磁存储器，其特征在于还包括：
与上述第一磁阻效应元件相连并用于检测其输出信号的第一读出用配线；和
与上述第二磁阻效应元件相连并用于检测其输出信号的第二读出用配线；
上述第一和第二读出用配线以在每个存储块上使上下关系反转的方式形成。
6、如权利要求1所述的磁存储器，其特征在于：第一和第二磁阻效应元件的上述记录层具有使其磁化容易沿规定的轴的方向的单轴各向异性。
7、如权利要求1所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件按相对于上述第一配线呈大致上下对称的位置关系设置。
8、如权利要求1所述的磁存储器，其特征在于：上述第二和第三配线在与上述第一方向大致垂直的方向上延伸。
9、一种磁存储器，其特征在于，包括：
在第一方向上延伸的第一配线；
在上述第一配线之上形成的第一磁阻效应元件；
在上述第一配线之下形成的第二磁阻效应元件；
在上述第一配线的上侧沿与上述第一方向交叉的方向延伸的第二配线；以及
在上述第一配线的下侧沿与上述第一方向交叉的方向延伸的第三配线；
上述第二配线的一端和上述第三配线的一端短路形成一个电流通路；
通过使电流在上述一个电路通路上流过，在上述第一配线上流过电流，对上述第一和第二磁阻效应元件的记录层施加电流磁场，来记录二值信息中的任何一个；
检测通过上述第一配线使检测电流在上述第一和第二磁阻效应元件上流过而获得的来自这些磁阻效应元件的输出信号。
10、如权利要求9所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件各自具有在与上述第一方向大致垂直的方向上基本上固定磁化的由强磁性体构成的磁化固定层；
上述第一和第二磁阻效应元件的上述记录层的上述磁化的方向也与上述第一方向大致垂直。
11、如权利要求9所述的磁存储器，其特征在于：在记录上述二值信息中的任何一个时，通过使上述电流流过上述第一配线，使上述第一和第二磁阻效应元件的记录层的磁化变成互相相反的方向。
12、如权利要求9所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件具有大致相同的结构。
13、一种存储器，其特征在于，包括：
在第一方向上延伸的第一配线；
在上述第一配线之上形成的第一磁阻效应元件；
在上述第一配线之下形成的第二磁阻效应元件；
在上述第一配线的上侧沿与上述第一方向交叉的方向延伸的第二配线；以及
在上述第一配线的下侧沿与上述第一方向交叉延伸的第三配线；
通过在上述第一配线上流过电流，在上述第二和第三配线的至少任何一个上流过电流，对上述第一和第二磁阻效应元件的至少任何一个施加电流磁场，记录多值信息的任何一个；
通过检测通过上述第一配线使检测电流在上述第一和第二磁阻元件上流过而获得的来自这些磁阻效应元件的输出信号的差值，读出多值信息的任何一个。
14、如权利要求13所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件各自具有在与上述第一方向大致平行或反平行的方向上基本上固定磁化的由强磁性体构成的磁化固定层；
上述第一和第二磁阻效应元件的上述记录层的上述磁化方向也与上述第一方向大致平行或反平行。
15、如权利要求13所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件具有互相不同的结构。
16、如权利要求13所述的磁存储器，其特征在于包括：与上述第一磁阻效应元件相连接，并用于检测其输出信号的第一读出用配线；以及
与上述第二磁阻效应元件相连，并用于检测其输出信号的第二读出用配线；
上述第一和第二读出用配线以在每个存储块上使上下关系反转的方式形成。
17、如权利要求13所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件的上述记录层具有其磁化容易沿规定轴的方向的单轴各向异性。
18、如权利要求13所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件设置成相对于上述第一配线呈大致上下对称的位置关系。
19、如权利要求13所述的磁存储器，其特征在于：上述第二和第三配线沿与上述第一方向大致垂直的方向延伸。
20、一种磁存储器，其特征在于，包括：
在第一方向上延伸的第一配线；
在上述第一配线之上形成的第一磁阻效应元件；
在上述第一配线之下形成的第二磁阻效应元件；
在上述第一配线的上侧沿与上述第一方向交叉的方向延伸的第二配线；
在上述第一配线的下侧沿与上述第一方向交叉的方向延伸的第三配线；以及
连接在上述第二配线的一端与上述第三配线的一端之间的开关元件；以及
在通过上述开关元件的连接动作，使上述第二配线的上述一端与上述第三配线的上述一端短路而形成一个电流通路的状态下，通过在上述一个电流通路上流过电流，在上述第一配线上流过电流，对上述第一和第二磁阻效应元件的记录层施加电流磁场，记录多值信息的任何一个；
在通过上述开关元件的断开动作，使上述第二配线的上述一端与上述第三配线的上述一端断开的状态下，通过使电流在上述第二配线和上述第三配线的至少任何一个上流过，使电流在上述第一配线上流过，对上述第一和第二磁阻效应元件的至少任何一个的记录层施加电流磁场，记录多值信息的任意一个其它信息；
检测通过上述第一配线使检测电流流过上述第一和第二磁阻效应元件而获得的来自这些磁阻效应元件的输出信号。
21、如权利要求20所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件的每个具有在与上述第一方向大致平行或反平行的方向上基本上固定磁化的由强磁性体构成的磁化固定层；
上述第一和第二磁阻抗元件的上述记录层的上述磁化方向也与上述第一方向大致平行或反平行。
22、如权利要求20所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件具有互相不同的结构。
23、如权利要求20所述的磁存储器，其特征在于：上述第一和第二磁阻效应元件的上述记录层具有磁化容易沿规定的轴方向的单轴各向异性。
CNB021516537A 2001-12-28 2002-12-27 磁存储器 Expired - Fee Related CN100501865C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP401342/2001 2001-12-28
JP2001401342 2001-12-28
JP286653/2002 2002-09-30
JP2002286653A JP4040414B2 (ja) 2001-12-28 2002-09-30 磁気メモリ

Publications (2)

Publication Number Publication Date
CN1452175A true CN1452175A (zh) 2003-10-29
CN100501865C CN100501865C (zh) 2009-06-17

Family

ID=27667392

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021516537A Expired - Fee Related CN100501865C (zh) 2001-12-28 2002-12-27 磁存储器

Country Status (5)

Country Link
US (1) US6781872B2 (zh)
JP (1) JP4040414B2 (zh)
KR (1) KR100533301B1 (zh)
CN (1) CN100501865C (zh)
TW (1) TW588353B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060011B (zh) * 2006-04-20 2010-09-08 台湾积体电路制造股份有限公司 数据写入方法
CN106374037A (zh) * 2015-07-24 2017-02-01 爱思开海力士有限公司 电子设备及其制造方法
CN112490355A (zh) * 2019-09-12 2021-03-12 铠侠股份有限公司 磁性存储装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151262A (ja) * 2001-11-15 2003-05-23 Toshiba Corp 磁気ランダムアクセスメモリ
JP2004128015A (ja) * 2002-09-30 2004-04-22 Sony Corp 磁気抵抗効果素子および磁気メモリ装置
JP2004259978A (ja) * 2003-02-26 2004-09-16 Toshiba Corp 磁気記憶装置
JP2005150156A (ja) * 2003-11-11 2005-06-09 Toshiba Corp 磁気記憶装置
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
JP2005260174A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
JP2005260175A (ja) * 2004-03-15 2005-09-22 Sony Corp 磁気メモリ及びその記録方法
KR100612854B1 (ko) * 2004-07-31 2006-08-21 삼성전자주식회사 스핀차지를 이용한 자성막 구조체와 그 제조 방법과 그를구비하는 반도체 장치 및 이 장치의 동작방법
JP4575181B2 (ja) * 2005-01-28 2010-11-04 株式会社東芝 スピン注入磁気ランダムアクセスメモリ
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
JP4557841B2 (ja) * 2005-08-30 2010-10-06 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法
JP2007281247A (ja) * 2006-04-07 2007-10-25 Toshiba Corp スピンメモリ
US8120949B2 (en) * 2006-04-27 2012-02-21 Avalanche Technology, Inc. Low-cost non-volatile flash-RAM memory
JP4800123B2 (ja) * 2006-06-27 2011-10-26 シャープ株式会社 磁気半導体メモリ装置、およびこれを備える電子機器、並びに、その情報書込み読出し方法
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
TWI446604B (zh) * 2008-01-29 2014-07-21 Ulvac Inc 磁性元件之製造方法
KR20100131967A (ko) * 2008-03-06 2010-12-16 후지 덴키 홀딩스 가부시키가이샤 강자성 터널 접합 소자 및 강자성 터널 접합 소자의 구동 방법
WO2019005647A1 (en) * 2017-06-27 2019-01-03 Western Digital Technologies, Inc. INTEGRATED DISCONNECTED CIRCUITS IN DATA STORAGE DEVICES
US10411184B1 (en) 2018-03-02 2019-09-10 Samsung Electronics Co., Ltd. Vertical spin orbit torque devices
CN111771282B (zh) * 2020-05-22 2021-08-03 长江存储科技有限责任公司 存储器件及其形成方法
KR20220098536A (ko) * 2021-01-04 2022-07-12 삼성전자주식회사 자기 메모리 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5734605A (en) * 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
TW411471B (en) 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
DE19744095A1 (de) 1997-10-06 1999-04-15 Siemens Ag Speicherzellenanordnung
KR100451096B1 (ko) * 2000-09-19 2004-10-02 엔이씨 일렉트로닉스 가부시키가이샤 자기메모리셀어레이를 갖는 비휘발성 반도체메모리장치
US6700813B2 (en) * 2001-04-03 2004-03-02 Canon Kabushiki Kaisha Magnetic memory and driving method therefor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101060011B (zh) * 2006-04-20 2010-09-08 台湾积体电路制造股份有限公司 数据写入方法
CN106374037A (zh) * 2015-07-24 2017-02-01 爱思开海力士有限公司 电子设备及其制造方法
CN106374037B (zh) * 2015-07-24 2020-06-09 爱思开海力士有限公司 电子设备及其制造方法
CN112490355A (zh) * 2019-09-12 2021-03-12 铠侠股份有限公司 磁性存储装置
CN112490355B (zh) * 2019-09-12 2023-10-31 铠侠股份有限公司 磁性存储装置

Also Published As

Publication number Publication date
KR20030057468A (ko) 2003-07-04
US20030147289A1 (en) 2003-08-07
TW588353B (en) 2004-05-21
US6781872B2 (en) 2004-08-24
CN100501865C (zh) 2009-06-17
JP2003258208A (ja) 2003-09-12
TW200303020A (en) 2003-08-16
JP4040414B2 (ja) 2008-01-30
KR100533301B1 (ko) 2005-12-05

Similar Documents

Publication Publication Date Title
CN1452175A (zh) 磁存储器
CN1229880C (zh) 磁阻元件
CN1269133C (zh) 通过双向数据写入磁场实施数据写入的薄膜磁体存储装置
CN1126127C (zh) 磁阻效应器件以及使用这种器件的器件
CN100342451C (zh) 磁存储器
CN1503270A (zh) 磁单元和磁存储器
CN1231917C (zh) 可进行稳定的数据读出和数据写入的薄膜磁性体存储器
CN1199278C (zh) 使用磁性材料的元件及其编址方法
CN1497602A (zh) 磁随机存取存储器
CN1252824C (zh) 备有磁轭层的磁存储装置及其制造方法
CN1310212C (zh) 磁性器件和磁性存储器
CN1956207A (zh) 自旋注入磁随机存取存储器
CN1203560C (zh) 磁存储器元件、磁存储器及磁存储器的制造方法
CN1199274C (zh) 半导体存储装置
CN1263040C (zh) 通过磁场的施加进行数据写入的薄膜磁性体存储装置
CN100351946C (zh) 磁性体逻辑元件及磁性体逻辑元件阵列
CN1185630C (zh) 磁存储装置
CN1269134C (zh) 磁随机存取存储器及其制造方法
CN1448943A (zh) 磁存储装置
CN1822219A (zh) 包括分层铁磁结构的磁阻器件及制造该磁阻器件的方法
CN1402254A (zh) 具有含磁隧道结的存储器单元的薄膜磁存储装置
CN1385860A (zh) 具有磁性隧道接合部的薄膜磁体存储装置
CN1305140C (zh) 磁性随机防问存储器及其数据读取方法
CN1430292A (zh) 磁开关元件和磁存储器
CN1841768A (zh) 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20121227