CN106374037B - 电子设备及其制造方法 - Google Patents

电子设备及其制造方法 Download PDF

Info

Publication number
CN106374037B
CN106374037B CN201610539340.0A CN201610539340A CN106374037B CN 106374037 B CN106374037 B CN 106374037B CN 201610539340 A CN201610539340 A CN 201610539340A CN 106374037 B CN106374037 B CN 106374037B
Authority
CN
China
Prior art keywords
layer
memory
data
electronic device
variable resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610539340.0A
Other languages
English (en)
Other versions
CN106374037A (zh
Inventor
金正明
金亮坤
林钟久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106374037A publication Critical patent/CN106374037A/zh
Application granted granted Critical
Publication of CN106374037B publication Critical patent/CN106374037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/451—Stack data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

电子设备可以包括半导体存储器。半导体存储器可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。

Description

电子设备及其制造方法
相关申请的交叉引用
本专利文件主张于2015年7月24日提交的名称为“电子设备及其制造方法”的韩国专利申请第10-2015-0104951号的优先权，该申请通过引用整体合并于此。
技术领域
本专利文件涉及存储电路或存储器件及其在电子设备或系统中的应用。
背景技术
近来，随着电子装置趋向于小型化、低功耗、高性能、多功能性等，在本领域中需要能够在诸如计算机、便携式通信设备等的各种电子装置中储存信息的半导体器件，并且已对半导体器件进行了研究。这种半导体器件包括可以使用根据施加的电压或电流而在不同电阻状态之间切换的特性来储存数据的半导体器件，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。
发明内容
在本专利文件中所公开的技术包括存储电路或存储器件及其在电子设备或系统中的应用以及电子设备的各种实施方式，在该电子设备中，制造工艺简单且可变电阻元件的特性得到改善。
在一种实施方式中，电子设备可以包括半导体存储器。半导体存储器可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。
可变电阻元件包括：自由层，具有可变磁化方向；固定层，具有固定磁化方向；隧道阻障层，介于自由层和固定层之间；以及磁性补偿层，以及其中，固定层和磁性补偿层中的至少任意一层包括具有氢基团的铁磁层。具有氢基团的铁磁层包括Co/Pd-Hx(x是自然数)。氧化物间隔件包括Pd-OxHy层(x和y是自然数)。氮化物间隔件包括密度和质量比氮化硅的密度和质量大的氮化物。氮化物间隔件包括GeN层。
电子设备还可以包括微处理器，所述微处理器包括：控制单元，被配置为从微处理器外部接收包括命令的信号，以及执行命令的提取、解码，或对微处理器的信号的输入或输出的控制；操作单元，被配置为基于控制单元解码命令的结果来执行操作；以及存储单元，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，其中，包括可变电阻元件的半导体存储单元是微处理器中的存储单元的部件。
电子设备还可以包括处理器，所述处理器包括：核心单元，被配置为基于从处理器外部输入的命令而通过使用数据来执行与所述命令相对应的操作；高速缓冲存储单元，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置为在核心单元与高速缓冲存储单元之间传送数据，其中，包括可变电阻元件的半导体存储单元是处理器中的高速缓冲存储单元的部件。
电子设备还可以包括处理系统，所述处理系统包括：处理器，被配置为对由处理器接收到的命令解码，以及基于解码命令的结果来控制对信息的操作；辅助存储器件，被配置为储存用于对命令解码的程序和信息；主存储器件，被配置为调用和储存来自辅助存储器件的程序和信息，使得处理器在运行程序时能够使用程序和信息来执行操作；以及接口设备，被配置为在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，其中，包括可变电阻元件的半导体存储单元是处理系统中的辅助存储器件或主存储器件的部件。
电子设备还可以包括数据储存系统，所述数据储存系统包括：储存设备，被配置为储存数据，并且无论电源如何都保存储存的数据；控制器，被配置为根据从外部输入的命令来控制将数据输入至储存设备以及从储存设备输出数据；临时储存设备，被配置为临时地储存在储存设备与外部之间交换的数据；以及接口，被配置为在储存设备、控制器和临时储存设备中的至少一个与外部之间执行通信，其中，包括可变电阻元件的半导体存储单元是数据储存系统中的储存设备或临时储存设备的部件。
电子设备还可以包括存储系统，所述存储系统包括：存储器，被配置为储存数据，并且无论电源如何都保存储存的数据；存储器控制器，被配置为根据从外部输入的命令来控制将数据输入至存储器或从存储器输出数据；缓冲存储器，被配置为缓冲在存储器和外部之间交换的数据；以及接口，被配置为在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，其中，包括可变电阻元件的半导体存储单元是存储系统中的存储器或缓冲存储器的部件。
在另一实施方式中，电子设备可以包括半导体存储器。半导体存储器可以包括：衬底；磁性隧道结，形成在衬底之上并且包括具有可变磁化方向的自由层、具有固定磁化方向的固定层和介于自由层和固定层之间的隧道阻障层；磁性补偿层，邻近于磁性隧道结，并被配置为在自由层处产生磁场以抵消在自由层处由固定层产生的漏磁场；以及间隔件，形成在磁性隧道结的侧壁和磁性补偿层的侧壁上并包括氮化物，其中，磁性隧道结的固定层和磁性补偿层中的至少一个被配置为容易氧化。
铁磁层包括Co/Pd-Hx层(x是自然数)。电子设备还可以包括氧化物间隔件，所述氧化物间隔件形成在磁性隧道结的侧壁和磁性补偿层的侧壁与间隔件之间。间隔件具有比氮化硅的密度和质量大的密度和质量。间隔件还包括锗。
在实施方式中，提供了用于制造包括半导体存储器的电子设备的方法，所述方法包括：形成可变电阻层，所述可变电阻层包括具有氢基团的铁磁层；图案化可变电阻层，以形成可变电阻元件，其在可变电阻元件的侧壁上具有残渣；通过使残渣氧化而形成氧化物间隔件；以及在氧化物间隔件之上形成氮化物间隔件。
可变电阻层包括磁性补偿层、自由层、隧道阻障层和固定层，并且磁性补偿层和固定层中的至少任意一个包括具有氢基团的铁磁层。可变电阻元件的形成包括执行离子束蚀刻。包括氢基团的铁磁层包括Co/Pd-Hx(x是自然数)。氧化物间隔件包括Pd-OxHy层(x和y是自然数)。氮化物间隔件包括密度和质量比氮化硅的密度和质量大的氮化物。氮化物间隔件包括GeN层。
附图说明
图1是图示根据实施方式的示例性半导体器件的剖视图。
图2是图示根据另一实施方式的示例性半导体器件的剖视图。
图3是图示根据其他实施方式的示例性半导体器件的剖视图。
图4是图示示例性存储器件的剖视图，其用于解释根据实施方式制造存储器件的示例性方法。
图5是实现基于本公开技术的存储电路的微处理器的配置图的示例。
图6是实现基于本公开技术的存储电路的处理器的配置图的示例。
图7是实现基于本公开技术的存储电路的系统的配置图的示例。
图8是实现基于本公开技术的存储电路的数据储存系统的配置图的示例。
图9是实现基于本公开技术的存储电路的存储系统的配置图的示例。
具体实施方式
下面参照附图详细描述所公开的技术的各种示例和实施方式。
附图不一定成比例，在某些情况下，附图中的至少一些结构的比例可以被放大以清楚地说明所描述示例或实施方式的某些特征。在附图或描述中的具有多层结构中的两层或更多层的该特定示例中，所示的这些层的相对位置关系或这些层的布置顺序反映了所述示例或所示示例的特定实施方式，而这些层的不同的相对位置关系或布置顺序可以是可能的。另外，所述或所示的多层结构的示例可以不反映在该特定多层结构中存在的所有层(例如，一个或更多个额外层可以存在于两个所示层之间)。作为特定示例，当所述或所示多层结构中的第一层被称为在第二层“上”或“之上”或者在衬底“上”或“之上”时，该第一层不仅可以直接形成在第二层或衬底上，还可以表示一个或更多个其他的中间层可以存在于第一层和第二层或衬底之间的结构。
图1是图示根据实施方式的半导体器件的剖视图。图2是图示根据另一实施方式的半导体器件的剖视图。图3是图示根据其他实施方式的半导体器件的剖视图。
如图1所示，包括下电极接触13的层间电介质层12可以形成在衬底11上。与下电极接触13接触的可变电阻元件可以形成。在本实施方式中，可变电阻元件可以包括层叠结构，该层叠结构包括下层14、磁性补偿层15、自由层16、隧道阻障层17、固定层18和硬掩膜层19。自由层16、隧道阻障层17和固定层18可以形成磁性隧道结。可变电阻元件还可以包括层叠结构侧壁上的氧化物间隔件20和氮化物间隔件21。
衬底11可以包括在其中形成有所需底部结构(例如，开关元件)的半导体衬底。开关元件用于在具有多个单位单元的半导体器件中选择特定单位单元。开关元件可以包括晶体管、二极管或其他开关元件。开关元件的一端可以电耦接至下电极接触13，而开关元件的另一端可以通过源极线接触而电耦接至源极线。
层间电介质层12可以包括电介质材料。层间电介质层12可以包括具有氧化物层、氮化物层或氮氧化物层的单层结构，或者具有氧化物层、氮化物层或氮氧化物层的任意组合的层叠结构。
下电极接触13形成在可变电阻元件之下并且提供用于对可变电阻元件施加电压或电流的通道。下电极接触13可以包括各种导电材料，诸如金属、金属氮化物或其他导电材料。在本实施方式中，下电极接触13的线宽小于可变电阻元件的线宽。然而，其他实施方式是可能的，并且必要时，下电极接触13的线宽可以等于或大于可变电阻元件的线宽。
下层14可以包括多个层，多个层包括模板层、粘结层、用于改善可变电阻元件特性的界面层。下层14可以具有单层结构或多层结构。下层14可以包括用于对可变电阻元件施加电压和电流的电极。
磁性补偿层15可以用于抵消由固定层18产生的漏磁场的影响。磁性补偿层15可以通过降低固定层18的漏磁场对自由层16的影响来降低自由层16中的偏磁场。磁性补偿层15可以包括具有氢基团的铁磁层。包括铁磁层的磁性补偿层15可以容易氧化。磁性补偿层15可以包括例如Co/Pd-Hx层(x是自然数)。
自由层16具有可变磁化方向并且被配置为根据自由层16的磁化方向来储存数据。因此，自由层16可以被称为储存层。
与具有可变磁化方向的自由层16不同，固定层18具有固定磁化方向。因此，固定层18可以被称为参考层。
自由层16的磁化方向可以根据施加给可变电阻元件的电流或电压而改变，因此，自由层16的磁化方向可以平行或反平行于固定层18的磁化方向。因此，可变电阻元件可以在高电阻状态和低电阻状态之间切换，并储存不同数据。即，可变电阻元件可以起存储单元的作用。
自由层16和固定层18可以包括磁性材料并且具有单层结构或多层结构。自由层16的磁化方向的变化可以取决于自旋转移力矩。自由层16和固定层18可以具有垂直于自由层16和固定层18的表面的磁化方向。例如，如图1中的箭头所示，自由层16的磁化方向可以在向上方向和向下方向之间改变。固定层18的磁化方向可以固定在从上到下的方向。磁性补偿层15的磁化方向与固定层18的磁化方向相反。因此，当固定层18具有向下的磁化方向时，磁性补偿层15具有向上的磁化方向。然而，本实施方式不限于这样的示例，在另一实施方式中，固定层18具有向上的磁化方向，而磁性补偿层15具有向下的磁化方向。
自由层16和固定层18可以具有单层结构或多层结构。自由层16和固定层18可以包括各种铁磁材料，诸如Fe-Pt合金、Fe-Pd合金、Co-Pd合金Co-Pt合金、Co-Fe合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金或其他合金。
在本实施方式中，固定层18可以包括具有氢基团的铁磁层。即，固定层18可以包括容易氧化的铁磁层。固定层18可以包括例如Co/Pd-Hx层(x是自然数)。尽管已经描述固定层18包括具有氢基团的铁磁层，但在一些实施方式中，固定层18和磁性补偿层15中的任意一个可以包括具有氢基团的铁磁层。在一些实施方式中，固定层18和磁性补偿层15二者都可以包括具有氢基团的铁磁层。
隧道阻障层17可以用于通过使电子隧穿来改变自由层16的磁化方向。隧道阻障层17可以具有单层结构或多层结构并且包括氧化物，诸如Al2O3、MgO、CaO、SrO、TiO、VO、NbO等。
当图案化可变电阻元件时，硬掩模层19可以用作蚀刻掩模。硬掩模层19可以包括用于对可变电阻元件施加电压或电流的电极。
氧化物间隔件20和氮化物间隔件21可以用于保护可变电阻元件并对可变电阻元件施加应力以改变自由层16的晶格结构。
当固定层18和磁性补偿层15被图案化以形成可变电阻元件时，固定层18和磁性补偿层15的蚀刻残渣重新沉积在可变电阻元件的侧壁上。氧化物间隔件20可以通过将固定层18和磁性补偿层15的蚀刻残渣氧化而形成。具体地，在本实施方式中，通过形成包括铁磁层(其具有氢基团)的固定层18和磁性补偿层15中的至少任意一个，可变电阻元件具有容易氧化的特性。因此，由于固定层18和磁性补偿层15的图案化，可以完全氧化重新沉积在可变电阻元件的侧壁上的蚀刻残渣。因此，还可以防止可变电阻元件的层间分流(interlayershunt)，从而改善电磁特性。在一些实施方式中，氧化物间隔件20可以包括Pd-OxHy层(x和y是自然数)。
氮化物间隔件21可以用于通过对可变电阻元件施加张应力而改善磁特性。在本实施方式中，氮化物间隔件21可以包括密度和质量比氮化硅的密度和质量大的氮化物，以施加比氮化硅的张应力大的张应力。例如，氮化物间隔件21可以包括GeN层。在对比材料特性后，硅Si具有117.6pm的半径和28.08g/mol的质量，而锗Ge具有125pm的半径和74.46g/mol的质量。此外，其中组合有硅与氮的氮化硅Si3N4的质量为140.28g/mol，其密度为3.2g/cm3。其中组合有锗与氮的氮化锗Ge3N4的质量为273.947g/mol，其密度为5.25g/cm3。
氮化锗材料可以具有比氮化硅材料的密度和质量大的密度和质量，并且可以施加更大的压应力。因此，可变电阻元件的磁特性可以得到改善。
图2和图3图示了可变电阻元件的其他实施方式。如图2和图3所示，磁性补偿层38和55、自由层35和58以及固定层37和56可以位于各种位置，而不固定于特定位置。此外，可以改变磁性补偿层38和55、自由层35和58以及固定层37和56的层叠次序。可以注意到，隧道阻障层36和57的位置可以介于自由层35和58与固定层37和56之间。
图4是示例性存储器件的剖视图，将根据图4来提供用于制造存储器件的示例性方法。存储器件还可以包括各种组件，诸如用于驱动可变电阻元件的两端的互连、元件和其他部件。
如图4所示，存储器件可以包括下电极接触103，其形成在衬底101上，以穿过第一层间电介质层102而与衬底101接触。存储器件可以包括与下电极接触103接触的可变电阻元件。存储器件可以包括具有层叠结构的可变电阻元件，在层叠结构中，层叠有下层104、磁性补偿层105、自由层106、隧道阻障层107、固定层108和硬掩模层109。可变电阻元件还可以包括层叠结构侧壁上的氧化物间隔件110和氮化物间隔件111。可变电阻元件可以包括覆盖层112，其沿着包括可变电阻元件的整个结构形成。可变电阻元件还可以包括通过第二层间电介质层113和覆盖层112与可变电阻元件接触的上电极接触114以及电耦接至上电极接触114的金属互连115。
包括衬底101、第一层间电介质层102、下电极接触103、下层104、磁性补偿层105、自由层106、隧道阻障层107、固定层108、硬掩模层109、氧化物间隔件110和氮化物间隔件111的图4的元件可以与包括衬底11、层间电介质层12、下电极接触13、下层14、磁性补偿层15、自由层16、隧道阻障层17、固定层18、硬掩模层19、氧化物间隔件20和氮化物间隔件21的图1的元件相同。此外，在本实施方式中，存储器件已被描述为具有与图1的层叠结构具有相同的层叠结构的可变电阻元件。然而，本实施方式不限于这样的示例，因此可以形成具有与图2和图3不同的层叠结构的存储器件。
覆盖层112和第二层间电介质层113可以用于保护可变电阻元件并且分离可变电阻元件。例如，覆盖层112可以包括氮化物，而第二层间电介质层113可以包括氧化物。
上电极接触114可以用于将金属互连115和可变电阻元件电耦接。同时，上电极接触114可以用作可变电阻元件的电极。上电极接触114可以由与下电极接触103相同的材料形成或包括该材料。
金属互连115可以用作用于对可变电阻元件施加电压和电流的位线。金属互连115可以包括例如金属层。金属层可以指包括金属元素的导体层，诸如金属层、金属氧化物层、金属氮化物层、金属氮氧化物层、金属硅化物层或其他。
存储器件可以通过以下方法来形成。
首先，可以提供具有预定结构(例如开关元件)的衬底，可以在衬底101上形成第一层间电介质层102。可以形成接触孔，以穿过第一层间电介质层102并暴露出衬底101。可以通过用导电材料填充该孔来形成下电极接触103。可以在下电极接触103和第一层间电介质层102上形成用于形成可变电阻元件的材料层。可以通过图案化材料层来形成可变电阻元件。例如，用于形成可变电阻元件的材料层可以包括下层104、磁性补偿层105、自由层106、隧道阻障层107、固定层108和硬掩膜层109。在本实施方式中，磁性补偿层105和固定层108中的至少任意一个可以包括具有氢基团的铁磁层。因此，铁磁层具有容易氧化的特性。在图案化固定层108和磁性补偿层105期间，固定层108和磁性补偿层105的蚀刻残渣重新沉积在可变电阻元件的侧壁上。可以通过使蚀刻残渣氧化来形成氧化物间隔件110。通过形成包括具有氢基团的铁磁层的固定层108和磁性补偿层105中的至少任意一个，可以将在图案化固定层108和磁性补偿层105时重新沉积在可变电阻元件侧壁上的蚀刻残渣完全氧化。因此，可以防止可变电阻元件的层间分流(interlayer shunt)，从而改善电磁特性。可以通过例如离子束蚀刻来执行用于形成可变电阻元件的图案化过程。离子束蚀刻可以以倾斜蚀刻过程与垂直蚀刻过程彼此分开进行的方式来执行，以调节重新沉积在可变电阻元件侧壁上的残渣的量。
可以在氧化物间隔件110上形成氮化物间隔件111。可以沿着包括氮化物间隔件111的整个结构来形成覆盖层112。第二层间电介质层113可以形成为填充在覆盖层112上的可变电阻元件之间。孔可以形成为穿过第二层间电介质层113和覆盖层112并暴露出可变电阻元件的部分。可以通过用导电材料填充该孔来形成上电极接触114。可以在上电极接触114和第二层间电介质层113上形成金属互连115。
根据所公开的技术的上述和其他存储电路或半导体器件可以用于一系列设备或系统。图5至图9提供了能够实施本文公开的存储电路的设备或系统的一些示例。
图5是实现基于本公开技术的存储电路的微处理器的配置图的示例。
参照图5，微处理器1000可以执行用于控制和调谐从各种外部设备接收数据、处理数据和向外部设备输出处理结果的一系列过程的任务。微处理器1000可以包括存储单元1010、操作单元1020、控制单元1030等。微处理器1000可以是各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储单元1010是微处理器1000中储存数据的部件，如处理器寄存器或寄存器等。存储单元1010可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1010可以包括各种寄存器。存储单元1010可以执行临时储存通过操作单元1020对其执行操作的数据、执行操作的结果数据以及执行操作的数据被储存的地址的功能。
存储单元1010可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，存储单元1010可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。由此，存储单元1010的制造工艺可以变得容易，并且可以提高存储单元1010的可靠性和产量。结果，可以改善微处理器1000的操作特性。
操作单元1020可以根据控制单元1030解码命令的结果而执行四则算术运算或逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
控制单元1030可以接收来自微处理器1000的存储单元1010、操作单元1020和外部设备的信号,执行命令的提取、解码以及对微处理器1000的信号的输入和输出的控制，以及运行由程序表示的处理。
根据本实施方式的微处理器1000可以额外地包括高速缓冲存储单元1040，其可以临时储存要从除存储单元1010以外的外部设备输入的数据或者要输出至外部设备的数据。在这种情况下，高速缓冲存储单元1040可以通过总线接口1050与存储单元1010、操作单元1020和控制单元1030交换数据。
图6是实现基于本公开技术的存储电路的处理器的配置图的示例。
参照图6，处理器1100可以通过包括除微处理器的功能之外的各种功能来改善性能并实现多功能性，所述微处理器执行用于控制和调谐从各种外部设备接收数据、处理数据和向外部设备输出处理结果的一系列过程的任务。处理器1100可以包括用作微处理器的核心单元1110、用于临时储存数据的高速缓冲存储单元1120、以及用于在内部设备和外部设备之间传输数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
本实施方式的核心单元1110是对从外部设备输入的数据执行算数逻辑运算的部件，并且可以包括存储单元1111、操作单元1112和控制单元1113。
存储单元1111是处理器1100中储存数据的部件，如处理器寄存器或寄存器等。存储单元1111可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1111可以包括各种寄存器。存储单元1111可以执行临时储存通过操作单元1112要对其执行操作的数据、执行操作的结果数据以及执行操作的数据被储存的地址的功能。操作单元1112是处理器1100中执行操作的部分。操作单元1112可以根据控制单元1113解码命令的结果而执行四则算术运算或逻辑运算等。操作单元1112可以包括至少一个算术逻辑单元(ALU)等。控制单元1113可以接收来自处理器1100的存储单元1111、操作单元1112和外部设备的信号、执行命令的提取、解码、对处理器1100的信号的输入和输出的控制，以及运行由程序表示的处理。
高速缓冲存储单元1120是临时储存数据的部件来补偿以高速操作的核心单元1110和以低速操作的外部设备之间的数据处理速度上的差异。高速缓冲存储单元1120可以包括主储存部分1121、二级储存部分1122和三级储存部分1123。一般而言，高速缓冲存储单元1120包括主储存部分1121和二级储存部分1122，以及在需要大储存容量的情况下可以包括三级储存部分1123。根据情况需要，高速缓冲存储单元1120可以包括更多数量的储存部分。也就是说，包括在高速缓冲存储单元1120中的储存部分的数量可以根据设计而改变。主储存部分1121、二级储存部分1122和三级储存部分1123储存和区分数据的速度可以相同或不同。在各储存部分1121、1122和1123的速度不同的情况下，主储存部分1121的速度可以是最大的。高速缓冲存储单元1120的主储存部分1121、二级储存部分1122和三级储存部分1123中的至少一个储存部分可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，高速缓冲存储单元1120可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。由此，高速缓冲存储单元1120的制造工艺可以变得容易，并且可以提高高速缓冲存储单元1120的可靠性和产量。结果，可以改善处理器1100的操作特性。
尽管图6示出主储存部分1121、二级储存部分1122和三级储存部分1123全都配置在高速缓冲存储单元1120内部，但要注意的是，高速缓冲存储单元1120的主储存部分1121、二级储存部分1122和三级储存部分1123全都可以配置在核心单元1110的外部，并且可以补偿核心单元1110与外部设备之间的数据处理速度上的差异。同时，要注意的是，高速缓冲存储单元1120的主储存部分1121可以设置在核心单元1110的内部，而二级储存部分1122和三级储存部分1123可以被配置在核心单元1110的外部，以强化补偿数据处理速度差异的功能。在另一实施方式中，主储存部分1121和二级储存部分1122可以设置在核心单元1110内部，而三级储存部分1123可以设置在核心单元1110外部。
总线接口1130是连接核心单元1110、高速缓冲存储单元1120和外部设备的部件，并允许数据高效地传送。
根据本实施方式的处理器1100可以包括多个核心单元1110，并且多个核心单元1110可以共享高速缓冲存储单元1120。多个核心单元1110和高速缓冲存储单元1120可以直接连接或者经由总线接口1130而连接。多个核心单元1110可以以与核心单元1110的上述配置相同的方式来配置。在处理器1100包括多个核心单元1110的情况下，高速缓冲存储单元1120的主储存部分1121可以对应于多个核心单元1110的数量而配置在每个核心单元1110中，而二级储存部分1122和三级储存部分1123可以以通过总线接口1130共享的方式配置在多个核心单元1110外部。主储存部分1121的处理速度可以大于二级储存部分1122和三级储存部分1123的处理速度。在另一实施方式中，主储存部分1121和二级储存部分1122可以对应于多个核心单元1110的数量而配置在每个核心单元1110中，而三级储存部分1123可以以通过总线接口1130共享的方式配置在多个核心单元1110外部。
根据本实施方式的处理器1100还可以包括：嵌入式存储单元1140，储存数据；通信模块单元1150，能够以有线方式或无线方式将数据传送至外部设备以及接收来自外部设备的数据；存储器控制单元1160，驱动外部存储器件；以及媒体处理单元1170，处理在处理器1100中处理的数据或者从外部输入设备输入的数据，以及将处理数据输出至外部接口设备等。此外，处理器1100可以包括各种各样的多个模块和设备。在这种情况下，添加的多个模块可以经由总线接口1130与核心单元1110和高速缓冲存储单元1120交换数据，以及彼此交换数据。
嵌入式存储单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)和具有与上述存储器类似的功能的存储器等。非易失性存储器可以包括ROM(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)、具有类似功能的存储器。
通信模块单元1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及它们二者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线收发数据的各种设备等。无线网络模块可以包括红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带英特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下收发数据的各种设备等。
存储器控制单元1160用来管理和处理在处理器1100与外部储存设备(其根据不同通信标准来操作)之间传送的数据。存储器控制单元1160可以包括各种存储器控制器，例如，可以控制IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的设备。
媒体处理单元1170可以处理处理器1100中处理的数据，或者以图像、声音及其他形式从外部输入设备输入的数据，以及将数据输出至外部接口设备。媒体处理单元1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频设备(HD音频)、高清多媒体接口(HDMI)控制器等。
图7是实现基于本公开技术的存储电路的系统的配置图的示例。
参照图7，作为用于处理数据的装置的系统1200可以执行输入、处理、输出、通信、储存等以对数据进行一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、接口设备1240等。本实施方式的系统1200可以是使用处理器来操作的各种电子系统，诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、试听(AV)系统、智能电视等。
处理器1210可以对输入的命令解码和对系统1200中储存的数据进行处理操作、比较等，以及控制这些操作。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用处理器(AP)、数字信号处理器(DSP)等。
主存储器件1220是当运行程序时能够临时储存、调用和运行来自辅助存储器件1230的程序代码或数据，以及即使在电源关断时能够保存存储内容的储存器。主存储器件1220可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，主存储器件1220可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。由此，主存储器件1220的制造工艺可以变得容易，并且可以提高主存储器件1220的可靠性和产量。结果，可以改善系统1200的操作特性。
此外，主存储器件1220还可以包括易失性存储类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，在电源关断时，在所述易失性存储器中的所有内容都被擦除。与此不同，主存储器件1220可以不包括根据实施方式的半导体器件，而是可以包括易失性存储类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，在电源关断时，所述易失性存储器中的所有内容都被擦除。
辅助存储器件1230是用于储存程序代码或数据的存储器件。当辅助存储器件1230的速度比主存储器件1220慢时，辅助存储器件1230可以储存较大量的数据。辅助存储器件1230可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，辅助存储器件1230可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。由此，辅助存储器件1230的制造工艺可以变得容易，并且可以提高辅助存储器件1230的可靠性和产量。结果，可以改善系统1200的操作特性。
此外，辅助存储器件1230还可以包括数据储存系统(参见图8的参考标记1300)，诸如使用磁的磁带、磁盘、使用光的光盘、使用磁和光二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。与此不同，辅助存储器件1230可以不包括根据实施方式的半导体器件，而是可以包括数据储存系统(参见图8的参考标记1300)，诸如使用磁的磁带、磁盘、使用光的光盘、使用磁和光二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。
接口设备1240可以用来在本实施方式的系统1200与外部设备之间执行命令和数据的交换。接口设备1240可以是小键盘、键盘、鼠标、扬声器、话筒、显示器、各种人机交互设备(HID)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及它们二者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线收发数据的各种设备等。无线网络模块可以包括红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带英特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下收发数据的各种设备等。
图8是实现基于本公开技术的存储电路的数据储存系统的配置图的示例。
参照图8，数据储存系统1300可以包括：作为用于储存数据的组件而具有非易失性特征的储存设备1310，控制储存设备1310的控制器1320、连接外部设备的接口1330以及用于临时储存数据的临时储存设备1340。数据储存系统1300可以是诸如硬盘驱动器(HDD)、压缩盘只读存储器(CDROM)、数字通用光盘(DVD)、固态盘(SSD)等的盘型以及诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的卡型。
储存设备1310可以包括半永久性地储存数据的非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
控制器1320可以控制储存设备1310与接口1330之间的数据交换。为此，控制器1320可以包括用于对经由接口1330从数据储存系统1300外部输入的处理命令执行操作等的处理器1321。
接口1330用来执行数据储存系统1300与外部设备之间的命令和数据的交换。在数据储存系统1300是卡型的情况下，接口1330可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等设备中所使用的接口相兼容，或者与在与以上提及的设备类似的设备中所使用的接口相兼容。在数据储存系统1300是盘型的情况下，接口1330可以与诸如IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)等接口相兼容，或者与在与以上提及的接口类似的接口相兼容。接口1330可以与具有彼此不同类型的一个或更多个接口相兼容。
根据与外部设备、控制器和系统的接口的多样化和高性能，临时储存设备1340可以临时地储存数据以在接口1330与储存设备1310之间高效地传输数据。用于临时储存数据的临时储存设备1340可以包括根据实施方式的一个或更多个上述半导体器件。临时储存设备1340可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。由此，储存设备1310或临时储存设备1340的制造工艺可以变得容易，并且可以提高储存设备1310或临时储存设备1340的可靠性和产量。结果，可以改善数据储存系统1300的操作特性和数据储存特性。
图9是实现基于本公开技术的存储电路的存储系统的配置图的示例。
参照图9，存储系统1400可以包括：存储器1410，作为用于储存数据的组件而具有非易失特性；存储器控制器1420，控制存储器1410；接口1430，用来与外部设备连接，等等。存储系统1400可以是诸如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的卡型。
用于储存数据的存储器1410可以包括根据实施方式的一个或更多个上述半导体器件。例如，存储器1410可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。由此，存储器1410的制造工艺可以变得容易，并且可以提高存储器1410的可靠性和产量。结果，可以改善存储系统1400的操作特性和数据储存特性。
此外，根据本实施方式的存储器1410还可以包括具有非易失特性的ROM(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
存储器控制器1420可以控制存储器1410与接口1430之间的数据交换。为此，存储器控制器1420可以包括用于对经由接口1430从存储系统1400的外部输入的命令执行操作和处理的处理器1421。
接口1430用来执行存储系统1400与外部设备之间的命令和数据交换。接口1430可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等设备中所使用的接口相兼容，或者与在与以上提及的设备类似的设备中所使用的接口相兼容。接口1430可以与具有彼此不同类型的一个或更多个接口相兼容。
根据本实施方式的存储系统1400还可以包括缓冲存储器1440，以用于根据与外部设备、存储器控制器和存储系统的接口的多样化和高性能而在接口1430与存储器1410之间高效地传输数据。例如，用于临时储存数据的缓冲存储器1440可以包括根据实施方式的一个或更多个上述半导体器件。缓冲存储器1440可以包括：可变电阻元件，包括具有氢基团的铁磁层；氧化物间隔件，形成在可变电阻元件的侧壁上；以及氮化物间隔件，形成在氧化物间隔件上。由此，缓冲存储器1440的制造工艺可以变得容易，并且可以提高缓冲存储器1440的可靠性和产量。结果，可以改善存储系统1400的操作特性和数据储存特性。
此外，根据本实施方式的缓冲存储器1440还可以包括具有易失特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及具有非易失特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据本实施方式的半导体器件，而是可以包括具有易失特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及可以包括具有非易失特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
从上面的描述显而易见的是，在根据实施方式的半导体器件及其制造方法中，可变电阻元件的图案化是容易的，并且可以确保可变电阻元件的特性。
基于本文件中公开的存储器件的图5至图9中的电子设备和系统的以上示例中的特征可以实现在各种设备、系统或应用中。一些示例包括移动电话或其他便携式通信设备、平板电脑、笔记本电脑或膝上电脑、游戏机、智能电视、电视机顶盒、多媒体服务器、有或无无线通信功能的数码照相机、腕表或具有无线通信能力的其他可穿戴设备。
虽然本专利文件包含很多细节，但是这些细节不应当被解释为对任何发明的范围或可要求保护的范围的限制，相反地，应当被解释为可以针对特定发明的特定实施例的特征的描述。在本专利文件中在单独的实施例的上下文中描述的特定特征也可以结合单个实施例来实现。相反地，在单个实施例的上下文中描述的各种特征也可以以多种实施例来分别实现，或者以任何适当的子组合来实现。此外，虽然特征在上文中可以被描述为在特定组合中起作用，以及甚至最初像这样来要求保护，但是在某些情况下，可以从该所要求保护的组合中去除来自该组合的一个或更多个特征，且所要求保护的组合可以是针对子组合或子组合的变化。
类似地，虽然在附图中以特定次序来描述操作，但是这不应当被理解为需要以所示特定次序或顺序次序来执行这样的操作，或者不应当被理解为需要执行全部所示操作来实现希望的结果。此外，在本专利文件中描述的实施例中的各种系统组件的分离不应当理解为在全部实施例中都需要这种分离。
仅描述了少数实施方式和示例。可以基于在本专利文件中描述和图示的内容来做出其他实施方式、改进和变化。

Claims (16)

1.一种包括半导体存储器的电子设备，所述半导体存储器包括：
可变电阻元件，包括具有氢基团的铁磁层；
氧化物间隔件，形成在可变电阻元件的侧壁上；以及
氮化物间隔件，形成在氧化物间隔件上。
2.如权利要求1所述的电子设备，
其中，可变电阻元件包括：
自由层，具有可变磁化方向；
固定层，具有固定磁化方向；
隧道阻障层，介于自由层和固定层之间；以及
磁性补偿层，以及
其中，固定层和磁性补偿层中的至少任意一个包括具有氢基团的铁磁层。
3.如权利要求1所述的电子设备，其中，具有氢基团的铁磁层包括Co/Pd-Hx，x是自然数。
4.如权利要求1所述的电子设备，其中，氧化物间隔件包括Pd-OxHy层，x和y是自然数。
5.如权利要求1所述的电子设备，其中，氮化物间隔件包括密度和质量比氮化硅的密度和质量大的氮化物。
6.如权利要求1所述的电子设备，其中，氮化物间隔件包括GeN层。
7.如权利要求1所述的电子设备，还包括微处理器，所述微处理器包括：
控制单元，被配置为从微处理器外部接收包括命令的信号，以及执行命令的提取、解码，或对微处理器的信号的输入或输出的控制；
操作单元，被配置为基于控制单元解码命令的结果来执行操作；以及
存储单元，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，
其中，包括可变电阻元件的半导体存储单元是微处理器中的存储单元的部件。
8.如权利要求1所述的电子设备，还包括处理器，所述处理器包括：
核心单元，被配置为基于从处理器外部输入的命令而通过使用数据来执行与所述命令相对应的操作；
高速缓冲存储单元，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及
总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置为在核心单元与高速缓冲存储单元之间传送数据，
其中，包括可变电阻元件的半导体存储单元是处理器中的高速缓冲存储单元的部件。
9.如权利要求1所述的电子设备，还包括处理系统，所述处理系统包括：
处理器，被配置为对由处理器接收到的命令解码，以及基于解码命令的结果来控制对信息的操作；
辅助存储器件，被配置为储存用于对命令解码的程序和信息；
主存储器件，被配置为调用和储存来自辅助存储器件的程序和信息，使得处理器在运行程序时能够使用程序和信息来执行操作；以及
接口设备，被配置为在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，
其中，包括可变电阻元件的半导体存储单元是处理系统中的辅助存储器件或主存储器件的部件。
10.如权利要求1所述的电子设备，还包括数据储存系统，所述数据储存系统包括：
储存设备，被配置为储存数据，并且无论电源如何都保存储存的数据；
控制器，被配置为根据从外部输入的命令来控制将数据输入至储存设备以及从储存设备输出数据；
临时储存设备，被配置为临时地储存在储存设备与外部之间交换的数据；以及
接口，被配置为在储存设备、控制器和临时储存设备中的至少一个与外部之间执行通信，
其中，包括可变电阻元件的半导体存储单元是数据储存系统中的储存设备或临时储存设备的部件。
11.如权利要求1所述的电子设备，还包括存储系统，所述存储系统包括：
存储器，被配置为储存数据，并且无论电源如何都保存储存的数据；
存储器控制器，被配置为根据从外部输入的命令来控制将数据输入至存储器以及从存储器输出数据；
缓冲存储器，被配置为缓存在存储器与外部之间交换的数据；以及
接口，被配置为在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，
其中，包括可变电阻元件的半导体存储单元是存储系统中的存储器或缓冲存储器的部件。
12.一种包括半导体存储器的电子设备，所述半导体存储器包括：
衬底；
磁性隧道结，形成在衬底之上，并且包括具有可变磁化方向的自由层、具有固定磁化方向的固定层和介于自由层和固定层之间的隧道阻障层；
磁性补偿层，邻近于磁性隧道结，并被配置为在自由层处产生磁场以抵消在自由层处由固定层产生的漏磁场；以及
间隔件，形成在磁性隧道结的侧壁和磁性补偿层的侧壁上并包括氮化物，
其中，磁性隧道结的固定层和磁性补偿层中的至少一个被配置为具有氢基团而容易氧化。
13.如权利要求12所述的电子设备，其中，铁磁层包括Co/Pd-Hx层，x是自然数。
14.如权利要求12所述的电子设备，还包括氧化物间隔件，所述氧化物间隔件形成在磁性隧道结的侧壁和磁性补偿层的侧壁与间隔件之间。
15.如权利要求12所述的电子设备，其中，间隔件具有比氮化硅的密度和质量大的密度和质量。
16.如权利要求12所述的电子设备，其中，间隔件还包括锗。
CN201610539340.0A 2015-07-24 2016-07-08 电子设备及其制造方法 Active CN106374037B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0104951 2015-07-24
KR1020150104951A KR20170012798A (ko) 2015-07-24 2015-07-24 전자 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN106374037A CN106374037A (zh) 2017-02-01
CN106374037B true CN106374037B (zh) 2020-06-09

Family

ID=57837911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610539340.0A Active CN106374037B (zh) 2015-07-24 2016-07-08 电子设备及其制造方法

Country Status (3)

Country Link
US (1) US9847474B2 (zh)
KR (1) KR20170012798A (zh)
CN (1) CN106374037B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190011461A (ko) * 2017-07-25 2019-02-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20190027582A (ko) * 2017-09-07 2019-03-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102658258B1 (ko) 2019-10-01 2024-04-17 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452175A (zh) * 2001-12-28 2003-10-29 株式会社东芝 磁存储器
CN102246327A (zh) * 2008-12-10 2011-11-16 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
CN103996404A (zh) * 2008-10-22 2014-08-20 应用材料公司 使用能量化离子以图案化磁性薄膜的方法
CN104766874A (zh) * 2014-01-02 2015-07-08 爱思开海力士有限公司 电子器件及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537838B2 (en) * 2001-06-11 2003-03-25 Limileds Lighting, U.S., Llc Forming semiconductor structures including activated acceptors in buried p-type III-V layers
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
KR20150102302A (ko) * 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1452175A (zh) * 2001-12-28 2003-10-29 株式会社东芝 磁存储器
CN103996404A (zh) * 2008-10-22 2014-08-20 应用材料公司 使用能量化离子以图案化磁性薄膜的方法
CN102246327A (zh) * 2008-12-10 2011-11-16 株式会社日立制作所 磁阻效应元件、使用其的磁存储单元及磁随机存取存储器
CN104766874A (zh) * 2014-01-02 2015-07-08 爱思开海力士有限公司 电子器件及其制造方法

Also Published As

Publication number Publication date
CN106374037A (zh) 2017-02-01
KR20170012798A (ko) 2017-02-03
US9847474B2 (en) 2017-12-19
US20170025599A1 (en) 2017-01-26

Similar Documents

Publication Publication Date Title
US10102136B2 (en) Electronic device and method for fabricating the same
US10205089B2 (en) Electronic device and method for fabricating the same
US10134458B2 (en) Electronic device and method for fabricating the same
US9614008B2 (en) Electronic device and method for fabricating the same
CN106206939B (zh) 电子装置及其制造方法
US9515122B2 (en) Electronic device and method for fabricating the same
US20140258626A1 (en) Electronic devices having semiconductor memory unit
US10276636B2 (en) Electronic device and method for fabricating the same
CN106549101B (zh) 电子设备及其制造方法
US9331267B2 (en) Electronic device having buried gate and method for fabricating the same
CN108807662B (zh) 电子装置
CN107706304B (zh) 电子设备及其制造方法
US20160181520A1 (en) Electronic device and method for fabricating the same
CN106816527B (zh) 电子设备
CN106374037B (zh) 电子设备及其制造方法
US9330754B2 (en) Electronic device and method for fabricating the same
US10333060B2 (en) Electronic device and method for fabricating the same
US9559145B2 (en) Electronic device and method for fabricating the same
US9418838B2 (en) Electronic device and method for fabricating the same
US9330744B2 (en) MRAM with magnetic material surrounding contact plug
KR20180049387A (ko) 전자 장치 및 그 제조 방법
CN106816173B (zh) 电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant