CN106816173B - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN106816173B
CN106816173B CN201610382001.6A CN201610382001A CN106816173B CN 106816173 B CN106816173 B CN 106816173B CN 201610382001 A CN201610382001 A CN 201610382001A CN 106816173 B CN106816173 B CN 106816173B
Authority
CN
China
Prior art keywords
layer
magnetic layer
magnetic
magnetization direction
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610382001.6A
Other languages
English (en)
Other versions
CN106816173A (zh
Inventor
文廷桓
尹晟准
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN106816173A publication Critical patent/CN106816173A/zh
Application granted granted Critical
Publication of CN106816173B publication Critical patent/CN106816173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

该技术提供了一种电子设备。根据本文件的一种实施方式的电子设备可以包括半导体存储器，并且该半导体存储器可以包括：自由层，包括多个磁性层，每个磁性层具有可变磁化方向；隧道阻障层，形成在自由层之上；以及钉扎层，形成在隧道阻障层之上并且具有钉扎磁化方向；其中，自由层中的多个磁性层包括与隧道阻障层接触的第一磁性层和与隧道阻障层不接触的第二磁性层，并且第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和大于或等于第二磁性层的单轴各向异性场和由于第二磁性层的形状导致的退磁场之间的差。

Description

电子设备
相关申请的交叉引用
本专利文件主张于2015年11月30日提交的发明名称为“电子设备”的韩国专利申请第10-2015-0168239号的优先权，该申请以全文引用的方式并入本文。
技术领域
本专利文件涉及存储电路或存储器件及其在电子设备或系统中的应用。
背景技术
近来，随着电子设备或装置趋向于小型化、低功耗、高性能、多功能性等，存在对能够在诸如计算机、便携式通信设备等的各种电子设备或装置中储存信息的电子器件的需求，并且已对这种电子器件进行了研究和开发。这种电子器件的示例包括可以使用根据施加的电压或电流而在不同电阻状态之间切换的特性来储存数据的电子器件，并且该电子器件可以以各种配置来实施，例如，RRAM(阻变随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电熔丝等。
发明内容
在本专利文件中所公开的技术包括存储电路或存储器件及其在电子设备或系统中的应用以及电子设备的各种实施方式，其中，电子设备包括可以改善可变电阻元件的特性的半导体存储器。
在实施方式中，电子设备可以包括半导体存储器，并且该半导体存储器可以包括：自由层，包括多个磁性层，每个磁性层具有可变磁化方向；隧道阻障层，形成在自由层之上；以及钉扎层，形成在隧道阻障层之上并且具有钉扎磁化方向；其中，自由层中的多个磁性层包括与隧道阻障层接触的第一磁性层和与隧道阻障层不接触的第二磁性层，并且第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和大于或等于第二磁性层的单轴各向异性场和由于第二磁性层的形状导致的退磁场之间的差。此外，自由层还可以包括间隔件层，所述间隔件层介于多个磁性层之间并诱导层间交换耦合。
自由层可以具有SF(合成铁磁体)结构。第一磁性层可以具有与第二磁性层的磁化方向相同的磁化方向。每个磁性层的可变磁化方向可以同时改变成同一方向。改变第一磁性层的磁化方向的机理可以不同于改变第二磁性层的磁化方向的机理。第一磁性层的磁化方向可以通过自旋转移力矩来改变，而第二磁性层的磁化方向可以通过磁场来改变。
电子设备还可以包括微处理器，所述微处理器包括：控制单元，被配置为接收包括来自微处理器外部的命令的信号，以及执行命令的提取、解码，或控制微处理器的信号的输入或输出；操作单元，被配置为基于控制单元解码命令的结果来执行操作；以及存储单元，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，其中，半导体存储器是微处理器中的存储单元的部件。
电子设备还可以包括处理器，所述处理器包括：核心单元，被配置为基于从处理器外部输入的命令而通过使用数据来执行与所述命令相对应的操作；高速缓冲存储单元，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置为在核心单元与高速缓冲存储单元之间传送数据，其中，半导体存储器是处理器中的高速缓冲存储单元的部件。
电子设备还可以包括处理系统，所述处理系统包括：处理器，被配置为对由处理器接收到的命令解码，以及基于解码命令的结果来控制对信息的操作；辅助存储器件，被配置为储存用于对命令解码的程序和信息；主存储器件，被配置为调用和储存来自辅助存储器件的程序和信息，使得处理器在运行程序时能够使用程序和信息来执行操作；以及接口设备，被配置为在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。
电子设备还可以包括数据储存系统，所述数据储存系统包括：储存设备，被配置为储存数据，并且无论电源如何都保存储存的数据；控制器，被配置为根据从外部输入的命令来控制将数据输入至储存设备以及从储存设备输出数据；临时储存设备，被配置为暂时地储存在储存设备与外部之间交换的数据；以及接口，被配置为在储存设备、控制器和临时储存设备中的至少一个与外部之间执行通信，其中，半导体存储器是数据储存系统中的储存设备或临时储存设备的部件。
电子设备还可以包括存储系统，所述存储系统包括：存储器，被配置为储存数据，并且无论电源如何都保留储存的数据；存储器控制器，被配置为根据从外部输入的命令来控制将数据输入至存储器或从存储器输出数据；缓冲存储器，被配置为缓冲在存储器和外部之间交换的数据；以及接口，被配置为在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，其中，半导体存储器是存储系统中的存储器或缓冲存储器的部件。
在另一实施方式中，电子设备包括MTJ(磁性隧道结)结构，其中，MTJ结构包括：自由层，具有可变磁化方向；钉扎层，具有钉扎磁化方向；隧道阻障层，介于自由层和钉扎层之间，其中，自由层包括第一磁性层、第二磁性层和间隔件层，所述间隔件层介于第一磁性层与第二磁性层之间并在其间诱导层间交换耦合，以导致第一磁性层和第二磁性层一起改变它们的磁化方向；以及磁校正层，位于钉扎层附近，所述磁校正层显示出与钉扎磁化方向相反的磁化方向，并与钉扎层交换耦合，以降低钉扎层对自由层的影响。
在自由层内的第一磁性层、第二磁性层以及间隔件层可以被结构化为满足以下公式：
[公式]
Figure BDA0001006642580000031
其中，在该公式中，Jex是第一磁性层与第二磁性层之间的层间交换耦合，MsSL2是第二磁性层的饱和磁化，tSL2是第二磁性层的厚度，Hstray是由第一磁性层产生的漏磁场，KuSL2是第二磁性层的单轴各向异性场，以及NzzSL2是第二磁性层沿垂直方向的退磁张量，以同时转换第一磁性层和第二磁性层的磁化方向。
第二磁性层、间隔件层和第一磁性层可以顺序地层叠，并且第一磁性层与隧道阻障层接触。自由层可以具有SF(合成铁磁体)结构。第一磁性层可以具有与第二磁性层的磁化方向相同的磁化方向。改变第一磁性层的磁化方向的机理可以不同于改变第二磁性层的磁化方向的机理。第一磁性层的磁化方向可以通过自旋转移力矩来改变，而第二磁性层的磁化方向可以通过磁场来改变。
在另一实施方式中，电子设备可以包括MTJ(磁性隧道结)结构，其中，MTJ结构可以包括：自由层，具有可变磁化方向；钉扎层，具有钉扎磁化方向；隧道阻障层，介于自由层和钉扎层之间，其中，自由层包括第一磁性层、第二磁性层和间隔件层，所述间隔件层介于第一磁性层与第二磁性层之间并在其间诱导层间交换耦合，以导致第一磁性层和第二磁性层一起改变它们的磁化方向，并且自由层被结构化以满足以下公式：
[公式]
Figure BDA0001006642580000032
其中，在该公式中，Jex是第一磁性层与第二磁性层之间的层间交换耦合，MsSL2是第二磁性层的饱和磁化，tSL2是第二磁性层的厚度，Hstray是由第一磁性层产生的漏磁场，KuSL2是第二磁性层的单轴各向异性场，以及NzzSL2是第二磁性层沿垂直方向的退磁张量，以同时转换第一磁性层和第二磁性层的磁化方向。
第二磁性层、间隔件层和第一磁性层可以顺序地层叠，并且第一磁性层与隧道阻障层接触。自由层具有SF(合成铁磁体)结构。第一磁性层可以具有与第二磁性层的磁化方向相同的磁化方向。改变第一磁性层的磁化方向的机理可以不同于改变第二磁性层的磁化方向的机理。第一磁性层的磁化方向可以通过自旋转移力矩来改变，而第二磁性层的磁化方向可以通过磁场来改变。
在附图、说明书和权利要求中更详细地描述了这些和其他方面、实施方式和相关优点。
附图说明
图1是图示根据本公开的实施方式的可变电阻元件的截面图。
图2是图示根据本公开的实施方式的存储器件及其制造方法的截面图。
图3是图示根据本公开的另一实施方式的存储器件及其制造方法的截面图。
图4是实现基于本公开技术的存储电路的微处理器的配置图的示例。
图5是实现基于本公开技术的存储电路的处理器的配置图的示例。
图6是实现基于本公开技术的存储电路的系统的配置图的示例。
图7是实现基于本公开技术的存储电路的数据储存系统的配置图的示例。
图8是实现基于本公开技术的存储电路的存储系统的配置图的示例。
具体实施方式
下面参照附图详细描述所公开的技术的各种示例和实施方式。
附图不一定成比例，在某些情况下，附图中的结构的至少一些的比例可以被放大以清楚地说明所描述示例或实施方式的某些特征。在附图或描述中的具有多层结构中的两层或更多层的该特定示例中，所示的这些层的相对位置关系或这些层的布置顺序反映了所述示例或所示示例的特定实施方式，而这些层的不同的相对位置关系或布置顺序可以是可能的。另外，所述或所示的多层结构的示例可以不反映在该特定多层结构中存在的所有层(例如，一个或更多个额外层可以存在于两个所示层之间)。作为特定示例，当所述或所示多层结构中的第一层被称为在第二层“上”或“之上”或者在衬底“上”或“之上”，该第一层不仅可以直接形成在第二层或衬底上，还可以表示一个或更多个其他的中间层可以存在于第一层和第二层或衬底之间的结构。
本公开的以下实施方式是为了提供一种包括具有改善性能的可变电阻元件的半导体存储器，以及包括该半导体存储器的电子设备。这里，可变电阻元件可以意味着能够响应于施加的偏压(例如，电流或电压)在不同电阻状态之间切换的元件。因此，具有改善性能的可变电阻元件可以意味着可变电阻元件具有在不同电阻状态之间的改善的切换特性。
图1是图示根据本公开的实施方式的可变电阻元件的截面图。
如图1所示，可变电阻元件100可以包括磁性隧道结(MTJ)结构，所述MTJ结构包括具有可变磁化方向的自由层120、具有钉扎磁化方向的钉扎层140和介于自由层 120和钉扎层140之间的隧道阻障层130。
在MTJ结构中，由于自由层120的磁化方向是可变的并且可通过向MTJ施加电流或电压以导致改变而改变，因此根据自由层120的磁化方向相对于钉扎层140的固定磁化方向的相对方向，MTJ的电阻或MTJ两端的电阻作为可变电阻而变化，并显示不同的电阻值，使得MTJ针对自由层120的不同磁化方向显示不同的电阻状态。因此，自由层120和钉扎层140的磁化方向的不同相对方向可用于表示不同数据或数据位，并且自由层120可以根据其磁化方向来实际地储存数据。因此，自由层120可被称为储存层。自由层120的磁化方向可以通过自旋转移力矩和磁场来改变。由于钉扎层140的磁化方向被钉扎，因此钉扎层140可以与自由层120进行比较，并被称为参考层。隧道阻障层 130可用于通过电子隧穿来改变自由层120的磁化方向。在实施方式中，自由层120和钉扎层140可以具有垂直于每层的表面的磁化方向。例如，如图中箭头所示的，自由层 120的磁化方向可以在向下方向和向上方向之间改变，而钉扎层140的磁化方向可以被固定为向上方向。在其他实施方式中，自由层和钉扎层可以被配置为使其磁化方向与 MTJ中的层平行。
自由层120和钉扎层140中的每层可以具有包括铁磁材料的单层结构或多层结构。例如，自由层120和钉扎层140中的每层可以包括主要成分为Fe、Ni或Co的合金，诸如Co-Fe-B合金、Co-Fe-B-X合金(这里，X可以是Al、Si、Ti、V、Cr、Ni、Ga、Ge、 Zr、Nb、Mo、Pd、Ag、Hf、Ta、W或Pt)、Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt 合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt 合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、或Co-Ni-Pt合金等。在一些实施方式中，自由层120和钉扎层140中的每层可以包括Co/Pt或Co/Pd等的层叠结构，或磁性材料与非磁性材料的交替层叠结构。隧道阻障层130可以包括绝缘氧化物，例如MgO、CaO、SrO、 TiO、VO、NbO等。
响应于施加至可变电阻元件100的电压或电流，自由层120的磁化方向可以改变，从而平行或反平行于钉扎层140的磁化方向。结果，可变电阻元件100可以在低电阻状态和高电阻状态之间切换以储存不同数据。即，可变电阻元件100可以起存储单元的作用。为了改善可变电阻元件100的切换特性，重要的是降低改变或切换自由层120的磁化方向所需的施加至可变电阻元件100的电流的阈值，该电流为切换电流(switching current)。
为了降低可变电阻元件100的切换电流，自由层120可以被结构化为包括共同地显示或具有可变磁化方向的多个磁性层以及介于多个磁性层之间并诱导层间交换耦合的间隔件层123。多个磁性层可以包括以上所述的铁磁材料，而间隔件层123可以包括金属非磁性材料，诸如Cr、Ru、Ir或Rh等。
多个磁性层可由相同或不同材料形成，或者包括相同或不同材料。然而，多个磁性层中的每层可以具有沿同一方向布置的磁化方向。这是为了改善与钉扎层140相关的自由层120的特性。例如，当自由层120的磁化方向平行于钉扎层140的磁化时，多个磁性层的所有层的磁化方向都平行于钉扎层140的磁化方向。因此，自由层120可以具有 SF(合成铁磁体)结构。
在自由层中具有多个磁性层的一个实施方式中，例如，自由层120可以包括第一磁性层121、第二磁性层122和介于第一磁性层121和第二磁性层122之间的间隔件层123。例如，自由层120可以具有其中第二磁性层122、间隔件层123和第一磁性层121顺序层叠的形状或结构。在一些实施方式中，在多个磁性层之中，第一磁性层121可以被称为磁性层并且可以接触隧道阻障层130。并且，第二磁性层122可以被称为不与隧道阻障层130接触的其余的多个磁性层中的任意一层。
在所公开的技术的各种实施方式中，在改变具有上述结构的自由层120的磁化方向时，同时改变第一磁性层121的磁化方向和第二磁性层122的磁化方向。这里，改变与隧道阻障层130接触的第一磁性层121的磁化方向的机理可以与改变不与隧道阻障层 130接触的第二磁性层122的磁化方向的机理不同。例如，第一磁性层121的磁化方向可以通过自旋转移力矩来改变，而第二磁性层122的磁化方向可以通过磁场来改变。在这个实施方式中，为了在改变第一磁性层121的磁化方向的同时改变第二磁性层122的磁化方向，需要满足以下公式。
[公式1]
Hku-Hdemag≤Hex+Hstray
在公式1中，Hku表示第二磁性层122的单轴各向异性场，Hdemag表示由第二磁性层122的形状引发的退磁场，Hex表示第一磁性层121和第二磁性层122之间的交换场，以及Hstray表示由第一磁性层121产生的漏磁场。
为了同时改变第一磁性层121和第二磁性层122的磁化方向，第一磁性层121和第二磁性层122之间的交换场与由第一磁性层121产生的漏磁场的总和大于或等于第二磁性层122的单轴各向异性场与由第二磁性层122的形状引起的退磁场之间的差。
同时，第二磁性层122的单轴各向异性场、第一磁性层121和第二磁性层122之间的交换场以及由第二磁性层122的形状引起的退磁场可以分别由公式2至公式4来表示。
[公式2]
Figure BDA0001006642580000071
在公式2中，HKu是以erg/cm3来表示的单轴各向异性，以及Ms是以emu/cm3来表示的饱和磁化。以供参考，MsSL2表示第二磁性层122的饱和磁化。
[公式3]
Figure BDA0001006642580000072
在公式3中，Jex是以erg/cm2来表示的层间交换耦合，MsSL2表示第二磁性层122 的饱和磁化，以及tSL2表示第二磁性层122的厚度。
[公式4]
Hdemag＝-Nzz×MsSL2
在公式4中，Nzz表示相对于z方向(例如，垂直方向)的退磁张量，并且MsSL2表示第二磁性层122的饱和磁化。
基于上面的公式1至公式4，可以通过将公式2至公式4应用于公式1而将公式1 表达为公式5。即，公式5表示用于同时改变自由层120中的多个磁化层(例如，第二磁化层122和第一磁化层121)的磁化方向的另一种表达方式。
[公式5]
Figure BDA0001006642580000073
当满足公式1或公式5时，包括多个磁性层(每层具有可变磁化方向)和设置在多个磁性层之间的间隔件层123的自由层120可以有效降低切换电流。此外，可以改善关于自由层120的热稳定性。
在一些实施方式中，可变电阻元件100还可以包括执行各种功能以改善MTJ结构的特性的一个或更多个额外层。例如，在该实施方式中的额外层包括下层110、交换耦合层150、磁校正层160和覆盖层170。本公开并不限于此，其它额外层可以被包括在可变电阻元件100中。
下层110可以用于提高设置在下层110之上的层(例如，自由层120)的垂直磁各向异性和结晶度。下层110可以具有包括各种导电材料(诸如金属或含金属的化合物(例如金属氮化物)等)的单层结构或多层结构。
交换耦合层150可以介于磁校正层160和钉扎层140之间，并在其间提供层间交换耦合。交换耦合层150可以包括金属非磁性材料，诸如Cr、Ru、Ir或Rh等。
磁校正层160可以抵消或降低由钉扎层140产生的漏磁场在自由层120处的影响。在这种情况下，钉扎层140的漏磁场对自由层120的影响降低，使得能够降低自由层120 中的偏置磁场。结果，可以改善钉扎层140的热稳定性和磁特性。磁校正层160可以具有反平行于钉扎层140的磁化方向的磁化方向。例如，如附图所示，当钉扎层140具有向上的磁化方向时，磁校正层160可以具有向下的磁化方向。
覆盖层170可以用作用于图案化可变电阻元件100的硬掩膜。覆盖层170可以包括各种导电材料，诸如金属等。
如所讨论的，根据实施方式的可变电阻元件100提供满足公式1或公式5的自由层120。因此，可以改善可变电阻元件100的切换特性。特别是，可以减小改变自由层120 的磁化方向所需要的电流，并且可以改善自由层120的导热性。
可以提供多个根据本公开的实施方式的可变电阻元件(例如图1的可变电阻元件100)，以形成单元阵列。单元阵列可以包括各种组件(诸如线或元件等)，以驱动可变电阻元件100。这将参照图2和图3进行示例性描述。
图2是图示根据本公开的实施方式的存储器件及其制造方法的截面图。
参照图2，该实施方式的存储器件可以包括衬底500、下接触520、可变电阻元件100和上接触550。衬底500可以包括所需的特定结构(未示出)，例如控制对可变电阻元件100的访问的晶体管。下接触520可以设置在衬底500之上，并将可变电阻元件100 的下端与衬底500的部分(例如晶体管的漏极)耦接。上接触550可以设置在可变电阻元件100之上，并将可变电阻元件100的上端和某些线(未示出)，例如位线耦接。
以上存储器件可以通过以下过程来制造。
首先，可以提供其中形成晶体管的衬底500，然后，可以在衬底500之上形成第一层间介电层510。随后，可以通过选择性地蚀刻第一层间介电层510以形成暴露衬底500 的部分的孔并用导电材料填充该孔而形成下接触520。然后，可以通过在第一层间介电层510和下接触520之上形成用于可变电阻元件100的材料层，并选择性地蚀刻该材料层而形成可变电阻元件100。可以通过用绝缘材料填充可变电阻元件100之间的空间而形成第二层间介电层530。然后，可以在可变电阻元件100和第二层间介电层530之上形成第三层间介电层540，然后，可以形成穿透第三层间介电层540并耦接至可变电阻元件100的上端的上接触550。
在该实施方式的存储器件中，可变电阻元件100中包括的所有层都可以具有相互对齐的侧壁。这是因为可变电阻元件100可以通过使用单掩膜的蚀刻工艺来形成。
然而，与图2的实施方式不同，可变电阻元件100的部分和可变电阻元件100的其余部分可以分别被图案化。这将示例性地在图3中示出。
图3是图示根据本公开的另一实施方式的存储器件及其制造方法的截面图。下文中将主要描述与图2的实施方式的不同之处。
参照图3，在该实施方式的存储器件中，可变电阻元件100的部分(例如下层110)可以具有侧壁，该侧壁不与可变电阻元件100的其余层的侧壁对齐。例如，下层110可以具有与下接触620的侧壁对齐的侧壁。
以上存储器件可以通过以下过程来制造。
首先，可以在衬底600上形成第一层间介电层610，然后可以通过选择性地蚀刻第一层间介电层610来形成暴露部分衬底600的孔H。然后，可以形成填充或形成在孔H 的下部的下接触620。例如，下接触620可以通过以下来形成：形成覆盖其中形成孔H 的所得结构的导电材料，并通过回蚀工艺等来去除部分导电材料，直到导电材料具有目标高度。然后，可以形成填充或形成在孔H的其余空间中的下层110，在该孔H中形成有下接触620。例如，下层110可以通过以下来形成：形成包括轻金属并覆盖其中形成下接触620的所得结构的材料层，并进行平坦化工艺(例如CMP(化学机械抛光)工艺)，直到暴露第一层间介电层610的顶表面。然后，可以通过形成用于可变电阻元件100的除下层110外的其余层的材料层并选择性地蚀刻该材料层来形成可变电阻元件100的其余部分。后续过程基本上与图2的实施方式相同。
在该实施方式中，由于要被刻蚀来形成可变电阻元件100的厚度降低，因此可以降低蚀刻工艺的难度。
在该实施方式中，虽然下层110被描述为填充或形成在孔H中，但是其他实施方式也是可能的。例如，可变电阻元件100的另一部分还可以被填充或形成在孔H中。
根据本公开的实施方式的半导体存储器可以应用到不同的电子设备或系统中。图4 至图8示出了能够实施本文公开的半导体存储器的电子设备或系统的一些示例。
参照图4，微处理器1000可以执行用于控制和调谐从各种外部设备接收数据、处理数据和向外部设备输出处理结果的一系列过程的任务。微处理器1000可以包括存储单元1010、操作单元1020、控制单元1030等。微处理器1000可以是各种数据处理单元，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)和应用处理器(AP)。
存储单元1010是微处理器1000中储存数据的部件，如处理器寄存器或寄存器等。存储单元1010可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1010 可以包括各种寄存器。存储单元1010可以执行临时储存通过操作单元1020对其执行操作的数据、执行操作的结果数据以及储存用于执行操作的数据的地址。
存储单元1010可以包括根据实施方式的上述半导体器件中的一种或更多种。存储单元1010可以包括半导体存储器，该半导体存储器包括可变电阻元件。可变电阻元件可以包括：包括具有可变磁化方向的多个磁性层的自由层，形成在自由层之上的隧道阻障层，以及形成在隧道阻障层之上并具有钉扎磁化方向的钉扎层。当在自由层中的多个磁性层之中，与隧道阻障层接触的磁性层被称为第一磁性层，而除了第一磁性层之外的其余多个磁性层中的任意一层被称为第二磁性层时，第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和可以大于或等于第二磁性层的单轴各向异性场与由第二磁性层的形状导致的退磁场之间的差。可以降低可变电阻元件的切换电流。因此，可以提供具有改善操作特性的半导体存储器。由此，存储单元1010和微处理器1000可以具有改善的可靠性。
操作单元1020可以根据控制单元1030解码命令的结果而执行四则算术运算或逻辑运算。操作单元1020可以包括至少一个算术逻辑单元(ALU)等。
控制单元1030可以接收来自微处理器1000的存储单元1010、操作单元1020和外部设备的信号、执行命令的提取、解码和对微处理器1000的信号的输入和输出的控制，以及执行由程序表示的处理。
根据本实施方式的微处理器1000可以额外地包括高速缓冲存储单元1040，其可以临时储存要从除存储单元1010以外的外部设备输入的数据或者要输出至外部设备的数据。在这种情况下，高速缓冲存储单元1040可以通过总线接口1050与存储单元1010、操作单元1020和控制单元1030交换数据。
图5是实现基于本公开技术的存储电路的处理器的配置图的示例。
参照图5，处理器1100可以通过包括除微处理器的功能之外的各种功能来改善性能并实现多功能性，所述微处理器执行用于控制和调谐从各种外部设备接收数据、处理数据和向外部设备输出处理结果的一系列过程的任务。处理器1100可以包括用作微处理器的核心单元1110、用于临时储存数据的高速缓冲存储单元1120、和用于在内部设备和外部设备之间传输数据的总线接口1130。处理器1100可以包括各种片上系统(Soc)，诸如多核处理器、图形处理单元(GPU)和应用处理器(AP)。
本实施方式的核心单元1110是对从外部设备输入的数据执行算数逻辑运算的部件，并且可以包括存储单元1111、操作单元1112和控制单元1113。
存储单元1111是处理器1100中储存数据的部件，如处理器寄存器或寄存器等。存储单元1111可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1111 可以包括各种寄存器。存储单元1111可以执行临时储存通过操作单元1112要对其执行操作的数据、执行操作的结果数据以及储存用于执行操作的数据的地址。操作单元1112 是处理器1100中执行操作的部分。操作单元1112可以根据控制单元1113解码命令的结果而执行四则算术运算或逻辑运算等。操作单元1112可以包括至少一个算术逻辑单元 (ALU)等。控制单元1113可以接收来自处理器1100的存储单元1111、操作单元1112 和外部设备的信号、执行命令的提取、解码、对处理器1100的信号的输入和输出的控制，以及执行由程序表示的处理。
高速缓冲存储单元1120是临时储存数据的部件来补偿以高速操作的核心单元1110 和以低速操作的外部设备之间的数据处理速度上的差异。高速缓冲存储单元1120可以包括主储存部分1121、二级储存部分1122和三级储存部分1123。一般而言，高速缓冲存储单元1120包括主储存部分1121和二级储存部分1122，以及在需要高储存容量的情况下可以包括三级储存部分1123。根据情况需要，高速缓冲存储单元1120可以包括更多数量的储存部分。也就是说，包括在高速缓冲存储单元1120中的储存部分的数量可以根据设计而改变。主储存部分1121、二级储存部分1122和三级储存部分1123储存和区分数据的速度可以相同或不同。在各储存部分1121、1122和1123的速度不同的情况下，主储存部分1121的速度可以是最大的。高速缓冲存储单元1120的主储存部分1121、二级储存部分1122和三级储存部分1123中的至少一个储存部分可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，高速缓冲存储单元1120可以包括半导体存储器，该半导体存储器包括可变电阻元件。可变电阻元件可以包括：包括具有可变磁化方向的多个磁性层的自由层，形成在自由层之上的隧道阻障层，以及形成在隧道阻障层之上并具有钉扎磁化方向的钉扎层。当自由层中的多个磁性层之中，与隧道阻障层接触的磁性层被称为第一磁性层，而除了第一磁性层之外的其余多个磁性层的任意一层被称为第二磁性层时，第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和可以大于或等于第二磁性层的单轴各向异性场和由于第二磁性层的形状导致的退磁场之间的差。可以降低可变电阻元件的切换电流。因此，可以提供具有改善操作特性的半导体存储器。由此，高速缓冲存储单元1120和处理器1100可以具有改善的可靠性。
尽管图5示出主储存部分1121、二级储存部分1122和三级储存部分1123全都配置在高速缓冲存储单元1120内部，但要注意的是，高速缓冲存储单元1120的主储存部分1121、二级储存部分1122和三级储存部分1123全都可以配置在核心单元1110的外部，并且可以补偿核心单元1110与外部设备之间的数据处理速度上的差异。同时，要注意的是，高速缓冲存储单元1120的主储存部分1121可以设置在核心单元1110的内部，而二级储存部分1122和三级储存部分1123可以被配置在核心单元1123的外部，以强化补偿数据处理速度的差异的功能。在另一实施方式中，主储存部分1121和二级储存部分1122 可以设置在核心单元1110内部，而三级储存部分1123可以设置在核心单元1110外部。
总线接口1130是连接核心单元1110、高速缓冲存储单元1120和外部设备的部分，并允许数据高效地传送。
根据本实施方式的处理器1100可以包括多个核心单元1110，并且多个核心单元1110 可以共享高速缓冲存储单元1120。多个核心单元1110和高速缓冲存储单元1120可以直接连接或者经由总线接口1130而连接。多个核心单元1110可以以与核心单元1110的上述配置相同的方式来配置。在处理器1100包括多个核心单元1110的情况下，高速缓冲存储单元1120的主储存部分1121可以对应于多个核心单元1110的数量而配置在每个核心单元1110中，而二级储存部分1122和三级储存部分1123可以以通过总线接口1130 共享的方式配置在多个核心单元1110外部。主储存部分1121的处理速度可以大于二级储存部分1122和三级储存部分1123的处理速度。在另一实施方式中，主储存部分1121 和二级储存部分1122可以对应于多个核心单元1110的数量而配置在每个核心单元1110 中，而三级储存部分1123可以以通过总线接口1130共享的方式配置在多个核心单元1110 外部。
根据本实施方式的处理器1100还可以包括：嵌入式存储单元1140，储存数据；通信模块单元1150，能够以有线方式或无线方式将数据传送至外部设备以及接收来自外部设备的数据；存储器控制单元1160，驱动外部存储器件；以及媒体处理单元1170，处理在处理器1100中处理的数据或者从外部输入设备输入的数据，以及将处理数据输出至外部接口设备等。此外，处理器1100可以包括各种各样的多个模块和设备。在这种情况下，添加的多个模块可以经由总线接口1130与核心单元1110和高速缓冲存储单元1120交换数据，以及彼此交换数据。
嵌入式存储单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)和具有与上述存储器类型功能的存储器等。非易失性存储器可以包括 ROM(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器 (PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器 (STTRAM)、磁性随机存取存储器(MRAM)、具有类似功能的存储器。
通信模块单元1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及它们二者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线收发数据的各种设备等。无线网络模块可以包括红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址 (FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带英特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下收发数据的各种设备等。
存储器控制单元1160用来管理和处理在处理器1100与外部储存设备(其根据不同通信标准来操作)之间传送的数据。存储器控制单元1160可以包括各种存储器控制器，例如，可以控制IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA (个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的设备。
媒体处理单元1170可以处理处理器1100中的数据，或者以图像、声音及其他形式从外部输入设备输入的数据，以及将数据输出至外部接口设备。媒体处理单元1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频设备(HD音频)、高清多媒体接口(HDMI)控制器等。
图6是实现基于本公开技术的存储电路的系统的配置图的示例。
参照图6，作为用于处理数据的设备的系统1200可以执行输入、处理、输出、通信、储存等以对数据进行一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、接口设备1240等。本实施方式的系统1200可以是使用诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、试听(AV)系统、智能电视等的处理器来操作的各种电子系统。
处理器1210可以对输入的命令解码和对系统1200中储存的数据进行处理操作、对比等，并控制这些操作。处理器1210可以包括微处理器单元(MPU)、中央处理单元 (CPU)、单核/多核处理器、图形处理单元(CPT)、应用处理器(AP)、数字信号处理器(DSP)等。
主存储器件1220是当执行程序时能够临时储存、调用和执行来自辅助存储器件1230的程序编码或数据，以及即使在电源关断时能够保存存储内容的储存器。主存储器件1220可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，主存储器件 1220可以包括半导体存储器，该半导体存储器包括可变电阻元件。可变电阻元件可以包括：包括具有可变磁化方向的多个磁性层的自由层，形成在自由层之上的隧道阻障层，以及形成在隧道阻障层之上并具有钉扎磁化方向的钉扎层。当自由层中的多个磁性层之中，与隧道阻障层接触的磁性层被称为第一磁性层，而除了第一磁性层之外的其余多个磁性层中的任意一层被称为第二磁性层时，第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和可以大于或等于第二磁性层的单轴各向异性场和由于第二磁性层的形状导致的退磁场之间的差。可以降低可变电阻元件的切换电流。因此，可以提供具有改善操作特性的半导体存储器。由此，主存储器件1220和系统1200可以具有改善的可靠性。
此外，主存储器件1220还可以包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，在电源关断时，在所述易失性存储器中的所有内容都被擦除。与此不同，主存储器件1220可以不包括根据实施方式的半导体器件，而是可以包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，在电源关断时，所述易失性存储器中的所有内容都被擦除。
辅助存储器件1230是用于储存程序代码或数据的存储器件。当辅助存储器件1230的速度比主存储器件1220慢时，辅助存储器件1230可以储存较大量的数据。辅助存储器件1230可以包括根据实施方式的上述半导体器件中的一种或更多种。例如，辅助存储器件1230可以包括半导体存储器，该半导体存储器包括可变电阻元件。可变电阻元件可以包括：包括具有可变磁化方向的多个磁性层的自由层，形成在自由层之上的隧道阻障层，以及形成在隧道阻障层之上并具有钉扎磁化方向的钉扎层。当自由层中的多个磁性层之中，与隧道阻障层接触的磁性层被称为第一磁性层，而除了第一磁性层之外的其余多个磁性层中的任意一层被称为第二磁性层时，第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和可以大于或等于第二磁性层的单轴各向异性场和由于第二磁性层的形状导致的退磁场之间的差。可以降低可变电阻元件的切换电流。因此，可以提供具有改善操作特性的半导体存储器。由此，辅助存储器件1230和系统1200可以具有改善的可靠性。
此外，辅助存储器件1230还可以包括数据储存系统(参见图7的参考标记1300)，诸如使用磁的磁带、磁盘、使用光的光盘、使用磁和光二者的磁光盘、固态盘(SSD)、 USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM) 卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。与此不同，辅助存储器件1230可以不包括根据实施方式的半导体器件，而是可以包括数据储存系统 (参见图7的参考标记1300)，诸如使用磁的磁带、磁盘、使用光的光盘、使用磁和光二者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD) 卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC) 卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。
接口设备1240可以用来在本实施方式的系统1200与外部设备之间执行命令和数据的交换。接口设备1240可以是小键盘、键盘、鼠标、扬声器、话筒、显示器、各种人机交互设备(HID)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及它们二者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线收发数据的各种设备等。无线网络模块可以包括红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带英特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下收发数据的各种设备等。
图7是实现基于本公开技术的存储电路的数据储存系统的配置图的示例。
参照图7，数据储存系统1300可以包括：作为用于储存数据的组件而具有非易失性特征的储存设备1310，控制储存设备1310的控制器1320、连接外部设备的接口1330和用于临时储存数据的临时储存设备1340。数据储存系统1300可以是诸如硬盘驱动器 (HDD)、压缩盘只读存储器(CDROM)、数字通用光盘(DVD)、固态盘(SSD)等的盘型以及诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字 (迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF) 卡等的卡型。
储存设备1310可以包括半永久性地储存数据的非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM) 等。
控制器1320可以控制储存设备1310与接口1330之间的数据交换。为此，控制器1320可以包括用于对经由接口1330从数据储存系统1300外部输入的处理命令执行操作的处理器1321。
接口1330用来执行数据储存系统1300与外部设备之间的命令和数据的交换。在数据储存系统1300是卡型的情况下，接口1330可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD) 卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等设备中所使用的接口相兼容，或者与在与以上提及的设备类似的设备中所使用的接口相兼容。在数据储存系统1300是盘型的情况下，接口1330可以与诸如IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI (小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)等接口相兼容，或者与在与以上提及的接口类似的接口相兼容。接口1330可以与具有彼此不同类型的一个或更多个接口相兼容。
根据与外部设备、控制器和系统的接口的多样化和高性能，临时储存设备1340可以临时地储存数据以在接口1330与储存设备1310之间高效地传输数据。用于临时储存数据的临时储存设备1340可以包括根据实施方式的一个或更多个上述半导体器件。例如，临时储存设备1340可以包括半导体存储器，该半导体存储器包括可变电阻元件。可变电阻元件可以包括：包括具有可变磁化方向的多个磁性层的自由层，形成在自由层之上的隧道阻障层，以及形成在隧道阻障层之上并具有钉扎磁化方向的钉扎层。当自由层中的多个磁性层之中，与隧道阻障层接触的磁性层被称为第一磁性层，而除了第一磁性层之外的其余多个磁性层中的任意一层被称为第二磁性层时，第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和可以大于或等于由于第二磁性层的单轴各向异性场和第二磁性层的形状导致的退磁场之间的差。可以降低可变电阻元件的切换电流。因此，可以提供具有改善操作特性的半导体存储器。由此，临时储存设备1340 和数据储存系统1300可以具有改善的可靠性。
图8是实现基于本公开技术的存储电路的存储系统的配置图的示例。
参照图8，存储系统1400可以包括：存储器1410，作为用于储存数据的组件而具有非易失特性；存储器控制器1420，控制存储器1410；接口1430，用来与外部设备连接，等等。存储系统1400可以是诸如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的卡型。
用于储存数据的存储器1410可以包括根据实施方式的一个或更多个上述半导体器件。例如，存储器1410可以包括半导体存储器，该半导体存储器包括可变电阻元件。可变电阻元件可以包括：包括具有可变磁化方向的多个磁性层的自由层，形成在自由层之上的隧道阻障层，以及形成在隧道阻障层之上并具有钉扎磁化方向的钉扎层。当自由层中的多个磁性层中的与隧道阻障层接触的磁性层被称为第一磁性层，并且除了第一磁性层之外的其余多个磁性层中的任意一层被称为第二磁性层时，第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和可以大于或等于第二磁性层的单轴各向异性场和由于第二磁性层的形状导致的退磁场之间的差。可以降低可变电阻元件的切换电流。因此，可以提供具有改善操作特性的半导体存储器。由此，存储器1410和存储系统1400可以具有改善的可靠性。
此外，根据本实施方式的存储器1410还可以包括具有非易失特性的ROM(只读存储器)、或非型快闪存储器、与非型快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
存储器控制器1420可以控制存储器1410与接口1430之间的数据交换。为此，存储器控制器1420可以包括用于针对经由接口1430从存储系统1400的外部输入的命令执行操作和处理的处理器1421。
接口1430用来执行存储系统1400与外部设备之间的命令和数据交换。接口1430可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字 (迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF) 卡等设备中所使用的接口相兼容，或者与在与以上提及的设备类似的设备中所使用的接口相兼容。接口1430可以与具有彼此不同类型的一个或更多个接口相兼容。
根据本实施方式的存储系统1400还可以包括缓冲存储器1440，以用于根据与外部设备、存储器控制器和存储系统的接口的多样化和高性能而在接口1430与存储器1410 之间高效地传送数据。例如，缓冲存储器1440可以包括半导体存储器，该半导体存储器包括可变电阻元件。可变电阻元件可以包括：包括具有可变磁化方向的多个磁性层的自由层，形成在自由层之上的隧道阻障层，以及形成在隧道阻障层之上并具有钉扎磁化方向的钉扎层。当自由层中的多个磁性层中的与隧道阻障层接触的磁性层被称为第一磁性层，而除了第一磁性层之外的其余多个磁性层中的任意一层被称为第二磁性层时，第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和可以大于或等于第二磁性层的单轴各向异性场和由于第二磁性层的形状导致的退磁场之间的差。可以降低可变电阻元件的切换电流。因此，可以提供具有改善操作特性的半导体存储器。由此，缓冲存储器1440和存储系统1400可以具有改善的可靠性。
此外，根据本实施方式的缓冲存储器1440还可以包括具有易失特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及具有非易失特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据本实施方式的半导体器件，而是可以包括具有易失特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及可以包括具有非易失特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
基于本文件中公开的存储器件的图4至图8中的电子设备和系统的以上示例中的特征可以以各种设备、系统或应用来实施。一些示例包括移动电话或其他便携式通信设备、平板电脑、笔记本电脑或膝上电脑、游戏机、智能电视、电视机顶盒、多媒体服务器、有或无无线通信功能的数字照相机、腕表或具有无线通信能力的其他可穿戴设备。
虽然本专利文件包含很多细节，但是这些细节不应当被解释为对任何发明的范围或所要求可保护的范围的限制，相反地，应当被解释为可以针对特定发明的特定实施例的特征的描述。在本专利文件中在单独的实施例的上下文中描述的特定特征也可以结合单个实施例来实现。相反地，在单个实施例的上下文中描述的各种特征也可以以多种实施例来分别实现，或者以任何适当的子组合来实现。此外，虽然特征在上文中可以被描述为在特定组合中起作用，以及甚至最初像这样来要求保护，但是在某些情况下，可以从所要求保护的组合中去除来自该组合的一个或更多个特征，且所要求保护的组合可以是针对子组合或子组合的变化。
类似地，虽然在附图中以特定次序来描述操作，但是这不应当被理解为需要以所示特定次序或顺序次序来执行这样的操作，或者不应当被理解为需要执行全部所示操作来实现希望的结果。此外，在本专利文件中描述的实施例中的各种系统组件的分离不应当理解为在全部实施例中都需要这种分离。
仅描述了少数实施方式和示例。可以基于在本专利文件中描述和图示的内容来做出其他实施方式、改进和变化。

Claims (24)

1.一种电子设备，包括半导体存储器，其中半导体存储器包括：
自由层，包括多个磁性层，每个磁性层具有可变磁化方向；
隧道阻障层，形成在自由层之上；以及
钉扎层，形成在隧道阻障层之上并且具有钉扎磁化方向；
其中，自由层中的所述多个磁性层包括与隧道阻障层接触的第一磁性层和与隧道阻障层不接触的第二磁性层，并且第一磁性层和第二磁性层之间的交换场与由第一磁性层产生的漏磁场的总和大于或等于第二磁性层的单轴各向异性场和由于第二磁性层的形状导致的退磁场之间的差。
2.如权利要求1所述的电子设备，其中，自由层还包括间隔件层，所述间隔件层介于所述多个磁性层之间并诱导层间交换耦合。
3.如权利要求1所述的电子设备，其中，自由层具有合成铁磁体SF结构。
4.如权利要求1所述的电子设备，其中，第一磁性层具有与第二磁性层的磁化方向相同的磁化方向。
5.如权利要求1所述的电子设备，其中，每个磁性层的可变磁化方向同时改变成同一方向。
6.如权利要求1所述的电子设备，其中，改变第一磁性层的磁化方向的机理不同于改变第二磁性层的磁化方向的机理。
7.如权利要求1所述的电子设备，其中，第一磁性层的磁化方向通过自旋转移力矩来改变，而第二磁性层的磁化方向通过磁场来改变。
8.根据权利要求1所述的电子设备，还包括微处理器，所述微处理器包括：
控制单元，被配置为接收包括来自微处理器外部的命令的信号，以及执行命令的提取、解码，或控制微处理器的信号的输入或输出；
操作单元，被配置为基于控制单元解码命令的结果来执行操作；以及
存储单元，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址，
其中，半导体存储器是微处理器中的存储单元的部件。
9.根据权利要求1所述的电子设备，还包括处理器，所述处理器包括：
核心单元，被配置为基于从处理器外部输入的命令而通过使用数据来执行与所述命令相对应的操作；
高速缓冲存储单元，被配置为储存用于执行操作的数据、与执行操作的结果相对应的数据或被执行操作的数据的地址；以及
总线接口，连接在核心单元与高速缓冲存储单元之间，并且被配置为在核心单元与高速缓冲存储单元之间传送数据，
其中，半导体存储器是处理器中的高速缓冲存储单元的部件。
10.根据权利要求1所述的电子设备，还包括处理系统，所述处理系统包括：
处理器，被配置为对由处理器接收到的命令解码，以及基于解码命令的结果来控制对信息的操作；
辅助存储器件，被配置为储存用于对命令解码的程序和信息；
主存储器件，被配置为调用和储存来自辅助存储器件的程序和信息，使得处理器在运行程序时能够使用程序和信息来执行操作；以及
接口设备，被配置为在处理器、辅助存储器件和主存储器件中的至少一个与外部之间执行通信，
其中，半导体存储器是处理系统中的辅助存储器件或主存储器件的部件。
11.根据权利要求1所述的电子设备，还包括数据储存系统，所述数据储存系统包括：
储存设备，被配置为储存数据，并且无论电源如何都保存储存的数据；
控制器，被配置为根据从外部输入的命令来控制将数据输入至储存设备以及从储存设备输出数据；
临时储存设备，被配置为暂时地储存在储存设备与外部之间交换的数据；以及
接口，被配置为在储存设备、控制器和临时储存设备中的至少一个与外部之间执行通信，
其中，半导体存储器是数据储存系统中的储存设备或临时储存设备的部件。
12.根据权利要求1所述的电子设备，还包括存储系统，所述存储系统包括：
存储器，被配置为储存数据，并且无论电源如何都保存储存的数据；
存储器控制器，被配置为根据从外部输入的命令来控制将数据输入至存储器以及从存储器输出数据；
缓冲存储器，被配置为缓存在存储器与外部之间交换的数据；以及
接口，被配置为在存储器、存储器控制器和缓冲存储器中的至少一个与外部之间执行通信，
其中，半导体存储器是存储系统中的存储器或缓冲存储器的部件。
13.一种电子设备，包括磁性隧道结MTJ结构，其中，MTJ结构包括：
自由层，具有可变磁化方向；
钉扎层，具有钉扎磁化方向；
隧道阻障层，介于自由层和钉扎层之间，
其中，自由层包括第一磁性层、第二磁性层和间隔件层，所述间隔件层介于第一磁性层与第二磁性层之间并在其间诱导层间交换耦合，以导致第一磁性层和第二磁性层一起改变它们的磁化方向；以及
磁校正层，位于钉扎层附近，所述磁校正层显示出与钉扎磁化方向相反的磁化方向，并与钉扎层交换耦合，以降低钉扎层对自由层的影响，
其中，改变第一磁性层的磁化方向的机理不同于改变第二磁性层的磁化方向的机理。
14.如权利要求13所述的电子设备，其中，自由层内的第一磁性层、第二磁性层以及间隔件层被结构化为满足以下公式：
[公式]
Figure FDA0002631357670000031
其中，Jex是第一磁性层与第二磁性层之间的层间交换耦合，MsSL2是第二磁性层的饱和磁化，tSL2是第二磁性层的厚度，Hstray是由第一磁性层产生的漏磁场，KuSL2是第二磁性层的单轴各向异性场，以及NzzSL2是第二磁性层沿垂直方向的退磁张量。
15.如权利要求13所述的电子设备，其中，第二磁性层、间隔件层和第一磁性层顺序地层叠，并且第一磁性层与隧道阻障层接触。
16.如权利要求13所述的电子设备，其中，自由层具有合成铁磁体SF结构。
17.如权利要求13所述的电子设备，其中，第一磁性层具有与第二磁性层的磁化方向相同的磁化方向。
18.如权利要求13所述的电子设备，其中，第一磁性层的磁化方向通过自旋转移力矩来改变，而第二磁性层的磁化方向通过磁场来改变。
19.一种电子设备，包括磁性隧道结MTJ结构，其中，MTJ结构包括：
自由层，具有可变磁化方向；
钉扎层，具有钉扎磁化方向；
隧道阻障层，介于自由层和钉扎层之间，
其中，自由层包括第一磁性层、第二磁性层和间隔件层，所述间隔件层介于第一磁性层与第二磁性层之间并在其间诱导层间交换耦合，以导致第一磁性层和第二磁性层一起改变它们的磁化方向，以及所述自由层被结构化以满足以下公式：
[公式]
Figure FDA0002631357670000041
其中，Jex是第一磁性层与第二磁性层之间的层间交换耦合，MsSL2是第二磁性层的饱和磁化，tSL2是第二磁性层的厚度，Hstray是由第一磁性层产生的漏磁场，KuSL2是第二磁性层的单轴各向异性场，以及NzzSL2是第二磁性层沿垂直方向的退磁张量。
20.如权利要求19所述的电子设备，其中，第二磁性层、间隔件层和第一磁性层顺序地层叠，并且第一磁性层与隧道阻障层接触。
21.如权利要求19所述的电子设备，其中，自由层具有合成铁磁体SF结构。
22.如权利要求19所述的电子设备，其中，第一磁性层具有与第二磁性层的磁化方向相同的磁化方向。
23.如权利要求19所述的电子设备，其中，改变第一磁性层的磁化方向的机理不同于改变第二磁性层的磁化方向的机理。
24.如权利要求19所述的电子设备，其中，第一磁性层的磁化方向通过自旋转移力矩来改变，而第二磁性层的磁化方向通过磁场来改变。
CN201610382001.6A 2015-11-30 2016-06-01 电子设备 Active CN106816173B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0168239 2015-11-30
KR1020150168239A KR102433703B1 (ko) 2015-11-30 2015-11-30 전자 장치

Publications (2)

Publication Number Publication Date
CN106816173A CN106816173A (zh) 2017-06-09
CN106816173B true CN106816173B (zh) 2020-10-30

Family

ID=58777331

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610382001.6A Active CN106816173B (zh) 2015-11-30 2016-06-01 电子设备

Country Status (3)

Country Link
US (1) US10217932B2 (zh)
KR (1) KR102433703B1 (zh)
CN (1) CN106816173B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11805657B2 (en) * 2020-06-23 2023-10-31 Taiwan Semiconductor Manufacturing Company Limited Ferroelectric tunnel junction memory device using a magnesium oxide tunneling dielectric and methods for forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040651A1 (ja) * 2002-10-31 2004-05-13 Nec Corporation 磁気ランダムアクセスメモリ、及びその製造方法
CN101133476A (zh) * 2004-12-29 2008-02-27 弘世科技公司 具有用于自旋转移翻转的高自旋极化层的mtj元件以及使用该磁性元件的自旋电子器件
CN101409326A (zh) * 2007-10-12 2009-04-15 株式会社东芝 磁阻效应元件以及磁随机存取存储器
CN102385923A (zh) * 2010-09-02 2012-03-21 索尼公司 存储元件和存储设备
CN102544353A (zh) * 2010-12-31 2012-07-04 格兰迪斯股份有限公司 磁性结、磁存储器及其方法
US9368176B2 (en) * 2012-04-20 2016-06-14 Alexander Mikhailovich Shukh Scalable magnetoresistive element

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728132B2 (en) * 2002-04-03 2004-04-27 Micron Technology, Inc. Synthetic-ferrimagnet sense-layer for high density MRAM applications
JP3699954B2 (ja) * 2002-10-25 2005-09-28 株式会社東芝 磁気メモリ
FR2869445B1 (fr) * 2004-04-26 2006-07-07 St Microelectronics Sa Element de memoire vive magnetique
US7230844B2 (en) * 2004-10-12 2007-06-12 Nve Corporation Thermomagnetically assisted spin-momentum-transfer switching memory
US7732881B2 (en) * 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US7633724B2 (en) * 2006-03-31 2009-12-15 Hitachi Global Storage Technologies Netherlands, B.V. Dual-type tunneling magnetoresistance (TMR) elements
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
JP2010080496A (ja) * 2008-09-24 2010-04-08 Fujitsu Ltd トンネル磁気抵抗素子、磁気メモリ装置及びその製造方法
KR101623882B1 (ko) * 2009-04-29 2016-05-25 삼성전자주식회사 자기 메모리 소자
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
WO2014089182A1 (en) * 2012-12-04 2014-06-12 Carnegie Mellon University A nonvolatile magnetic logic device
US8492859B2 (en) * 2011-02-15 2013-07-23 International Business Machines Corporation Magnetic tunnel junction with spacer layer for spin torque switched MRAM
US9196332B2 (en) * 2011-02-16 2015-11-24 Avalanche Technology, Inc. Perpendicular magnetic tunnel junction (pMTJ) with in-plane magneto-static switching-enhancing layer
US9117532B2 (en) * 2012-01-27 2015-08-25 Avalanche Technology, Inc. Apparatus for initializing perpendicular MRAM device
JP6090800B2 (ja) * 2012-04-09 2017-03-15 国立大学法人東北大学 磁気抵抗効果素子および磁気メモリ
WO2013154564A1 (en) * 2012-04-12 2013-10-17 Intel Corporation Selector for low voltage embedded memory
US8860156B2 (en) * 2012-09-11 2014-10-14 Headway Technologies, Inc. Minimal thickness synthetic antiferromagnetic (SAF) structure with perpendicular magnetic anisotropy for STT-MRAM
KR102114285B1 (ko) * 2013-04-09 2020-05-22 에스케이하이닉스 주식회사 반도체 장치 및 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
KR102099879B1 (ko) * 2013-05-03 2020-04-10 삼성전자 주식회사 자기 소자
US9306155B2 (en) * 2013-11-11 2016-04-05 Samsung Electronics Co., Ltd. Method and system for providing a bulk perpendicular magnetic anisotropy free layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US20150311430A1 (en) * 2014-04-28 2015-10-29 Seagate Technology Llc Magnetoresistive sensor
US9967038B2 (en) * 2014-05-16 2018-05-08 Regents Of The University Of Minnesota Optical interconnect in spin-based computation and communication systems
US10439133B2 (en) * 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040651A1 (ja) * 2002-10-31 2004-05-13 Nec Corporation 磁気ランダムアクセスメモリ、及びその製造方法
CN101133476A (zh) * 2004-12-29 2008-02-27 弘世科技公司 具有用于自旋转移翻转的高自旋极化层的mtj元件以及使用该磁性元件的自旋电子器件
CN101409326A (zh) * 2007-10-12 2009-04-15 株式会社东芝 磁阻效应元件以及磁随机存取存储器
CN102385923A (zh) * 2010-09-02 2012-03-21 索尼公司 存储元件和存储设备
CN102544353A (zh) * 2010-12-31 2012-07-04 格兰迪斯股份有限公司 磁性结、磁存储器及其方法
US9368176B2 (en) * 2012-04-20 2016-06-14 Alexander Mikhailovich Shukh Scalable magnetoresistive element

Also Published As

Publication number Publication date
US10217932B2 (en) 2019-02-26
KR102433703B1 (ko) 2022-08-19
KR20170062713A (ko) 2017-06-08
CN106816173A (zh) 2017-06-09
US20170155039A1 (en) 2017-06-01

Similar Documents

Publication Publication Date Title
US9859490B2 (en) Electronic device including a semiconductor memory having multi-layered structural free layer
CN109473544B (zh) 电子设备
US9502639B2 (en) Electronic device for improving characteristic of variable resistance element and method of fabricating the same
US20190079873A1 (en) Electronic device having variable resistance element
US9871189B2 (en) Electronic device and method for fabricating the same
CN106549101B (zh) 电子设备及其制造方法
US11195988B2 (en) Electronic device and method for fabricating the same
US10685692B2 (en) Electronic devices and method for fabricating the same
KR20170047683A (ko) 전자 장치 및 그 제조 방법
CN106816527B (zh) 电子设备
CN108807662B (zh) 电子装置
US10333060B2 (en) Electronic device and method for fabricating the same
US9865803B2 (en) Electronic device and method for fabricating the same
CN106374037B (zh) 电子设备及其制造方法
CN107394038B (zh) 具有带界面增强层的半导体存储器的电子设备
CN106816173B (zh) 电子设备
US9841915B1 (en) Electronic device
US10203380B2 (en) Electronic device
US10043562B2 (en) Electronic device
US20140269039A1 (en) Electronic device and variable resistance element
CN112599656A (zh) 电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant