CN112599656A - 电子设备 - Google Patents

电子设备 Download PDF

Info

Publication number
CN112599656A
CN112599656A CN202010631818.9A CN202010631818A CN112599656A CN 112599656 A CN112599656 A CN 112599656A CN 202010631818 A CN202010631818 A CN 202010631818A CN 112599656 A CN112599656 A CN 112599656A
Authority
CN
China
Prior art keywords
layer
memory
damping constant
interface
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010631818.9A
Other languages
English (en)
Inventor
林钟久
金国天
金秀吉
金正明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112599656A publication Critical patent/CN112599656A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本公开提供的一种电子器件可以包括半导体存储器，并且所述半导体存储器可以包括：衬底；磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，所述自由层具有可变磁化方向，所述钉扎层具有固定磁化方向，所述隧道阻挡层插设于所述自由层和所述钉扎层之间；以及插设于所述隧道阻挡层和所述钉扎层之间的界面层和阻尼常数增强层，其中，所述界面层可以被构造成减少金属扩散，并且所述阻尼常数增强层包括具有相对高的阻尼常数的材料，以抑制所述钉扎层的磁化方向的切换。

Description

电子设备
相关申请的交叉引用
本专利文件要求于2019年10月1日提交的标题为“电子设备”的第10-2019-0121616号韩国专利申请的优先权，所述韩国专利申请通过引用整体并入本文。
技术领域
本专利文件涉及存储电路或存储器件及其在电子设备或电子系统中的应用。
背景技术
近年来，随着电子设备或电子装置向小型化、低功耗、高性能、多功能化等的发展趋势，需要能够在各种电子设备或电子装置如计算机、便携式通信设备等中储存信息的电子设备，并且此类电子设备的研发已在进行中。这类电子设备的示例包括可以利用根据所施加的电压或电流在不同的电阻状态之间切换的特性来储存数据的电子设备，并且可以在各种配置下予以实施，例如，RRAM(电阻式随机存取存储器)、PRAM(相变随机存取存储器)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)、电子熔丝等。
发明内容
在本专利文件中公开的技术包括存储电路或存储器件及其在电子设备或电子系统中的应用以及电子设备的各种实施方式，其中电子设备包括可以改善可变电阻元件的特性的半导体存储器，其中所述可变电阻元件具有不同的电阻状态来储存数据。
在一个方面中，一种电子设备可以包括半导体存储器，并且半导体存储器可以包括：衬底；磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；以及插设于隧道阻挡层和钉扎层之间的界面层和阻尼常数增强层，其中，界面层可以被构造成减少金属扩散，并且阻尼常数增强层包括具有相对高的阻尼常数(damping constant)的材料，以抑制钉扎层的磁化方向的切换。
在另一方面，一种电子设备可以包括半导体存储器，并且半导体存储器可以包括：磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；插设于隧道阻挡层和钉扎层之间的第一界面层和第二界面层；以及插设于第一界面层和第二界面层之间的阻尼常数增强层，其中，阻尼常数增强层可以包括具有比含Co、Fe或B的磁性材料的阻尼常数高的材料。
在进一步的另一方面，一种电子设备可以包括半导体存储器，并且半导体存储器可以包括：磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；插设于隧道阻挡层和钉扎层之间的导电层，其中，导电层可以包括第一金属材料和第二金属材料，该第一金属材料具有相对高的阻尼常数以利于固定钉扎层的固定磁化方向，该第二金属材料被构造成减少金属从包括在半导体存储器中的其他层向隧道阻挡层扩散。
这些方面和其他方面、实施方式和相关优点将在附图、说明书和权利要求书中更详细地予以描述。
附图说明
图1是例示可变电阻元件的示例的剖视图。
图2是例示根据本公开技术的一些实施方式的可变电阻元件的示例的剖视图。
图3是例示根据本公开技术的一些实施方式的另一示例性可变电阻元件的混合层的形成方法示例的剖视图。
图4是例示根据本公开技术的一些实施方式的可变电阻元件的另一示例的剖视图。
图5是例示根据本公开技术的一些实施方式的可变电阻元件的另一示例的混合层形成方法示例的剖视图。
图6是例示根据本公开技术的一些实施方式的可变电阻元件的另一示例的剖视图。
图7是例示根据本公开技术的一些实施方式的可变电阻元件的另一示例的混合层形成方法示例的剖视图。
图8是分别例示根据本公开技术的一些实施方式和比较例，钉扎层的阻尼常数(α)根据用于可变电阻元件的材料的图。
图9是例示根据本公开技术的一些实施方式的存储器件的示例和该存储器件的制造方法示例的剖视图。
图10是例示根据所公开技术的一些实施方式的存储器件和该存储器件的制造方法的另一示例的剖视图。
图11是根据本公开技术的一个实施方式的包括存储电路的微处理器的示例性配置图。
图12是根据本公开技术的一个实施方式的包括存储电路的处理器的示例性配置图。
图13是根据本公开技术的一个实施方式的包括存储电路的系统的示例性配置图。
图14是根据本公开技术的一个实施方式的包括存储电路的数据储存系统的示例性配置图。
图15是根据本公开技术的一个实施方式的包括存储电路的存储系统的示例性配置图。
具体实施方式
下面将参考附图详细描述所公开技术的各种实施例和实施方式。
附图不一定是按比例绘制的，并且在某些情况中，为了例示所描述的实施例或实施方式的某些特征，可能已经夸大了附图中的至少一些衬底的比例。在具有两层或更多层的多层衬底的附图或说明书的具体实施例中，这些层的相对定位关系或设置顺序反映了所描述或例示的实施例的特定实施方式，并且这些层可以有不同的相对定位关系或设置顺序。
图1是例示可变电阻元件的示例的剖视图。
参考图1，可变电阻元件1的示例可以包括磁隧道结(MTJ)结构，该结构包括具有可变磁化方向的自由层12、具有固定磁化方向的钉扎层15以及插设于自由层12和钉扎层15之间的隧道阻挡层13。
自由层12可以具有可变磁化方向，从而使MTJ结构具有可变电阻值。自由层12还可以称为储存层。
钉扎层15可以具有确定的磁化方向，当自由层12的磁化方向发生变化时，该确定磁化方向保持不变。为此，钉扎层15可以称为参考层。
根据施加到可变电阻元件1的电压或电流，自由层12的磁化方向可以通过自旋力矩转移而改变。当自由层12和钉扎层15的磁化方向彼此平行时，可变电阻元件1可以处于低电阻状态，这可以指示为数字数据比特位“0”。反之，当自由层12和钉扎层15的磁化方向彼此反平行时，可变电阻元件1可以处于高电阻状态，这可以指示为数字数据比特位“1”。即，可变电阻元件1可以用作存储单元，以根据自由层12的方向来储存数字数据比特位。
自由层12和钉扎层15可以具有包括铁磁性材料的单层或多层结构。自由层12的磁化方向或极性可以在向下方向和向上方向之间改变或翻转。钉扎层15的磁化方向可以固定在向下的方向上。
隧道阻挡层13可以允许电子隧穿，以改变自由层12的磁化方向。隧道阻挡层13可以包括介电氧化物。
可变电阻元件1还可以包括实现各种功能的一个或更多个层，以改善MTJ结构的特性。例如，可变电阻元件1还可以包括设置在MTJ结构下方的底层、设置在隧道阻挡层13上方的界面层14和设置在MTJ结构上方的上层16。
为了改善包括MTJ结构的可变电阻元件1的装置特性和磁性特性，改善可变电阻元件1中所包括的各层之间的交换耦合特性是很重要的。交换耦合可以是能够减少杂散场并提高垂直磁各向异性(PMA)特性的因素。然而，在图1所示的可变电阻元件1的示例中，由于外部磁场引起钉扎层15的磁化方向发生不良变化，因此交换耦合度不够高。在隧道阻挡层13上设置的界面层14可以缓解这个问题，但是，从设置为与隧道阻挡层13相邻的含金属层向隧道阻挡层13的金属扩散可能会导致钉扎层15的磁化方向变得不稳定。
可变电阻元件的结构表现出不同的电阻状态或电阻值，并且能够响应于所施加的偏压(例如，电流或电压)在不同的电阻状态之间切换。可以通过在数据写入操作中施加足够大小(即，阈值)的电压或电流来改变这种可变电阻元件的电阻状态。可变电阻元件的不同电阻值的不同电阻状态可以用于代表数据储存的不同数据。因此，可变电阻元件可以根据电阻状态储存不同的数据。可变电阻元件可以用作存储单元。存储单元还可以包括选择元件，该选择元件耦接至可变电阻元件，并控制对可变电阻元件的访问。可以以各种方式布置这种存储单元以形成半导体存储器。
在一些实施方式中，可以将可变电阻元件实施为包括磁性隧道结(MTJ)结构，该结构包括具有可变磁化方向的自由层、具有固定磁化方向的钉扎层和插设于其间的隧道阻挡层。响应于施加到可变电阻元件的足够幅度的电压或电流，自由层的磁化方向可以改变成与钉扎层的磁化方向平行或反平行的方向。因此，可变电阻元件可以在低电阻状态和高电阻状态之间切换，从而基于不同的电阻状态来存储不同的数据。所公开的技术及其实施方式可以用于提供一种改进的可变电阻元件，其能够满足或提高可变电阻元件所需的各种特性。
图2是例示根据本公开技术的一些实施方式的可变电阻元件的示例的剖视图。
在一些实施方式中，可变电阻元件10可以包括MTJ结构，该结构包括具有可变磁化方向的自由层130、具有确定磁化方向的钉扎层170和插设于自由层130和钉扎层170之间的隧道阻挡层140。
自由层130可以具有电子的不同磁化方向之一或电子的不同自旋方向之一，以切换MTJ结构中的自由层130的极性，从而导致电阻值的变化。在一些实施方式中，当向MTJ结构施加电压或电流信号(例如，高于一定阈值的驱动电流)时，自由层130的极性发生改变或翻转。随着自由层130的极性变化，自由层130和钉扎层170具有电子的不同磁化方向或不同自旋方向，这使得可变电阻元件10储存不同的数据或表示不同的数据比特位。自由层130也可以称为储存层。自由层130的磁化方向可以基本上垂直于自由层130、隧道阻挡层140和钉扎层170的表面。换言之，自由层130的磁化方向可以大致与自由层130、隧道阻挡层140和钉扎层170的层叠方向平行。因此，自由层130的磁化方向可以在向下的方向和向上的方向之间改变。由施加的电流或电压产生的自旋转移力矩可以引起自由层130的磁化方向变化。
自由层130可以具有包括铁磁性材料的单层或多层结构。例如，自由层130可以包括基于Fe、Ni或Co的合金，例如，Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金或Co-Fe-B合金或其他合金，或者可以包括金属叠层，例如Co/Pt、Co/Pd或其他叠层。
隧道阻挡层140可以允许在数据读取操作和数据写入操作两者中进行电子隧穿。在用于储存新数据的写入操作中，将高的写入电流引导通过隧道阻挡层140来改变自由层130的磁化方向，从而改变MTJ的电阻状态来写入新的数据比特位。在读取操作中，可以在不改变自由层130的磁化方向的情况下，将低的读取电流引导通过隧道阻挡层140，以在自由层130的现有磁化方向下测量MTJ的现有电阻状态，从而读取MTJ中存储的数据比特位。隧道阻挡层140可以包括介电氧化物，例如MgO、CaO、SrO、TiO、VO、或NbO或其他。
钉扎层170可以具有确定磁化方向，当自由层130的磁化方向发生变化时，该确定磁化方向保持不变。钉扎层170可以称为参考层。在一些实施方式中，钉扎层170的磁化方向可以确定方向向下。在一些实施方式中，钉扎层170的磁化方向可以确定方向向上。
钉扎层170可以具有包括铁磁性材料的单层或多层结构。例如，钉扎层170可以包括基于Fe、Ni或Co的合金，例如，Fe-Pt合金、Fe-Pd合金、Co-Pd合金、Co-Pt合金、Fe-Ni-Pt合金、Co-Fe-Pt合金、Co-Ni-Pt合金或Co-Fe-B合金，或者可以包括金属叠层，例如Co/Pt、Co/Pd或其他金属叠层。
如果向可变电阻元件10施加电压或电流，则可以通过自旋力矩转移而改变自由层130的磁化方向。在一些实施方式中，当自由层130和钉扎层170的磁化方向彼此平行时，可变电阻元件10可以处于低电阻状态，这可以指示为数字数据比特位“0”。相反，当自由层130和钉扎层170的磁化方向彼此反平行时，可变电阻元件10可以处于高电阻状态，并且这可以指示为数字数据比特位“1”。在一些实施方式中，可变电阻元件10可以被配置成当自由层130和钉扎层170的磁化方向彼此平行时储存数据比特位“1”，并且当自由层130和钉扎层170的磁化方向彼此反平行时储存数据比特位“0”。
在一些实施方式中，可变电阻元件10还可以包括实现各种功能的一个或更多个层，以改善MTJ结构的特性。例如，可变电阻元件10还可以包括缓冲层110、底层120、界面层150、阻尼常数增强层160、间隔层180、磁校正层190和覆盖层200中的至少一个。
底层120可以设置在自由层130的下方，并用于改善自由层130的垂直磁晶各向异性。底层120可以具有单层或多层结构，其包括金属、金属合金、金属氮化物或金属氧化物，或其组合。
缓冲层110可以设置在底层120的下方，以促进底层120的晶体生长，从而改善自由层130的垂直磁晶各向异性。缓冲层110可以具有单层或多层结构，其包括金属、金属合金、金属氮化物或金属氧化物或其组合。此外，缓冲层110可以由与底部电极(未示出)具有良好相容性的材料形成或包括该材料，以解决底部电极和底层120之间的晶格常数不匹配问题。例如，缓冲层110可以包括钽(Ta)。
覆盖层200可以用作对可变电阻元件10进行图案化的硬掩模。在一些实施方式中，覆盖层200可以包括各种导电材料，例如金属材料。在一些实施方式中，覆盖层200可以包括具有几乎没有或少量的针孔、并且对湿法和/或干法刻蚀具有高抗性的金属材料。在一些实施方式中，覆盖层200可以包括金属、其氮化物或氧化物，或其组合。例如，覆盖层200可以包括贵金属，例如钌(Ru)。
磁校正层190可以用于抵消由钉扎层170产生的杂散磁场的影响。在这种情况下，钉扎层170的杂散磁场的影响可以减小，因此，自由层130中的偏置磁场可以减小。磁校正层190的磁化方向可以与钉扎层170的磁化方向反平行。在本实施方式中，当钉扎层170具有向下的磁化方向时，磁校正层190可以具有向上的磁化方向。相反，当钉扎层170具有向上的磁化方向时，磁校正层190可以具有向下的磁化方向。磁校正层190可以通过间隔层180与钉扎层170交换耦合，以形成合成反铁磁性(SAF)结构。磁校正层190可以具有包括铁磁材料的单层或多层结构。
在本实施方式中，磁校正层190位于钉扎层170的上方，但磁校正层190可以设置在不同的位置。例如，磁校正层190可以位于MTJ结构的上方、下方或或紧挨着MTJ结构，同时磁校正层190与MTJ结构分别进行图案化。
用于解决钉扎层170和磁校正层190之间的晶格结构差异以及晶格常数不匹配的材料层(未示出)可以插设于钉扎层170和磁校正层190之间。例如，该材料层可以是非晶的，并且可以包括金属、金属氮化物或金属氧化物。
间隔层180可以插设于磁校正层190和钉扎层170之间，并用作在磁校正层190和钉扎层170之间的缓冲层。间隔层180可以用于改善磁校正层190的特性。间隔层180可包括贵金属，例如钌(Ru)。
界面层150可以用于阻止设置在界面层150上方的层中所包含的金属向隧道阻挡层140扩散，并在隧道阻挡层140的晶体生长过程中防止结晶度影响到钉扎层170。进一步地，界面层150可以与钉扎层170耦接，以加强交换耦合，从而避免钉扎层170的磁化方向的切换。
界面层150可以包括基于Fe、Co、B或其组合的合金，例如，Fe-Co-B合金。
阻尼常数增强层160可以插设于界面层150和钉扎层170之间。阻尼常数增强层160可以用于增加界面层150和钉扎层170的阻尼常数(α)，以防止钉扎层170的磁化方向的切换。此外，阻尼常数增强层160还可以被构造成防止金属从设置在阻尼常数增强层160上方的层向隧道阻挡层140扩散。通过使用阻尼常数增强层160，隧道阻挡层140和钉扎层170可以具有强的交换耦合。因此，可以减少杂散场，并形成能够承受外部磁场的强垂直磁各向异性(PMA)。因此，可变电阻元件10的电学特性得以改善。
阻尼常数增强层160可以包括具有高阻尼常数的材料，例如，阻尼常数高于包括Co、Fe和B的磁性材料(例如，CoFeB)的阻尼常数，以抑制钉扎层170的磁化方向的切换。进一步地，阻尼常数增强层160可以包括能够防止金属从设置在阻尼常数增强层160上方的层向隧道阻挡层140扩散的材料，从而抑制钉扎层170的磁化方向的切换。
在一些实施方式中，阻尼常数增强层160可以包括重金属。该重金属的阻尼常数比普通金属要高。因此，通过使用包括重金属的阻尼常数增强层160，可以形成强交换耦合，从而改善PMA特性。
阻尼常数增强层160可以包括钨(W)、钌(Ru)、钼(Mo)、铱(Ir)、铑(Rh)中的至少一种或其组合。
在一个实施方式中，可以在沉积后通过热处理，将界面层150和阻尼常数增强层160进行混合来形成混合层，该混合层是导电层且包括两种或更多种不同的金属材料，以形成合金样材料。这将参考图3进行详细描述。
图3是例示根据本公开技术的一些实施方式用于另一示例的可变电阻元件的混合层的示例形成方法的剖视图。下面将重点描述与参考图2所讨论的那些特征不同的特征。
参考图3，界面层150和阻尼常数增强层160可以形成在其中形成有预定结构(未示出)的结构上方。在一些实施方式中，所述预定结构可以包括，例如，如图2所示，依次形成的缓冲层110、底层120、自由层130和隧道阻挡层140。然后，通过对形成有界面层150和阻尼常数增强层160的所得结构进行热处理，可以将界面层150和阻尼常数增强层160混合以形成混合层160'。
混合层160'可以包括合金或合金样材料，该材料通过使包括在界面层150中的材料与包括在阻尼常数增强层160中的材料混合而形成。包括在界面层150中的材料和包括在阻尼常数增强层160中的材料可以与参考图2所示的实施方式描述的材料相同或相似。因此，该混合层可以起到界面层和阻尼常数增强层的组合的作用。
在形成混合层160'之后，如图2所示，可以形成钉扎层170、间隔层180、磁校正层190和覆盖层200。
图4是例示根据本公开技术的一些实施方式的另一示例性可变电阻元件的剖视图。下面将重点描述与参考图2所讨论的那些特征不同的特征。
在一些实施方式中，与图2所示的可变电阻元件10不同的是，图4所示的可变电阻元件20包括第一界面层250A、阻尼常数增强层260和第二界面层250B，来替代界面层150和阻尼常数增强层160。作为一个示例，阻尼常数增强层260可以插设于第一界面层250A(其设置在隧道阻挡层240上方)和第二界面层250B(其设置在钉扎层270下方)之间。
第一界面层250A和第二界面层250B可以用于阻止在设置于第一界面层250A和第二界面层250B上方的层中所含有的金属离子和/或原子向隧道阻挡层240扩散，并防止在隧道阻挡层240的晶体生长过程中隧道阻挡层240的特定晶体结构影响钉扎层270。进一步地，第一界面层250A和第二界面层250B可以与钉扎层270耦接，以加强交换耦合，从而避免钉扎层270的磁化方向的切换。
第一界面层250A和第二界面层250B中的每一个可以包括基于Fe、Co、B或其组合的合金，例如，Fe-Co-B合金。
阻尼常数增强层260可以插设于第一界面层250A和第二界面层250B之间。阻尼常数增强层260可以用于增强第一界面层250A、第二界面层250B和钉扎层270的阻尼常数(α)，以防止钉扎层270的磁化方向的切换。此外，阻尼常数增强层260可以防止金属从设置在阻尼常数增强层260上方的层向隧道阻挡层240扩散。通过使用阻尼常数增强层260，隧道阻挡层240和钉扎层270可以具有强交换耦合。因此，可以减少杂散场，并形成能够承受外部磁场的强垂直磁各向异性(PMA)。结果，可变电阻元件20的电学特性得以改善。
阻尼常数增强层260可以包括具有高阻尼常数的材料，例如，阻尼常数高于包括Co、Fe和B的磁性材料(例如，CoFeB)的阻尼常数，以抑制钉扎层270的磁化方向的切换。进一步地，阻尼常数增强层260可以包括一种材料，该材料可以防止金属从设置在阻尼常数增强层260上方的层向隧道阻挡层240扩散并抑制钉扎层270的磁化方向的切换。
在一些实施方式中，阻尼常数增强层260可以包括重金属。该重金属的阻尼常数比普通金属要高。因此，通过使用包括重金属的阻尼常数增强层260，可以形成强交换耦合，从而改善PMA特性。
阻尼常数增强层260可以包括钨(W)、钌(Ru)、钼(Mo)、铱(Ir)、铑(Rh)中的至少一种或其组合。
在一些实施方式中，可以在沉积工艺后通过热处理，将第一界面层250A、第二界面层250B和阻尼常数增强层260进行混合，以形成包括合金样材料的混合层。
在本实施方式中，与单一界面层相比，通过包括第一界面层250A、第二界面层250B和插设于第一界面层250A和第二界面层250B之间的阻尼常数增强层260，可以更有效地防止金属扩散到隧道阻挡层240，并且(由于阻尼常数的增加)可以改善交换耦合。因此，可以避免由于外部磁场而可能导致的钉扎层270的磁化方向发生不希望的切换，从而改善了PMA特性。因此，可变电阻元件20的装置特性得以进一步提高。
图4所示的缓冲层210、底层220、自由层230、隧道阻挡层240、钉扎层270、间隔层280、磁校正层290和覆盖层300可以分别与缓冲层110、底层120、自由层130、隧道阻挡层140、钉扎层170、间隔层180、磁校正层190和覆盖层200相同或相似。
在一些实施方式中，第一界面层250A、第二界面层250B和阻尼常数增强层260可以在沉积后通过热处理混合，以形成包括合金样材料的混合层。这将参考图5进行详细描述。
图5是例示根据本公开技术的一些实施方式的另一示例的可变电阻元件的混合层的形成方法示例的剖视图。下面将重点描述与参考图4所讨论的那些特征不同的特征。
参考图5，第一界面层250A、阻尼常数增强层260和第二界面层250B可以形成在其中形成有预定结构(未示出)的结构上。在一些实施方式中，预定结构可以包括，例如，如图4所示的依次形成的缓冲层210、底层220、自由层230和隧道阻挡层240。然后，通过对形成有第一界面层250A、阻尼常数增强层260和第二界面层250B的所得结构进行热处理，可以将第一界面层250A、阻尼常数增强层260和第二界面层250B混合以形成混合层260'。
混合层260'可以包括合金或合金样材料，该合金或合金样材料是通过将包括在第一界面层250A中的材料和包括在第二界面层250B中的材料与包括在阻尼常数增强层260中的材料进行混合而形成的。包括在第一界面层250A和第二界面层250B中的材料以及包括在阻尼常数增强层260中的材料可以与参考图4所示的实施方式中描述的材料相同或相似。
在形成混合层260'之后，如图4所示，可以形成钉扎层270、间隔层280、磁校正层290和覆盖层300。
图6是进一步例示根据本公开技术的一些实施方式的又另一示例的可变电阻元件的剖视图。下面将重点描述与参考图2所讨论的那些特征不同的特征。
在一些实施方式中，与图2所示的可变电阻元件10不同的是，图6所示的可变电阻元件30包括阻尼常数增强层350和设置在阻尼常数增强层350上方的界面层360来代替界面层150和设置在界面层150上方的阻尼常数增强层160。作为一个示例，阻尼常数增强层350可以设置在隧道阻挡层340上方，并且界面层360可以设置在阻尼常数增强层350上方。
界面层360可以用于阻止在设置于界面层360上方的层中所含有的金属离子和/或原子向隧道阻挡层340扩散，并且在隧道阻挡层340的晶体生长过程中防止隧道阻挡层340的特定晶体结构影响到钉扎层370。进一步的，界面层360可以与钉扎层370耦接，以加强交换耦合，从而避免钉扎层370的磁化方向的切换。
界面层360可以包括基于Fe、Co、B或其组合的合金，例如，Fe-Co-B合金。
阻尼常数增强层350可以插设于隧道阻挡层340和界面层360之间。阻尼常数增强层350可以用于增强界面层360和钉扎层370的阻尼常数(α)，以防止钉扎层370的磁化方向的切换。此外，阻尼常数增强层350可以防止金属从设置在阻尼常数增强层350上方的层向隧道阻挡层340扩散。通过使用阻尼常数增强层350，隧道阻挡层340和钉扎层370可以具有强交换耦合。因此，可以减少杂散场，并形成能够承受外部磁场的强垂直磁各向异性(PMA)。结果，可变电阻元件30的电特性得以改善。
阻尼常数增强层350可以包括具有高阻尼常数的材料，以增加钉扎层370的阻尼常数，例如，阻尼常数高于包括Co、Fe和B的磁性材料(例如，CoFeB)的阻尼常数。进一步地，阻尼常数增强层350可以包括一种材料，该材料能够防止金属从设置在阻尼常数增强层350上方的层向隧道阻挡层340扩散，并且抑制钉扎层370的磁化方向的切换。
在一些实施方式中，阻尼常数增强层350可以包括重金属。该重金属的阻尼常数比普通金属要高。因此，通过使用包括重金属的阻尼常数增强层350，可以形成强交换耦合，从而改善PMA特性。
考虑到改善特性，阻尼常数增强层350可以包括钨(W)、钌(Ru)、钼(Mo)、铱(Ir)、铑(Rh)或者它们的组合中的至少一种。
在一些实施方式中，可以在沉积工艺后通过热处理，将界面层360和阻尼常数增强层350进行混合，以形成包括合金样材料的混合层。这将参考图7详细描述。
图7是例示根据本公开技术的一些实施方式的另一示例的可变电阻元件的混合层的形成方法示例的剖视图。
参考图7，阻尼常数增强层350和界面层360可以形成在其中形成有预定结构(未示出)的结构上。在一些实施方式中，预定结构可以包括，例如，如图6所示的依次形成的缓冲层310、底层320、自由层330和隧道阻挡层340。然后，通过对其中形成有阻尼常数增强层350和界面层360的所得结构进行热处理，可以将阻尼常数增强层350和界面层360混合以形成混合层350'。
混合层350'可以包括合金或合金样材料，该合金或合金样材料是通过将包括在阻尼常数增强层350中的材料与包括在界面层360中的材料进行混合而形成的。包括在阻尼常数增强层350中的材料和包括在界面层360中的材料与参考图6所示的实施方式所描述的材料相同或相似。
在形成混合层350'后，如图6所示，可以形成钉扎层370、间隔层380、磁校正层390和覆盖层400。
在根据图2、图4和图6所示的实施方式的可变电阻元件10、20和30中，自由层130、230和330分别形成于钉扎层170、270和370的下方。在另一个实施方式中，自由层130、230和330可以分别形成于钉扎层170、270和370的上方。
将参考图8详细描述所公开技术的实施方式的效果。
图8是分别例示根据用于所公开技术的一些实施方式和比较例，钉扎层的阻尼常数(α)相对于用于可变电阻元件的材料的图。
在图8中，示出了图4所示的可变电阻元件20的钉扎层270的阻尼常数(α)。第一界面层250A和第二界面层250B包括CoFeB合金，阻尼常数增强层260包括如下材料：实施例1-钨(W)，实施例2-钌(Ru)，实施例3-钼(Mo)，实施例4-铱(Ir)和实施例5-铑(Rh)。在比较例中，包括单一界面层来代替第一界面层250A、阻尼常数增强层260和第二界面层250B，并且不包括阻尼常数增强层。在图8中，纵轴表示钉扎层270的归一化阻尼常数(α)，横轴表示自由层230的归一化厚度的倒数，即为1/自由层230厚度的归一化值
Figure BDA0002569200350000111
参考图8，与不包括阻尼常数增强层260的比较例相比，在包括阻尼常数增强层260的实施例1至5的情况下，在自由层230的厚度的整个区域内，钉扎层270的阻尼常数较高。因此，可以看出，通过使用阻尼常数增强层260，钉扎层270的开关电流(Ic)特性得以改善，从而根据外部磁场抑制钉扎层270的磁化方向的切换。进一步地，还能看出交换耦合得以增强，表现出良好的PMA特性且减少了杂散场。此外，可以抑制金属扩散到隧道阻挡层240。因此，可显著改善可变电阻元件20的电学特性。
可变电阻元件10和30也可以具有与可变电阻元件20相同的效果。
本文公开的半导体存储器件可以包括可变电阻元件10、20和30的单元阵列以储存数据。该半导体存储器还可以包括各种元件，例如用于驱动或控制每一个可变电阻元件10、20和30的线路、元件等。这将参考图9和图10进行示例性地说明。在图9和图10中，对图4所示的可变电阻元件20进行了说明。类似的说明可以分别适用于在图2和图6中所示的可变电阻元件10和30。
图9是说明根据本公开技术的一些实施方式的存储器件的示例和该存储器件的制造方法的示例的剖视图。
参考图9，本实施方式的存储器件可以包括衬底600、形成在衬底600上方的下触点620、形成在下触点620上方的可变电阻元件20以及形成在可变电阻元件20上方的上触点650。对于每个可变电阻元件20，可以在衬底600上方提供一种作为开关或开关电路/元件的特定结构(例如晶体管)以便控制可变电阻元件20，该特定结构用于控制对特定的可变电阻元件20的访问，其中，可以接通开关以选择可变电阻元件20，或者断开开关以取消选择可变电阻元件20。下触点620可以设置在衬底600的上方，并将可变电阻元件20的下端耦接到衬底600的一部分(例如，晶体管的漏极)作为可变电阻元件20的开关电路。上触点650可以设置在可变电阻元件20的上方，并将可变电阻元件20的上端耦接到某一线(未示出)，例如位线。在图9中，示出了两个可变电阻元件20作为可变电阻元件20阵列中的元件的示例。
首先，可以提供其中形成有晶体管的衬底600，然后，可以在衬底600上方形成第一隔层电介质层610。然后，可以通过选择性地刻蚀第一隔层电介质层610以形成暴露衬底600的一部分的孔H，并用导电材料填充孔H，以此来形成下触点620。然后，可以通过在第一隔层电介质层610和下触点620上方形成用于可变电阻元件20的材料层，并选择性地刻蚀该材料层，来形成可变电阻元件20。用于形成可变电阻元件20的刻蚀工艺可以包括IBE方法，其具有强物理刻蚀特性。然后，可以将第二隔层电介质层630形成为覆盖可变电阻元件20。然后，可以在可变电阻元件20和第二隔层电介质层630上形成第三隔层电介质层640，然后，可以形成上触点650，其穿过第三隔层电介质层640并耦接到可变电阻元件20的上端。
在根据本实施方式的存储器件中，形成可变电阻元件20的所有层可以具有彼此对齐的侧壁。这是因为可变电阻元件20是通过使用一个掩模的刻蚀工艺形成的。
与图9的实施方式不同的是，可变电阻元件20的一部分可以与其他部分分别进行图案化。在图10中示出了该过程。
图10是说明根据本公开技术的另一实施方式的存储器件及其制造方法的剖视图。下面将重点描述与参考图9所讨论的那些特征不同的特征。
参考图10，根据本实施方式的存储器件可以包括可变电阻元件20，其中可变电阻元件20的一部分，例如，缓冲层210和底层220的侧壁，与其中的其他层没有对齐。如图9所示，缓冲层210和底层220的侧壁可以与下触点720对齐。
可以通过以下过程制造图8中的存储器件。
首先，可以在衬底700上方形成第一隔层电介质层710，然后将其选择性地刻蚀以形成暴露衬底700的一部分的孔H。其中，可以将下触点720形成为填充孔H的下侧部分，例如，下触点720可以通过一系列过程形成，该过程包括形成导电材料以覆盖在其中形成有孔的所得结构，并通过回蚀工艺去除一部分导电材料，直到导电材料具有所需的厚度为止。然后，可以形成缓冲层210和底层220，以填充孔H的其余部分。例如，缓冲层210可以通过以下过程形成：形成用于形成缓冲层210的材料层，该材料层覆盖在其中形成有下触点720的所得结构，然后通过例如回蚀工艺去除该材料层的一部分，直到该材料层具有所需厚度。此外，底层220可以通过以下过程形成：形成用于形成底层220的材料层，该材料层覆盖在其中形成有下触点720和缓冲层210的所得结构，然后执行平坦化工艺，例如CMP(化学机械平坦化)，直到暴露出第一隔层电介质层710的顶表面为止。然后，可以通过在下触点720和第一隔层电介质层710上方形成用于形成可变电阻元件20中除缓冲层210和底层220以外的其余层的材料层，来形成可变电阻元件20的其余部分。
随后的过程与图9中所示的过程实质上相同。
在本实施方式中，形成可变电阻元件20所需的一次刻蚀高度得以降低，从而降低了刻蚀工艺的难度。
尽管在本实施方式中，将缓冲层210和底层220埋入孔H中，但如有必要也可以掩埋可变电阻元件10的其他部分。
基于本公开技术的上述和其他存储电路或半导体器件可以用于一系列装置或系统中。图11至图15提供了可以实施本文公开的存储单元的装置或系统的一些示例。
图11是包括根据本公开技术的包括存储单元的微处理器的示例性配置图。
参考图11，微处理器1000可以执行用于控制和调谐从各种外部设备接收数据、处理该数据、以及将处理结果输出到外部设备的一系列过程的任务。微处理器1000可以包括存储单元1010、运算单元1020、控制单元1030等。微处理器1000可以是各种数据处理电路，如中央处理电路(CPU)、图形处理电路(GPU)、数字信号处理器(DSP)和应用处理器(AP)等。
存储单元1010是储存微处理器1000中的数据的部分，如处理器、寄存器。存储单元1010可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1010可以包括各种寄存器。存储单元1010可以执行以下功能：临时储存将要由运算单元1020执行运算的数据、执行该运算的结果数据以及存储用于执行该运算的数据的地址。
存储单元1010可以包括基于上述实施方式的一个或更多个半导体器件。例如，存储单元1010可以包括：衬底；磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；以及插设于隧道阻挡层和定位层之间的界面层和阻尼常数增强层，其中界面层可以被构造为减少金属扩散，并且阻尼常数增强层包括具有相对较高的阻尼常数的材料，以抑制钉扎层的磁化方向的切换。通过这样的方式，可以改善存储单元1010的数据储存特性。结果，微处理器1000的操作特性得以改善。
运算单元1020可以根据控制单元1030对命令进行解码的结果，执行四则算术运算或逻辑运算。运算单元1020可以包括至少一个算术逻辑电路(ALU)等。
控制单元1030可以接收来自微处理器1000的存储单元1010、运算单元1020和外部设备的信号，执行命令的提取、解码，以及控制微处理器1000的信号的输入和输出，并运行由程序表示的处理。
根据本实施方式的微处理器1000可以另外包括高速缓冲存储单元1040，高速缓冲存储单元1040可以临时储存要从除存储单元1010之外的外部设备输入的数据或者要输出到外部设备的数据。在这种情况下，高速缓冲存储单元1040可以通过总线接口1050与存储单元1010、运算单元1020和控制单元1030交换数据。
图12是根据本公开技术的一个实施方式的包括存储单元的处理器的配置图的示例。
参考图12，处理器1100可以通过包括除了微处理器的那些功能之外的各种功能，来改善性能并实现多功能化，其中微处理器执行用于控制和调谐从各种外部设备接收数据、处理该数据以及将处理结果输出到外部设备的一系列过程的任务。处理器1100可以包括用作微处理器的核心单元1110、用于临时储存数据的高速缓冲存储单元1120以及用于在内部设备和外部设备之间传送数据的总线接口1130。处理器1100可以包括各种片上系统(SoC)，例如多核处理器、图形处理电路(GPU)和应用处理器(AP)。
本实施方式的核心单元1110可操作地对从外部设备输入的数据执行算术逻辑运算操作，可包括存储单元1111、运算单元1112和控制单元1113。
存储单元1111可操作地作为处理器寄存器、寄存器等来储存处理器1100中的数据。存储单元1111可以包括数据寄存器、地址寄存器、浮点寄存器等。此外，存储单元1111可以包括各种寄存器。存储单元1111可以执行以下功能：临时储存将要由运算单元1112执行运算的数据、执行该操作的结果数据以及存储用于执行该操作的数据的地址。运算单元1112被配置成执行处理器1100中的运算。根据控制单元1113对命令进行解码的结果，运算单元1112可执行四则算术运算或逻辑运算等。运算单元1112可以包括至少一个算术逻辑电路(ALU)等。控制单元1113可以接收来自处理器1100的存储单元1111、运算单元1112和外部设备的信号；执行命令的提取、解码；控制处理器1100的信号的输入和输出；并且运行由程序表示的处理。
高速缓冲存储单元1120可操作地临时储存数据，以补偿在以高速操作的核心单元1110和以低速操作的外部设备之间的数据处理速度的差异。高速缓冲存储单元1120可以包括一级储存部1121、二级储存部1122以及三级储存部1123。通常，高速缓冲存储单元1120包括一级储存部1121和二级储存部1122，而在需要高储存容量的情况下，可以包括三级储存部1123。根据场合需要，高速缓冲存储单元1120可以包括更多数量的储存部。即，包括在高速缓冲存储单元1120中的储存部的数量可以根据设计而改变。一级储存部1121、二级储存部1122以及三级储存部1123储存和区分数据的速度可以相同或不同。在各个储存部1121、1122和1123的速度不同的情况下，一级储存部1121的速度可以是最大的。高速缓冲存储单元1120的一级储存部1121、二级储存部1122和三级储存部1123的至少一个储存部可以包括一个或更多个根据实施方式的上述半导体器件。例如，高速缓冲存储单元1120可以包括：衬底；磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变的磁化方向，钉扎层具有固定的磁化方向，隧道阻挡层插设于自由层和钉扎层之间；以及界面层和阻尼常数增强层，它们插设于隧道阻挡层和钉扎层之间，其中，界面层可以被构造成减少金属扩散，并且阻尼常数增强层包括具有相对较高的阻尼常数的材料，以抑制钉扎层的磁化方向的切换。通过这样的方式，可以改善高速缓冲存储单元1120的数据储存特性。结果，处理器1100的操作特性得以改善。
虽然在图9中示出，所有一级储存部1121、二级储存部1122和三级储存部1123被配置在高速缓冲存储单元1120内部，应注意的是，高速缓冲存储单元1120的所有一级储存部1121、二级储存部1122和三级储存部1123可以被配置在核心单元1110的外部，并且可以补偿在核心单元1110和外部设备之间的数据处理速度的差异。同时，应当注意，高速缓冲存储单元1120的一级储存部1121可以设置在核心单元1110内部，而二级储存部1122和三级储存部1123可以配置在核心单元1110的外部，以加强补偿数据处理速度的差异的功能。在另一个实施方式中，一级储存部1121和二级储存部1122可以设置在核心单元1110内部，而三级储存部1123可以设置在核心单元1110外部。
总线接口1130可操作地连接核心单元1110、高速缓冲存储单元1120和外部设备，并允许数据的有效传输。
根据该实施方式的处理器1100可以包括多个核心单元1110，并且多个核心单元1110可以共享高速缓冲存储单元1120。多个核心单元1110和高速缓冲存储单元1120可以直接连接或者通过总线接口1130连接。多个核心单元1110可以配置成与核心单元1110的上述配置相同的方式。在处理器1100包括多个核心单元1110的情况下，高速缓冲存储单元1120的一级储存部1121可以对应于多个核心单元1110的数量而被配置在每个核心单元1110中，而二级储存部1122和三级储存部1123可以以通过总线接口1130共享的方式被配置在多个核心单元1110外部。一级储存部1121的处理速度可以高于二级储存部1122和三级储存部1123的处理速度。在另一个实施方式中，一级储存部1121和二级储存部1122可以对应于多个核心单元1110的数量而被配置在每个核心单元1110中，而三级储存部1123可以以通过总线接口1130共享的方式被配置在多个核心单元1110的外部。
根据本实施方式的处理器1100还可以包括：嵌入式存储单元1140，其储存数据；通信模块单元1150，其可以以有线方式或无线方式向外部设备传输数据和从外部设备接收数据；存储器控制单元1160，其驱动外部存储器件；以及媒体处理单元1170，其处理在处理器1100中处理的数据或从外部输入设备输入的数据，并将处理后的数据输出到外部接口设备等。此外，处理器1100可以包括多个各种模块和设备。在这种情况下，添加的多个模块可以通过总线接口1130与核心单元1110和高速缓冲存储单元1120交换数据，以及彼此交换数据。
嵌入式存储单元1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、SRAM(静态随机存取存储器)以及具有与上述存储器类似功能的存储器等。非易失性存储器可以包括ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)以及具有类似功能的存储器。
通信模块单元1150可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及它们两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线发送和接收数据的各种设备等。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带因特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下发送和接收数据的各种设备等。
存储器控制单元1160管理和处理在处理器1100和根据不同通信标准操作的外部储存器件之间传输的数据。存储器控制单元1160可以包括各种存储器控制器，例如，可以控制IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的设备。
媒体处理单元1170可以处理在处理器1100中处理的数据或者以图像、语音以及其他形式从外部输入设备输入的数据，并将该数据输出到外部接口设备。媒体处理单元1170可以包括图形处理电路(GPU)、数字信号处理器(DSP)、高清晰度音频设备(HD音频)、高清晰度多媒体接口(HDMI)控制器等。
图13是根据本公开技术的一个实施方式的包括存储单元的系统的示例性配置图。
参考图13，作为用于处理数据的装置的系统1200可以执行输入、处理、输出、通信、储存等以对数据进行一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、接口设备1240等。本实施方式的系统1200可以是使用处理器(诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、语音记录器、远程信息处理、视听(AV)系统、智能电视等)来操作的各种电子系统。
处理器1210可以对输入的命令进行解码并且处理针对储存在系统1200中的数据的操作、比较等，以及控制这些操作。处理器1210可以包括微处理器电路(MPU)、中央处理电路(CPU)、单核/多核处理器、图形处理电路(GPU)、应用处理器(AP)、数字信号处理器(DSP)等。
主存储器件1220是这样的储存器，其当程序被执行时可以临时储存、调用和运行来自辅助存储器件1230的程序代码或数据，并且即使在电源被切断时也可以保存所存储的内容。主存储器件1220可以包括：衬底；磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；以及界面层和阻尼常数增强层，它们插设于隧道阻挡层和钉扎层之间，其中，界面层可以被构造成减少金属扩散，并且阻尼常数增强层包括具有相对较高的阻尼常数的材料以抑制钉扎层的磁化方向的切换。通过这样的方式，可以改善主存储器件1220的数据储存特性。结果，系统1200的操作特性得以改善。
此外，主存储器件1220还可以包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，其中当电源被切断时擦除所有内容。与此不同，主存储器件1220可以不包括根据该实施方式的半导体器件，但是可以包括易失性存储器类型的静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)等，其中当电源被切断时此类存储器将擦除所有内容。
辅助存储器件1230是用于储存程序代码或数据的存储器件。当辅助存储器件1230的速度比主存储器件1220慢时，辅助存储器件1230可以储存更大量的数据。辅助存储器件1230可以包括一个或更多个根据实施方式的上述半导体器件。例如，辅助存储器件1230可以包括：衬底；磁隧道结(MTJ)结构，包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；以及界面层和阻尼常数增强层，它们插设于隧道阻挡层和钉扎层之间，其中，界面层可以被构造成减少金属扩散，并且阻尼常数增强层包括具有相对较高的阻尼常数的材料以抑制钉扎层的磁化方向的切换。通过这样的方式，可以改善辅助存储器件1230的数据储存特性。结果，系统1200的操作特性得以改善。
此外，辅助存储器件1230还可以包括数据储存系统(参见图14的附图标记1300)，诸如利用磁的磁带、磁盘、利用光的光盘、利用磁和光两者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。与此不同，辅助存储器件1230可以不包括根据该实施方式的半导体器件，但是可以包括数据储存系统(参见图14的附图标记1300)，诸如利用磁的磁带、磁盘、利用光的光盘、使用磁和光两者的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(迷你SD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。
接口设备1240可以在本实施方式的系统1200和外部设备之间执行命令和数据的交换。接口设备1240可以是键盘、小键盘、鼠标、扬声器、麦克风、显示器、各种人机接口设备(HID)、通信设备等。通信设备可以包括能够与有线网络连接的模块、能够与无线网络连接的模块以及它们两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、电力线通信(PLC)，诸如经由传输线发送和接收数据的各种设备等。无线网络模块可以包括红外线数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、Zigbee、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带英特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、超宽带(UWB)，诸如在无传输线的情况下发送和接收数据的各种设备等。
图14是根据本公开技术的一个实施方式的包括存储电路的数据储存系统的示例性配置图。
参考图14，数据储存系统1300可以包括：储存器件1310，其具有非易失性特性且作为用于储存数据的组件；控制器1320，其控制存储器件1310；接口1330，其用于与外部设备连接；以及临时储存器件1340，其用于临时储存数据。数据储存系统1300可以是诸如硬盘驱动器(HDD)、光盘只读存储器(CDROM)、数字化通用盘(DVD)、固态盘(SSD)等的盘类型，以及诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(MSD)卡、微型安全数字(micro SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等的卡类型。
储存器件1310可以包括半永久地储存数据的非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等
控制器1320可以控制储存器件1310和接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，来执行用于处理通过接口1330从数据储存系统1300的外部输入的命令等的操作。
接口1330在数据储存系统1300和外部设备之间执行命令和数据的交换。在数据储存系统1300是卡类型的情况下，接口1330可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(MSD)卡、微型安全数字(micro SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等设备中所使用的接口相兼容，或者与在与以上提及的设备类似的设备中所使用的接口相兼容。在数据储存系统1300是盘型的情况下，接口1330可以与诸如IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)等接口相兼容，或者与类似于以上提及的接口的接口相兼容。接口1330可以与彼此类型不同的一个或更多个接口相兼容。
临时储存器件1340可以临时储存数据，以根据与外部设备、控制器和系统的接口的多样化和高性能，用于在接口1330和储存器件1310之间高效地传送数据。用于临时储存数据的临时储存器件1340可以包括一个或更多个根据实施方式的上述半导体器件。该临时储存器件1340可以包括：衬底；磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；以及界面层和阻尼常数增强层，它们插设于隧道阻挡层和钉扎层之间，其中，界面层可以被构造成减少金属扩散，并且阻尼常数增强层包括具有相对较高的阻尼常数的材料以抑制钉扎层的磁化方向的切换。通过这样的方式，可以改善储存器件1310或临时储存器件1340的数据储存特性。结果，数据储存系统1300的操作特性和数据储存特性得以改善。
图15是根据本公开技术的一个实施方式的包括存储电路的存储系统的示例性配置图。
参考图15，存储系统1400可以包括具有非易失性特性的存储器1410作为用于储存数据的组件、控制存储器1410的存储器控制器1420、用于与外部设备连接的接口1430等。存储系统1400可以是卡类型，例如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(MSD)卡、微型安全数字(micro SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等。
用于储存数据的存储器1410可以包括一个或更多个根据实施方式的上述半导体器件。例如，存储器1410可以包括：衬底；磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；以及界面层和阻尼常数增强层，它们插设于隧道阻挡层和钉扎层之间，其中，界面层可以被构造成减少金属扩散，并且阻尼常数增强层包括具有相对较高的阻尼常数的材料以抑制钉扎层的磁化方向的切换。通过这样的方式，可以改善存储器1410的数据储存特性。结果，存储器系统1400的操作特性和数据储存特性得以改善。
此外，根据本实施方式的存储器1410还可以包括具有非易失性特性的ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
存储器控制器1420可以控制在存储器1410和接口1430之间的数据交换。为此，存储器控制器1420可以包括处理器1421，其执行用于处理通过接口1430从存储系统1400的外部输入的命令的操作。
接口1430用于在存储系统1400和外部设备之间执行命令和数据的交换。接口1430可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(MSD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、紧凑型闪存(CF)卡等设备中所使用的接口相兼容，或者与类似于以上提及的设备的设备中所使用的接口相兼容。接口1430可以与彼此类型不同的一个或更多个接口相兼容。
根据本实施方式的存储系统1400还可以包括缓冲存储器1440，其根据与外部设备、存储器控制器和存储系统的接口的多样化和高性能，用于在接口1430和存储器1410之间有效地传输数据。例如，用于临时储存数据的缓冲存储器1440可以包括一个或更多个根据实施方式的上述半导体器件。缓冲存储器1440可以包括：衬底；磁隧道结(MTJ)结构，其包括自由层、钉扎层和隧道阻挡层，其中，自由层具有可变磁化方向，钉扎层具有固定磁化方向，隧道阻挡层插设于自由层和钉扎层之间；以及界面层和阻尼常数增强层，它们插设于隧道阻挡层和钉扎层之间，其中，界面层可以被构造成减少金属扩散，并且阻尼常数增强层包括具有相对较高的阻尼常数的材料以抑制钉扎层的磁化方向的切换。通过这样的方式，可以改善缓冲存储器1440的数据储存特性。结果，存储系统1400的操作特性和数据储存特性得以改善。
此外，根据本实施方式的缓冲存储器1440还可以包括具有易失性特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。与此不同，缓冲存储器1440可以不包括根据该实施方式的半导体器件，但是可以包括具有易失性特性的SRAM(静态随机存取存储器)、DRAM(动态随机存取存储器)等，以及具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、磁性随机存取存储器(MRAM)等。
基于本文件中公开的存储器件的图11到图15中的电子设备或系统的上述示例中的特征可以在各种设备、系统或应用中实施。一些示例包括移动电话或其它便携式通信设备、平板电脑、笔记本或膝上型计算机、游戏机、智能电视机、电视机顶盒、多媒体服务器、有或无无线通信功能的数字照相机、具有无线通信能力的手表或其它可穿戴设备。
虽然本专利文件包含很多细节，但是这些不应当被理解为对任何发明的范围或要求保护的内容的限制，而应当被理解为可能专门针对特定发明的特定实施例的特征的描述。本专利文件中在单独实施例的内容中所描述的特定特征也可以在单个实施例中组合起来实施。反之，在单个实施例的内容中描述的各种特征也可以在多个实施例中单独实施或以任何合适的子组合来实施。此外，虽然以上可以将特征描述为以某些组合来起作用，甚至初始要求如此保护，但在某些情况下来自要求保护的组合中的一种或更多种特征可以从该组合中去除，且要求保护的组合可以涉及子组合或子组合的变型。
类似地，虽然在附图中以特定的次序描述了操作，但这不应当被理解为需要以所示的特定次序或以顺序的次序来执行这些操作，或者执行所有示出的操作，来实现期望的结果。此外，本专利文件中所描述的实施例中的各种系统组件的分离不应当被理解为在所有的实施例中都需要这种分离。
仅描述了若干实施方式和示例。基于本专利文件中所描述的和所示出的内容，可以得到其他实施方式、改进和变型。

Claims (20)

1.一种电子设备，其包括半导体存储器，其中，所述半导体存储器包括：
衬底；
磁隧道结MTJ结构，其包括自由层、钉扎层和隧道阻挡层，所述自由层具有可变磁化方向，所述钉扎层具有固定磁化方向，所述隧道阻挡层插设于所述自由层和所述钉扎层之间；以及
插设于所述隧道阻挡层和所述钉扎层之间的界面层和阻尼常数增强层，
其中，所述界面层被构造成减少金属扩散，并且所述阻尼常数增强层包括具有相对高的阻尼常数的材料以抑制所述钉扎层的磁化方向的切换。
2.根据权利要求1所述的电子设备，其中，所述阻尼常数增强层包括可操作地阻止金属从包括在所述半导体存储器中的其他层向所述隧道阻挡层扩散的材料。
3.根据权利要求1所述的电子设备，其中，所述阻尼常数增强层表现出的阻尼常数高于包含Co、Fe或B的磁性材料的阻尼常数。
4.根据权利要求1所述的电子设备，其中，所述阻尼常数增强层包括钨W、钌Ru、钼Mo、铱Ir、铑Rh或其组合。
5.根据权利要求1所述的电子设备，其中，所述界面层包括基于Fe、Co、B或其组合的合金。
6.根据权利要求1所述的电子设备，其中，所述界面层设置在所述隧道阻挡层上方，并且所述阻尼常数增强层插设于所述界面层和所述钉扎层之间。
7.根据权利要求1所述的电子设备，其中，所述阻尼常数增强层设置在所述隧道阻挡层上方，并且所述界面层插设于所述阻尼常数增强层与所述钉扎层之间。
8.根据权利要求1所述的电子设备，还包括微处理器，所述微处理器包括：
控制单元，其包括输入端口，以接收包括来自外部设备的命令的信号，并且执行以下至少一项：提取、解码所述命令，或控制输入至所述微处理器的或从所述微处理器输出的信号；
运算单元，其包括耦接到所述控制单元的输入端口，以接收被解码的命令，并基于所述被解码的命令来执行运算；以及
存储单元，其耦接到所述运算单元并且被配置成储存用于执行所述运算的数据、与执行所述运算的结果相对应的数据、或与所述运算相关的数据储存于其中的地址，
其中，所述半导体存储器是所述微处理器中所述存储单元的一部分。
9.根据权利要求1所述的电子设备，还包括处理器，所述处理器包括：
核心单元，其被配置成基于从与所述处理器通信的外部设备输入的命令，通过使用数据来执行与所述命令相对应的操作；
高速缓冲存储单元，其耦接到所述核心单元，并被配置成储存用于执行所述运算的数据、与执行所述运算的结果相对应的数据或执行所述运算所针对的数据的地址；以及
总线接口，其耦接在所述核心单元和所述高速缓冲存储单元之间，以在所述核心单元和所述高速缓冲存储单元之间传输数据，
其中，所述高速缓冲存储单元包括所述半导体存储器。
10.根据权利要求1所述的电子设备，还包括处理系统，所述处理系统包括：
处理器，其被配置成对由所述处理器接收的命令进行解码，并基于对所述命令进行解码的结果来控制用于处理信息的操作；
辅助存储器件，其耦接到所述处理器并被配置成储存对所述命令进行解码的程序和所述信息；
主存储器件，其耦接到所述处理器和所述辅助存储器件，并被配置成调用并储存来自所述辅助存储器件的所述程序和信息，使得所述处理器可以在运行所述程序时使用所述程序和信息来执行所述操作；以及
接口设备，其被配置成在所述处理器、所述辅助存储器件和所述主存储器件中的至少一个与外部设备之间执行通信，
其中，所述辅助存储器件或所述主存储器件中的至少一个包括所述半导体存储器。
11.根据权利要求1所述的电子设备，还包括数据储存系统，所述数据储存系统包括：
储存器件，其被配置成储存数据，并且在没有电源的情况下保留所储存的数据；
控制器，其耦接到所述储存器件，并被配置成根据从外部设备输入的命令来控制进出所述储存器件的传输；
临时储存器件，其耦接到所述储存器件和所述控制器，并被配置成临时储存在所述储存器件和所述外部设备之间传输的数据；以及
接口，其被配置成执行在所述储存器件、所述控制器和所述临时储存器件中的至少一个与所述外部设备之间的通信，
其中，所述储存器件或所述临时储存器件中的至少一个包括所述半导体存储器。
12.根据权利要求1所述的电子设备，还包括存储系统，所述存储系统包括：
存储器，其被配置成储存数据，并在没有电源的情况下保留所储存的数据；
存储器控制器，其耦接到所述存储器并且被配置成根据从外部设备输入的命令来控制数据进出所述存储器的传输；
缓冲存储器，其被配置成临时存储在所述存储器和所述外部设备之间移动的数据；以及
接口，其被配置成执行在所述存储器、所述存储器控制器和所述缓冲存储器中的至少一个与所述外部设备之间的通信，
其中，所述存储器或所述缓冲存储器中的至少一个包括所述半导体存储器。
13.根据权利要求1所述的电子设备，其中，所述阻尼常数增强层包括重金属。
14.一种电子设备，其包括半导体存储器，其中，所述半导体存储器包括：
磁隧道结MTJ结构，其包括自由层、钉扎层和隧道阻挡层，所述自由层具有可变磁化方向，所述钉扎层具有固定磁化方向，所述隧道阻挡层插设于所述自由层和所述钉扎层之间；
插设于所述隧道阻挡层和所述钉扎层之间的第一界面层和第二界面层；以及
插设于所述第一界面层和所述第二界面层之间的阻尼常数增强层，
其中，所述阻尼常数增强层包括具有比含Co、Fe或B的磁性材料的阻尼常数高的材料。
15.根据权利要求14所述的电子设备，其中，所述阻尼常数增强层包括一种材料，所述材料被构造为阻止金属从包括在所述半导体存储器中的其他层向所述隧道阻挡层扩散，并且抑制所述钉扎层的磁化方向的切换。
16.根据权利要求14所述的电子设备，其中，所述阻尼常数增强层包括重金属。
17.根据权利要求14所述的电子设备，其中，所述阻尼常数增强层包括钨W、钌Ru、钼Mo、铱Ir、铑Rh或其组合。
18.根据权利要求17所述的电子设备，其中，所述第一界面层和所述第二界面层包括基于Fe、Co、B或其组合的合金。
19.根据权利要求14所述的电子设备，其中，所述第一界面层和所述第二界面层包括彼此相同的材料。
20.根据权利要求14所述的电子设备，其中，所述第一界面层和所述第二界面层包括彼此不同的材料。
CN202010631818.9A 2019-10-01 2020-07-03 电子设备 Pending CN112599656A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190121616A KR102632986B1 (ko) 2019-10-01 2019-10-01 전자 장치
KR10-2019-0121616 2019-10-01

Publications (1)

Publication Number Publication Date
CN112599656A true CN112599656A (zh) 2021-04-02

Family

ID=75161427

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010631818.9A Pending CN112599656A (zh) 2019-10-01 2020-07-03 电子设备

Country Status (3)

Country Link
US (1) US11145807B2 (zh)
KR (1) KR102632986B1 (zh)
CN (1) CN112599656A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028791A (ja) * 2011-08-24 2012-02-09 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリ
CN104934529A (zh) * 2014-03-18 2015-09-23 三星电子株式会社 可用于磁性器件的磁性结及其形成方法
CN105428522A (zh) * 2015-12-01 2016-03-23 中电海康集团有限公司 一种用于stt-mram的磁性隧道结
US20170279040A1 (en) * 2014-09-25 2017-09-28 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
CN107394038A (zh) * 2016-05-12 2017-11-24 爱思开海力士有限公司 具有带界面增强层的半导体存储器的电子设备
CN107611256A (zh) * 2016-07-12 2018-01-19 三星电子株式会社 磁器件
US20180233187A1 (en) * 2017-02-16 2018-08-16 SK Hynix Inc. Electronic devices and method for fabricating the same

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3114683B2 (ja) * 1998-01-22 2000-12-04 日本電気株式会社 磁気抵抗効果素子およびその製造方法、ならびにこの磁気抵抗効果素子を用いた磁気抵抗効果センサ，磁気抵抗検出システムおよび磁気記憶システム
US6977801B2 (en) 2003-02-24 2005-12-20 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive device with exchange-coupled structure having half-metallic ferromagnetic Heusler alloy in the pinned layer
JP2007180470A (ja) * 2005-11-30 2007-07-12 Fujitsu Ltd 磁気抵抗効果素子、磁気ヘッド、磁気記憶装置、および磁気メモリ装置
US7978442B2 (en) * 2007-10-03 2011-07-12 Tdk Corporation CPP device with a plurality of metal oxide templates in a confining current path (CCP) spacer
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
KR101635139B1 (ko) * 2009-09-30 2016-07-11 삼성전자주식회사 자기 메모리 소자
US8513749B2 (en) * 2010-01-14 2013-08-20 Qualcomm Incorporated Composite hardmask architecture and method of creating non-uniform current path for spin torque driven magnetic tunnel junction
KR102017622B1 (ko) 2012-08-21 2019-09-03 삼성전자주식회사 수직 자기터널접합을 구비하는 자기 메모리 장치들
US8202572B2 (en) * 2010-11-22 2012-06-19 Headway Technologies, Inc. TMR device with improved MgO barrier
JP2012074716A (ja) * 2011-11-15 2012-04-12 Sony Corp 記憶素子及びメモリ
US9130155B2 (en) 2013-03-15 2015-09-08 Samsung Electronics Co., Ltd. Magnetic junctions having insertion layers and magnetic memories using the magnetic junctions
KR102268187B1 (ko) * 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
US9647204B2 (en) 2014-12-05 2017-05-09 International Business Machines Corporation Spin torque MRAM based on Co, Ir synthetic antiferromagnetic multilayer
US9564580B2 (en) 2014-12-29 2017-02-07 International Business Machines Corporation Double synthetic antiferromagnet using rare earth metals and transition metals
KR101800237B1 (ko) * 2015-05-22 2017-11-22 캐논 아네르바 가부시키가이샤 자기저항 효과 소자
US9842988B2 (en) * 2015-07-20 2017-12-12 Headway Technologies, Inc. Magnetic tunnel junction with low defect rate after high temperature anneal for magnetic device applications
KR20170034961A (ko) * 2015-09-21 2017-03-30 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170080741A (ko) * 2015-12-30 2017-07-11 에스케이하이닉스 주식회사 전자 장치
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
KR102306333B1 (ko) * 2016-05-31 2021-09-30 소니그룹주식회사 불휘발성 메모리 셀, 메모리 셀 유닛 및 정보 기입 방법 및, 전자 기기
TWI684979B (zh) * 2016-09-09 2020-02-11 東芝記憶體股份有限公司 記憶裝置
EP3534421B1 (en) * 2016-10-25 2021-08-11 Samsung Electronics Co., Ltd. Spin device
US11348715B2 (en) * 2019-06-10 2022-05-31 Samsung Electronics Co., Ltd. Semiconductor device and method of making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028791A (ja) * 2011-08-24 2012-02-09 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリ
CN104934529A (zh) * 2014-03-18 2015-09-23 三星电子株式会社 可用于磁性器件的磁性结及其形成方法
US20170279040A1 (en) * 2014-09-25 2017-09-28 Agency For Science, Technology And Research Magnetic element and method of fabrication thereof
CN105428522A (zh) * 2015-12-01 2016-03-23 中电海康集团有限公司 一种用于stt-mram的磁性隧道结
CN107394038A (zh) * 2016-05-12 2017-11-24 爱思开海力士有限公司 具有带界面增强层的半导体存储器的电子设备
CN107611256A (zh) * 2016-07-12 2018-01-19 三星电子株式会社 磁器件
US20180233187A1 (en) * 2017-02-16 2018-08-16 SK Hynix Inc. Electronic devices and method for fabricating the same

Also Published As

Publication number Publication date
US20210098687A1 (en) 2021-04-01
KR102632986B1 (ko) 2024-02-05
KR20210039151A (ko) 2021-04-09
US11145807B2 (en) 2021-10-12

Similar Documents

Publication Publication Date Title
US10395708B2 (en) Electronic device
US9859490B2 (en) Electronic device including a semiconductor memory having multi-layered structural free layer
US10580969B2 (en) Electronic device
US20190079873A1 (en) Electronic device having variable resistance element
US10367137B2 (en) Electronic device including a semiconductor memory having a variable resistance element including two free layers
US9871189B2 (en) Electronic device and method for fabricating the same
US10516099B2 (en) Electronic device and method for fabricating the same
US10685692B2 (en) Electronic devices and method for fabricating the same
CN106549101B (zh) 电子设备及其制造方法
US9876162B2 (en) Electronic device including a semiconductor memory having variable resistance structure with magnetic correction layer
US11195988B2 (en) Electronic device and method for fabricating the same
US9865320B2 (en) Electronic device
US10305028B2 (en) Electronic device including an under layer and a perpendicular magnetic anisotropy increasing layer having a different crystal structure from the under layer
US10042559B2 (en) Electronic devices having semiconductor memory with interface enhancement layer
US9865803B2 (en) Electronic device and method for fabricating the same
US9818936B2 (en) Method for fabricating semiconductor device
US9841915B1 (en) Electronic device
US11145807B2 (en) Electronic device
CN106816173B (zh) 电子设备
US10978637B2 (en) Method for fabricating electronic device
US10203380B2 (en) Electronic device
US20140269039A1 (en) Electronic device and variable resistance element
CN112599659A (zh) 电子设备及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination