CN101057229B - 总线通信系统 - Google Patents

总线通信系统 Download PDF

Info

Publication number
CN101057229B
CN101057229B CN2005800390764A CN200580039076A CN101057229B CN 101057229 B CN101057229 B CN 101057229B CN 2005800390764 A CN2005800390764 A CN 2005800390764A CN 200580039076 A CN200580039076 A CN 200580039076A CN 101057229 B CN101057229 B CN 101057229B
Authority
CN
China
Prior art keywords
signal
data
transmission
data circuit
receiver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800390764A
Other languages
English (en)
Other versions
CN101057229A (zh
Inventor
格里特·W·德恩贝斯特恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101057229A publication Critical patent/CN101057229A/zh
Application granted granted Critical
Publication of CN101057229B publication Critical patent/CN101057229B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明涉及串行数据传输用的总线通信系统，其包括发射机、接收机和数据线路，由此，所述发射机配置用于在所述数据线路上发送数据信号；所述接收机配置用于从数据线路接收所述数据信号，其中所述发射机配置用于在所述数据信号传输完成以后，在数据线路上发送传输结束信号；和所述接收机配置用于从所述数据线路接收所述传输结束信号。

Description

总线通信系统
发明领域
本发明涉及一种由权利要求1的前序所定义的总线通信系统。
本发明也涉及一种由权利要求8的前序所定义的通信方法，由权利要求9的前序所定义的发射机和由权利要求10的前序所定义的接收机。
背景技术
这种总线通信系统是已知的。在源同步系统中，位(比特)级时钟信号与数据一起发送，以便在接收侧能微调偏移和捕获数据而不需要相位校准电路。避免这种相位校准电路，接收机的复杂性就会降低。在源同步总线通信系统中，不必要使用线路编码，因为在接收侧没有要求真的捕获数据的数据序列约束。因此一个优点就是能免去与线路编码有关的通信额外开销。但是因为数据未编码，所以需要不同的途径确保数据的完整性。
发明内容
除了其他许多东西以外，本发明的一个目的是提供一种发射机与接收机之间的可靠的数据传输。
为了这个目的，本发明提供一种如开篇中所定义的通信总线系统，其以权利要求1的特征部分为表征。通过发送结束传输的信号，能确保此后接收的任何东西都会被接收机弃去，由此确保接收到的数据信号的完整性。
一种根据本发明的如开篇中所定义的通信的方法，其以权利要求8为特征部分为表征。一种根据本发明的如开篇中所定义的发射机，其以权利要求9的特征部分为表征。一种根据本发明的如开篇中所定义的接收机，其以权利要求10的特征部分为表征。
附图说明
下面将参考附图描述本发明，附图中：
图1示出根据本发明的总线系统示意图；
图2示出根据本发明的总线系统中所使用的电压电平图；
图3示出根据本发明的总线系统中的信号序列的一般结构图；
图4示出用在根据本发明的总线系统中的源同步传输方案实施例；
图5示出用在根据本发明的总线系统中的源同步传输方案另一实施例；
图6示出用在根据本发明的总线系统中的源同步传输方案又一实施例；
图7示出用在根据本发明的总线系统中的源同步传输方案与图6所示相同的实施例；
图8示出用在根据本发明的总线系统中的源同步传输方案又一实施例。
在这些图中，相同的部件用相同的参考号码表示。
具体实施方式
图1是根据本发明的总线系统的示意图。
在源同步系统中，位级时钟信号与数据一起发送，以便在接收侧微调偏移和捕获数据而不需要(复杂的)相位校准电路。在这种源同步系统中，不需要用线路编码(其意味着额外开销)，因为在接收侧没有为真的捕获数据所需的数据序列约束。线路编码增加字中的位数(例如8B10B)意味着射频电子学部件和传输信道的某些额外开销的带宽要求，这在某些情况下是没有吸引力的。线路编码能使用异常代码起指令类型的作用，例如给接收机指示传输结束。参看图8。例如异常代码是位序列，它们本身不在编码的有效负载数据字中出现。
没有线路编码，有效负载数据能包含任何任意序列。因此，不可能不含糊地检测数据流中的特定代码而不约束应用协议的数据空间。明显为此，后者一般是很没有吸引力的。
在串行传输方案中，所有数位(比特)都顺序发送。因为在大多数系统中，被操作的基本字长大于一位。这意味着需要串行至并行和并行至串行的转换，并且需要在字的边界进行适当的对准。特别是，如果链接必须经常起动和停止，那么重要的是能有效地实现这种操作。高的额外开销将经常减少开关方式的吸引力并增加等待时间以启动传输。
假定支持两种“线路方式”的电信令方案：
1.高速数据传输方式
2.可与高速数据传输方式简单区别的某些电状态
第二方式的理由可以是例如在没有数据要发送的情况下是超低功率消耗(低功率状态：LPS)。因此，它能用于初始化和构成数据传输。
在电气层面，关于MIPI(移动接口处理器接口联合)，建议高速传输假定用信号接近地电平的SLVS(可缩放的低电压信令)型方案来实现，而在低功率状态下，线路具有像电压电平那样的大摆幅CMOS，两者易于彼此分离。参看图1和图2。在这种特定情况下，差分与公用方式的电平之间的差被利用。
这些不同方式(有意地)具有完全不同的速度，使得在它们之间如果没有适当的方式过渡方案，就不可能在方式间转换。大摆幅方式具有极其慢的边缘(EMI(电磁干扰)缘故)以保证高速位级同步定时的精度。因此，在传输开始和结束时，需要特定的程序以保证在传输开始时正确的字对准和避免在传输结束时无效字的附加。参看图3。
没有应用数据编码，所有的数据序列都可能出现在常规数据流中，这使得在正常数据传输期间不可能在字的边界上同步。因为在数据传输之前线路上的低功率状态是可以不含糊地检测的，所以在数据包开始时的同步能用已知的技术如超时技术解决，以克服不确定的线路电平与高速起始序列混合的时段，唯一地辨别第一数据位。
如果CLK和所有的数据路线(或线路)总是(几乎)同时转换状态，并且当在数据线路上存在有效数据位时只有时钟信号过渡，则一切都变成直截了当。(参看图4和图5)。但是为什么系统中时钟将不以那种方法操作有几个理由。例如，在传输结束后保持时钟运行一段时间，就给出机会利用所发送的时钟处理接收机中的数据，而这时没有数据传送。多路线是另一种应用情况，将在本文的后面予以说明。
现在假定在最后的有效数据位以后时钟保持运行。因为在高速传输以后过渡到LPS是缓慢的，所以在检测到LPS以前容易发生一个或多个附加数据字被接收和捕获到。这将使带有“随机”数据的数据包非故意的扩张。已发明一种信令过程避免未知字的这种不希望的附加。
在根据本发明的总线系统中，在最后的有效数据位以后添加尾部序列，这使能明确地检测出最后的有效数据位所在之处。
仅在已经检测到线路状态进入LPS以后，系统才知道已结束传输。在那一瞬间，理应能够反向跟踪最后的有效数据位(字)是什么。
一个可能的解决办法是在最后数据位以后立即反转高速信号，然后保持线路上的恒定差分值直至检测到LPS。这使从数据的末端除去所有相等位直至最后的过渡变得很容易。甚至能够检测出数据在传输的末端是否仍然是正确的字对准。为了避免电信令实现的复杂性，可应用反向超时。这意味着在检测到LPS以后，属于最后n个时钟周期的数据将被放弃，为此n应选择得足够长，以确保系统将会完成其向LPS的过渡。用这样的方法，在检测以前向LPS过渡期间，信号的差分值不必得到保证，因为反正是不要解释的。
除去尾部序列意味着某些执行时间，为此反向跟踪历程和触发事件是LPS的检测。
图6描述一个提取的方式的状态示例。在指令起动传输后有一个超时，它避免在转换至传输方式期间解释线路电平。在超时以后，线路处于确定的传输状态。前导序列明白地确定第一有效数据位是什么。所示的例子“…00000001ddd…”无疑是可以的，尽管别的也行。然后发送任意数量的数据。在最后的有效负载数据位已经发送出去以后，线路信号的极性被转换并且差分信号被保持，直至LPS检测。
实际上，任何可知序列都能添加至尾部序列，只要它能在接收侧不含糊地被反向跟踪。例如总是在有效负载数据后面加上一个字节再继续最后的数位值，直至检测到LPS。这能被反向跟踪，因为系统知道在后随连续数值的有效数据后面总是加上一个字节样本。
如果适当地选择字节样本，则会有附加的特性像同步检查和最后位极性的选择(其确定连续的信号)那样。例如，字节样本00111100、11000011、00001111或11110000的适当选择能提供这样的特性。很明显这有为数众多的各种可能选择。
虽然在这些系统中时钟似乎最有可能不总是保持运行，但在某些情况下时钟有必要持续一段时间。因此本发明解决了这个问题。进一步还解决另一问题。如果多条数据路线配合单一数位型时钟并联使用，本发明提供一种在不同时间分别结束路线的解决办法。事实上在这种多路线的情况下，只要在任一路线上仍然存在数据，时钟就必须持续。这意味着如果数据不同时在所有路线上停止，时钟就要至少持续到最早停止的路线的有效数据接收以后。参看图7。
通常，嵌入式时钟系统要求线路编码。主要原因是时钟信息的嵌入(过渡密度)和/或保持DC平衡。为此，这些情况似乎最不可能保持“无编码”约束。另一种解决办法的一个例子示于图5。注意仍然能使用上述技术识别嵌入式时钟系统中的传输的结束。虽然在这些情况下使用异常代码可能是有利的，但也能使用两者作双重检验以提供可靠性。
图1示出电驱动器/接收机方案的一个例子。其通过如下组合提供两种线路方式：a)在(部分)终结的特征线路上操作的高速低摆幅差分驱动器/接收机(SLVS)组合，b)连同在非终结的线路上操作的慢的低功率大摆幅驱动器/接收机。大摆幅接收机包括通过进行带有比较器滞后的输入信号滤波以降低对假信号的灵敏度的措施。接收机RX中的驱动器也用作总线的负载终端(端接器)。系统包括独立的信号响应速率所控制的满摆幅驱动器，其用于包含滤波和滞后的低功率线路状态(LPS)。
图2示出根据本发明的总线系统中所用的电压电平图。图2表示的是实现图1所示例子的典型信号电平。高速信号低于MOS晶体管阈值电平约为0.3伏。这使高速信号和低速信号能独立工作。这个例子中的满摆幅电平大约为1伏。这不意味着需要单独的电源，虽然这在某些环境下可能是有利的。这个电平的优点是允许低功率操作。另一个优点是长时间确保技术的互操作性。
图3示出根据本发明的总线系统中信令序列的一般结构图。图3描述信令序列的一般结构以及它必须解决的是什么问题。可以有一条或多条数据路线(D1、D2、……)，在(高速)传输周期之间路线处于LPS。从传输方式到LPS的过渡的边缘是相当慢的。例如长度至25cm、特性阻抗为50欧姆的传输线能有总共约30pF的分布电容。给定的标称充电电流量级为1mA(低EMI)，过渡时间可为几十ns。为了获得真正的字对准，数据开始位置必须不含糊地找到。这需要可靠的传输开始(SoT)序列。在有效负载数据传输以后，线路经过传输结束(EoT)尾部序列返回LPS。使用多条路线意味着每条路线可以在不同瞬间结束它的传输。为了正确地通信，接收机必须辨别不同的EoT尾部序列。
图4示出用于根据本发明的总线系统中的源同步传输方案实施例。在如图4所示的源同步传输方案中，(差分)时钟信号用于每一有效数据位只有唯一的过渡。这好像很简单并且有吸引力。优点是例如隐含地解决了同步问题。另一方面，意味着对时钟信号的用途限制。必须注意，为了使远端线路负载终端不能使用，线路能被提升到公用方式电平上，以避免过度消耗功率，同时仍然达到LPS阈值。在这个方案中，时钟和所有数据线两者精确地同时操作。总之时钟和数据线或导线同步地转换状态以及方式，如果在数据线上有真实的有效负载数据位，则只在时钟信号中存在过渡，多路线数据流必须同时结束，这要求增加量化度，并且在LPS检测到以前不能选择禁止使用负载终端(假定不涉及任何协议)。
图5示出用于根据本发明的总线系统中源同步传输方案另一实施例。操作类似于有关图4所描述的情况，不同之处是时钟信号上的LPS与数据路线相比稍微领先。这使得在把它们带入LPS以前就能禁止使用数据线路上负载终端，可简化和改善电信令方案。如果没有数据存在的话，这个方案仍假定时钟被停止，。总之时钟和数据线路同步地转换状态以及方式，时钟信号总是超前于方式过渡，如果在数据线路上出现有效负载数据位，则时钟信号中只有过零或过渡，多线路数据流必须同时结束，进入LPS以前不可能禁止使用负载终端。
图6示出用于根据本发明的总线系统中的源同步传输方案又一实施例。在图6所示的方案中，时钟连续运行，换句话说，即使数据上没有出现有效数据位，也存在时钟信号的过渡。这种在传输方式和数据路线的LPS两者期间时钟连续运行的方式，需要不同的同步机制。图6示出使用强制过渡继之以每条路线(数据线路)上的连续差分极性的例子。其他的可能性在前面图1的描述中已有说明。所描述的字同步方法在传输开始时使用超时，随后是00000001样本，再后是真实的有效负载数据。总之时钟保持运行，数据路线则被取样，除了处于LPS的那些线路以外。这要求明确的报头(或前导)和尾部序列以提取真实的数据位。在不同路线上的数据流可以在不同时间结束。这个方法意味着某些等待时间，因为在完成传输以后尾部必须除去。在一个比较好的方法中，这种去除将在通信协议的PAY(物理层)内完成。所指示的反向超时确保在检测到向LPS过渡以后，接收机接收到的最后的一对数位被从数据流中除去。在向LPS过渡期间，困难的是确保信号保留在确定的边界内。放弃这些最后位反正不包含真实的数据，所以数据的完整性得到保证。
图7示出与图6所示根据本发明的总线系统中用的源同步传输方案同一实施例。在图7所示的方案中，路线D1和D2上的传输结束在不同的时间。
图8示出用于根据本发明的总线系统中的源同步传输方案又一实施例。这个例子表示在现有包括异常代码的线路编码的情况下如何解决EoT检测问题。这简化了信令方案但意味着编码的额外开销，指的是高速和由此需要的宽频带。对于嵌入式时钟传输方案，这可能是最好的解决办法。这样，由于一些原因线路编码是必需的。
这里所描述的本发明的实施例，意图是说明而没有限制的意思。技术人员在不违背附加的权利要求中所规定的本发明的范围情况下，对这些实施例可做出许多修改。

Claims (9)

1.一种用于串行数据传输的总线通信系统，包括发射机、接收机和数据线路，其中
所述发射机配置用于在所述数据线路上发送数据信号，其中所述数据信号是二进制编码信号，其包括第一和第二符号的序列，并以在所述数据线路上的第一对信号电平之间的过渡表示第一和第二符号之间的过渡；
所述接收机配置用于从数据线路接收所述数据信号，
所述发射机配置为在所述数据信号的有效负载的传输完成以后，在所述数据线路上发送传输结束信号；和
所述接收机配置为从所述数据线路接收所述传输结束信号，
其中所述传输结束信号包括在紧随有效负载的最后数据位之后的信号电平的向允许以较低速度通信的另一通信方式过渡，用于反转数据线路上的信号；之后是保持多个时钟周期的持续时间的恒定信号电平；之后是至比所述第一对信号电平高的信号电平的过渡。
2.如权利要求1中所述的总线通信系统，其特征在于进一步包括第二数据线路，其中
所述发射机配置为用于在所述第二数据线路上发送第二数据信号和第二传输结束信号；
所述接收机配置用于在所述第二数据线路上接收所述第二数据信号和所述第二传输结束信号。
3.如权利要求2中所述的总线通信系统，其特征在于：接收机配置为如果已接收到所述传输结束信号和所述第二传输结束信号，则发信号通知传输结束。
4.如权利要求1中所述的总线通信系统，其特征在于进一步包括时钟线路，其中
所述发射机配置为在所述时钟线路上发送时钟信号；
所述接收机配置为从所述时钟线路接收所述时钟信号。
5.如权利要求4中所述的总线通信系统，其特征在于：所述发射机被配置为在有效负载的最后有效符号之后继续发送时钟信号。
6.如权利要求1至5之一中所述的总线通信系统，其特征在于：所述传输结束信号之后是低功率状态。
7.一种用在串行数据传输的总线通信系统中的通信方法，所述通信系统包括发射机、接收机和数据线路，其中
所述发射机在所述数据线路上发送数据信号，其中所述数据信号是二进制编码信号，其包括第一和第二符号的序列，并以在所述数据线路上的第一对信号电平之间的过渡表示第一和第二符号之间的过渡；
所述接收机从所述数据线路接收所述数据信号，
所述发射机在完成所述数据信号的有效负载的传输以后，在所述数据线路上发送传输结束信号；和
所述接收机从所述数据线路接收所述传输结束信号，
其中所述传输结束信号包括在紧随有效负载的最后数据位之后的信号电平的向允许以较低速度通信的另一通信方式过渡，用于反转数据线路上的信号；之后是保持多个时钟周期的持续时间的恒定信号电平；之后是至比所述第一对信号电平高的信号电平的过渡。
8.一种用在串行数据传输的总线通信系统中的发射机，所述通信系统包括发射机、接收机和数据线路，其中
所述发射机配置为在所述数据线路上发送数据信号，其中所述数据信号是二进制编码信号，其包括第一和第二符号的序列，并以在所述数据线路上的第一对信号电平之间的过渡表示第一和第二符号之间的过渡，
所述发射机配置为在所述数据信号的有效负载的传输完成以后，在所述数据线路上发送传输结束信号，
以及所述传输结束信号包括在紧随有效负载的最后数据位之后的信号电平的向允许以较低速度通信的另一通信方式过渡，用于反转数据线路上的信号；之后是保持多个时钟周期的持续时间的恒定信号电平；之后是至比所述第一对信号电平高的信号电平的过渡。
9.一种用在串行数据传输的总线通信系统中的接收机，所述通信系统包括发射机、接收机和数据线路，其中
所述接收机配置用于从所述数据线路接收数据信号，其中所述数据信号是二进制编码信号，其包括第一和第二符号的序列，并以在所述数据线路上的第一对信号电平之间的过渡表示第一和第二符号之间的过渡，
所述接收机配置用于在所述数据信号的有效负载的接收完成以后，接收在所述数据线路上的传输结束信号，其中所述接收机配置用于检测传输结束信号，所述传输结束信号包括在紧随有效负载的最后数据位之后的信号电平的向允许以较低速度通信的另一通信方式过渡，用于反转数据线路上的信号；之后是保持多个时钟周期的持续时间的恒定信号电平；之后是至比所述第一对信号电平高的信号电平的过渡。
CN2005800390764A 2004-11-16 2005-11-14 总线通信系统 Expired - Fee Related CN101057229B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04105816 2004-11-16
EP04105816.5 2004-11-16
PCT/IB2005/053740 WO2006054226A2 (en) 2004-11-16 2005-11-14 Bus communication system

Publications (2)

Publication Number Publication Date
CN101057229A CN101057229A (zh) 2007-10-17
CN101057229B true CN101057229B (zh) 2010-11-03

Family

ID=36337465

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800390764A Expired - Fee Related CN101057229B (zh) 2004-11-16 2005-11-14 总线通信系统

Country Status (6)

Country Link
US (1) US20090222603A1 (zh)
EP (1) EP1815344A2 (zh)
JP (1) JP4856090B2 (zh)
KR (1) KR101194473B1 (zh)
CN (1) CN101057229B (zh)
WO (1) WO2006054226A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7786762B2 (en) 2009-01-21 2010-08-31 Xilinx, Inc. Generic buffer circuits and methods for out of band signaling
US8719475B2 (en) * 2010-07-13 2014-05-06 Broadcom Corporation Method and system for utilizing low power superspeed inter-chip (LP-SSIC) communications
CN102857245B (zh) * 2011-06-30 2015-04-15 意法半导体研发(深圳)有限公司 提供对iso脉冲的抗扰性的lin接收机
KR102263319B1 (ko) 2015-01-30 2021-06-09 삼성전자주식회사 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템
US10742390B2 (en) * 2016-07-13 2020-08-11 Novatek Microelectronics Corp. Method of improving clock recovery and related device
US20200356519A1 (en) * 2018-03-29 2020-11-12 Wayne Ballantyne Techniques for serial communication
US11656958B2 (en) * 2021-04-29 2023-05-23 Mellanox Technologies, Ltd. Redundancy data bus inversion sharing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434083A2 (en) * 1989-12-21 1991-06-26 Kabushiki Kaisha Toshiba Data transfer system and method of transferring data
US6683912B1 (en) * 1999-02-25 2004-01-27 Koninklijke Philips Electronics N.V. Communication bus system

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8005976A (nl) * 1980-10-31 1982-05-17 Philips Nv Tweedraads-bussysteem met een kloklijndraad en een datalijndraad voor het onderling verbinden van een aantal stations.
US4731878A (en) * 1985-11-29 1988-03-15 American Telephone And Telegraph Company, At&T Bell Laboratories Self-routing switch node combining electronic and photonic switching
CA2011935A1 (en) * 1989-04-07 1990-10-07 Desiree A. Awiszio Dual-path computer interconnect system with four-ported packet memory control
US5376928A (en) * 1992-09-18 1994-12-27 Thomson Consumer Electronics, Inc. Exchanging data and clock lines on multiple format data buses
US5793993A (en) * 1995-01-26 1998-08-11 General Magic, Inc. Method for transmitting bus commands and data over two wires of a serial bus
US5881247A (en) * 1995-11-30 1999-03-09 Allen-Bradley Company Llc System having a plurality of frame bytes capable of identifying addressed recipients and assert a busy signal onto the backplane bus to forthrightly abort the message transfer
JPH10150475A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp データ転送装置
US6236647B1 (en) * 1998-02-24 2001-05-22 Tantivy Communications, Inc. Dynamic frame size adjustment and selective reject on a multi-link channel to improve effective throughput and bit error rate
JPH1127246A (ja) * 1997-07-01 1999-01-29 Sony Corp 伝送装置および伝送方法、並びに情報処理装置
DE19756540A1 (de) * 1997-12-18 1999-07-01 Siemens Ag Kommunikationsschnittstelle zur seriellen Übertragung digitaler Daten und korrespondierendes Datenübertragungsverfahren
US7023801B1 (en) * 1999-12-07 2006-04-04 Lsi Logic Corporation Speculative packet selection for transmission of isochronous data
JP2001352318A (ja) * 2000-04-05 2001-12-21 Sony Corp 送信回路とその方法、受信回路とその方法およびデータ通信装置
TW518868B (en) * 2000-04-05 2003-01-21 Sony Corp Transmission circuit and its method, reception circuit and its method, and data communication apparatus
US20040003296A1 (en) * 2001-04-16 2004-01-01 Robert Stephen Mc Arrangement for reducing power in a networking device configured for operating at selected network speeds
JP2003046438A (ja) * 2001-07-27 2003-02-14 Olympus Optical Co Ltd データ転送装置
US7069464B2 (en) * 2001-11-21 2006-06-27 Interdigital Technology Corporation Hybrid parallel/serial bus interface
JP3980901B2 (ja) 2002-02-12 2007-09-26 沖電気工業株式会社 デジタル信号処理装置
KR20070010127A (ko) * 2004-03-26 2007-01-22 코닌클리케 필립스 일렉트로닉스 엔.브이. 트랜잭션 중단을 위한 집적회로 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0434083A2 (en) * 1989-12-21 1991-06-26 Kabushiki Kaisha Toshiba Data transfer system and method of transferring data
US6683912B1 (en) * 1999-02-25 2004-01-27 Koninklijke Philips Electronics N.V. Communication bus system

Also Published As

Publication number Publication date
US20090222603A1 (en) 2009-09-03
JP2008521084A (ja) 2008-06-19
CN101057229A (zh) 2007-10-17
EP1815344A2 (en) 2007-08-08
KR101194473B1 (ko) 2012-10-24
JP4856090B2 (ja) 2012-01-18
KR20070086250A (ko) 2007-08-27
WO2006054226A2 (en) 2006-05-26
WO2006054226A3 (en) 2006-07-27

Similar Documents

Publication Publication Date Title
CN1575478B (zh) 包括帧自动识别器的无接点集成电路
US10033560B2 (en) Three phase and polarity encoded serial interface
CN101641901B (zh) 数据通信系统的快速加电
CN100568738C (zh) 带同步时钟的脉宽调制式光纤通信编码解码方法及电路
KR101571278B1 (ko) 시리얼 통신 시스템에서의 대기 전력 감소를 위한 시스템 및 방법
KR101408457B1 (ko) 직류 밸런스 제어를 갖는 클럭 에지 변조 직렬 링크를 이용하는 신호 수신기
CN102292950B (zh) 驱动器电路、接收器电路以及包括这些电路的通信系统的控制方法
US20180278340A1 (en) High Speed Isolated and Optical USB
US20060129733A1 (en) Interface for bridging out-of-band information and preventing false presence detection of terminating devices
US7633965B2 (en) Data transfer control device and electronic instrument
CN101057229B (zh) 总线通信系统
CN101257464B (zh) 用于差分信号传输接收器的电路和方法
CN101931522A (zh) 通信设备和方法
US20110255560A1 (en) Transmission over an 12c bus
CN103199977A (zh) 同步序列数据传输方法与电路装置
CN102055481B (zh) 一种fm0和fm1码的解码方法和装置
JPH04103743U (ja) 非同期２進データ通信回路
CN112118163B (zh) 在自动化系统中进行能量传输和数据传输的系统和方法
US7000040B2 (en) Apparatus and method for receiving and demodulating data modulated in pseuod-ternary form
Cook IEEE 1355 data-strobe links: ATM speed at RS232 cost
GB2236461A (en) Application specific integrated circuit for a device on a serial data bus
US11204887B1 (en) Methods and systems for using UART and single wire protocols
US6810024B1 (en) Auto-detection system and method for a network transceiver
CN105991160B (zh) 一种信号处理装置
CN106817151B (zh) 读写器有源天线从模式发送及接收电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20080411

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20080411

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20151114

EXPY Termination of patent right or utility model