KR102263319B1 - 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템 - Google Patents

디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템 Download PDF

Info

Publication number
KR102263319B1
KR102263319B1 KR1020150015449A KR20150015449A KR102263319B1 KR 102263319 B1 KR102263319 B1 KR 102263319B1 KR 1020150015449 A KR1020150015449 A KR 1020150015449A KR 20150015449 A KR20150015449 A KR 20150015449A KR 102263319 B1 KR102263319 B1 KR 102263319B1
Authority
KR
South Korea
Prior art keywords
data
lines
display
display device
controller
Prior art date
Application number
KR1020150015449A
Other languages
English (en)
Other versions
KR20160094175A (ko
Inventor
김보영
김민철
박홍식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150015449A priority Critical patent/KR102263319B1/ko
Priority to US15/006,157 priority patent/US10255890B2/en
Priority to TW105102925A priority patent/TWI697888B/zh
Priority to CN201610065336.5A priority patent/CN105843567B/zh
Publication of KR20160094175A publication Critical patent/KR20160094175A/ko
Application granted granted Critical
Publication of KR102263319B1 publication Critical patent/KR102263319B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/43615—Interfacing a Home Network, e.g. for connecting the client to a plurality of peripherals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/16—Use of wireless transmission of display information

Abstract

디스플레이 잡음을 개선하는 디스플레이 컨트롤러 및 상기 디스플레이 컨트롤러를 포함하는 전자 시스템이 개시된다. 본 발명에 따른 디스플레이 컨트롤러는 M(2이상의 정수)의 라인 데이터(line data)를 포함하는 프레임 데이터(frame data)를 저장하는 메모리, 디스플레이 장치로 전송되는 데이터의 사이즈를 가변적으로 조절하는 데이터 사이즈 컨트롤러, 및 상기 메모리로부터 상기 데이터 사이즈에 상응하는 데이터를 독출하여 상기 디스플레이 장치로 전송하는 디스플레이 구동 회로를 포함한다.

Description

디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템{Display Controller for improving display noise and System including the same}
본 발명의 개념은 디스플레이 잡음을 개선하는 장치, 및 상기 장치를 포함하는 시스템에 관한 것으로, 보다 상세하게는 MIPI DSI COMMAND MODE인터페이스를 지원하는 디스플레이 장치의 디스플레이 잡음을 개선하기 위한 디스플레이 컨트롤러, 및 이를 포함하는 시스템에 관한 것이다.
고 해상도 디스플레이 장치(High resolution display)를 장착한 기기(예컨대, 스마트폰, 태블릿 PC 등)의 사용이 증대되고 있다. 이러한 기기에서는 디스플레이의 품질이 큰 이유가 되고 있다. 따라서, 디스플레이 잡음을 줄이려는 노력들이 지속되고 있다.
한편, 모바일 기기의 시스템 온 칩(SoC)과 디스플레이 장치 간의 데이터 전송 방식으로서, MIPI DSI 전송방식을 이용하는 장치의 사용이 증대되었다.
MIPI DSI 표준은 라인(line) 단위의 이미지 데이터 전송을 기본으로 하고 있으며, 이로 인해 라인 간의 아이들 구간(Idle Period, 또는 Stop State)로 인해 데이터 레인이 정지(스톱)되어 있는 구간이 필연적으로 존재하게 된다. 이러한 경우 디스플레이 패널의 전원 잡음이 MIPI DSI 수신측의 데이터 레인과 연동하여 디스플레이 패널의 출력에 잡음을 만들어 내는 문제점이 있다.
본 발명이 이루고자 하는 기술적인 과제는 디스플레이 잡음을 줄여 디스플레이 품질을 개선하는 디스플레이 컨트롤러 및 이를 포함하는 시스템을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 디스플레이 장치를 제어하는 디스플레이 컨트롤러가 제공된다. 상기 디스플레이 컨트롤러는 M(2이상의 정수)의 라인 데이터(line data)를 포함하는 프레임 데이터(frame data)를 저장하는 메모리; 상기 디스플레이 장치로 전송되는 데이터의 사이즈를 가변적으로 조절하는 데이터 사이즈 컨트롤러; 및 상기 메모리로부터 상기 데이터 사이즈에 상응하는 데이터를 독출하여 상기 디스플레이 장치로 전송하는 디스플레이 구동 회로를 포함한다.
실시예에 따라, 상기 데이터 사이즈 컨트롤러는 최대 라인수를 저장하는 레지스터; 및 상기 최대 라인수를 초과하지 않는 범위에서 랜덤하게 지정 라인수를 가변하는 랜덤 라인 생성기를 포함하며, 상기 디스플레이 구동 회로는 상기 랜덤 라인 생성기의 지정 라인수에 따라 상기 메모리로부터 라인 데이터를 독출하여 상기 디스플레이 장치로 전송할 수 있다.
실시예에 따라, 상기 디스플레이 구동 회로는 아이들 구간에서는 상기 라인 데이터를 전송하지 않으며, 데이터 전송 구간에서 상기 지정 라인수에 상응하는 라인 데이터를 전송하며, 상기 데이터 전송 구간의 듀레이션은 상기 지정 라인수에 따라 가변될 수 있다.
실시예에 따라, 상기 레지스터는 모드 설정 신호를 더 저장하며, 상기 모드 설정 신호가 제1값으로 설정된 경우에는 상기 지정 라인수는 가변되고, 상기 모드 설정 신호가 제2값으로 설정된 경우에는 상기 지정 라인수는 고정(fix)될 수 있다.
실시예에 따라, 상기 데이터 사이즈 컨트롤러는 미리 정해진 복수의 난수열(random number sequence)을 저장하는 패턴 저장부; 상기 패턴 저장부에 저장된 상기 복수의 난수열을 이용하여 랜덤 패턴을 생성하는 패턴 생성기; 및 상기 랜덤 패턴에 따라, 상기 데이터의 사이즈를 결정하는 데이터 사이즈 결정부를 포함할 수 있다.
실시예에 따라, 상기 패턴 생성기는 상기 복수의 난수열을 랜덤하게 섞어(shuffle), 상기 랜덤 패턴을 생성할 수 있다.
실시예에 따라, 상기 데이터 사이즈 결정부는 모드 설정 신호에 응답하여 상기 데이터의 사이즈를 상기 랜덤 패턴에 따라 가변할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 디스플레이 장치; 및 상기 디스플레이 장치를 제어하는 디스플레이 컨트롤러를 포함하는 전자 시스템이 제공된다. 상기 디스플레이 컨트롤러는 M(2이상의 정수)의 라인 데이터(line data)를 포함하는 프레임 데이터(frame data)를 저장하는 메모리; 상기 디스플레이 장치로 전송되는 데이터의 사이즈를 가변적으로 조절하는 데이터 사이즈 컨트롤러; 및, 상기 메모리로부터 상기 데이터 사이즈에 상응하는 데이터를 독출하여 상기 디스플레이 장치로 전송하는 디스플레이 구동 회로를 포함한다.
실시예에 따라, 상기 데이터 사이즈 컨트롤러는 최대 라인수를 저장하는 레지스터; 및 상기 최대 라인수를 초과하지 않는 범위에서 랜덤하게 지정 라인수를 가변하는 랜덤 라인 생성기를 포함하며, 상기 디스플레이 구동 회로는 상기 랜덤 라인 생성기의 지정 라인수에 따라 상기 메모리로부터 라인 데이터를 독출하여 상기 디스플레이 장치로 전송할 수 있다.
실시예에 따라, 상기 레지스터는 모드 설정 신호를 더 저장하며, 상기 모드 설정 신호가 제1값으로 설정된 경우에는 상기 지정 라인수는 가변되고, 상기 모드 설정 신호가 제2값으로 설정된 경우에는 상기 지정 라인수는 고정될 수 있다.
상기 모드 설정 신호가 제1값으로 설정된 경우 상기 디스플레이 장치에 발생하는 파워 노이즈는 상기 모드 설정 신호가 제2값으로 설정된 경우에 상기 디스플레이 장치에 발생하는 파워 노이즈 보다 작을 수 있다.
실시예에 따라, 상기 디스플레이 구동 회로는 상기 메모리에 저장된 상기 프레임 데이터를 MIPI®(Mobile Industry Processor Interface) 표준에 따른 신호로 변환하고, 변환된 신호를 상기 디스플레이 장치로 전송할 수 있고, 상기 디스플레이 컨트롤러는 MIPI DSI COMMAND MODE에서 동작할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따르면, 디스플레이 장치를 제어하는 디스플레이 컨트롤러의 동작 방법에 있어서, M(2이상의 정수)의 라인 데이터(line data)를 포함하는 프레임 데이터(frame data)를 저장하는 단계; 상기 디스플레이 장치로 전송할 라인 데이터의 수를 지정하는 라인수를 가변적으로 조절하는 단계; 및 상기 메모리로부터 상기 가변되는 라인수에 따라 라인 데이터를 독출하여 상기 디스플레이 장치로 전송하는 단계를 포함하는 디스플레이 컨트롤러의 동작 방법이 제공된다.
실시예에 따라, 상기 라인수를 가변적으로 조절하는 단계는 상기 프레임 데이터의 전송을 시작하기 전에, 상기 프레임 데이터 전체에 대한 데이터 사이즈 시퀀스를 결정하는 단계를 포함하고, 상기 데이터 사이즈 시퀀스는 복수의 라인수로 구성되는 숫자열일 수 있다.
실시예에 따라, 상기 라인수를 가변적으로 조절하는 단계는 매 데이터 전송 구간에 대한 라인수를 결정하는 단계를 포함하고, 상기 디스플레이 장치로 전송하는 단계는 상기 데이터 전송 구간 동안에 상기 결정된 라인수의 라인 데이터를 상기 디스플레이 장치로 전송하는 단계를 포함하며, 상기 데이터 전송 구간과 교대로 반복되는 아이들 구간 동안에는 라인 데이터가 전송되지 않을 수 있다.
상술한 바와 같이, 본 발명의 일 실시예에 따르면, 각 데이터 전송 구간에서 전송되는 라인 데이터의 크기, 즉, 라인수를 가변함으로써, 데이터 전송 구간과 아이들 구간의 간격을 가변하여 디스플레이 장치에서 발생하는 파워 노이즈(Power noise)를 감소시킨다.
이에 따라, 디스플레이 잡음이 줄어들어, 디스플레이 품질 및 디스플레이 장치를 포함하는 기기의 성능이 개선된다.
도 1은 MIPI D-PHY 표준에 따른 이미지 데이터의 전송 타이밍도이다.
도 2는 도 1에 도시된 데이터 전송 타이밍에 따른 데이터 레인(data lane)의 신호와 MIPI 클라이언트(예컨대, 디스플레이 장치)에서 발생하는 파워 노이즈를 나타낸다.
도 3은 본 발명의 실시 예에 따른 전자 시스템의 블록도를 나타낸다.
도 4는 도 3에 도시된 SoC의 일 실시예를 나타내는 구성 블럭도이다.
도 5는 도 4에 도시된 디스플레이 컨트롤러의 일 실시예를 나타내는 구성 블록도이다.
도 6은 도 5에 도시된 데이터 사이즈 컨트롤러의 일 실시예를 나타내는 구성 블록도이다.
도 7은 도 5에 도시된 데이터 사이즈 컨트롤러의 다른 실시예를 나타내는 구성 블록도이다.
도 8은 도 7의 패턴 저장부에 저장되는 숫자열 테이블의 일 예를 나타내는 표이다.
도 9는 도 7의 패턴 생성기에서 생성되는 랜덤 패턴의 일 예를 나타내는 표이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 11은 본 발명의 다른 실시예에 따른 디스플레이 컨트롤러의 동작 방법을 나타내는 플로우차트이다.
도 12는 도 11에 도시된 랜덤화 단계의 일 실시예를 나타내는 플로우차트이다.
도 13은 본 발명의 일 실시예에 따른 디스플레이 컨트롤러에서 모드 설정 신호에 따른 데이터 전송 타이밍을 비교하여 나타내는 도면이다.
도 14는 본 발명의 다른 실시 예에 따른 전자 시스템의 구성 블록도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
MIPI®(Mobile Industry Processor Interface)는 프로세서와 주변 장치들 간을 연결하는 시리얼 인터페이스 규격의 하나로서, MIPI 얼라이언스(alliance)에서 제정하는 표준이다.
MIPI는 두 개의 디스플레이 표준을 지원한다. 하나는 비디오 모드(video mode)이고, 다른 하나는 커맨드 모드(command mode)이다.
도 1은 MIPI D-PHY 표준에 따른 이미지 데이터의 전송 타이밍도이다.
도 1을 참조하면, MIPI커맨드 모드에서는 MIPI 호스트(예컨대, 디스플레이 컨트롤러)는 라인 단위로 이미지 데이터를 MIPI 클라이언트(예컨대, 디스플레이 장치)로 전송한다.
도 2는 도 1에 도시된 데이터 전송 타이밍에 따른 데이터 레인(data lane)의 신호와 MIPI 클라이언트(예컨대, 디스플레이 장치)에서 발생하는 파워 노이즈를 나타낸다.
도 1 및 도 2를 참조하면, 데이터 레인의 신호는 이미지 데이터 전송 구간(Trans)과 아이들 구간(Idle)이 규칙적으로 반복될 수 있다. 이에 따라 MIPI 클라이언트(예컨대, 디스플레이 장치)에서 데이터 레인의 신호와 유사한 간격으로 파워 노이즈가 발생할 수 있다. 즉, 도 2에 도시된 바와 같이 아이들 구간(Idle)마다 파워 노이즈가 증가하는 패턴이 발생할 수 있다.
따라서, 디스플레이 장치에서의 파워 노이즈를 줄여 디스플레이 품질을 개선할 필요가 있다.
도 3은 본 발명의 실시 예에 따른 반도체 집적회로 장치를 포함하는 전자 시스템의 블록도를 나타낸다. 반도체 집적회로 장치는 시스템 온 칩(SoC; System-on-chip)(10), 또는 어플리케이션 프로세서(AP)로 구현될 수 있다. 도 4는 도 3에 도시된 SoC의 일 실시예를 나타내는 구성 블럭도이다.
도 3 내지 도 4를 참조하면, 전자 시스템(1)은 휴대용 전자 장치로 구현될 수 있다. 상기 휴대용 전자 장치는 랩탑 컴퓨터(laptop computer), 이동 전화기, 스마트 폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 스틸 카메라(digital still camera), 디지털 비디오 카메라(digital video camera), PMP(portable multimedia player), 모바일 인터넷 장치(mobile internet device(MID), 웨어러블 컴퓨터, 사물 인터넷 (internet of things(IoT)) 장치, 또는 만물 인터넷(internet of everything(IoE)) 장치로 구현될 수 있다.
전자 시스템(1)은 정지 영상 신호(또는 정지 영상) 또는 동영상 신호(또는 동영상)를 디스플레이 패널(25)에서 디스플레이할 수 있다.
디스플레이 장치(20)는 디스플레이 드라이버(21)와 디스플레이 패널(25)을 포함한다. 실시 예에 따라, SoC(10)와 디스플레이 드라이버(21)는 하나의 모듈(module), 하나의 시스템 온 칩(system on chip), 또는 하나의 패키지, 예컨대 멀티-칩 패키지(multi-chip package)로 구현될 수 있다. 다른 실시예에 따라, 디스플레이 드라이버(21)와 디스플레이 패널(25)는 하나의 모듈로 구현될 수 있다.
디스플레이 드라이버(21)는 SoC(10)에서 출력된 신호들에 따라 디스플레이 패널(25)의 동작을 제어한다. 예컨대, 디스플레이 드라이버(21)는 SoC(10)로부터 수신한 이미지 데이터를 선택된 인터페이스를 통하여 출력 영상 신호로서 디스플레이 패널(25)로 전송할 수 있다.
디스플레이 패널(25)은 디스플레이 드라이버(21)로부터 출력된 출력 영상 신호를 디스플레이 할 수 있다. 예컨대, 디스플레이 패널(25)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(Organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이로 구현될 수 있다.
외부 메모리(30)는 SoC(10)에서 실행되는 프로그램 명령들(program instructions)을 저장한다. 또한, 외부 메모리(30)는 디스플레이 장치(20)에 스틸 이미지들(still images) 또는 무빙 이미지(moving image)를 디스플레이하기 위한 이미지 데이터를 저장할 수 있다. 상기 무빙 이미지는 짧은 시간에 나타나는(presented) 일련의 서로 다른 스틸 이미지들이다.
외부 메모리(30)는 휘발성 메모리 또는 불휘발성 메모리일 수 있다. 상기 휘발성 메모리는 DRAM(dynamic random access memory), SRAM(static random access memory), T-RAM(thyristor RAM), Z-RAM(zero capacitor RAM), 또는 TTRAM(Twin Transistor RAM)일 수 있다. 상기 불휘발성 메모리는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시(flash) 메모리, MRAM(Magnetic RAM), PRAM(Phase change RAM), 저항 메모리일 수 있다.
SoC(10)는 외부 메모리(30) 및/또는 디스플레이 장치(20)를 제어한다. 실시 예에 따라 SoC(10)는 집적 회로(integrated circuit(IC)), 프로세서(processor), 어플리케이션 프로세서(application processor), 멀티 미디어 프로세서(multimedia processor), 또는 집적된 멀티 미디어 프로세서(integrated multimedia processor)라고 호칭될 수 있다.
SoC(10)는 중앙처리장치(central processing unit(CPU); 100), ROM(read only memory; 110), RAM(random access memory; 120), 이미지 처리 프로세서(ISP: image signal processor)(130), 디스플레이 컨트롤러(200), 그래픽 프로세싱 유닛(graphics processing unit(GPU); 150), 메모리 컨트롤러(160), 포스트 프로세서(170), 및 시스템 버스(180)를 포함할 수 있다. SoC(10)는 도시된 구성 요소 이외에 다른 구성 요소들을 더 포함할 수 있다.
프로세서(processor)라고도 불릴 수 있는 CPU(100)는 외부 메모리(30)에 저장된 프로그램들 및/또는 데이터를 처리 또는 실행할 수 있다. 예컨대, CPU(100)는 클럭 신호 모듈(미도시)로부터 출력된 동작 클락 신호에 응답하여 상기 프로그램들 및/또는 상기 데이터를 처리 또는 실행할 수 있다.
CPU(100)는 멀티-코어 프로세서(multi-core processor)로 구현될 수 있다. 상기 멀티-코어 프로세서는 두 개 또는 그 이상의 독립적인 실질적인 프로세서들('코어들(cores)'이라고 불림)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이고, 상기 프로세서들 각각은 프로그램 명령들(program instructions)을 읽고 실행할 수 있다.
CPU(100)는 운영체제(OS; operating system)을 실행한다. 운영체제(OS)는 전자 시스템(1)의 자원(예를 들어, 메모리, 디스플레이 등)을 관리할 수 있다. 운영체제(OS)는 전자 시스템(1)에서 실행되는 어플리케이션들에 자원을 배분할 수 있다.
ROM(110), RAM(120), 및/또는 외부 메모리(30)에 저장된 프로그램들 및/또는 데이터는 필요에 따라 CPU(100)의 메모리(미도시)에 로드(load)될 수 있다.
ROM(110)은 영구적인 프로그램들 및/또는 데이터를 저장할 수 있다.
ROM(110)은 EPROM(erasable programmable read-only memory) 또는 EEPROM (electrically erasable programmable read-only memory)으로 구현될 수 있다.
RAM(120)은 프로그램들, 데이터, 또는 명령들(instructions)을 일시적으로 저장할 수 있다. 예컨대, 메모리(110 또는 30)에 저장된 프로그램들 및/또는 데이터는 CPU(100)의 제어에 따라 또는 ROM(110)에 저장된 부팅 코드(booting code)에 따라 RAM(120)에 일시적으로 저장될 수 있다. RAM(120)은 DRAM(dynamic RAM) 또는 SRAM(static RAM)으로 구현될 수 있다.
ISP(130)는 이미지 신호에 대한 각종 처리(processing)를 수행할 수 있다.
ISP(130)는 이미지 센서(미도시)로부터 입력된 이미지 데이터를 처리할 수 있다. 예컨대, ISP(130)는 이미지 센서로부터 입력된 이미지 데이터의 떨림 보정을 하고, 화이트 밸런스를 맞출 수 있다.
또한, ISP(130)는 명도·대비 등의 색 보정, 색조화, 양자화, 다른 색 공간으로의 색 변환 등을 수행할 수 있다. ISP(130)는 영상 처리한 이미지 데이터를 주기적으로 버스(180)를 통해 메모리(30)에 저장할 수 있다.
GPU(150)는 그래픽 처리와 관련된 프로그램 명령들을 읽고 수행할 수 있다. 예컨대, GPU(150)는 그래픽 관련 도형 처리 등을 고속으로 수행할 수 있다.
또한, GPU(150)는 메모리 컨트롤러(160)에 의해 외부 메모리(30)로부터 리드 (read)된 데이터를 디스플레이 디바이스(20)에 적합한 신호로 변환할 수 있다.
그래픽 처리를 위해, GPU(150) 외에도 그래픽 엔진(미도시) 또는 그래픽 액셀레이터(Accelerator) 등이 사용될 수 있다.
포스트 프로세서(post processor, 170)는 이미지나 영상 신호를 출력 장치(예컨대, 디스플레이 장치(20))에 적합한 후처리(post processing)를 수행한다. 포스트 프로세서(170)는, 디스플레이 장치(20)로 출력하기에 적합하도록 이미지의 크기를 확대하거나 축소하거나 또는 이미지를 회전시키는 기능을 수행할 수도 있다.
포스트 프로세서(170)는 후처리한 이미지 데이터를 버스(180)를 통해 메모리(30)에 저장하거나, 또는 온-더-플라이(on-the-fly) 방식으로 버스(180)를 통해 직접 디스플레이 컨트롤러(200)로 출력할 수 있다.
메모리 컨트롤러(160)는 외부 메모리(30)와 인터페이스한다. 메모리 컨트롤러(160)는 외부 메모리(30)의 동작을 전반적으로 제어하며, 호스트와 외부 메모리(30) 사이의 데이터 교환을 제어한다. 예컨대, 메모리 컨트롤러(160)는 호스트의 요청에 따라 외부 메모리(30)에 데이터를 쓰거나 외부 메모리(30)로부터 데이터를 읽을 수 있다. 여기서, 호스트는 CPU(100), ISP(130), GPU(150), 또는 디스플레이 컨트롤러(200)와 같은 마스터(master) 장치일 수 있다.
실시예에 따라, 메모리 컨트롤러(160)는 디스플레이 컨트롤러(200)로부터의 이미지 데이터 요청에 따라, 외부 메모리(30)로부터 이미지 데이터를 독출하여 메모리 컨트롤러(160)로 제공할 수 있다.
디스플레이 컨트롤러(200)는 디스플레이 장치(20)의 동작을 제어한다.
디스플레이 컨트롤러(200)는 디스플레이 장치(20)를 통해 디스플레이할 이미지 데이터를 시스템 버스(180)를 통하여 수신하고, 이를 디스플레이 장치(20)로 전송하기 위한 신호(예컨대, 인터페이스 규격에 따른 신호)로 변환하여, 상기 디스플레이 장치(20)로 전송한다.
실시예에 따라, 디스플레이 컨트롤러(200)는 MIPI® D-PHY 표준에 따라 디스플레이 장치(20)로 이미지 데이터를 전송할 수 있다.
실시예에 따라, 디스플레이 컨트롤러(200)는 기 설정된 시간 간격으로 메모리 컨트롤러(160)로 프레임 데이터를 요청하여, 프레임 단위로 이미지 데이터를 수신할 수 있다.
각 구성 요소(100, 110, 120, 130, 150, 160, 170, 및 200)는 시스템 버스(180)를 통하여 서로 통신할 수 있다. 즉, 시스템 버스(180)는 SoC(10)의 각 구성요소를 연결하여 각 구성요소간 데이터 송수신의 통로 역할을 한다. 또한, 시스템 버스(180)는 각 구성요소간 제어 신호의 전송 통로 역할을 할 수 있다.
실시예에 따라, 시스템 버스(180)는 데이터를 전송하는 데이터 버스(도 미도시), 어드레스 신호를 전송하는 어드레스 버스(미도시) 및 제어 신호를 전송하는 제어 버스(미도시)를 포함할 수 있다.
실시예에 따라 시스템 버스(180)는 소정의 구성요소들 간의 데이터 통신을 위한 소규모의 버스, 즉, 인터커넥터(interconnector)를 포함할 수 있다.
도 5는 도 4에 도시된 디스플레이 컨트롤러의 일 실시예를 나타내는 구성 블록도이다.
도 4 내지 도 5를 참조하면, 본 발명의 실시예에 따른 디스플레이 컨트롤러(200)는 데이터 인터페이스(210), 제어 인터페이스(220), 버퍼 메모리(230), 데이터 사이즈 컨트롤러(240), 타이밍 컨트롤러(250), 및 디스플레이 구동 회로(260)를 포함할 수 있다.
데이터 인터페이스(210)는 버스(180)를 통하여 입력 이미지 데이터(Din)를 수신하여 버퍼 메모리(230)에 저장할 수 있다.
실시예에 따라, 데이터 인터페이스(210)는 기 설정된 시간 간격으로 메모리 컨트롤러(160)로 프레임 데이터를 요청하여, 프레임 단위로 입력 이미지 데이터(Din)를 수신하여 버퍼 메모리(230)에 저장할 수 있다.
입력 이미지 데이터(Din)의 출처(source)는 다양할 수 있다. 예컨대, 데이터 인터페이스(210)는 CPU(100), 메모리(30), 그래픽 프로세싱 유닛(150) 또는 도시되지 않은 다른 구성요소(예컨대, 스케일러(scaler), 포스트 프로세서(post processor) 등)으로부터 출력된 입력 이미지 데이터(Din)를 데이터 버스를 통하여 수신할 수 있다.
이를 위하여, 데이터 인터페이스(210)는 메모리에 억세스하여 입력 이미지 데이터(Din)를 읽어 오기 위한 하나 이상의 DMA(Direct memory access)(미도시)를 포함할 수 있다. 실시예에 따라, 입력 이미지 데이터(Din)는 R, G, B 데이터일 수 있으나, 이에 한정되는 것은 아니다.
데이터 인터페이스(210)는 입력 이미지 데이터(Din)를 버퍼링하여 버퍼 메모리(230)에 저장할 수도 있고, 입력 이미지 데이터(Din)를 처리하여 버퍼 메모리(230)에 저장할 수도 있다.
실시예에 따라, 데이터 인터페이스(210)는 둘 이상의 DMA로부터 수신한 입력 이미지 데이터(Din)를 합성(blend 또는 combine)하여 합성된 이미지 데이터(Dp)를 버퍼 메모리(230)에 저장할 수도 있다.
제어 인터페이스(220)는 디스플레이 컨트롤러(200)의 외부의 다른 구성요소(예컨대, CPU 등)로부터 제어 신호를 수신할 수 있다. 예를 들어, 제어 인터페이스(220)는 CPU(100)로부터 최대 데이터 사이즈, 데이터 사이즈 패턴 및/또는 모드 설정 신호 등의 데이터 사이즈 제어 정보(Scon)를 수신하여 데이터 사이즈 컨트롤러(240)에 저장할 수 있다.
모드 설정 신호는 본 발명의 실시예에 따른 데이터 사이즈 가변 조절 기능의 인에이블(enable)/디스에이블(disable)를 설정하기 위한 신호이다. 실시예에 따라, 모드 설정 신호가 제1 값일 때는 데이터 사이즈 컨트롤러(240)는 디스플레이 장치로 전송되는 데이터의 사이즈(예컨대, 라인 데이터의 수)가 가변적으로 조절되도록 제어하고, 모드 설정 신호가 제2 값일 때는 데이터 사이즈 컨트롤러(240)는 디스플레이 장치로 전송되는 데이터의 사이즈(예컨대, 라인 데이터의 수)가 고정되도록 제어할 수 있다.
모드 설정 신호는 사용자의 설정에 의해, 또는 미리 정해진 정보에 기초하여 동적으로 설정될 수 있다.
디스플레이 구동 회로(260)는 버퍼 메모리(230)에 저장된 이미지 데이터를 디스플레이 장치(20)로 전송하기에 적합한 신호(예컨대, 특정 규격에 따른 신호)로 변환하고, 변환된 신호를 디스플레이 장치(20)로 전송한다.
디스플레이 장치(20)로 전송될 이미지 데이터는 복수의 프레임(frame)을 포함할 수 있고, 각 프레임은 복수의 라인 데이터(line data)를 포함할 수 있다. 각 라인 데이터는 복수의 픽셀 데이터(pixel data)를 포함할 수 있다.
예를 들어, 디스플레이 패널(25)의 해상도(라인수*픽셀수)가 m*n이라면, 각 프레임은 m개의 라인 데이터를 포함하고, 각 라인 데이터는 n 픽셀 데이터를 포함한다. 실시예에 따라, 각 픽셀 데이터는 R, G, B 데이터로 구성될 수 있다.
타이밍 컨트롤러(250)는 디스플레이 컨트롤러(200)의 전반적인 동작 타이밍을 제어하기 위한 제어 신호 및 클럭 신호를 출력할 수 있다.
실시예에 따라, 타이밍 컨트롤러(250)는 복수의 라인들과 복수의 프레임들로 구성되는 이미지 데이터의 디스플레이를 제어하기 위한 신호들인 비디오 제어 신호들(MIPI DSI COMMAND)을 디스플레이 구동 회로(260)로 제공할 수 있다.
또한, 실시예에 따라, 타이밍 컨트롤러(250)는 디스플레이 구동 회로(260)로 버퍼 메모리(230)로부터 이미지 데이터(Dm)를 입력받기 위해 필요한 입력 클락 신호(미도시) 및 디스플레이 장치(20)로 전송하기 위해 필요한 출력 클락 신호(미도시)를 제공할 수 있다.
디스플레이 구동 회로(260)는 데이터 사이즈 컨트롤러(240)에 의해 지정된 데이터 사이즈(CDS)에 따라 버퍼 메모리(230)로부터 이미지 데이터(Dm)를 읽어와서 디스플레이 장치(20)로 전송할 수 있다.
실시예에 따라, 데이터 사이즈 컨트롤러(240)는 디스플레이 장치(20)로 전송되는 데이터의 사이즈(CDS)를 '라인 수'로 지정하고, 디스플레이 구동 회로(260)는 데이터 전송 구간 동안 데이터 사이즈 컨트롤러(240)에 의해 지정된 라인 수(assigned line number)의 라인 데이터를 전송할 수 있다. 이에 따라, 디스플레이 구동 회로(260)는 이미지 데이터를 라인의 정수배 단위로 구분하여 디스플레이 장치(20)로 전송할 수 있다.
실시예에 따라, 데이터 사이즈 컨트롤러(240)는 하나의 데이터 전송 구간 동안 전송될 데이터의 라인 수를 결정하기 위하여, 소정의 최대 라인수를 초과하지 않는 범위에서, 지정 라인수를 가변할 수 있다.
예컨대, 데이터 사이즈 컨트롤러(240)는 각 데이터 전송 구간에 대하여 최대 라인수 이내에서 랜덤하게 또는 의사 랜덤(pseudo random)으로 지정 라인수를 생성할 수 있다.
데이터 전송 구간이 아닌 아이들(idle) 구간에서는 이미지 데이터는 전송되지 않는다.
디스플레이 구동 회로(260)의 데이터 송신부(TX, 270)는 MIPI 표준에 따라 데이터를 디스플레이 장치(20)의 데이터 수신부(RX, 400)로 전송할 수 있으며, 마스터 장치 또는 호스트 장치라 칭해지기도 한다. 데이터 수신부(400) 역시 MIPI 표준에 따라 데이터 송신부(270)로부터의 데이터를 수신할 수 있으며, 슬래이브 장치 또는 클라이언트 장치라 칭해지기도 한다.
도 6은 도 5에 도시된 데이터 사이즈 컨트롤러(240)의 일 실시예(240a)를 나타내는 구성 블록도이다. 도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 데이터 사이즈 컨트롤러(240a)는 레지스터(241) 및 랜덤 라인 생성기(random line generator)(243)를 포함할 수 있다.
레지스터(241)는 제어 인터페이스(220)로부터 랜덤 라인수를 생성하기 위해 필요한 제어 정보(Scon)를 수신하여 저장할 수 있다.
제어 정보(Scon)는 상술한 최대 라인수(ML) 및 모드 설정 신호를 포함할 수 있다. 레지스터(250)는 또한, 디스플레이 패널(25)의 해상도 정보를 저장할 수 있다.
모드 설정 신호 및 최대 라인수(ML)는 사용자나 CPU(100)에 의해 레지스터(250)에 설정될 수 있다.
최대 라인수(ML)는 디스플레이 패널(25)의 해상도 및 버퍼 메모리(230)의 크기 등에 따라 미리 결정되어 레지스터(241)에 저장될 수 있다.
실시예에 따라, 모드 설정 신호가 제1값으로 설정되어 있는 상태에서는, 랜덤 라인 생성기(243)는 최대 라인수(ML) 이내에서 랜덤하게 또는 의사 랜덤(pseudo random)으로 지정 라인수를 생성하여 데이터 사이즈(CDS)로 출력할 수 있다. 실시예에 따라, 랜덤 라인 생성기(243)는 난수(random number) 발생 알고리즘 또는 의사 난수(pseudo random number) 발생 알고리즘에 따라 난수를 발생하는 난수 발생기로 구현될 수 있다.
예를 들어, 최대 라인수(ML)가 4인 경우, 랜덤 라인 생성기(243)는 하나의 프레임 이미지의 전송을 위해 1 부터 4까지의 라인 수를 순차적으로 랜덤하게 생성하여 데이터 사이즈(CDS, 예컨대, 1, 3, 4, 2, 1, 2, ...)로서 출력할 수 있다.
그러면, 디스플레이 구동 회로(260)는 데이터 사이즈(CDS, 예컨대, 1, 3, 4, 2, 1, 2, ...)에 따라, 버퍼 메모리(230)로부터 1, 3, 4, 2, 1, 2, ...에 해당하는 라인 데이터를 순차적으로 출력하여 디스플레이 장치(20)로 전송할 수 있다.
모드 설정 신호가 제2값으로 설정되어 있는 상태에서는, 랜덤 라인 생성기(243)는 고정된 라인수를 데이터 사이즈(CDS)로 출력할 수 있다.
실시예에 따라, 제어 인터페이스(220)는 미리 설정된 혹은 소정의 알고리즘에 의해 생성된 숫자열(number sequence) 테이블을 수신하여 레지스터(241)에 저장할 수 있다.
도 8은 숫자열 테이블의 일 실시예를 나타내는 표이다. 이를 참조하면, 숫자열 테이블은 복수(2이상)(예컨대, 4)의 숫자열(number sequence) 및 각 숫자열을 지정하기 위한 인덱스(index)를 포함할 수 있다.
숫자열은 난수 또는 유사 난수로 구성된 난수열(random number sequence)일 수 있다. 숫자열의 각 숫자는 라인수를 지정하기 위한 값일 수 있다.
따라서, 실시예에 따라, 난수열은 복수의 라인수들로 구성된 특정 길이(도 8의 실시예에서는 8)의 숫자열이다. 도 8의 실시예에서는 인덱스 1에 해당하는 난수열은 '111122222'이고, 인덱스 2에 해당하는 난수열은 '11122221'이다.
랜덤 라인 생성기(243)는 랜덤하게 난수열 인덱스를 생성하고, 레지스터(241)로부터 난수열 인덱스에 해당하는 난수열을 페치(fetch)할 수 있다.
랜덤 라인 생성기(243)는 페치한 난수열을 데이터 사이즈(CDS)로서 디스플레이 구동 회로(260)로 제공할 수 있다. 이 경우, 데이터 사이즈(CDS)는 하나의 값이 아니라 복수의 값으로 구성된 시퀀스일 수 있다. 디스플레이 구동 회로(260)는 랜덤 라인 생성기(240)로부터 제공받은 데이터 사이즈 시퀀스(즉, 난수열)에 따라 버퍼 메모리(240)로부터 라인 데이터를 출력하여 디스플레이 장치(20)로 전송한다.
랜덤 라인 생성기(243)가 하나의 프레임 데이터에 대한 데이터 사이즈 시퀀스를 결정하는 경우, 그 데이터 사이즈 시퀀스의 숫자를 더한 값은 디스플레이 패널(25)의 해상도의 라인수(m)과 동일할 수 있다.
도 8을 참조하면, 난수열 인덱스가 '1'인 경우 해당 난수열은 '11112222' 이에 따라, 디스플레이 구동 회로(260)는 라인 데이터의 수를 난수열이 지정하는 라인수인 '11112222'에 따라 가변할 수 있다. 예컨대, 디스플레이 구동 회로(260)는 프레임 데이터를 전송함에 있어, 첫 번째부터 네 번째 데이터 전송 구간에서는 각각 하나(1)의 라인 데이터를 전송하고, 다섯 번째부터 여덟 번째 데이터 전송 구간에서는 각각 두(2) 라인 데이터를 전송할 수 있다.
다른 예로, 데이터 사이즈 시퀀스(CDS)가 도 8의 난수열 인덱스 3에 해당하는 난수열('11222211')인 경우, 첫 번째 및 두 번째 데이터 전송 구간에서는 각각 하나(1)의 라인 데이터를 전송하고, 세 번째 내지 여섯 번째의 데이터 전송 구간에서는 각각 둘(2)의 라인 데이터를 전송하며, 여덟 번째 데이터 전송 구간에서는 각각 하나(1)의 라인 데이터를 전송할 수 있다.
도 7은 도 5에 도시된 데이터 사이즈 컨트롤러(240)의 다른 실시예(240b)를 나타내는 구성 블록도이다. 도 5 및 도 7을 참조하면, 데이터 사이즈 컨트롤러(240b)는 패턴 저장부(Pattern Storage, 245), 패턴 생성기(Pattern Generator, 247) 및 데이터 사이즈 결정부(Data Size Determiner, 249)를 포함할 수 있다.
패턴 저장부(245)는 상술한 난수열 테이블을 수신하여 저장할 수 있다.
패턴 저장부(245)에 저장되는 난수열 테이블이 도 8과 같다고 가정한다.
패턴 생성기(247)는 패턴 저장부(245)에 저장된 난수열을 이용하여 랜덤 패턴(RP)을 생성할 수 있다. 실시예에 따라, 패턴 생성기(247)는 패턴 저장부(245)에 저장된 난수열의 인덱스를 랜덤하게 또는 유사 랜덤하게 섞어서(shuffle), 이에 해당하는 랜덤 패턴(RP: random pattern)을 생성할 수 있다.
실시예에 따라, 패턴 생성기(247)는 패턴 저장부(245)에 저장된 난수열을 이용(예컨대, 반전, 혹은 쉬프트)하여 새로운 난수열을 생성하고, 새롭게 생성된 난수열을 이용하여 랜덤 패턴(RP)을 출력할 수 있다.
도 9는 패턴 생성기(247)에서 생성되는 랜덤 패턴의 일 예를 나타내는 표이다. 이를 참조하면, 패턴 생성기(247)는 도 8에 도시된 원(original) 난수열을 반전한 난수열에 해당하는 반전 난수열(1', 2', 3', 4')을 생성할 수 있다.
도 9를 참조하면, 제1 난수열(1:11112222)의 반전 난수열은 제1 반전 난수열(1':22221111)이고, 제2 난수열(2:11112222)의 반전 난수열은 제2 반전 난수열(2':22211112)이다.
패턴 생성기(247)는 원 난수열의 인덱스(1, 2, 3, 4)과 반전 난수열의 인덱스(1', 2', 3', 4')를 랜덤하게 섞어 셔플된 인덱스(4,6,1,7,2,5,8,3)를 만들고, 이에 해당하는 랜덤 패턴을 생성할 수 있다.
데이터 사이즈 결정부(249)는 패턴 생성기(247)로부터 출력되는 랜덤 패턴에 따라 데이터 사이즈(CDS)를 결정하여 출력할 수 있다.
실시예에 따라, 데이터 사이즈 결정부(249)는 모드 설정 신호가 제1값(예컨대, '1')으로 설정된 경우에는, 패턴 생성기(247)로부터 출력되는 랜덤 패턴에 따라 데이터 사이즈(CDS)를 결정하고, 모드 설정 신호가 제2값(예컨대, '0')으로 설정된 경우에는, 고정된 데이터 사이즈(CDS)를 결정할 수 있다.
모드 설정 신호는 패턴 저장부(245)에 저장될 수도 있고, 별도의 레지스터(미도시)에 저장될 수 있다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 컨트롤러의 동작 방법을 나타내는 플로우차트이다. 도 10에 도시된 본 발명의 일 실시예에 따른 동작 방법은 도 5에 도시된 디스플레이 컨트롤러(200)에 의해 수행될 수 있다.
도 5 및 도 10을 참조하면, 전송할 프레임 데이터가 있는지를 체크하여(S110), 전송할 프레임 데이터가 있다면, 먼저, 데이터 사이즈 컨트롤러(240)에서 전송할 데이터의 사이즈를 결정한다(S120). 상술한 바와 같이, 데이터 사이즈 컨트롤러(240)는 모드 설정 신호에 따라, 데이터 사이즈(예컨대, 라인수)를 랜덤하게 가변시킬 수도 있고, 또는 데이터 사이즈를 고정시킬 수도 있다.
다음으로, 결정된 데이터 사이즈에 해당하는 데이터를 버퍼 메모리(230)로부터 읽어와 디스플레이 장치(20)로 전송한다(S130).
S120 단계 및 S130 단계는 프레임 데이터의 전송이 완료될 때까지(S140), 반복 수행될 수 있다.
즉, 한 프레임 데이터의 전송을 완료할 때까지(S140), 매번 데이터 사이즈(예컨대, 라인수)를 결정하고(S120), 결정된 데이터 사이즈(예컨대, 라인수)에 해당하는 데이터를 보내는 동작(S130)을 순차적으로 수행할 수 있다.
각 프레임 데이터가 1024개의 라인 데이터를 포함하고, 데이터 사이즈가 가질 수 있는 수는 1, 2, 3 이고, 데이터 사이즈의 평균이 2라고 가정한다면, 하나의 프레임 데이터를 전송하기 위해, S120 단계 및 S130 단계는 평균 512(1024/2)번 수행될 수 있다.
다른 실시예에서는, 새로운 프레임 데이터의 전송을 시작하기 전에, 랜덤 패턴을 생성하고, 이에 기초하여, 프레임 데이터 전체에 대한 데이터 사이즈 시퀀스를 결정한 후, 결정된 데이터 사이즈 시퀀스에 따라, 데이터를 전송할 수 있다. 이 때, 결정된 데이터 사이즈 시퀀스의 숫자를 더한 값은 디스플레이 패널(25)의 해상도의 라인수(m)과 동일할 수 있다.
도11는 본 발명의 다른 실시예에 따른 디스플레이 컨트롤러의 동작 방법을 나타내는 플로우차트이다. 도 11에 도시된 본 발명의 일 실시예에 따른 동작 방법은 도 5 및 도 7에 도시된 디스플레이 컨트롤러에 의해 수행될 수 있다.
도 5, 도 7 및 도 11을 참조하면, 먼저, 패턴을 패턴 저장부(도 7의 245)에 저장한다. 여기서 패턴은 상술한 원 난수열(original random number sequence)일 수 있다. 도 11의 실시예에서는, 저장된 패턴은 도 8에 도시된 난수열과 동일한 것으로 가정한다.
랜덤 라인 생성 기능이 인에이블되어 있는지 확인한다(S220). 랜덤 라인 생성 기능은 데이터 사이즈 가변 기능의 일 실시예로서, 모드 설정 신호에 따라 선택적으로 인에이블 또는 디스에이블될 수 있다. 따라서, 모드 설정 신호의 값을 체크함으로써, 랜덤 라인 생성 기능이 인에이블되어 있는지 확인할 수 있다.
랜덤 라인 생성 기능이 디스에이블된 상태이면, 고정된 라인수를 가지는 고정 패턴을 생성함으로써(S235), 고정된 라인수 단위로 데이터를 전송한다(S270).
랜덤 라인 생성 기능이 인에이블된 상태이면, 라인수를 랜덤하게 가변함으로써, 가변 라인수의 데이터를 전송한다(S230~S270).
구체적으로 살펴보면, 전송할 프레임 데이터가 있는지를 체크하여(S230), 전송할 프레임 데이터가 있다면(S230에서 Yes), S210단계에서 저장된 패턴을 랜덤화한다(S240).
도 12는 도 11에 도시된 랜덤화 단계(S240)의 일 실시예를 나타내는 플로우차트이다. 도 12의 랜덤화 단계(S240)는 도 7의 패턴 생성기(247)에 의해 수행될 수 있다. 도 7, 도 11 및 도 12를 참조하면, 랜덤화를 위해 패턴 저장부(도 7의 245)에 기 저장된 패턴(예컨대, 원 난수열)을 독출한다(S310). 다음으로 섞기(shuffle) 기능이 인에이블되어 있는지 확인한다(S320).
실시예에 따라, 섞기(shuffle) 기능 인에이블 신호는 도 7의 패턴 저장부(245)에 저장될 수도 있고, 별도의 레지스터(미도시)에 저장될 수 있다.
섞기(shuffle) 기능이 인에이블되어 있는 상태이면(S320에서 Yes), 저장된 난수열의 인덱스를 랜덤하게 또는 유사 랜덤하게 섞어서(shuffle)(S330), 도 8에 도시된 바와 같은 랜덤 인덱스를 발생한다(S340). 만약, 섞기(shuffle) 기능이 인에이블되어 있지 않은 상태이면(S320에서 No), 저장된 원 난수열의 인덱스를 섞는 단계(S330)는 생략되고, 원 난수열의 인덱스에 기초하여(예컨대, 원 난수열의 순서대로 또는 역순으로) 랜덤 인덱스를 발생한다(S340).
상술한 랜덤화 단계(S240) 수행 후, 랜덤 인덱스에 따라 랜덤 패턴을 얻는다(S250). 그리고, 랜덤 패턴에 기초하여 전송할 데이터의 사이즈를 결정한다(S260).
다음으로, 결정된 데이터 사이즈에 해당하는 데이터를 버퍼 메모리(230)로부터 읽어와 디스플레이 장치로 전송한다(S270).
S270 단계는 프레임 데이터의 전송이 완료될 때까지(S280), 반복 수행될 수 있다.
도 11에 도시된 실시예에 따르면, 새로운 프레임 데이터의 전송을 시작하기 전에, 저장된 패턴을 랜덤화하여 랜덤 패턴을 생성하고(S240, S250), 이에 기초하여, 프레임 데이터 전체에 대한 데이터 사이즈 시퀀스를 결정한 후(S260), 결정된 데이터 사이즈 시퀀스에 따라, 가변적인 라인 수를 갖는 데이터를 순차적으로 전송한다(S270).
다른 실시예에 따르면, 한(1) 프레임 데이터의 전송을 완료할 때까지, 매번 데이터 사이즈(예컨대, 라인수)를 결정하고, 결정된 데이터 사이즈(예컨대, 라인수)에 해당하는 데이터를 보내는 동작을 순차적으로 수행할 수 있다.
도 13은 본 발명의 일 실시예에 따른 디스플레이 컨트롤러에서 모드 설정 신호에 따른 데이터 전송 타이밍을 비교하여 나타내는 도면이다. 구체적으로, 도 13의 (a)는 본 발명의 일 실시예에 따른 디스플레이 컨트롤러에서 모드 설정 신호가 제 2값으로 설정된 모드(예컨대, 랜덤 라인 생성 기능이 디스에이블된 상태)에서의 데이터 전송 타이밍도이고, 도 13의 (b)는 본 발명의 일 실시예에 따른 디스플레이 컨트롤러에서 모드 설정 신호가 제 1값으로 설정된 모드(예컨대, 랜덤 라인 생성 기능이 인에이블된 상태)에서의 데이터 전송 타이밍도이다.
도 13의 (a)를 참조하면, 아이들(idle) 구간(ⓑ, idle period)에서는 데이터는 전송되지 않으며, 아이들(idle) 구간(ⓑ) 사이의 데이터 전송 구간에서는 하나의 라인 데이터(ⓐ)가 전송된다. 도 13의 (a)에 따르면, 각 데이터 전송 구간에서 전송되는 라인수(number of line), 즉 데이터 크기는 고정되어 있다.
즉, 데이터 전송 구간의 듀레이션(duration)이 고정되어 있다.
따라서, 데이터 전송 구간과 아이들 구간이 동일한 간격으로 반복됨으로써, 도 2에 도시된 바와 같이 수신측(즉, 디스플레이 장치)에서 파워 노이즈(Power noise)가 일정한 간격으로 발생하게 된다.
이에 반해, 도 13의 (b)를 참조하면, 아이들(idle) 구간(ⓑ, idle period)에서는 데이터는 전송되지 않으며, 아이들(idle) 구간(ⓑ) 사이의 데이터 전송 구간에서 전송되는 라인 데이터의 크기, 즉, 라인수는 가변된다.
도 13의 (b)에 도시된 바와 같이, 각 데이터 전송 구간에서 하나의 라인 데이터(ⓐ)이 전송될 수도 있고, 두 개의 라인 데이터(ⓒ)가 전송될 수도 있으며 세 개의 라인 데이터가 전송될 수도 있다.
각 데이터 전송 구간에서 전송되는 라인 데이터의 크기, 즉, 라인수는 상술한 바와 같이, 랜덤 라인 생성기(240)에 의해 결정된다.
본 발명의 실시예에 따르면, 데이터 전송 구간의 듀레이션이 가변적이므로, 데이터 전송 구간과 아이들 구간의 간격이 일정하지 않다. 이에 따라, 수신측(즉, 디스플레이 장치)에서 발생하는 파워 노이즈(Power noise)가 감소된다.
예컨대, 디스플레이 컨트롤러가 동일한 프레임 데이터를 디스플레이 장치로 전송하는 것으로 가정할 때, 디스플레이 컨트롤러에서 모드 설정 신호가 제1값으로 설정된 경우, 즉, 라인 데이터의 크기(라인수)가 가변되는 경우에. 상기 디스플레이 장치에서 발생하는 파워 노이즈는, 모드 설정 신호가 제1값으로 설정된 경우, 즉 라인 데이터의 크기(라인수)가 고정인 경우에 상기 디스플레이 장치에 발생하는 파워 노이즈 보다 적다.
따라서, 본 발명의 실시예에 따르면, 디스플레이 장치에서의 디스플레이 잡음이 줄어 들어, 디스플레이 품질 및 디스플레이 장치를 포함하는 기기의 성능이 개선된다.
본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다.
컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장장치 등이 있다.
또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
상기 본 발명의 내용은 도면에 도시된 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
1, 400: 전자 시스템
10: SoC
20: 디스플레이 장치
21: 디스플레이 드라이버
25: 디스플레이 패널
30: 외부 메모리
100: 중앙처리장치(central processing unit(CPU)
110: ROM(read only memory; 110)
120: RAM(random access memory)
130: 이미지 처리 프로세서(ISP: image signal processor)
150: 그래픽 프로세싱 유닛(graphics processing unit(GPU)
160: 메모리 컨트롤러
170: 포스트 프로세서
180: 시스템 버스
200: 디스플레이 컨트롤러
210: 데이터 인터페이스
220: 제어 인터페이스
230: 버퍼 메모리
240, 240a, 240b: 데이터 사이즈 컨트롤러
241: 레지스터
243: 랜덤 라인 생성기(random line generator)
245: 패턴 저장부(Pattern Storage)
247: 패턴 생성기(Pattern Generator)
249: 데이터 사이즈 결정부(Data Size Determiner)
250: 타이밍 컨트롤러
260: 디스플레이 구동 회로

Claims (20)

  1. 디스플레이 장치를 제어하는 디스플레이 컨트롤러에 있어서,
    M(2이상의 정수)의 라인 데이터(line data)를 포함하는 프레임 데이터(frame data)를 저장하는 메모리;
    하나의 상기 프레임 데이터를 전송하는 구간은 복수의 전송 구간을 포함하고, 각각의 상기 복수의 전송 구간 동안 상기 디스플레이 장치로 전송되는 데이터의 사이즈를 가변적으로 조절하는 데이터 사이즈 컨트롤러; 및
    상기 메모리로부터 상기 데이터 사이즈에 상응하는 데이터를 독출하여 상기 디스플레이 장치로 전송하는 디스플레이 구동 회로를 포함하는 디스플레이 컨트롤러.
  2. 제1항에 있어서, 상기 데이터 사이즈 컨트롤러는
    최대 라인수를 저장하는 레지스터; 및
    상기 최대 라인수를 초과하지 않는 범위에서 랜덤하게 지정 라인수를 가변하는 랜덤 라인 생성기를 포함하며,
    상기 디스플레이 구동 회로는 상기 랜덤 라인 생성기의 지정 라인수에 따라 상기 메모리로부터 라인 데이터를 독출하여 상기 디스플레이 장치로 전송하는 디스플레이 컨트롤러.
  3. 제2항에 있어서, 상기 디스플레이 구동 회로는
    아이들 구간에서는 상기 라인 데이터를 전송하지 않으며, 데이터 전송 구간에서 상기 지정 라인수에 상응하는 라인 데이터를 전송하며,
    상기 데이터 전송 구간의 듀레이션은 상기 지정 라인수에 따라 가변되는 디스플레이 컨트롤러.
  4. 제2항에 있어서, 상기 레지스터는
    모드 설정 신호를 더 저장하며,
    상기 모드 설정 신호가 제1값으로 설정된 경우에는 상기 지정 라인수는 가변되고,
    상기 모드 설정 신호가 제2값으로 설정된 경우에는 상기 지정 라인수는 고정(fix)되는 디스플레이 컨트롤러.
  5. 제2항에 있어서, 상기 랜덤 라인 생성기는
    난수 발생 알고리즘 또는 의사 난수 발생 알고리즘에 따라 상기 지정 라인수를 발생하는 디스플레이 컨트롤러.
  6. 제1항에 있어서, 상기 데이터 사이즈 컨트롤러는
    미리 정해진 복수의 난수열(random number sequence)을 저장하는 패턴 저장부;
    상기 패턴 저장부에 저장된 상기 복수의 난수열을 이용하여 랜덤 패턴을 생성하는 패턴 생성기; 및
    상기 랜덤 패턴에 따라, 상기 데이터의 사이즈를 결정하는 데이터 사이즈 결정부를 포함하는 디스플레이 컨트롤러.
  7. 제6항에 있어서, 상기 패턴 생성기는
    상기 복수의 난수열을 랜덤하게 섞어(shuffle), 상기 랜덤 패턴을 생성하는 디스플레이 컨트롤러.
  8. 제6항에 있어서, 상기 데이터 사이즈 결정부는
    모드 설정 신호에 응답하여 상기 데이터의 사이즈를 상기 랜덤 패턴에 따라 가변하는 디스플레이 컨트롤러.
  9. 제1항에 있어서, 상기 디스플레이 구동 회로는
    상기 메모리에 저장된 상기 프레임 데이터를 미리 정해진 표준에 따른 신호로 변환하고, 변환된 신호를 상기 디스플레이 장치로 전송하는 디스플레이 컨트롤러.
  10. 제9항에 있어서, 상기 미리 정해진 표준은
    MIPI®(Mobile Industry Processor Interface) 이고,
    상기 디스플레이 컨트롤러는 MIPI DSI COMMAND MODE에서 동작하는 디스플레이 컨트롤러.
  11. 디스플레이 장치; 및
    상기 디스플레이 장치를 제어하는 디스플레이 컨트롤러를 포함하며,
    상기 디스플레이 컨트롤러는
    M(2 이상의 정수)의 라인 데이터(line data)를 포함하는 프레임 데이터(frame data)를 저장하는 메모리;
    하나의 상기 프레임 데이터를 전송하는 구간은 복수의 전송 구간을 포함하고, 각각의 상기 복수의 전송 구간 동안 상기 디스플레이 장치로 전송되는 데이터의 사이즈를 가변적으로 조절하는 데이터 사이즈 컨트롤러; 및
    상기 메모리로부터 상기 데이터 사이즈에 상응하는 데이터를 독출하여 상기 디스플레이 장치로 전송하는 디스플레이 구동 회로를 포함하는 전자 시스템.
  12. 제11항에 있어서, 상기 데이터 사이즈 컨트롤러는
    최대 라인수를 저장하는 레지스터; 및
    상기 최대 라인수를 초과하지 않는 범위에서 랜덤하게 지정 라인수를 가변하는 랜덤 라인 생성기를 포함하며,
    상기 디스플레이 구동 회로는 상기 랜덤 라인 생성기의 지정 라인수에 따라 상기 메모리로부터 라인 데이터를 독출하여 상기 디스플레이 장치로 전송하는 전자 시스템.
  13. 제12항에 있어서, 상기 디스플레이 구동 회로는
    아이들 구간에서는 상기 라인 데이터를 전송하지 않으며, 데이터 전송 구간에서 상기 지정 라인수에 상응하는 라인 데이터를 전송하며,
    상기 데이터 전송 구간의 듀레이션은 상기 지정 라인수에 따라 가변되는 전자 시스템.
  14. 제12항에 있어서, 상기 레지스터는
    모드 설정 신호를 더 저장하며,
    상기 모드 설정 신호가 제1값으로 설정된 경우에는 상기 지정 라인수는 가변되고,
    상기 모드 설정 신호가 제2값으로 설정된 경우에는 상기 지정 라인수는 고정되는 전자 시스템.
  15. 제14항에 있어서, 상기 모드 설정 신호가 제1값으로 설정된 경우 상기 디스플레이 장치에 발생하는 파워 노이즈는 상기 모드 설정 신호가 제2값으로 설정된 경우에 상기 디스플레이 장치에 발생하는 파워 노이즈 보다 작은 것을 특징으로 하는 전자 시스템.
  16. 제11항에 있어서, 상기 데이터 사이즈 컨트롤러는
    미리 정해진 복수의 숫자열(number sequence)을 저장하는 패턴 저장부; 및
    상기 복수의 숫자열에 기초하여, 상기 데이터의 사이즈를 결정하는 데이터 사이즈 결정부를 포함하는 전자 시스템.
  17. 제16항에 있어서, 상기 데이터 사이즈 컨트롤러는
    상기 패턴 저장부에 저장된 상기 복수의 숫자열을 랜덤하게 섞어(shuffle), 랜덤 패턴을 생성하는 패턴 생성기를 더 포함하고,
    상기 데이터 사이즈 결정부는
    상기 랜덤 패턴에 따라 상기 데이터의 사이즈를 결정하는 전자 시스템.
  18. 제11항에 있어서, 상기 디스플레이 구동 회로는
    상기 메모리에 저장된 상기 프레임 데이터를 MIPI®(Mobile Industry Processor Interface) 표준에 따른 신호로 변환하고, 변환된 신호를 상기 디스플레이 장치로 전송하고,
    상기 디스플레이 컨트롤러는 MIPI DSI COMMAND MODE에서 동작하는 전자 시스템.
  19. 디스플레이 장치를 제어하는 디스플레이 컨트롤러의 동작 방법에 있어서,
    M(2이상의 정수)의 라인 데이터(line data)를 포함하는 프레임 데이터(frame data)를 메모리에 저장하는 단계;
    하나의 상기 프레임 데이터를 전송하는 구간은 복수의 전송 구간을 포함하고, 각각의 상기 복수의 전송 구간 동안 상기 디스플레이 장치로 전송할 라인 데이터의 수를 지정하는 라인수를 가변적으로 조절하는 단계; 및
    상기 메모리로부터 상기 가변되는 라인수에 따라 라인 데이터를 독출하여 상기 디스플레이 장치로 전송하는 단계를 포함하는 디스플레이 컨트롤러의 동작 방법.
  20. 제19항에 있어서, 상기 라인수를 가변적으로 조절하는 단계는
    상기 프레임 데이터의 전송을 시작하기 전에, 상기 하나의 프레임 데이터에 대한 데이터 사이즈 시퀀스를 결정하는 단계를 포함하고,
    상기 데이터 사이즈 시퀀스는 복수의 라인수로 구성되는 숫자열이고,
    각각의 상기 숫자열은 상기 각각의 복수의 전송 구간에 대응되는 디스플레이 컨트롤러의 동작 방법.
KR1020150015449A 2015-01-30 2015-01-30 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템 KR102263319B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020150015449A KR102263319B1 (ko) 2015-01-30 2015-01-30 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템
US15/006,157 US10255890B2 (en) 2015-01-30 2016-01-26 Display controller for reducing display noise and system including the same
TW105102925A TWI697888B (zh) 2015-01-30 2016-01-29 用於降低顯示雜訊之顯示控制器及包括此顯示控制器之系統
CN201610065336.5A CN105843567B (zh) 2015-01-30 2016-01-29 用于减小显示噪声的显示控制器和包括显示控制器的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150015449A KR102263319B1 (ko) 2015-01-30 2015-01-30 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템

Publications (2)

Publication Number Publication Date
KR20160094175A KR20160094175A (ko) 2016-08-09
KR102263319B1 true KR102263319B1 (ko) 2021-06-09

Family

ID=56554604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150015449A KR102263319B1 (ko) 2015-01-30 2015-01-30 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템

Country Status (4)

Country Link
US (1) US10255890B2 (ko)
KR (1) KR102263319B1 (ko)
CN (1) CN105843567B (ko)
TW (1) TWI697888B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333710B2 (en) * 2017-09-12 2019-06-25 Qed-It Systems Ltd. Method and system for determining desired size of private randomness using Tsallis entropy
WO2019142142A1 (en) 2018-01-19 2019-07-25 Qed-It Systems Ltd. Proof chaining and decomposition
TWI749442B (zh) 2020-01-06 2021-12-11 力晶積成電子製造股份有限公司 半導體封裝
CN111681689B (zh) * 2020-06-30 2022-05-06 芯颖科技有限公司 存储电路、驱动芯片和显示装置
CN113326016B (zh) * 2021-08-04 2021-10-22 卡莱特云科技股份有限公司 一种led显示屏对比度提升方法、装置及计算机设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100026618A1 (en) * 2008-08-01 2010-02-04 Nec Electronics Corporation Display device and signal driver
US20140098893A1 (en) * 2012-10-09 2014-04-10 Mediatek Inc. Data processing apparatus for configuring display interface based on compression characteristic of compressed display data and related data processing method

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258750A (ja) 1999-03-11 2000-09-22 Toshiba Corp 液晶表示装置
JP4005014B2 (ja) 2003-10-30 2007-11-07 株式会社 日立ディスプレイズ 液晶表示装置
EP1815344A2 (en) 2004-11-16 2007-08-08 Koninklijke Philips Electronics N.V. Bus communication system
KR100621020B1 (ko) * 2004-12-08 2006-09-19 엘지전자 주식회사 휴대단말기의 표시부 제어장치 및 방법
KR20070119373A (ko) 2006-06-15 2007-12-20 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 액정표시장치
KR20080074303A (ko) * 2007-02-08 2008-08-13 삼성전자주식회사 표시 장치의 구동 장치 및 방법
KR20090013481A (ko) 2007-08-02 2009-02-05 삼성전자주식회사 소스 드라이버 회로 및 이를 포함하는 액정표시장치
KR20090059217A (ko) 2007-12-06 2009-06-11 엘지디스플레이 주식회사 액정표시장치 구동방법
EP2385516B1 (en) * 2008-03-24 2014-10-22 Sony Corporation Liquid crystal display device and liquid crystal display method
JP2009237249A (ja) * 2008-03-27 2009-10-15 Hitachi Displays Ltd 表示装置
TW200943258A (en) 2008-04-03 2009-10-16 Novatek Microelectronics Corp Method and related device for reducing power noise in an LCD device
US8171332B2 (en) 2009-05-12 2012-05-01 Himax Technologies Limited Integrated circuit with reduced electromagnetic interference induced by memory access and method for the same
TWI426499B (zh) * 2010-05-20 2014-02-11 Himax Tech Ltd 儲存及存取像素資料於圖形顯示裝置之系統及方法
JP5534968B2 (ja) 2010-06-15 2014-07-02 シャープ株式会社 液晶表示装置および電子情報機器
KR101795744B1 (ko) 2011-04-06 2017-11-09 삼성디스플레이 주식회사 소음 감소 기능을 가지는 표시 장치 및 소음 감소 방법
KR101987243B1 (ko) * 2012-02-13 2019-06-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2013168097A (ja) * 2012-02-17 2013-08-29 Japan Display West Co Ltd 表示装置、および表示方法
US20130222422A1 (en) * 2012-02-29 2013-08-29 Mediatek Inc. Data buffering apparatus capable of alternately transmitting stored partial data of input images merged in one merged image to image/video processing device and related data buffering method
KR102286641B1 (ko) * 2014-09-11 2021-08-06 엘지디스플레이 주식회사 구동소자의 경시 변화로 인한 휘도 편차를 보상할 수 있는 유기발광 표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100026618A1 (en) * 2008-08-01 2010-02-04 Nec Electronics Corporation Display device and signal driver
US20140098893A1 (en) * 2012-10-09 2014-04-10 Mediatek Inc. Data processing apparatus for configuring display interface based on compression characteristic of compressed display data and related data processing method

Also Published As

Publication number Publication date
CN105843567A (zh) 2016-08-10
KR20160094175A (ko) 2016-08-09
US10255890B2 (en) 2019-04-09
US20160225340A1 (en) 2016-08-04
CN105843567B (zh) 2020-09-11
TW201640487A (zh) 2016-11-16
TWI697888B (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
KR102299574B1 (ko) 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 이를 포함하는 반도체 집적회로 장치 및 상기 디스플레이 컨트롤러의 동작 방법
KR102263319B1 (ko) 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템
KR102261962B1 (ko) 디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템
US9865231B2 (en) Adaptive image compensation methods and related apparatuses
US10282805B2 (en) Image signal processor and devices including the same
US8767005B2 (en) Blend equation
KR20130091167A (ko) 시스템온칩, 이의 동작 방법, 및 상기 시스템온칩를 포함하는 모바일 장치
US10402119B2 (en) Data format conversion apparatus and method and buffer chip
US8711173B2 (en) Reproducible dither-noise injection
KR102327334B1 (ko) 디스플레이 컨트롤러 및 이를 포함하는 반도체 집적회로 장치
US20110169847A1 (en) User Interface Unit for Fetching Only Active Regions of a Frame
KR102400104B1 (ko) 이미지 처리 장치 및 이미지 처리 방법
US10346209B2 (en) Data processing system for effectively managing shared resources
KR102433924B1 (ko) 디스플레이 컨트롤러, 그리고 이를 포함하는 어플리케이션 프로세서
US10152766B2 (en) Image processor, method, and chipset for increasing intergration and performance of image processing
KR102287402B1 (ko) 버스 인터페이스 장치, 이를 포함하는 반도체 집적회로 장치 및 상기 장치의 동작 방법
US20120127187A1 (en) Error Check-Only Mode
US20220318955A1 (en) Tone mapping circuit, image sensing device and operation method thereof
JP2011097279A (ja) データ処理回路、集積回路装置及び電子機器
CN117676064A (zh) 一种基于spi通讯的视频信号传输方法、设备和存储介质

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant