CN105843567B - 用于减小显示噪声的显示控制器和包括显示控制器的系统 - Google Patents

用于减小显示噪声的显示控制器和包括显示控制器的系统 Download PDF

Info

Publication number
CN105843567B
CN105843567B CN201610065336.5A CN201610065336A CN105843567B CN 105843567 B CN105843567 B CN 105843567B CN 201610065336 A CN201610065336 A CN 201610065336A CN 105843567 B CN105843567 B CN 105843567B
Authority
CN
China
Prior art keywords
data
display
rows
controller
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610065336.5A
Other languages
English (en)
Other versions
CN105843567A (zh
Inventor
金普永
金珉澈
朴洪植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105843567A publication Critical patent/CN105843567A/zh
Application granted granted Critical
Publication of CN105843567B publication Critical patent/CN105843567B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/43615—Interfacing a Home Network, e.g. for connecting the client to a plurality of peripherals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/63—Control signaling related to video distribution between client, server and network components; Network processes for video distribution between server and clients or between remote clients, e.g. transmitting basic layer and enhancement layers over different transmission paths, setting up a peer-to-peer communication via Internet between remote STB's; Communication protocols; Addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G09G2360/127—Updating a frame memory using a transfer of data from a source area to a destination area
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/16—Use of wireless transmission of display information

Abstract

提供一种用于减小显示噪声的显示控制器和包括显示控制器的系统。所述用于减小显示噪声的显示控制器包括：存储器，被配置为存储包括M行数据的帧数据，其中，M为至少为2的整数；数据大小控制器，被配置为可变地调整被发送到显示装置的数据的大小；显示驱动电路，被配置为从存储器读取与数据的大小相应的数据量，并将读取的数据发送到显示装置。

Description

用于减小显示噪声的显示控制器和包括显示控制器的系统
本申请要求于2015年1月30日提交到韩国知识产权局的第10-2015-0015449号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部合并于此。
技术领域
本公开的实施例涉及一种用于减小显示噪声的装置和包括该装置的系统，更具体地讲，涉及一种用于减小支持移动产业处理器接口(MIPI)显示器串行接口(DSI)命令模式接口的显示装置的显示噪声的显示控制器以及包括该显示控制器的系统。
背景技术
越来越多地使用配备有高分辨率显示装置的设备(例如，智能电话和平板个人计算机(PC))。在这种设备中，显示装置的质量是一个重大问题。因此，已经对减小显示噪声进行了许多研究。
同时，越来越多地使用采用MIPI DSI传输模式的装置，所述装置用于在移动设备中在片上系统(SoC)与显示装置之间进行数据传输。由于MIPI DSI标准基于逐行图像数据传输，因此必然存在数据通道因空闲周期或行(line)之间的停止状态而停止的周期。在这种情况下，显示面板的功率噪声引起显示面板的与MIPI DSI接收器的数据通道相关联的输出噪声。
发明内容
根据本公开的一些实施例，提供一种用于控制显示装置的显示控制器。所述显示控制器包括：存储器，被配置为存储包括M行数据的帧数据，其中，M为至少为2的整数；数据大小控制器，被配置为可变地调整被发送到显示装置的数据的大小；显示驱动电路，被配置为从存储器读取与数据的大小相应的数据量，并将读取的数据发送到显示装置。
数据大小控制器可包括：寄存器，被配置为存储行的最大数量；随机行产生器，被配置为在不超过行的最大数量的范围内随机改变分配的行的数量。显示驱动电路可从存储器读取由从随机行产生器输出的分配的行的数量确定的N行数据，并可将读取的N行数据发送到显示装置，其中，N为小于M的正整数。
显示驱动电路可在空闲周期期间不发送读取的N行数据，可在数据发送周期期间发送读取的N行数据。数据发送周期的持续时间可随着分配的行的数量变化。
寄存器还可存储模式设置信号。当模式设置信号被设置为第一值时，分配的行的数量可被改变，当模式设置信号被设置为第二值时，分配的行的数量可被固定。
可选择地，数据大小控制器可包括：模式存储器，被配置为存储多个预定的随机数字序列；模式产生器，被配置为使用存储在模式存储器中的多个随机数字序列产生随机模式；数据大小确定器，被配置为根据随机模式确定数据的大小。
模式产生器可随机置乱多个随机数字序列以产生随机模式。
数据大小确定器可响应于模式设置信号根据随机模式改变数据的大小。
根据本公开的其它实施例，提供一种电子系统，包括：显示装置；显示控制器，被配置为控制显示装置。显示控制器包括：存储器，被配置为存储包括M行数据的帧数据，其中，M为至少为2的整数；数据大小控制器，被配置为可变地调整被发送到显示装置的数据的大小；显示驱动电路，被配置为从存储器读取与数据的大小相应的数据量，并将读取的数据发送到显示装置。
数据大小控制器可包括：寄存器，被配置为存储行的最大数量；随机行产生器，被配置为在不超过行的最大数量的范围内随机改变分配的行的数量。显示驱动电路可从存储器读取由从随机行产生器输出的分配的行的数量确定的N行数据，并可将读取的N行数据发送到显示装置，其中，N为小于M的正整数。
寄存器还可存储模式设置信号。当模式设置信号被设置为第一值时，分配的行的数量可被改变，当模式设置信号被设置为第二值时，分配的行的数量可被固定。
在模式设置信号被设置为第一值时在显示装置中出现的功率噪声可小于在模式设置信号被设置为第二值时在显示装置中出现的功率噪声。
显示驱动电路可将存储在存储器中的帧数据转换为符合移动产业处理器接口
Figure BDA0000918041290000031
标准的信号，并可将所述信号发送到显示装置。显示控制器可在MIPI DSI(显示器串行接口)命令模式下操作。
根据本公的另一实施例，提供一种操作用于控制显示装置的显示控制器的方法。所述方法包括：将包括M行数据的帧数据存储在存储器中，其中，M为至少为2的整数；可变地调整指示将被发送到显示装置的数据的行的数量的行的数量；从存储器读取由可变的行的数量确定的N行数据，并将读取的N行数据发送到显示装置，其中，N为小于M的正整数。
可变地调整行的数量的步骤可包括：在开始帧数据的发送之前确定针对所有帧数据的数据大小的序列。数据大小的序列可以是每个数字标识行的数量的数字序列。
可选择地，可变地调整行的数量的步骤可包括：针对每个数据发送周期确定行的数量。将读取的N行数据发送到显示装置的步骤可包括：在数据发送周期期间将读取的N行数据发送到显示装置。在与数据发送周期交替的空闲周期期间可不发送读取的N行数据。
根据本公开的另外的实施例，提供一种具有显示驱动电路的显示控制器，所述显示驱动电路在与数据的第一显示帧对应的多个第一发送周期中的每个第一发送周期以及与数据的第二显示帧对应的多个第二发送周期中的每个第二发送周期中将数据的预定数量的行从存储器传输到显示装置。所述多个第一发送周期和所述多个第二发送周期中的每个发送周期与空闲周期交替，其中，在空闲周期中不将数据的行从存储器传输到显示装置，针对数据的第一显示帧和第二显示帧中的每个，数据的每一行对应于显示装置的显示行。数据大小控制器针对所述多个第一发送周期中的一个第一发送周期将预定数量设置为第一值，针对所述多个第一发送周期中的另一第一发送周期将预定数量设置为大于第一值的第二值。
附图说明
通过参考附图详细描述示例性实施例，本公开的以上及其它特征和优点将变得更加清楚，在附图中：
图1是根据移动产业处理器接口(MIPI)D-PHY标准发送的图像数据的时序图；
图2是示出根据图1中示出的数据发送时序的数据通道的信号和在MIPI客户端(如显示装置)中出现的功率噪声的示图；
图3是根据本公开的一些实施例的电子系统的框图；
图4是根据本公开的一些实施例的图3中示出的片上系统(SoC)的框图；
图5是根据本公开的一些实施例的图4中示出的显示控制器的框图；
图6是图5中示出的数据大小控制器的示例的框图；
图7是图5中示出的数据大小控制器的另一示例的框图；
图8是根据本公开的一些实施例的存储在图7中示出的模式存储器中的数字序列的表；
图9是根据本公开的一些实施例的由图7中示出的模式产生器产生的随机模式的表；
图10是根据本公开的一些实施例的操作显示控制器的方法的流程图；
图11是根据本公开的其它实施例的操作显示控制器的方法的流程图；
图12是根据本公开的一些实施例的图11中示出的方法中的随机化的流程图；
图13是根据本公开的一些实施例的针对模式设置信号的显示控制器的数据发送时序的示图；
图14是根据公开的一些实施例的包括SoC的电子系统的框图。
具体实施方式
以下将参照附图更充分地描述本公开，在附图中示出本公开的实施例。然而，本公开可以以许多不同的形式来实现，而不应被解释为限于这里阐述的实施例。相反，提供这些实施例以使得本公开将是全面和完整的，并且这些实施例将向本领域技术人员充分传达本公开的范围。在附图中，为了清楚，可能夸大层和区域的大小和相对大小。相同的标号始终表示相同的元件。
将理解，当元件被称为“连接”或“结合”到另一元件时，所述元件可直接连接或结合到所述另一元件，或者可存在中间元件。相反，当元件被称为“直接连接到”或“直接结合到”另一元件时，不存在中间元件。如这里所使用的，术语“和/或”包括相关列出的项中的一个或更多个项的任何组合和所有组合，并可被缩写为“/”。
将理解，虽然术语“第一”、“第二”等在这里可被用于描述各种元件，但是这些元件不应该被这些术语所限制。这些术语仅用于将一个元件与另一元件进行区分。例如，在不脱离本公开的教导的情况下，第一信号可被称为第二信号，相似地，第二信号可被称为第一信号。
这里使用的术语仅是为了描述特定实施例的目的，而不意图对本公开进行限制。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解，当在说明书中被使用时，术语“包括”和/或“包含”指定存在所陈述的特征、区域、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或更多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组合。
除非另外定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本公开所属的技术领域的普通技术人员通常理解的含义相同的含义。还将进一步理解，除非在这里明确定义，否则诸如在通用字典中定义的术语应被解释为具有与在现有技术和/或本申请的上下文中的含义一致的含义，并且将不被解释为理想化或过于正式的意义。
移动产业处理器接口
Figure BDA0000918041290000051
是用于处理器与外围装置之间的连接的串行接口规范。移动产业处理器接口
Figure BDA0000918041290000052
是由MIPI联盟定义的标准。MIPI支持两种显示标准：视频模式和命令模式。
图1是根据MIPI D-PHY标准发送的图像数据的时序图。MIPI主机(例如，显示控制器)在MIPI命令模式下将图像数据逐行发送到MIPI客户端(例如，显示装置)。图2是示出根据图1中示出的数据发送时序的数据通道的信号和在MIPI客户端(如显示装置)中出现的功率噪声的示图。
参照图1和图2，数据通道的信号可具有交替重复的图像数据发送周期“Trans”和空闲周期“Idle”。因此，可以以与数据通道的信号相似的间隔在MIPI客户端(例如，显示装置)中出现功率噪声。换言之，如图2中所示，可出现功率噪声在每个空闲周期“Idle”中增加的模式。因此，需要减小显示装置中的功率噪声以提高显示质量。
图3是根据本公开的一些实施例的包括半导体集成电路(IC)装置的电子系统1的框图。半导体IC装置可被实现为片上系统(SoC)10或应用处理器(AP)。图4是根据本公开的一些实施例的图3中示出的SoC 10的框图。
参照图3和图4，电子系统1可被实现为便携式装置(诸如膝上型计算机、蜂窝电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码摄像机、便携式多媒体播放器(PMP)、移动互联网装置(MID)、可穿戴计算机、物联网(IoT)装置或万物互联(IoE)装置)。电子系统1可在显示面板25上显示静止图像信号(或静止图像)或运动图像信号(或运动图像)。
显示装置20包括显示驱动器21和显示面板25。SoC 10和显示驱动器21可形成为单个模块、单个SoC或单个封装(例如，多芯片封装)。可选择地，显示驱动器21和显示面板25可形成为单个模块。
显示驱动器21根据从SoC 10输出的信号控制显示面板25的操作。例如，显示驱动器21可通过选择的接口，将来自SoC 10的图像数据作为输出图像信号发送到显示面板25。
显示面板25可显示从显示驱动器21输出的图像信号。显示面板25可被实现为液晶显示器(LCD)面板、发光二极管(LED)显示面板、有机LED(OLED)显示面板或有源矩阵OLED(AMOLED)显示面板。
外部存储器30存储在SoC 10中执行的程序指令。外部存储器30还可存储用于在显示装置20中显示静止图像或运动图像的图像数据。运动图像是快速呈现的一系列不同的静止图像。
外部存储器30可以是易失性存储器或非易失性存储器。易失性存储器可以是动态随机存取存储器(DRAM)、静态RAM(SRAM)、晶闸管RAM(T-RAM)、零电容器RAM(Z-RAM)或双晶体管RAM(TTRAM)。非易失性存储器可以是电可擦除可编程只读存储器(EEPROM)、闪存、磁RAM(MRAM)、相变RAM(PRAM)或电阻式RAM(RRAM)。
SoC 10控制外部存储器30和/或显示装置20。SoC 10可被称为IC、处理器、AP、多媒体处理器或集成多媒体处理器。SoC 10可包括中央处理器(CPU)100、只读存储器(ROM)110、RAM 120、图像信号处理器(ISP)130、显示控制器200、图形处理器(GPU)150、存储控制器160、后处理器170和系统总线180。SoC 10还可包括其它元件。
可被称为处理器的CPU 100可处理或执行存储在外部存储器30中的程序和/或数据。例如，CPU 100可响应于从时钟信号模块(未示出)输出的操作时钟信号处理或执行所述程序和/或数据。
CPU 100可被实现为多核处理器。多核处理器是具有两个或更多个独立的、实际的处理器(被称为“核”)的单个计算组件。这些处理器中的每个处理器可读取并执行程序指令。
CPU 100运行操作系统(OS)。OS可管理电子系统1的资源(例如，存储器、显示器等)。OS可向在电子系统1中运行的应用分配资源。
当需要时，存储在ROM 110、RAM 120和/或外部存储器30中的程序和/或数据可被加载到CPU 100中的存储器(未示出)。ROM 110可永久存储指令和/或数据。ROM 110可被实现为可擦除可编程ROM(EPROM)或EEPROM。
RAM 120可暂时存储程序、数据或指令。根据CPU 100的控制或存储在ROM 110中的启动代码，存储在ROM 110或外部存储器30中的程序和/或数据可被暂时存储在RAM 120中。RAM 120可被实现为DRAM或SRAM。
ISP 130可对图像信号执行各种处理。ISP 130可处理从图像传感器(未示出)接收的图像数据。例如，ISP 130可对从图像传感器接收的图像数据执行抖动校正并可调整白平衡。此外，ISP 130可针对亮度、对比度等执行颜色校正、颜色平衡、量化、至另一颜色空间的颜色转换等。ISP 130可通过系统总线180周期性地将经处理的图像数据存储在外部存储器30中。
GPU 150可读取并执行与图形处理相关的程序指令。例如，GPU 150可高速执行图形处理。GPU 150可将由存储控制器160从外部存储器30读取的数据转换为适于显示装置20的信号。除了GPU 150之外，图形引擎(未示出)或图形加速器可用于图形处理。
后处理器170可对用于输出装置(例如，显示装置20)的图像或图像信号执行后处理。后处理器170可放大或缩小或旋转图像以适于显示装置20。后处理器170可通过系统总线180将经后处理的图像数据存储在外部存储器30中，或通过系统总线180实时动态地将经后处理的图像数据直接输出到显示控制器200。
存储控制器160与外部存储器30接口连接。存储控制器160控制外部存储器30的整体操作，并控制主机与外部存储器30之间的数据交换。例如，存储控制器160可根据主机的请求将数据写入到外部存储器30或从外部存储器30读取数据。这里，主机可以是主控装置，诸如，CPU 100、ISP 130、GPU 150或显示控制器200。存储控制器160可根据显示控制器200的图像数据请求，从外部存储器30读取图像数据并将图像数据发送到显示控制器200。
显示控制器200控制显示装置20的操作。显示控制器200通过系统总线180接收将在显示装置20上显示的图像数据，将图像数据转换为适于显示装置20的信号(例如，符合接口标准的信号)，并将信号发送到显示装置20。例如，显示控制器200可根据
Figure BDA0000918041290000081
D-PHY标准将图像数据发送到显示装置20。显示控制器200可以以预定间隔向存储控制器160请求帧数据，并可逐帧接收图像数据。
元件100、110、120、130、150、160、170和200可通过系统总线180相互进行通信。换言之，系统总线180将SoC 10的元件相互连接，并且系统总线180用作元件之间发送和接收数据的通道。此外，系统总线180用作元件之间的控制信号的通道。系统总线180可包括用于发送数据的数据总线(未示出)、用于发送地址信号的地址总线(未示出)和用于发送控制信号的控制总线(未示出)。系统总线180可包括用于特定元件之间的数据通信的小规模总线，即，内部连接线。
图5是根据本公开的一些实施例的图4中示出的显示控制器200的框图。参照图4和图5，显示控制器200可包括数据接口(I/F)210、控制I/F 220、缓冲存储器230、数据大小控制器240、时序控制器250和显示驱动电路260。
数据I/F 210可通过系统总线180接收输入图像数据Din并将其存储在缓冲存储器230中。详细地，数据I/F 210可以以预定间隔向存储控制器160请求帧数据，并可逐帧接收输入图像数据Din并将输入图像数据Din存储在缓冲存储器230中。
输入图像数据Din的源可以是不同的。例如，数据I/F 210可通过数据总线接收从CPU 100、外部存储器30、GPU 150或另一元件(例如，缩放器或后处理器)(未示出)输出的输入图像数据Din。
数据I/F 210可包括访问存储器并读取输入图像数据Din的至少一个直接存储器存取(DMA)单元(未示出)。输入图像数据Din可以是RGB数据，但是本公开不限于当前实施例。
数据I/F 210可将输入图像数据Din缓冲和存储在缓冲存储器230中，或可处理输入图像数据Din并将输入图像数据Din存储在缓冲存储器230中。数据I/F 210可混合或组合从至少两个DMA单元接收的输入图像数据Din，并且将作为混合或组合的结果的图像数据Dp存储在缓冲存储器230中。
控制I/F 220可从显示控制器200外部的元件(例如，CPU)接收控制信号。例如，控制I/F 220可从CPU 100接收包括最大数据大小、数据大小模式和/或模式设置信号的数据大小控制信息Scon，并将数据大小控制信息Scon存储在数据大小控制器240中。
根据本公开的一些实施例，模式设置信号用于设置数据大小控制功能的启用或禁用。当模式设置信号具有第一值时，数据大小控制器240可进行控制，使得发送到显示装置20的数据的大小(例如，行(l ine)的数量)被可变地调整。当模式设置信号具有第二值时，数据大小控制器240可进行控制，使得发送到显示装置20的数据的大小(例如，行的数量)被固定。可由用户动态地设置或可基于预定信息动态地设置模式设置信号。
显示驱动电路260将存储在缓冲存储器230中的图像数据转换为适于发送到显示装置20的信号(例如，符合特定标准的信号)，并将该信号发送到显示装置20。将被发送到显示装置20的图像数据可包括多个帧，其中，每个帧可包括多行数据。一行数据可包括多个像素数据。
例如，当显示面板25的分辨率(即，行的数量×像素的数量)为m×n时，每帧包括m行数据且一行数据包括“n”个像素数据。每个像素数据可包括RGB数据。
时序控制器250可输出控制信号和时钟信号以控制显示控制器200的整体操作。时序控制器250可向显示驱动电路260提供用于控制由多个行和多个帧形成的图像数据的显示的视频控制信号(即，MIPI DSI(显示器串行接口)命令)。时序控制器250还可向显示驱动电路260提供用于从缓冲存储器230接收图像数据Dm的输入时钟信号(未示出)和用于将图像数据发送到显示装置20的输出时钟信号(未示出)。
显示驱动电路260可根据由数据大小控制器240分配的数据大小CDS从缓冲存储器230读取图像数据Dm，并可将图像数据Dm发送到显示装置20。
数据大小控制器240可为被发送到显示装置20的数据的大小CDS分配行的数量，显示驱动电路260可在数据发送周期期间发送与由数据大小控制器240分配的行的数量对应的数据的一定数量的行。因此，显示驱动电路260可按照行的整数倍将图像数据发送到显示装置20。
数据大小控制器240可在不超出行的预定最大数量的范围内改变分配的行的数量，以确定将在单个数据发送周期期间将被发送的数据的行的数量。例如，数据大小控制器240可针对每个发送周期在行的最大数量内随机或伪随机地产生分配的行的数量。图像数据在空闲周期期间不被发送。
显示驱动电路260中的数据发送器(TX)270可根据MIPI标准将数据发送到显示装置20中的数据接收器(RX)400，并可被称为主控装置或主机装置。数据接收器(RX)400可根据MIPI标准从数据发送器(TX)270接收数据，并可被称为从装置或客户端装置。
图6是图5中示出的数据大小控制器240的示例240a的框图。参照图5和图6，数据大小控制器240a可包括寄存器241和随机行产生器243。
寄存器241可从控制I/F 220接收产生随机数量的行所必需的控制信息Scon，并可存储控制信息Scon。控制信息Scon可包括行的最大数量ML和模式设置信号。寄存器241还可存储显示面板25的分辨率信息。
在寄存器241中，可由用户或CPU 100设置模式设置信号和行的最大数量ML。行的最大数量ML可基于显示面板25的分辨率、缓冲存储器230的大小等被确定并被预先存储在寄存器241中。
当模式设置信号已被设置为第一值时，随机行产生器243可在行的最大数量ML内随机或伪随机地产生分配的行的数量，并将分配的行的数量输出为数据大小CDS。随机行产生器243可被实现为根据随机数产生算法或伪随机数产生算法产生随机数的随机数产生器。
例如，当行的最大数量ML为4时，随机行产生器243可从1至4依次产生行的随机数量作为数据大小CDS(例如，1、3、4、2、1、2……)以发送单个帧图像。随后，显示驱动电路260可根据数据大小CDS(即，1、3、4、2、1、2……)将与值1、3、4、2、1、2……对应的数据的行的数量从缓冲存储器230依次发送到显示装置20。
当模式设置信号被设置为第二值时，随机行产生器243可将固定的行的数量输出为数据大小CDS。
在一些实施例中，控制I/F 220可接收使用预定算法预先确定或产生的数字序列表并将数字序列表存储在寄存器241中。图8是根据本公开的一些实施例的数字序列的表。参照图8，数字序列表可包括至少两个(例如，四个)数字序列和用于指示每个数字序列的索引。
每个数字序列可以是由随机数或伪随机数组成的随机数字序列。数字序列中的每个数字可以是用于分配数据大小(行的数量)的值。因此，随机数字序列是由预定序列长度(即，图8中示出的实施例中的8)的多个行的数量组成的数字序列。在图8中示出的实施例中，与索引1对应的随机数字序列为“11112222”，与索引2对应的随机数字序列为“11122221”。
随机行产生器243可随机产生随机数字序列索引并可从寄存器241获取与随机数字序列索引对应的随机数字序列。随机行产生器243可将获取的随机数字序列作为数据大小CDS的序列发送到显示驱动电路260。在这种情况下，数据大小CDS可以不是单个值，而可以是由多个值组成的序列。显示驱动电路260根据从随机行产生器243接收的数据大小的序列(即，随机数字数列)，将数据的一定数量的行从缓冲存储器230发送到显示装置20。当随机行产生器243确定用于单个帧的数据的数据大小的序列时，数据大小的序列中的所有值之和可与显示面板25的分辨率的行的数量(m)相同。
参照图8，当随机数字序列索引为“1”时，其对应的随机数字序列为“11112222”。因此，显示驱动电路260可根据由随机数字序列分配的行的数量“11112222”改变将被输出的数据的行的数量。详细地，当发送帧数据时，显示驱动电路260在第一数据发送周期至第四数据发送周期中的每个数据发送周期发送一行数据，并在第五数据发送周期至第八数据发送周期中的每个数据发送周期发送两行数据。当数据大小CDS的序列为与图8中的随机数字序列索引3对应的随机数字序列“11222211”时，显示驱动电路260可在第一数据发送周期和第二数据发送周期中的每个数据发送周期发送一行数据，在第三数据发送周期至第六数据发送周期中的每个数据发送周期发送两行数据，并在第七数据发送周期和第八数据发送周期中的每个数据发送周期发送一行数据。
图7是图5中示出的数据大小控制器240的另一示例240b的框图。参照图5和图7，数据大小控制器240b可包括模式存储器245、模式产生器247和数据大小确定器249。
模式存储器245可接收并存储随机数字序列表。假设存储在模式存储器245中的随机数字序列表与图8中示出的表相同。
模式产生器247可使用存储在模式存储器245中的随机数字序列SP产生随机模式RP。在一些实施例中，模式产生器247可随机或伪随机地置乱存储在模式存储器245中的随机数字序列索引，并产生与置乱结果对应的随机模式RP。可选择地，模式产生器247可使用(例如，反转或移位)存储在模式存储器245中的随机数字序列来产生新的随机数字序列，并输出使用新的随机数字序列的随机模式RP。
图9是根据本公开的一些实施例的由图7中示出的模式产生器247产生的随机模式的表。参照图9，模式产生器247可产生通过反转图8中示出的原始随机数字序列获得的分别与索引1′、2′、3′和4′对应的反转随机数字序列。第一随机数字序列1(即，11112222)的反转的随机数字序列为第一反转的随机数字序列1′(即，22221111)，第二随机数字序列2(即，11122221)的反转的随机数字序列为第二反转的随机数字序列2′(即，22211112)。
模式产生器247可随机置乱原始随机数字序列索引1、2、3和4以及反转的随机数字序列索引1′、2′、3′和4′以产生置乱索引4、6、1、7、2、5、8和3并产生与其对应的随机模式。
数据大小确定器249可根据从模式产生器247输出的随机模式RP确定并输出数据大小CDS。当模式设置信号已被设置为第一值(例如，“1”)时，数据大小确定器249可根据从模式产生器247输出的随机模式RP确定数据大小CDS。当模式设置信号已被设置为第二值(例如，“0”)时，数据大小确定器249可确定已被固定的数据大小CDS。模式设置信号可被存储在模式存储器245中或存储在单独的寄存器(未示出)中。
图10是根据本公开的一些实施例的操作显示控制器的方法。可由图5中示出的显示控制器200来执行图10中示出的方法。
参照图5和图10，在操作S110中检查是否存在将被发送的帧数据。当存在将被发送的帧数据时(在操作S110中为“是”的情况下)，在操作S120中数据大小控制器240确定将被发送的数据的大小(即，行的数量)。如上所述，数据大小控制器240可根据模式设置信号随机改变数据大小(例如，行的数量)或可固定数据大小。
之后，在操作S130中与确定的数据大小对应的数据从缓冲存储器230被读取并被发送到显示装置20。
可重复操作S120和操作S130，直到在操作S140中帧数据的发送完成为止。换言之，在操作S140中帧的数据被完全发送之前，在操作S120中重复设置数据大小(例如，行的数量)并在操作S130中发送与数据大小(例如，行的数量)对应的数据。
当假设帧数据包括1024行数据时，数据大小可具有值1、2和3中的任何一个并且平均数据大小为2；操作S120和S130可被执行平均512(即，1024/2)次以发送帧数据。
可选择地，在开始新的帧数据的发送之前，可产生随机模式，可针对所有帧数据确定数据大小的序列，并随后可根据数据大小的序列发送数据。此时，数据大小的序列中的值之和可与显示面板25的分辨率的行的数量“m”相同。
图11是根据本公开的其它实施例的操作显示控制器的方法的流程图。可由图5和图7中示出的显示控制器200执行图11中示出的方法。
参照图5、图7和图11，在操作S210中，将模式存储在模式存储器245中。这里，模式可以是原始随机数字序列。在图11中示出的实施例中，假设存储在模式存储器245中的模式与图8中示出的随机数字序列相同。
在操作S220中检查随机行产生是否已被启用。随机行产生是数据大小改变功能的示例并可根据模式设置信号被选择性地启用或禁用。因此，可通过检查模式设置信号的值来检查随机行产生是否已被启用。
当随机行产生已被禁用时，在操作S235中产生具有固定数量的行的固定模式，在操作S270中通过固定数量的行发送数据。当随机行产生已被启用时，在操作S230至S270中随机改变行的数量并通过可变数量的行发送数据。
详细地，在操作S230中检查是否存在将被发送的帧数据。当在操作S230中发现存在将被发送的帧数据(“是”的情况)时，在操作S240中随机化在操作S210中存储的模式。
图12是根据本公开的一些实施例的图11中示出的操作S240中的随机化的流程图。可由图7中示出的模式产生器247执行图12中示出的随机化。参照图7、图11和图12，在操作S310中从模式存储器245读取模式(例如，原始随机数字序列)。在操作S320中检查置乱功能是否已被启用。置乱使能信号可被存储在模式存储器245中或被存储在单独的寄存器(未示出)中。
当在操作S320中检查到置乱功能已被启用(在“是”的情况下)时，在操作S330中随机或伪随机地置乱随机数字序列的索引，以在操作S340中产生如图9中所示的随机索引序列。当在操作S320中检查到置乱功能未被启用(在“否”的情况下)时，省略操作S330中置乱原始随机数字序列的索引，并在操作S340中基于原始随机数字序列的索引(例如，按照原始随机数字序列的顺序或倒序)产生随机索引序列。
在操作S240中的随机化之后，在操作S250中根据随机索引序列获得随机模式。在操作S260中基于随机模式确定将被发送的数据的行的数量。在操作S270中将与确定的数据大小(即，行的数量)对应的数据从缓冲存储器230发送到显示装置。可重复操作S270，直到在操作S280中帧数据的发送完成为止。
参照图11，在开始新的帧数据的发送之前，在操作S240和S250中已被存储的模式被随机化以产生随机模式。在操作S260中基于随机模式确定用于全部帧数据的数据大小的序列，在操作S270中根据数据大小的序列依次发送具有可变数量的行的数据。当发送了数据的全部帧时，在操作S290中确定是否停止发送。如果确定“是”，则图11的方法终止。否则，针对下一帧重复操作S230。
可选择地，在帧数据被完全发送之前，可依次重复执行确定数据大小(例如，行的数量)的操作和发送与数据大小对应的数据的操作。
图13是根据本公开的一些实施例的针对模式设置信号的显示控制器的数据发送时序的示图。详细地，图13的部分(a)示出在显示控制器中模式设置信号已被设置为第二值(例如，随机行产生已被禁用)的情况下的数据发送时序，图13的部分(b)示出在显示控制器中模式设置信号已被设置为第一值(例如，随机行产生已被启用)的情况下的数据发送时序。
参照图13的部分(a)，在空闲周期
Figure BDA0000918041290000141
期间数据不被发送，在空闲周期
Figure BDA0000918041290000142
之间的数据发送周期
Figure BDA0000918041290000143
期间一行数据被发送。这里，行的数量(即，在每个数据发送周期期间被发送的数据大小)被固定。换言之，数据发送周期的持续时间被固定。因此，数据发送周期和空闲周期以规则间隔交替，从而如图1中所示，在接收方(即，显示装置)中以规则间隔出现功率噪声。
然而，参照图13的部分(b)，在空闲周期
Figure BDA0000918041290000144
期间数据不被发送，数据大小(即，在空闲周期
Figure BDA0000918041290000145
之间的数据发送周期发送的行的数量)被改变。如图13的部分(b)中所示，在数据发送周期
Figure BDA0000918041290000146
期间一行数据可被发送，在数据发送周期
Figure BDA0000918041290000147
期间两行数据可被发送，在数据发送周期
Figure BDA0000918041290000148
期间三行数据可被发送。如上所述，可由随机行产生器240确定数据大小(即，在数据发送周期期间发送的数据的行的数量)。此外，参照图13的部分(b)，与数据发送周期
Figure BDA0000918041290000149
交替的空闲周期
Figure BDA00009180412900001410
的持续时间长于与数据发送周期
Figure BDA00009180412900001411
交替的空闲周期
Figure BDA00009180412900001412
的持续时间。可选择地，与数据发送周期
Figure BDA00009180412900001413
交替的空闲周期
Figure BDA00009180412900001414
的持续时间可长于与数据发送周期
Figure BDA00009180412900001415
交替的空闲周期
Figure BDA00009180412900001416
的持续时间。此外，与数据发送周期交替的空闲周期
Figure BDA00009180412900001418
的持续时间可以与数据发送周期
Figure BDA00009180412900001419
期间发送的数据的行的数量成正比。
由于数据发送周期的持续时间是可变的，因此数据发送周期和空闲周期不以规则间隔出现。因此，在接收方(即，显示装置)中出现的功率噪声被减小。例如，在显示控制器发送帧数据的情况下，在显示控制器中模式设置信号被设置为第一值时(也就是说，在数据的行的大小(即，行的数量)是可变的时)在显示装置中出现的功率噪声少于在显示控制器中模式设置信号被设置为第二值时(也就是说，在数据的行的大小(即，行的数量)被固定时)在显示装置中出现的功率噪声。
如上所述，根据本公开的一些实施例，数据大小(即，在数据发送周期期间被发送的数据的行的数量)被改变，从而数据发送周期和空闲周期的持续时间被改变。作为结果，在显示装置中功率噪声被减小。由于显示噪声被减小，因此包括显示装置的设备的显示质量和性能被提高。
图14是根据本公开的一些实施例的包括SoC的电子系统400的框图。参照图14，电子系统400可被实现为PC、数据服务器、膝上型计算机或便携式装置。所述便携式装置可以是蜂窝电话、智能电话、平板个人计算机(PC)、个人数字助理(PDA)、企业数字助理(EDA)、数码相机、数码摄像机、便携式多媒体播放器(PMP)、便携式导航装置(PDN)、手持游戏机或e(电子)书装置。
电子系统400包括SoC 10、电源410、存储装置420、存储器430、I/O端口440、扩展卡450、网络装置460和显示器470。电子系统400还可包括相机模块480。
SoC 10可控制元件410至480中的至少一个元件的操作。SoC 10与图3和图4中示出的SoC 10对应。
电源410可向元件10以及420至480中的至少一个元件供应操作电压。存储装置420可通过硬盘驱动器(HDD)或固态驱动器(SSD)被实现。
存储器430可通过易失性存储器或非易失性存储器被实现。控制关于存储器430的数据存取操作(例如，读取操作、写入操作(或编程操作)或擦除操作)的存储控制器可被集成或嵌入在SoC 10中。可选择地，可在SoC 10与存储器430之间设置存储器接口。
I/O端口440是接收发送到电子系统400的数据或从电子系统400向外部装置发送数据的端口。例如，I/O端口440可包括与指示装置(诸如，计算机鼠标)连接的端口、与打印机连接的端口和与USB驱动器连接的端口。
扩展卡450可被实现为安全数字(SD)卡或多媒体卡(MMC)。扩展卡450可以是用户身份识别模块(SIM)卡或通用SIM(USIM)卡。
网络装置460使电子系统400能够与无线网络或有线网络连接。显示器470显示从存储装置420、存储器430、I/O端口440、扩展卡450或网络装置460输出的数据。
相机模块480将光图像转换为电图像。因此，从相机模块480输出的电图像可被存储在存储模块420、存储器430或扩展卡450中。此外，从相机模块480输出的电图像可通过显示器470被显示。
本总体公开还可被实施为计算机可读记录介质上的计算机可读代码。计算机可读记录介质是能够将数据存储为之后可由计算机系统读取的程序的任何数据存储装置。计算机可读记录介质的示例包括：只读存储器(ROM)、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储装置。
计算机可读记录介质还可被分布在联网的计算机系统上，从而以分布的方式存储和执行所述计算机可读代码。此外，用于实现本总体公开的功能程序、代码和代码段可被程序员容易地解释。
虽然已经参照本公开的示例性实施例具体示出并描述了本公开，但是本领域普通技术人员将理解，在不脱离由权利要求限定的本公开的精神和范围的情况下，可在形式和细节上进行各种改变。

Claims (20)

1.一种用于控制显示装置的显示控制器，所述显示控制器包括：
存储器，被配置为存储包括M行数据的帧数据，其中，M为至少为2的整数；
数据大小控制器，被配置为可变地调整被发送到显示装置的数据的大小；
显示驱动电路，被配置为从存储器读取与数据的大小相应的数据量，并将读取的数据发送到显示装置，
其中，数据大小控制器被配置为随机改变分配的行的数量，
其中，显示驱动电路从存储器读取由分配的行的数量确定的N行数据，并将读取的N行数据发送到显示装置，其中，N为小于M的正整数。
2.如权利要求1所述的显示控制器，其中，数据大小控制器包括：
寄存器，被配置为存储行的最大数量；
随机行产生器，被配置为在不超过行的最大数量的范围内随机改变分配的行的数量。
3.如权利要求2所述的显示控制器，其中，显示驱动电路在空闲周期期间不发送读取的N行数据，在数据发送周期期间发送读取的N行数据，数据发送周期的持续时间随着分配的行的数量变化。
4.如权利要求2所述的显示控制器，其中，寄存器还存储模式设置信号，当模式设置信号被设置为第一值时，分配的行的数量被改变，当模式设置信号被设置为第二值时，分配的行的数量被固定。
5.如权利要求2所述的显示控制器，其中，随机行产生器根据随机数产生算法或伪随机数产生算法产生分配的行的数量。
6.如权利要求1所述的显示控制器，其中，数据大小控制器包括：
模式存储器，被配置为存储多个预定的随机数字序列；
模式产生器，被配置为使用存储在模式存储器中的多个随机数字序列产生随机模式；
数据大小确定器，被配置为根据随机模式确定数据的大小。
7.如权利要求6所述的显示控制器，其中，模式产生器随机置乱多个随机数字序列以产生随机模式。
8.如权利要求6所述的显示控制器，其中，数据大小确定器响应于模式设置信号根据随机模式改变数据的大小。
9.如权利要求1所述的显示控制器，其中，显示驱动电路将存储在存储器中的帧数据转换为符合预定标准的信号，并将所述信号发送到显示装置。
10.如权利要求9所述的显示控制器，其中，预定标准为移动产业处理器接口
Figure FDA0002371636260000021
显示控制器在移动产业处理器接口显示器串行接口(MIPIDSI)命令模式下操作。
11.一种电子系统，包括：
显示装置；
显示控制器，被配置为控制显示装置，其中，显示控制器包括：
存储器，被配置为存储包括M行数据的帧数据，其中，M为至少为2的整数；
数据大小控制器，被配置为可变地调整被发送到显示装置的数据的大小；
显示驱动电路，被配置为从存储器读取与数据的大小相应的数据量，并将读取的数据发送到显示装置，
其中，数据大小控制器被配置为随机改变分配的行的数量，
其中，显示驱动电路从存储器读取由分配的行的数量确定的N行数据，并将读取的N行数据发送到显示装置，其中，N为小于M的正整数。
12.如权利要求11所述的电子系统，其中，数据大小控制器包括：
寄存器，被配置为存储行的最大数量；
随机行产生器，被配置为在不超过行的最大数量的范围内随机改变分配的行的数量。
13.如权利要求12所述的电子系统，其中，显示驱动电路在空闲周期期间不发送读取的N行数据，在数据发送周期期间发送读取的N行数据，数据发送周期的持续时间随着分配的行的数量变化。
14.如权利要求12所述的电子系统，其中，寄存器还存储模式设置信号，当模式设置信号被设置为第一值时，分配的行的数量被改变，当模式设置信号被设置为第二值时，分配的行的数量被固定。
15.如权利要求14所述的电子系统，其中，在模式设置信号被设置为第一值时在显示装置中出现的功率噪声小于在模式设置信号被设置为第二值时在显示装置中出现的功率噪声。
16.一种显示控制器，包括：
显示驱动电路，在与数据的第一显示帧对应的多个第一发送周期中的每个第一发送周期以及与数据的第二显示帧对应的多个第二发送周期中的每个第二发送周期中将数据的预定数量的行从存储器传输到显示装置，所述多个第一发送周期和所述多个第二发送周期中的每个发送周期与空闲周期交替，其中，在空闲周期中不将数据的行从存储器传输到显示装置，针对数据的第一显示帧和第二显示帧中的每个，数据的每一行对应于显示装置的显示行；
数据大小控制器，针对所述多个第一发送周期中的一个第一发送周期，将所述预定数量设置为第一值，针对所述多个第一发送周期中的另一第一发送周期，将所述预定数量设置为大于第一值的第二值。
17.如权利要求16所述的显示控制器，其中，针对所述多个第一发送周期中的每个第一发送周期，数据大小控制器将所述预定数量设置为通过随机数产生算法、伪随机数产生算法或预定模式确定的值。
18.如权利要求16所述的显示控制器，其中，与所述多个第一发送周期中的所述另一第一发送周期交替的空闲周期长于与所述多个第一发送周期中的所述一个第一发送周期交替的空闲周期。
19.如权利要求17所述的显示控制器，其中，每个空闲周期的长度与在相应发送周期中从存储器被发送到显示装置的行的数量成比例。
20.如权利要求16所述的显示控制器，其中，针对每个第二发送周期，数据大小控制器将所述预定数量设置为相同的值。
CN201610065336.5A 2015-01-30 2016-01-29 用于减小显示噪声的显示控制器和包括显示控制器的系统 Expired - Fee Related CN105843567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150015449A KR102263319B1 (ko) 2015-01-30 2015-01-30 디스플레이 잡음을 개선하는 디스플레이 컨트롤러, 및 상기 디스플레이 컨트롤러를 포함하는 시스템
KR10-2015-0015449 2015-01-30

Publications (2)

Publication Number Publication Date
CN105843567A CN105843567A (zh) 2016-08-10
CN105843567B true CN105843567B (zh) 2020-09-11

Family

ID=56554604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610065336.5A Expired - Fee Related CN105843567B (zh) 2015-01-30 2016-01-29 用于减小显示噪声的显示控制器和包括显示控制器的系统

Country Status (4)

Country Link
US (1) US10255890B2 (zh)
KR (1) KR102263319B1 (zh)
CN (1) CN105843567B (zh)
TW (1) TWI697888B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10333710B2 (en) * 2017-09-12 2019-06-25 Qed-It Systems Ltd. Method and system for determining desired size of private randomness using Tsallis entropy
US10491390B2 (en) 2018-01-19 2019-11-26 Qed-It Systems Ltd. Proof chaining and decomposition
TWI749442B (zh) * 2020-01-06 2021-12-11 力晶積成電子製造股份有限公司 半導體封裝
CN111681689B (zh) * 2020-06-30 2022-05-06 芯颖科技有限公司 存储电路、驱动芯片和显示装置
CN113326016B (zh) * 2021-08-04 2021-10-22 卡莱特云科技股份有限公司 一种led显示屏对比度提升方法、装置及计算机设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241678A (zh) * 2007-02-08 2008-08-13 三星电子株式会社 显示设备的驱动装置及其驱动方法
CN101640023A (zh) * 2008-08-01 2010-02-03 恩益禧电子股份有限公司 显示装置和信号驱动器
CN103257739A (zh) * 2012-02-17 2013-08-21 株式会社日本显示器西 显示装置和显示方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000258750A (ja) 1999-03-11 2000-09-22 Toshiba Corp 液晶表示装置
JP4005014B2 (ja) 2003-10-30 2007-11-07 株式会社 日立ディスプレイズ 液晶表示装置
CN101057229B (zh) 2004-11-16 2010-11-03 Nxp股份有限公司 总线通信系统
KR100621020B1 (ko) * 2004-12-08 2006-09-19 엘지전자 주식회사 휴대단말기의 표시부 제어장치 및 방법
KR20070119373A (ko) 2006-06-15 2007-12-20 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 액정표시장치
KR20090013481A (ko) 2007-08-02 2009-02-05 삼성전자주식회사 소스 드라이버 회로 및 이를 포함하는 액정표시장치
KR20090059217A (ko) 2007-12-06 2009-06-11 엘지디스플레이 주식회사 액정표시장치 구동방법
US8581821B2 (en) * 2008-03-24 2013-11-12 Sony Corporation Liquid crystal display device, liquid crystal display method, display control device, and display control method
JP2009237249A (ja) * 2008-03-27 2009-10-15 Hitachi Displays Ltd 表示装置
TW200943258A (en) 2008-04-03 2009-10-16 Novatek Microelectronics Corp Method and related device for reducing power noise in an LCD device
US8171332B2 (en) 2009-05-12 2012-05-01 Himax Technologies Limited Integrated circuit with reduced electromagnetic interference induced by memory access and method for the same
TWI426499B (zh) * 2010-05-20 2014-02-11 Himax Tech Ltd 儲存及存取像素資料於圖形顯示裝置之系統及方法
JP5534968B2 (ja) 2010-06-15 2014-07-02 シャープ株式会社 液晶表示装置および電子情報機器
KR101795744B1 (ko) 2011-04-06 2017-11-09 삼성디스플레이 주식회사 소음 감소 기능을 가지는 표시 장치 및 소음 감소 방법
KR101987243B1 (ko) * 2012-02-13 2019-06-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US20130222422A1 (en) * 2012-02-29 2013-08-29 Mediatek Inc. Data buffering apparatus capable of alternately transmitting stored partial data of input images merged in one merged image to image/video processing device and related data buffering method
US20140098111A1 (en) * 2012-10-09 2014-04-10 Mediatek Inc. Data processing system for transmitting compressed display data over display interface
KR102286641B1 (ko) * 2014-09-11 2021-08-06 엘지디스플레이 주식회사 구동소자의 경시 변화로 인한 휘도 편차를 보상할 수 있는 유기발광 표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101241678A (zh) * 2007-02-08 2008-08-13 三星电子株式会社 显示设备的驱动装置及其驱动方法
CN101640023A (zh) * 2008-08-01 2010-02-03 恩益禧电子股份有限公司 显示装置和信号驱动器
CN103257739A (zh) * 2012-02-17 2013-08-21 株式会社日本显示器西 显示装置和显示方法

Also Published As

Publication number Publication date
TWI697888B (zh) 2020-07-01
US10255890B2 (en) 2019-04-09
KR102263319B1 (ko) 2021-06-09
TW201640487A (zh) 2016-11-16
CN105843567A (zh) 2016-08-10
KR20160094175A (ko) 2016-08-09
US20160225340A1 (en) 2016-08-04

Similar Documents

Publication Publication Date Title
CN105825800B (zh) 显示控制器和包括显示控制器的半导体集成电路装置
CN105843567B (zh) 用于减小显示噪声的显示控制器和包括显示控制器的系统
US11258921B2 (en) Define a priority of memory traffic based on image sensor metadata
US10438526B2 (en) Display driver, and display device and system including the same
CN105741737B (zh) 显示控制器和包括显示控制器的半导体集成电路装置
KR20140113219A (ko) 시스템 온 칩과 이를 포함하는 디스플레이 시스템의 동작 방법
US11710213B2 (en) Application processor including reconfigurable scaler and devices including the processor
US10008182B2 (en) System-on-chip (SoC) devices, display drivers and SoC systems including the same
US10346209B2 (en) Data processing system for effectively managing shared resources
US11538142B2 (en) Image signal processor, operating method thereof, and image processing system including the image signal processor
US10249261B2 (en) Display controller and application processor including the same
US10133685B2 (en) Bus interface device that merges data request signals, semiconductor integrated circuit device including the same, and method of operating the same
US10152766B2 (en) Image processor, method, and chipset for increasing intergration and performance of image processing
US10262624B2 (en) Separating a compressed stream into multiple streams
TW202246978A (zh) 流再處理系統晶片以及流再處理系統

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200911

Termination date: 20220129