KR101194473B1 - 버스 통신 시스템, 버스 통신 시스템에서 이용되는 방법, 송신기 및 수신기 - Google Patents

Abstract

본 발명은 직렬화된 데이터 송신을 위한 버스 통신 시스템에 관한 것으로서, 버스 통신 시스템은 송신기와, 수신기와, 데이터 라인을 포함하며, 그로 인해, 상기 송신기는 상기 데이터 라인을 통해 데이터 신호를 송신하도록 배열되고, 상기 수신기는 상기 데이터 라인으로부터 상기 데이터 신호를 수신하도록 배열되며, 상기 송신기는 상기 데이터 신호의 송신이 완료된 후, 상기 데이터 라인을 통해 송신 종료 신호를 송신하도록 배열되고, 상기 수신기는 상기 데이터 라인으로부터 상기 송신 종료 신호를 수신하도록 배열된다.

Description

버스 통신 시스템, 버스 통신 시스템에서 이용되는 방법, 송신기 및 수신기{BUS COMMUNICATION SYSTEM}

본 발명은 제 1 항의 서론부(preamble)에 의해 정의된 바와 같은 버스 통신 시스템에 관한 것이다.

또한, 본 발명은 제 8 항의 서론부에 의해 정의된 바와 같은 통신 방법과, 제 9 항의 서론부에 의해 정의된 바와 같은 송신기와, 제 10 항의 서론부에 의해 정의된 바와 같은 수신기에 관한 것이다.

그러한 버스 통신 시스템은 일반적으로 알려져 있다. 소스 동기 시스템에서, 비트-레벨 클록 신호가 데이터와 함께 송신되어, 스큐(skew)를 매칭시키고, 위상 정렬 회로를 필요로 하지 않으면서, 수신측에서 데이터를 캡쳐한다. 그러한 위상 정렬 회로를 회피함으로써, 수신기의 복잡도가 감소된다. 소스 동기 버스 통신 시스템에서, 데이터를 적절하게 캡쳐하기 위해 요구되는 수신측에서의 데이터 시퀀스 제약이 없기 때문에, 라인-코딩을 이용할 필요가 없다. 따라서, 라인-코딩과 관련된 통신 오버헤드가 회피될 수 있다는 이점이 있다. 그러나, 데이터가 인코딩 되지 않기 때문에, 데이터 무결성을 보장하기 위한 다른 방법이 요구된다.

발명의 개요

다른 것들 중에서, 본 발명의 목적은 송신기와 수신기 사이에 신뢰할 수 있는 데이터 송신을 제공하는 것이다.

이를 위해, 본 발명은 개시 단락에 정의된 바와 같은 버스 통신 시스템을 제공하며, 그것은 제 1 항의 특징부에 의해 특징지워진다. 송신 종료 신호(an end of transmission signal)를 송신함으로써, 그 이후에 수신되는 어떤 것이든, 수신기에 의해 폐기되는 것이 보장될 것이며, 그로 인해 수신된 데이터 신호의 무결성이 보장된다.

본 발명에 따른 개시 단락에 정의된 바와 같은 통신 방법은 제 8 항의 특징부에 의해 특징지워진다. 본 발명에 따른 개시 단락에 정의된 바와 같은 송신기는 제 9 항의 특징부에 의해 특징지워진다. 본 발명에 따른 개시 단락에 정의된 바와 같은 수신기는 제 10 항의 특징부에 의해 특징지워진다.

첨부 도면을 참조하면서, 본 발명을 기술할 것이다.

도 1은 본 발명에 따른 버스 시스템의 개략도를 도시한다.

도 2는 본 발명에 따른 버스 시스템에서 이용된 전압 레벨을 나타내는 도면을 도시한다.

도 3은 본 발명에 따른 버스 시스템에서의 시그널링 시퀀스의 일반적 구조의 도면을 도시한다.

도 4는 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 실시예를 도시한다.

도 5는 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 다른 실시예를 도시한다.

도 6은 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 또다른 실시예를 도시한다.

도 7은 도 6에 도시된 것과 동일한 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 실시예를 도시한다.

도 8은 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 또다른 실시예를 도시한다.

이들 도면에서, 동일한 부분은 동일한 참조 번호에 의해 식별된다.

도 1은 본 발명에 따른 버스 시스템의 개략도를 도시한다.

소스 동기 시스템에서, 비트-레벨 클록 신호가 데이터와 함께 송신되어, 스큐를 매칭시키고, (복잡한) 위상 정렬 회로를 필요로 하지 않으면서, 수신측에서 데이터를 캡쳐한다. 그러한 소스 동기 시스템에서, 데이터를 적절하게 캡쳐하기 위해 수신측에서의 데이터 시퀀스 제약이 없기 때문에, (오버헤드를 부과하는) 라인 인코딩을 이용할 필요가 없다. 워드(예를 들면, 8B10B)에서의 비트 수를 증가시키는 라인 인코딩 유형은, 전자 장치 및 송신 채널에 대해 소정의 오버헤드 대역폭 요건을 수반하며, 그것은 소정의 경우에 매력적이지 않는 것이다. 그러나, 라인 인코딩은, 예컨대, 송신의 송신 종료를 수신기에게 나타내는 코맨드 유형 동작을 위한 예외 코드의 이용을 가능하게 한다. 도 8을 참조한다. 예외 코드는 인코딩된 페이로드 데이터 워드 그 자신내에서는 발생되지 않는 비트 시퀀스이다.

라인 인코딩 없이, 페이로드 데이터는 어떠한 임의의 시퀀스를 포함할 수 있다. 따라서, 응용 프로토콜에 대한 데이터 공간을 제약하지 않고서, 데이터 스트림내의 특수 코드를 명확하게 검출할 수 없다. 명백한 이유로 인해, 후자는 일반적으로 매우 매력적이지 않다.

직렬 송신 방안에서, 모든 비트는 순차적으로 송신된다. 대부분의 시스템에서, 동작이 수행되는 기본적인 워드 크기는 1 비트보다 크다. 이것은 직렬-병렬 및 병렬-직렬 변환이 필요하며, 워드 경계에 대한 적절한 정렬이 필요함을 의미한다. 특히, 링크가 자주 시작 및 중지되어야 한다면, 이것이 효율적으로 달성될 수 있는 것이 중요하다. 높은 오버헤드는 모드를 매우 자주 스위칭하는 것의 매력을 감소시킬 것이며, 또한 송신을 구동(start-up)하기 위한 대기 시간을 증가시킨다.

아래와 같은 2개의 '라인 모드'를 지원하는 것으로 가정되는 전기 시그널링 방안이 있다.

1. 고속 데이터 송신 모드,

2. 고속 데이터 송신 모드로부터 간단히 구별될 수 있는 소정의 전기적 상태.

제 2 모드에 대한 이유는, 예를 들면, 송신될 데이터가 없는 경우에 초저전력 소모를 얻기 위한 것일 수 있다(Low Power States: LPS). 따라서, 그것은 데이터 송신을 초기화하여 구성하는데 또한 이용될 수 있다.

MIPI(Mobile Interface Processor Interface Alliance)를 위해 제안되는 전기 층에서, 접지 레벨에 근접한 신호를 갖는 SLVS(Scalable Low-Voltage Signaling) 유형 방안으로 고속 송신이 실현되는 것으로 가정되며, 저전력 상태에서는, 라인이, 서로 쉽게 분리될 수 있는 큰 스윙 CMOS형 전압 레벨을 갖는다. 도 1 및 도 2를 참조한다. 이러한 특정한 경우, 차분(differential) 및 공통(common) 모드 레벨들 사이의 차이가 이용된다.

이들 상이한 모드는 (의도적으로) 전혀 상이한 속도를 가지며, 그것은 적절한 모드 천이 방안 없이, 그들 사이의 스위칭이 불가능하게 한다. 큰 스윙 모드는 (EMI의 이유로) 고속 비트 레벨 동기 타이밍 정확성을 보장하기에는 너무 느린 에지를 갖는다. 따라서, 송신의 시작 및 끝에서, 송신의 시작에서 올바른 워드 정렬을 보장하고, 송신 종료에서 무효의 워드를 추가하지 않도록 하기 위해 특별한 절차가 필요하다. 도 3을 참조한다.

데이터 인코딩을 적용하지 않고, 모든 데이터 시퀀스는 통상적인 데이터 스트림으로 될 수 있으며, 그것은 정상적인 데이터 송신 동안 워드 경계상의 동기화를 불가능하게 한다. 데이터 송신 이전의 라인상의 저전력 상태를 명백하게 검출할 수 있기 때문에, 패킷의 시작에서의 동기화는, 제 1 데이터 비트를 고유하게 식별하는 고속 시작 시퀀스와 조합된 비정의된 라인 레벨의 기간을 극복하기 위한 시간 종료(time-out)과 같은 잘 알려진 기법을 이용하여 해결될 수 있다.

Clk 및 모든 데이터 레인들(또는 라인들)이 모드를 (거의) 동시에 스위칭하고, 데이터 레인상에 유효 데이터 비트가 있을 때, 단지 클록 신호 천이만이 존재한다면, 모든 것은 매우 간단해진다(도 4 및 도 5 참조). 그러나, 시스템에서의 클록이 그러한 방법으로 동작하지 않을 몇 가지의 이유가 있다. 예컨대, 송신 종료 이후에 소정의 시간 동안 클록이 실행되도록 유지하는 것은, 더 이상 데이터 전송이 없는 동안, 송신된 클록을 이용하여 수신기에서 데이터를 처리할 기회를 제공한다. 다수 레인이 다른 용도의 경우이며, 본 명세서에서 이후에 설명될 것이다.

이제, 마지막 유효 데이터 비트 이후에 클록이 계속 실행되는 것으로 가정한다. 고속 송신 이후의 LPS로의 천이는 느리기 때문에, 하나 이상의 추가적인 데이터 워드가, LPS가 검출되기 전에, 수신되어 캡쳐되는 경우가 쉽게 발생된다. 이것은 '랜덤' 데이터를 갖는 패킷의 의도되지 않은 확장을 초래할 것이다. 이와 같이, 알려지지 않은 워드의 원하지 않는 추가를 회피하기 위해, 시그널링 절차가 발명되어 왔다.

본 발명에 따른 버스 시스템에서, 마지막 유효 데이터 비트 이후에, 트레일러 시퀀스가 추가되며, 그것은 마지막 유효 데이터 비트가 있었던 곳을 명백하게 검출할 수 있도록 한다.

라인 상태가 LPS로 진입했음을 검출한 후에만, 송신이 종료되었다는 것이 시스템에게 알려진다. 그 순간에, 마지막 유효 데이터 비트(워드)가 무엇이었는지를 역추적할 수 있어야 한다.

한 가지의 가능한 해결책은, 마지막 데이터 비트 직후에 고속 신호를 반전시킨 후, LPS가 검출될 때까지, 라인상에서 일정한 차분 값을 유지하는 것이다. 이것은 마지막 천이까지 데이터의 끝으로부터 모든 동일한 비트를 제거하는 것을 매우 용이하게 한다. 이것은 심지어, 데이터가 송신 종료에서 여전히 적절하게 워드 정렬되었는지의 여부를 검출할 수 있도록 한다. 전기적 시그널링 구현 복잡도를 회피하기 위해, 역방향 시간 종료가 적용될 수 있다. 이것은 LPS가 검출된 후에, 마지막 n 클록 사이클에 속하는 데이터가 폐기되고, 그로 인해 n은, 시스템이 LPS로의 천이를 완료하는 것을 보장하도록 충분히 길게 선택됨을 의미한다. 그런 방식으로, 검출 이전에 LPS로의 천이 동안 신호의 차분 값이 보장되지 않아도 되는데, 그 이유는, 그것이 어쨌든 해석되지 않을 것이기 때문이다.

트레일러 시퀀스의 제거는, 그것이 역추적 메카니즘이고, 트리거링 이벤트가 LPS의 검출이기 때문에, 소정의 대기 시간을 수반한다.

도 6은 그러한 상황에 대한 예를 추상화된 방식으로 도시한다. 송신을 시작하기 위한 코맨드 이후에, 시간 종료가 있을 것이며, 그것은 송신 모드로의 스위칭 동안 라인 레벨을 해석하지 않도록 한다. 시간 종료 이후에, 라인은 잘 정의된 송신 상태에 있게 된다. 리더 시퀀스는, 제 1 유효 데이터 비트가 무엇인지를 명백하게 결정하도록 된다. 비록 대안이 가능하지만, 도시된 예 "...00000001ddd..."는 확실히 그러하다. 그 후, 임의의 양의 데이터가 송신된다. 마지막 페이로드 데이터 비트가 송신된 후, 라인 신호의 극성이 스위칭되고, LPS 검출시까지, 차분 신호가 유지된다.

실제로, 임의의 알려진 시퀀스가, 그것이 수신측에서 명백하게 역추적될 수 있는 한, 트레일러 시퀀스에 추가될 수 있다. 예를 들어, 페이로드 데이터 이후에 1 바이트를 항상 추가하고, LPS가 검출될 때까지, 마지막 비트의 값이 계속된다. 연속적인 값이 뒤따르는 유효 데이터 이후에 항상 1 바이트 패턴이 추가된다는 것이 시스템에게 알려지기 때문에, 이것은 역추적될 수 있다.

바이트 패턴이 적절하게 선택된다면, 동기 체크 및 (계속된 신호를 결정하는) 마지막 비트의 극성 선택과 같은 특징을 추가할 수 있다. 예컨대, 바이트 패턴 00111100, 11000011, 00001111 또는 11110000의 적절한 선택이 그러한 특징을 제공할 수 있다. 이것에 대해 다양한 변경이 가능하다는 것이 명백하다.

클록이 이들 시스템에서 항상 실행되지는 않을 것이지만, 몇몇 경우에, 한 동안 클록이 계속될 필요가 있다. 따라서, 본 발명은 이것을 해결하기 위해 필요한 것이다. 더욱이, 본 발명은 다른 문제를 해결한다. 다수 데이터 레인이 단일 비트형 클록과 결합하여 병렬로 이용된다면, 본 발명은 상이한 시간들에서 레인들을 개별적으로 종료시키는 해결책을 제공한다. 이러한 다수 레인 경우에서의 사실로서, 클록은 레인들 중 하나에 데이터가 여전히 존재하는 한, 계속되어야 한다. 이것은 데이터가 모든 레인상에서 동시에 중지되지 않는 경우, 적어도 가장 초기에 중지된 레인에 대한 유효 데이터 수신 이후에 클록이 계속될 것임을 의미한다. 도 7을 참조한다.

일반적인 내장형 클록 시스템은 라인 인코딩을 요구한다. 주된 이유는 클록 정보(천이 밀도)의 내장이고/이거나, DC 균형을 유지하기 위한 것이다. 그러한 이유로, 이들 경우에 대해 "코딩 없음(no coding)" 제약을 유지하는 것이 불가능할 것으로 보인다. 대안적인 해결책의 예가 도 5에 도시된다. 전술한 기법을 이용하여, 내장형 클록 시스템에서의 송신 종료(End-of-Tranmission)를 식별하는 것이 여전히 가능함을 주지해야 한다. 비록, 예외 코드를 이용하는 것은 그러한 경우에 있어서 바람직할 수 있지만, 신뢰도를 향상시키기 위한 이중 체크를 위해 둘다를 이용할 수 있다.

도 1은 a) (부분적으로) 종료된 특성 라인상에서 동작하는 고속 저스윙 차분 구동기/수신기(SLVS) 조합을, b) 종료되지 않은 라인상에서 동작하는 느린 저전력 큰 스윙 구동기/수신기와 함께 조합함으로써, 2 라인 모드를 제공하는 전기 구동기/수신기 방안의 예를 도시한다. 큰 스윙 수신기는 몇몇 비교기 히스테리시스(hysteresis)와 결합된 입력 신호 필터링을 수행함으로써, 결함 감도(glitch sensitivity)를 감소시키는 수단을 포함한다. 수신기 RX에서의 구동기는 버스 라인에 대한 종단 장치로서 또한 기능한다. 시스템은 필터링 및 히스테리시스를 포함하는 저전력 라인 상태(LPS)에 대해 분리된 슬루 레이트(slew-rate) 제어 풀스윙 구동기를 포함한다.

도 2는 본 발명에 따른 버스 시스템에서 이용된 전압 레벨을 나타내는 도면을 도시한다. 도 2는 도 1에서 주어진 구현 예에 대한 전형적인 신호 레벨을 도시한다. 고속 시그널링이, 대략 0.3 V의 MOS 트랜지스터 임계 레벨보다 아래에서 발생된다. 이것은 고속 시그널링 및 저속 시그널링의 독립적인 동작을 가능하게 한다. 이러한 예에서, 풀스윙 레벨은 약 1 V이다. 비록 이것은 몇몇 상황에서 바람직할 수 있지만, 이것은 분리된 전력 공급이 요구됨을 의미하지 않는다. 이러한 레벨의 이점은, 그것이 저전력 동작을 가능하게 한다는 것이다. 다른 이점은, 그것이 긴 시간 동안 기법들의 상호 동작(interoperability)을 가능하게 한다는 것이다.

도 3은 본 발명에 따른 버스 시스템에서의 시그널링 시퀀스의 일반적인 구조의 도면을 도시한다. 도 3은 시그널링 시퀀스의 일반적인 구조 및 해결되어야 하는 일반적인 문제들을 도시한다. 하나 이상의 다수의 데이터 레인(D1, D2, ...)이 존재할 수 있다. (고속) 송신 기간들 사이에서, 라인들이 LPS 상태에 있다. 송신 모드로부터 LPS로의 천이를 위한 에지는 상당히 느리다. 예를 들어, 50 Ohm의 특성 임피던스를 갖는 25 cm 까지의 송신 라인이, 약 30 pF의 전체 분배 캐패시턴스를 가질 수 있다. (EMI에 대해 낮은) 1 mA 정도의 공칭 충전 전류가 주어지는 경우, 천이는 수십 ns를 취한다. 적절한 워드 정렬을 달성하기 위해, 데이터의 시작 위치가 명백하게 발견되어야 한다. 이것은 소정의 SoT(Start-of-Transmission) 시퀀스를 요구한다. 페이로드 데이터의 송신 이후에, 라인은 EoT(End-of-Transmission) 트레일러 시퀀스를 통해 LPS로 리턴된다. 다수의 레인을 이용한다는 것은, 각 레인이 시간적으로 상이한 순간에 그의 송신을 종료할 수 있음을 의미한다. 정확한 통신을 위해, 상이한 EoT 트레일러 시퀀스가 수신기에 의해 구별되어야 한다.

도 4는 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 실시예를 도시한다. 도 4에 도시된 바와 같은 소스 동기 송신 방안에서, (차분) 클록 신호는 모든 유효 데이터 비트에 대해 단지 하나의 천이만을 갖는다. 이것은 매우 단순하고 매력적인 것으로 나타난다. 예컨대, 그것이 암시적으로 동기화 문제를 해결한다고 하는 이점이 있다. 한편, 그것은 클록 신호의 이용에 대한 제약을 수반한다. 원단(far end) 라인 종단 장치를 디스에이블링시키기 위해, LPS 임계값을 여전히 달성하면서, 과도한 전력 소모를 피하도록, 라인은 공통-모드 레벨에서 리프팅될 수 있다. 이러한 방안에서, 클록 및 모든 데이터 레인은 모두 정확하게 동기되어 동작된다. 요약하면, 클록 및 데이터 라인 또는 와이어는 상태 및 모드를 동기적으로 스위칭하며, 데이터 라인상에 실제 페이로드 데이터 비트가 제공되는 경우 클록 신호에서의 천이만이 존재하고, 다수 레인 데이터 스트림은 동시에 종료되어야 하는데, 이것은 증가된 입상(granularity)을 요구하고, LPS 검출 이전에 종단 장치를 디스에이블링시키는 옵션이 존재하지 않는다(프로토콜 포함이 가정되지 않음).

도 5는 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 다른 실시예를 도시한다. 그 동작은, 클록 신호상의 LPS가 데이터 레인에 비해 약간 앞선다는 것을 제외하고는, 도 4와 관련하여 설명된 경우와 유사하다. 이것은 그것이 LPS로 되기 전에 데이터 레인상에서 종료를 디스에이블링할 수 있어, 전기적 시그널링 방안을 간략화 및 향상시킬 수 있다. 이러한 방안은 이용가능한 데이터가 없는 경우, 클록이 중지된다는 것을 여전히 가정한다. 요약하면, 클록 및 데이터 라인은 상태 및 모드를 동기적으로 스위칭하며, 클록 신호는 항상 모드 천이보다 앞서고, 데이터 라인상에 페이로드 데이터 비트가 제공되는 경우 클록 신호에 제로-크로싱(zero-crossing) 또는 천이만이 존재하며, 다수 레인 스트림이 동시에 종료되어야 하고, LPS로 되기 전에 종단 장치를 디스에이블링시킬 수 없다.

도 6은 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 또다른 실시예를 도시한다. 도 6에 도시된 방안에서, 클록은 계속해서 실행되는데, 즉, 데이터 라인상에 유효 데이터 비트가 제공되지 않더라도, 클록 신호에서의 천이가 존재할 것이다. 데이터 레인의 LPS 및 송신 모드 둘다의 동안에 클록이 계속해서 실행되는 그러한 동작 모드에서, 상이한 워드 동기 메카니즘이 요구된다. 도 6은 각각의 레인(데이터 라인)상의 연속적인 차분 극성이 뒤따르는 실시된 천이를 이용하는 예를 도시한다. 다른 가능성은 도 1의 설명에서, 위에서 기술된다. 송신의 시작시의 도시된 워드 동기 방법은 시간 종료를 이용하고, 그 뒤에 00000001 패턴이 뒤따르며, 그 뒤에 실제 페이로드 데이터가 뒤따른다. 요약하면, 클록은 계속해서 실행되고, 데이터 레인은, LPS에서의 레인들을 제외하고는, 샘플링된다. 이것은 실제 데이터 비트를 추출하기 위해, 명백한 헤더(또는 리더) 및 트레일러 시퀀스를 요구한다. 상이한 레인에서의 데이터 스트림은 상이한 시간에 종료될 수 있다. 이러한 방법은, 트레일러가 송신 완료 이후에 제거되어야 하기 때문에, 소정의 대기 시간을 수반한다. 바람직한 방법에서, 이러한 제거는 통신 프로토콜의 PHY(물리 계층)내에서 행해질 것이다. 지시된 역방향 시간 종료는, LPS로의 천이 검출 이후에, 수신기에 의해 수신된 비트들의 마지막 커플이 데이터 스트림으로부터 제거되는 것을 보장한다. LPS로의 천이 동안, 신호가 소정의 범위내에 유지되도록 보장하는 것은 어렵다. 어쨌든 실제 데이터를 포함하지 않는 이들 마지막 비트를 폐기함으로써, 데이터 무결성이 보장된다.

도 7은 도 6에 도시된 것과 동일한 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 실시예를 도시한다. 도 7에 도시된 방안에서, 레인 D1 및 D2에서의 송신은 상이한 시간에 종료된다.

도 8은 본 발명에 따른 버스 시스템에서 이용하기 위한 소스 동기 송신 방안의 또다른 실시예를 도시한다. 이러한 예는, 예외 코드를 포함하는 라인 인코딩이 이용가능한 경우, EoT 검출이 해결되는 방법을 도시한다. 이것은 시그널링 방안을 간략화하지만, 코딩 오버헤드를 수반하며, 그것은 보다 높은 속도 및 대역폭이 요구될 것임을 의미한다. 내장형 클록 송신 방안의 경우, 이것은 가장 바람직한 해결책일 것이다. 그러한 경우, 몇 가지의 이유로 인해 라인 코딩이 요망된다.

본 명세서에서 기술된 본 발명의 실시예는 예시적인 것이며, 본 발명을 제한하고자 하는 것이 아니다. 당업자라면, 첨부된 특허 청구 범위에 정의된 바와 같은 본 발명의 영역을 벗어나지 않고서도, 이들 실시예에 대한 다양한 변형이 가능할 것이다.

Claims (10)

1. 직렬화된 데이터 송신을 위한 버스 통신 시스템에 있어서,

   송신기와, 수신기와, 데이터 라인을 포함하되,

   상기 송신기는 상기 데이터 라인을 통해 데이터 신호를 송신하도록 구성되고 - 상기 데이터 신호는 제 1 심볼 및 제 2 심볼의 시퀀스를 포함하는 이진 인코딩 신호이고, 상기 제 1 심볼과 제 2 심볼 사이의 천이(transition)는 상기 데이터 라인상의 신호 레벨 쌍 사이에서의 천이에 의해 표현됨 - ,

   상기 수신기는 상기 데이터 라인으로부터 상기 데이터 신호를 수신하도록 구성되며,

   상기 송신기는 상기 데이터 신호의 페이로드(payload)의 송신이 완료된 후, 상기 데이터 라인을 통해 송신 종료 신호(end of transmission signal)를 송신하도록 구성되고,

   상기 수신기는 상기 데이터 라인으로부터 상기 송신 종료 신호를 수신하도록 구성되고,

   상기 송신 종료 신호는, 상기 페이로드의 마지막 데이터 비트에 즉시 후속하여 상기 데이터 라인 상의 신호를 반전시키는 신호 레벨에서의 단일 천이(single transition)와, 이어서 복수의 클록 사이클의 기간 동안 유지되는 일정 신호 레벨과, 그 뒤 후속되는 상기 신호 레벨 쌍보다 더 높은 신호 레벨로의 천이에 의해 표현되며, 이로써 상기 수신기는 상기 더 높은 신호 레벨로의 상기 천이의 검출 이후, 상기 복수의 클록 사이클의 기간 동안 수신되는 신호를 폐기하는 것이 허용되는

   버스 통신 시스템.
2. 제 1 항에 있어서,

   상기 버스 통신 시스템은 제 2 데이터 라인을 더 포함하되,

   상기 송신기는 상기 제 2 데이터 라인을 통해 제 2 데이터 신호 및 제 2 송신 종료 신호를 송신하도록 구성되고,

   상기 수신기는 상기 제 2 데이터 라인을 통해 상기 제 2 데이터 신호 및 상기 제 2 송신 종료 신호를 수신하도록 구성되는

   버스 통신 시스템.
3. 제 2 항에 있어서,

   상기 수신기는 상기 송신 종료 신호 및 상기 제 2 송신 종료 신호를 수신하는 경우, 송신의 종료를 시그널링하도록 구성되는

   버스 통신 시스템.
4. 제 1 항에 있어서,

   상기 버스 통신 시스템은 클록 라인을 더 포함하되,

   상기 송신기는 상기 클록 라인을 통해 클록 신호를 송신하도록 구성되고,

   상기 수신기는 상기 클록 라인으로부터 상기 클록 신호를 수신하도록 구성되는

   버스 통신 시스템.
5. 삭제
6. 삭제
7. 제 1 항에 있어서,

   상기 송신 종료 신호 이후에, 보다 낮은 속도에서의 통신을 허용하는 다른 통신 모드로의 천이가 뒤따르는

   버스 통신 시스템.
8. 직렬화된 데이터 송신을 위한, 송신기와, 수신기와, 데이터 라인을 포함하는 버스 통신 시스템에서 이용되는 통신 방법으로서,

   상기 송신기가 상기 데이터 라인을 통해 데이터 신호를 송신하고 - 상기 데이터 신호는 제 1 심볼 및 제 2 심볼의 시퀀스를 포함하는 이진 인코딩 신호이고, 상기 제 1 심볼과 제 2 심볼 사이의 천이는 상기 데이터 라인상의 신호 레벨 쌍 사이에서의 천이에 의해 표현됨 -,

   상기 수신기가 상기 데이터 라인으로부터 상기 데이터 신호를 수신하며,

   상기 송신기가 상기 데이터 신호의 페이로드의 송신이 완료된 후, 상기 데이터 라인을 통해 송신 종료 신호를 송신하고,

   상기 수신기는 상기 데이터 라인으로부터 상기 송신 종료 신호를 수신하고,

   상기 송신 종료 신호는, 상기 페이로드의 마지막 데이터 비트에 즉시 후속하여 상기 데이터 라인 상의 신호를 반전시키는 신호 레벨에서의 단일 천이와, 이어서 복수의 클록 사이클의 기간 동안 유지되는 일정 신호 레벨과, 그 뒤 후속되는 상기 신호 레벨 쌍보다 더 높은 신호 레벨로의 천이에 의해 표현되며, 이로써 상기 수신기는 상기 더 높은 신호 레벨로의 상기 천이의 검출 이후, 상기 복수의 클록 사이클의 기간 동안 수신되는 신호를 폐기하는 것이 허용되는

   버스 통신 시스템에서 이용되는 통신 방법.
9. 직렬화된 데이터 송신을 위한, 송신기와, 수신기와, 데이터 라인을 포함하는 버스 통신 시스템에서 이용되는 송신기로서,

   상기 송신기는 상기 데이터 라인을 통해 데이터 신호를 송신하도록 구성되고 - 상기 데이터 신호는 제 1 심볼 및 제 2 심볼의 시퀀스를 포함하는 이진 인코딩 신호이고, 상기 제 1 심볼과 제 2 심볼 사이의 천이는 상기 데이터 라인상의 신호 레벨 쌍 사이에서의 천이에 의해 표현됨 -,

   상기 송신기는 상기 데이터 신호의 페이로드의 송신이 완료된 후, 상기 데이터 라인을 통해 송신 종료 신호를 송신하도록 구성되고,

   상기 송신 종료 신호는, 상기 페이로드의 마지막 데이터 비트에 즉시 후속하여 상기 데이터 라인 상의 신호를 반전시키는 신호 레벨에서의 단일 천이와, 이어서 복수의 클록 사이클의 기간 동안 유지되는 일정 신호 레벨과, 그 뒤 후속되는 상기 신호 레벨 쌍보다 더 높은 신호 레벨로의 천이에 의해 표현되며, 이로써 상기 수신기는 상기 더 높은 신호 레벨로의 상기 천이의 검출 이후, 상기 복수의 클록 사이클의 기간 동안 수신되는 신호를 폐기하는 것이 허용되는

   송신기.
10. 직렬화된 데이터 송신을 위한, 송신기와, 수신기와, 데이터 라인을 포함하는 버스 통신 시스템에서 이용되는 수신기로서,

    상기 수신기는 상기 데이터 라인으로부터 데이터 신호를 수신하도록 구성되고 - 상기 데이터 신호는 제 1 심볼 및 제 2 심볼의 시퀀스를 포함하는 이진 인코딩 신호이고, 상기 제 1 심볼과 제 2 심볼 사이의 천이는 상기 데이터 라인상의 신호 레벨 쌍 사이에서의 천이에 의해 표현됨 -,

    상기 수신기는 상기 데이터 신호의 페이로드의 수신이 완료된 후, 상기 데이터 라인을 통해 송신 종료 신호를 수신하고, 상기 송신 종료 신호를 검출하도록 구성되고,

    상기 송신 종료 신호는, 상기 페이로드의 마지막 데이터 비트에 즉시 후속하여 상기 데이터 라인 상의 신호를 반전시키는 신호 레벨에서의 단일 천이와, 이어서 복수의 클록 사이클의 기간 동안 유지되는 일정 신호 레벨과, 그 뒤 후속되는 상기 신호 레벨 쌍보다 더 높은 신호 레벨로의 천이에 의해 표현되며, 이로써 상기 수신기는 상기 더 높은 신호 레벨로의 상기 천이의 검출 이후, 상기 복수의 클록 사이클의 기간 동안 수신되는 신호를 폐기하는 것이 허용되는

    수신기.

Images