CN116136832A - 半导体装置、通信系统以及分组传送方法 - Google Patents

半导体装置、通信系统以及分组传送方法 Download PDF

Info

Publication number
CN116136832A
CN116136832A CN202211429302.1A CN202211429302A CN116136832A CN 116136832 A CN116136832 A CN 116136832A CN 202211429302 A CN202211429302 A CN 202211429302A CN 116136832 A CN116136832 A CN 116136832A
Authority
CN
China
Prior art keywords
circuit
interface circuit
lpm
packet
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211429302.1A
Other languages
English (en)
Inventor
铃木高之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN116136832A publication Critical patent/CN116136832A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本公开涉及半导体装置、通信系统以及分组传送方法。提供了一种能够将LPM令牌从收发器正常地传送到USB装置的技术。一种半导体装置，包括：控制器，包括符合UTMI+标准的第一接口电路；转换电路，包括符合UTMI+标准的第二接口电路和符合ULPI标准的第三接口电路，第二接口电路对从第一接口电路被传送的且接收到的数据进行转换，并且第三接口电路传送经转换的数据；第一电路，对从控制器输出的分组进行分析，并且标识和保持被包含在分组中的分组标识符；以及第二电路，如果第一电路确定分组标识符是LPM，则提供传送命令，在提供该传送命令之后，包含指示LPM的分组标识符的数据串被添加，该LPM将USB装置带到低功耗状态。

Description

半导体装置、通信系统以及分组传送方法
相关申请的交叉引用
于2021年11月16日提交的日本专利申请No.2021-186708的公开内容(包括说明书、附图和摘要)通过引用被整体并入本文中。
技术领域
本发明涉及一种半导体装置，并且可应用于例如包括基于通用串行总线(USB)进行通信控制的控制器(也称为USB控制器)的半导体装置。
背景技术
USB 2.0(通用串行总线2.0)的标准没有定义在USB控制器(逻辑层电路)与收发器(物理层电路)之间的接口。然而，UTMI+(USB2.0收发器宏小区接口)和ULPI(UTMI+低引脚接口)是实际标准。ULPI是布线数目比UTMI+的布线数目小的接口。
并且，USB 2.0的标准包括被称为LPM(链路功率管理)的低功耗模式的协议标准。这些标准使用用于LPM的分组来定义向低功耗模式的转换。用于LPM的分组是用于请求从常规活动状态转换到低功耗状态的手段。用于LPM的分组也被称为LPM令牌。主机和装置通过传送/接收LPM令牌和响应于该令牌的响应分组而从活动状态转换到低功耗状态。当LPM令牌从USB的主机(USB控制器)被传送到USB的装置(连接装置)并然后被确认(ACK信号被应答)时，USB的装置和USB的主机转换到低功耗状态。
下面列出了所公开的技术。
[专利文件1]日本未审专利申请公开No.2011-215855
发明内容
当USB控制器包括符合UMTI+标准的接口电路而收发器包括符合ULPI标准的接口电路时，在USB控制器和收发器之间布置接口转换电路。在这种情况下，USB控制器将LPM令牌传送到收发器，收发器通常不能将LPM令牌传送到USB装置。
根据对本说明书的描述和附图，其它目的和新颖特征将是明显的。
下面简要描述本发明的典型概要。即，半导体装置包括：控制器，包括符合UTMI+标准的第一接口电路；转换电路，包括符合UTMI+标准的第二接口电路和符合ULPI标准的第三接口电路，第二接口电路对从第一接口电路被传送的且接收到的数据进行转换，并且第三接口电路传送经转换的数据；第一电路，对从控制器输出的分组进行分析，并且标识和保持被包含在分组中的分组标识符；以及第二电路，如果第一电路确定分组标识符是LPM，则提供传送命令，在提供该传送命令之后，包含指示LPM的分组标识符的数据串被添加，该LPM将USB装置带到低功耗状态。
根据该半导体装置，收发器通常可以将LPM令牌传送到USB装置。
附图说明
图1是示出了在比较例中的USB系统的框图。
图2是示出了图1所示的符合UTMI+标准的总线和符合ULPI标准的总线的细节的框图。
图3是示出了分组数据的图。
图4是示出了在图1所示的USB系统传送LPM令牌的情况下的分组数据的图。
图5是示出了图2所示的控制器和转换电路的操作的时序图。
图6是示出了在一个实施例中的USB系统的框图。
图7是示出了在图6所示的USB系统传送LPM令牌的情况下的分组数据的图。
图8是示出了图6所示的控制器和转换电路的操作的时序图。
具体实施方式
在下文中，将参考附图说明实施例和比较例。注意，在以下说明中，相同的组件由相同的附图标记表示，并且可以省略其重复描述。
首先，为了使本实施例明确，将参考图1说明在对比例中的USB系统的配置。图1是示出了在比较例中的USB系统的框图。
USB系统10由用作USB控制器的控制器(CNTR)110、接口的转换电路(CNVR)120、收发器(TRX)200和用作USB装置的装置(DVC)300构成。控制器110和转换电路120被安装在(嵌入在)诸如FPGA(现场可编程门阵列)或微控制器的半导体装置100上，并且收发器200被外附接到半导体装置100。
控制器110包括符合UTMI+标准的接口电路(下面被称为UMTI+电路或第一接口电路)111。转换电路120包括用作第二接口电路的UTMI+电路121和符合ULPI标准的接口电路(下面被称为ULPI电路或第三接口电路)122。收发器200包括符合USB标准的接口电路(USBI/F)202和ULPI 201。装置300包括USBI/F 301。控制器110和转换电路120通过符合UTMI+标准的总线131连接，转换电路120和收发器200通过符合ULPI标准的总线132连接，并且收发器200和USB的装置300通过符合USB标准的总线133连接。
将参考图3说明采用ULPI标准的USB 2.0的分组传送的概要。图3是示出了分组数据的图。
(a)控制器110创建以PID(分组标识符)开始的数据串(D0，D1)。图3所示的“/PID”和“PID”具有4位长度。“/PID”是“PID”的反转数据。在附图中，“/PID”被示为其上具有“/”的“PID”。数据的D0和D1中的每一者都具有8位长度。控制器110通过总线131将所创建的分组数据传送到转换电路120。
(b)转换电路(CNVR)120创建传送命令(TX CMD)。换言之，转换电路120利用TX CMD(01_00b+PID)替换从控制器110被传送的且接收到的数据的开端的1个字节(PID+PID)。“01_00b”中的术语“b”意味着其先前的数字符号是二进制数。转换电路120通过总线132将经转换的分组数据传送到收发器200。
(c)收发器200对传送命令(01_00b+PID)执行反向解析，并且恢复由控制器110创建的数据。
(d)收发器200根据USB 2.0标准执行数据转换。然后，收发器200通过总线133将所创建的分组数据传送到装置300。
常规地，当传送LPM令牌时，由于以下操作，收发器200通常不能传送它。这一点将参考图4进行说明。图4是示出了在图1所示的USB系统传送LPM令牌的情况下的分组数据的图。
(a)控制器110创建LPM令牌(PID＝0000b)。然后，控制器110通过总线131将所创建的分组数据传送到转换电路120。
(b)转换电路120创建“01_00b+0000b”作为传送命令。然后，转换电路120通过总线132将所创建的分组数据传送到收发器200。
(c)符合ULPI标准的数据传送包括“具有PID传送的模式”和“没有PID传送的模式”，并且由被包含在传送命令中的PID值确定。在“PID＝0000b”的情况下，数据传送处于“没有PID传送的模式”(ULPI标准操作)。因此，由收发器200恢复的数据是“没有PID”的数据串。
(d)收发器200根据USB 2.0标准执行数据转换。然后，收发器200通过总线133将所创建的分组数据传送到装置300。
然而，由于不是LPM令牌的无效分组从收发器200被传送，不允许装置300基于LPM切换到较低功耗模式。
将参考图2和图5说明分组传送的细节。图2是示出了符合UTMI+标准的总线和符合ULPI标准的总线的细节的框图。图5是示出了图2所示的控制器和转换电路的操作的时序图。
如图4所示，总线131包括数据总线131a、信号线131b和信号线131c。在数据总线131a中，8位长度数据(DataIn[7：0])从控制器110输入到转换电路120。在信号线131b中，指示在数据总线131a上的数据是有效的数据有效信号(TxValid)从控制器110输入到转换电路120。在信号线131c中，指示允许转换电路120接收数据的传送使能信号(TxReady)从转换电路120输入到控制器110。
总线132包括数据总线132a、信号线132b和信号线132c。在数据总线132a中，在转换电路120和收发器200之间交换8位长度数据(Data[7：0])。在信号线132b中，指示分组数据的最后字节的信号(STP)从转换电路120输入到收发器200。在信号线132c中，指示收发器200已经接收到数据的传送请求信号(NXT)从收发器200输入到转换电路120。
在时刻t1处，控制器110输出“/PID+PID”作为DataIn[7：0]，并且断言数据有效信号(TxValid)。在这种情况下，时刻t1至t8中的每一者是时钟信号(CLK)的上升沿。
在时刻t2处，转换电路120利用传送命令“01_00b+PID”替换“/PID+PID”，该“/PID+PID”是从控制器110被传送的且接收到的DataIn[7：0]。然后，转换电路120将所创建的传送命令作为DATA[7：0]传送到收发器200。
在接收到作为DATA[7：0]的传送命令之后，收发器200在时刻t4处断言传送请求信号(NXT)，并且将其传送到转换电路120。转换电路120将所接收的传送请求信号(NXT)断言为传送使能信号(TxReady)，并且将其传送到控制器110。在这种情况下，在时刻t4至t7中的每个时刻处，DataIn[7：0]和Data[7：0]是有效的。
在时刻t5处，控制器110响应于所断言的传送使能信号(TxReady)输出“D0”作为DataIn[7：0]。转换电路120将“D0”作为Data[7：0]传送到收发器200，该“D0”是从控制器110被传送的且接收到的DataIn[7：0]。
在时刻t6处，输出“D1”作为DataIn[7：0]。转换电路(CNVR)120将“D1”作为DATA[7：0]传送到收发器200，该“D1”是从控制器110被传送的且接收到的DataIn[7：0]。
在时刻t7处，控制器110否认数据有效信号(TxValid)。转换电路120在从控制器110被传送的且接收到的被否认的数据有效信号(TxValid)的基础上断言信号(STP)，并且将其传送到收发器200。
在时刻t8处，收发器200在所断言的信号(STP)的基础上否认传送请求信号(NXT)。
注意，图5所示但未在图4中示出的DIR是指示8位长度数据(DATA[7：0])的传送/接收方向的信号，并且当从转换电路120被传送到收发器200时被否认，或者当从收发器200被传送到转换电路120时被断言。在图5中，DIR被否认。
如果传送命令如上所述是“01_00b+0000b”，则收发器200将分组数据转换为没有传送命令的数据。因此，“/PID+PID”不被传送到装置300。
接下来，将参考图6说明在该实施例中的USB系统的配置。图6是示出了在该实施例中的USB系统的框图。
该实施例中的USB系统10由USB的控制器(CNTR)110、接口的转换电路(CNVR)120、收发器200和USB 300的装置(DVC)构成，类似于在比较例中的USB系统。然而，将控制器110和转换电路120连接的总线131被设置有用作第一电路的判断电路(JDG)141和用作第二电路的控制电路(CNT)142。
判断电路141被连接到数据总线131a(传送总线131的DataIn[7：0])和信号线131b(传送数据有效信号(TxValid))。判断电路141标识并保持从控制器110被传送的分组数据的PID。换言之，判断电路141判断PID是否是LPM令牌。判断电路141将判断结果(LPMT)输出到信号线143。
控制电路142被连接到信号线131d(传送第一传送使能信号(TxReady1))、信号线131c(传送第二传送使能信号(TxReady2))、以及信号线143(传送判断结果(LPMT))。控制电路142根据PID控制第二传送使能信号(TxReady2)从转换电路120到控制器110的传送。
将参考图7说明在该实施例中的USB系统传送LPM令牌的情况下的分组数据。图7是示出了在图6所示的USB系统传送LPM令牌的情况下的分组数据的图。
(a)控制器110创建LPM令牌(PID＝0000b)。然后，USB的控制器110将所创建的分组数据输出到数据总线131a。
(a’)判断电路141通过DataIn[7：0]的开端的1个字节的数据来判断PID。在这种情况下，由于DataIn[7：0]＝F0h，判断电路141确定PID是LPM令牌，断言LPMT，并且通过信号线143将其输出到控制电路142。在这种情况下，“F0h”中的术语“h”指示其先前的字母数字字符是十六进制数。
控制电路142将待通过信号线131d而传送的所断言的第一传送使能信号(TxReady1)转换为TxReady2。换言之，控制电路142创建第二使能信号(TxReady2)，同时掩蔽所断言的第一传送使能信号(TxReady1)的第一1个周期，并且停止掩蔽下一个第一传送使能信号(TxReady1)及其后的所断言的周期。控制电路142通过信号线131d将第二传送使能信号(TxReady2)传送到控制器110。结果，控制器(CNTR)110保持“/PID+PID”的输出，并且向数据总线131a输出2个字节的“/PID+PID”。
如果判断电路141确定PID不是LPM令牌，则注意到控制电路142创建第二使能信号(TxReady2)(是与第一传送使能信号(TxReady1)相同的信号)，同时不掩蔽第一传送使能信号(TxReady1)。
(b)转换电路120从第一字节的“/PID+PID”创建“01_00b+0000b”作为传送命令，并且处理第二字节的“/PID+PID”作为数据。然后，转换电路120通过总线132将所创建的分组数据传送到收发器200。
(c)如上所述，在“PID＝0000b”的情况下，数据传送采用“没有PID传送的模式”(ULPI标准操作)，并且不传送第一字节的“/PID+PID”。然而，由于第二字节的“/PID+PID”是数据，由收发器200恢复的分组数据是包括第二字节的“/PID+PID”的数据串。
(d)收发器200执行符合USB 2.0标准的数据转换。然后，收发器200通过总线133将所创建的分组数据传送到装置300。
如果PID不是LPM令牌，则传送图2所示的分组数据。
将参考图6和图8说明在PID是LPM令牌的情况下的分组传送的细节。图8是指示图6所示的控制器和转换电路的操作的时序图。
在时刻t1至时刻t3和时刻t6至时刻t8处的操作与图5中的操作相同。
收发器200在接收DATA[7：0]的传送命令之后的时刻t4处断言传送请求信号(NXT)，并且将其输出到转换电路120。转换电路120断言所接收的传送请求信号(NXT)作为第一传送使能信号(TxReady1)，并且将其输出到控制电路142。控制电路142创建第二传送使能信号(TxReady2)，同时掩蔽所断言的第一传送使能信号(TxReady1)的第一1个周期，并且通过信号线131d将被否认的第二传送使能信号(TxReady2)传送到控制器110。在这种情况下，在时刻t4至时刻t7处，DATA[7：0]是有效的。
应注意，第二传送使能信号(TxReady2)在时刻t4处被否认。因此，在时刻t4’和时刻t5之间，控制器110将“/PID+PID”的输出保持为DataIn[7：0]。在这种情况下，在时刻t4’至时刻t7处，DATAIn[7：0]是有效的。
在时刻t4’处，控制电路142停止掩蔽所断言的第一传送使能信号(TxReady1)，并且断言第二传送使能信号(TxReady2)。控制电路142通过信号线131c将所断言的第二传送使能信号(TxReady2)传送到控制器110。转换电路120将从控制器110被传送的且接收到的DataIn[7：0]的“/PID+PID”作为DATA[7：0]传送到收发器200。
在时刻t5处，控制器110响应于所断言的第二传送使能信号(TxReady2)而输出“D0”作为DataIn[7：0]。转换电路120将从控制器110被传送的且接收到的DataIn[7：0]的“D0”作为DATA[7：0]传送到收发器200。
如果PID不是LPM令牌，则分组数据以类似于图5所示的时序被传送。
根据该实施例，即使当USB控制器(包括符合UMTI+标准的接口电路)通过转换电路将LPM令牌传送到收发器(包括符合ULPI标准的接口电路)时，收发器也可以正常地将LPM令牌传送到USB装置。并且，不必改变USB控制器和转换电路。
在上文中，已经基于实施例具体描述了本发明人做出的发明。然而，不必说，本发明不限于上述实施例，并且可以在本发明的范围内进行各种修改。

Claims (10)

1.一种半导体装置，包括：
控制器，包括符合UTMI+标准的第一接口电路；
转换电路，包括符合所述UTMI+标准的第二接口电路和符合ULPI标准的第三接口电路，所述第二接口电路对从所述第一接口电路被传送的且接收到的数据进行转换，并且所述第三接口电路传送经转换的所述数据；
第一电路，对从所述控制器输出的分组进行分析，并且标识和保持被包含在所述分组中的分组标识符；以及
第二电路，如果所述第一电路确定所述分组标识符是LPM(链路功率管理)，则提供传送命令，在提供所述传送命令之后，包含指示所述LPM的分组标识符的数据串被添加，所述LPM将USB装置带到低功耗状态。
2.根据权利要求1所述的半导体装置，
其中所述转换电路被配置为：将所述分组标识符转换为所述传送命令，并且向所述第二电路传送第一传送使能信号，以及
其中所述控制器被配置为：当接收第二传送使能信号时，输出所述数据串中的所述分组标识符的下一数据。
3.根据权利要求2所述的半导体装置，
其中，如果所述第一电路确定所述分组标识符是所述LPM，则所述第二电路被配置为：不向所述控制器传送所述第二传送使能信号。
4.根据权利要求3所述的半导体装置，
其中所述第二电路被配置为：在从检测到所述第一传送使能信号的断言起的1个时钟周期之后断言所述第二传送使能信号。
5.根据权利要求4所述的半导体装置，
其中所述转换电路被配置为：在来自所述第三接口电路的所述传送命令之后，输出指示所述LPM的所述分组标识符。
6.根据权利要求2所述的半导体装置，
其中，如果所述第一电路确定所述分组标识符不是所述LPM，则所述第二电路被配置为向所述控制器传送所述第二传送使能信号。
7.根据权利要求6所述的半导体装置，
其中所述第二电路被配置为：在与检测到所述第一传送使能信号的断言相同的时钟处断言所述第二传送使能信号。
8.根据权利要求7所述的半导体装置，
其中所述转换电路被配置为：在来自所述第三接口电路的所述传送命令之后输出数据。
9.一种USB系统，包括：
半导体装置，包括：
控制器，包括符合UTMI+标准的第一接口电路；
转换电路，包括符合所述UTMI+标准的第二接口电路和符合ULPI标准的第三接口电路，所述第二接口电路从所述第一接口电路被传送的且接收到的数据进行转换，所述第三接口电路传送经转换的所述数据；
第一电路，对从所述控制器输出的分组进行分析，并且标识和保持被包含在所述分组中的分组标识符；以及
第二电路，如果所述第一电路确定所述分组标识符是LPM(链路功率管理)，则提供传送命令，在提供所述传送命令之后，包含指示所述LPM的所述分组标识符的数据串被添加，所述LPM将USB装置带到低功耗状态；
收发器，被连接到所述第三接口电路；以及
所述USB装置，被连接到所述收发器。
10.一种半导体装置的分组传送方法，所述半导体装置包括：
控制器，包括符合UTMI+标准的第一接口电路；以及
转换电路，包括符合所述UTMI+标准的第二接口电路和符合ULPI标准的第三接口电路，所述第二接口电路对从所述第一接口电路被传送的且接收到的数据进行转换，并且所述第三接口电路传送经转换的所述数据，
所述方法包括以下步骤：
对从所述控制器输出的分组进行分析，并且标识和保持被包含在所述分组中的分组标识符；以及，
如果确定所述分组标识符是LPM(链路功率管理)，则提供传送命令，在提供所述传送命令之后，包含指示所述LPM的所述分组标识符的数据串被添加，所述LPM将USB装置带到较低功耗状态。
CN202211429302.1A 2021-11-16 2022-11-15 半导体装置、通信系统以及分组传送方法 Pending CN116136832A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021186708A JP2023073927A (ja) 2021-11-16 2021-11-16 半導体装置、ｕｓｂシステムおよびパケット送信方法
JP2021-186708 2021-11-16

Publications (1)

Publication Number Publication Date
CN116136832A true CN116136832A (zh) 2023-05-19

Family

ID=86324674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211429302.1A Pending CN116136832A (zh) 2021-11-16 2022-11-15 半导体装置、通信系统以及分组传送方法

Country Status (3)

Country Link
US (1) US20230152876A1 (zh)
JP (1) JP2023073927A (zh)
CN (1) CN116136832A (zh)

Also Published As

Publication number Publication date
US20230152876A1 (en) 2023-05-18
JP2023073927A (ja) 2023-05-26

Similar Documents

Publication Publication Date Title
EP3008609B1 (en) Camera control interface extension bus
EP1899832B1 (en) Software layer for communication between rs-232 to i2c translation ic and a host
US5748684A (en) Resynchronization of a synchronous serial interface
US20050094676A1 (en) Signal transmitting apparatus and method
US5778253A (en) No repeat byte compression method for achieving high speed data transfer from a parallel port
US20200142854A1 (en) Multilane heterogeneous serial bus
CN109218154B (zh) 一种基于fpga的千兆以太网到slip的转换系统
CN114564427B (zh) 一种ahb总线到i2c总线的总线桥、系统及方法
US20130282807A1 (en) Protocol for communication
KR20170137735A (ko) 펄스 기반 멀티-와이어 링크를 위한 클록 및 데이터 복원
US20030014579A1 (en) Communication controller and method of transforming information
US8626975B1 (en) Communication interface with reduced signal lines
CN111352887A (zh) 一种pci总线到可配置帧长度串行总线适配和传输方法
US6496487B2 (en) Efficient full duplex simultaneous message transfer
CN116136832A (zh) 半导体装置、通信系统以及分组传送方法
US11848797B2 (en) Communication control device for a user station for a serial bus system, and method for communicating in a serial bus system
CN111026691A (zh) 基于apb总线的owi通讯设备
CN210270888U (zh) 一种单总线通信电路
CN109831192B (zh) 用于传送器、接收器的物理层电路及其方法、及通讯系统
CN111352893B (zh) 一种fpga和stm32单片机的通信方法
CN111858459A (zh) 处理器及计算机
US20120314817A1 (en) Data receiving device, semiconductor integrated circuit, and method for controlling data receiving device
CN111367850A (zh) 一种fpga和mcu之间的快速通信方法
KR100287753B1 (ko) Pcmcia／ieee p１３９４ 중계장치
Warrier et al. FPGA implementation of SPI To I2C bridge

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication