JP2023073927A - 半導体装置、ｕｓｂシステムおよびパケット送信方法 - Google Patents

Abstract

【課題】トランシーバがＵＳＢデバイスにＬＰＭトークンを正常送信することができる技術を提供することにある。【解決手段】半導体装置は、ＵＴＭＩ＋規格に準拠する第一のインタフェース回路を有するコントローラと、ＵＴＭＩ＋規格に準拠する第二のインタフェース回路およびＵＬＰＩ規格に準拠する第三のインタフェース回路を有し、第二のインタフェース回路が第一のインタフェース回路から受信したデータを変換して、第三のインタフェース回路から送信する変換回路と、コントローラが出力するパケットを分析し、そのパケットの含まれるパケット識別子を認識および保持する第一の回路と、パケット識別子がＵＳＢデバイスを低消費電力にするＬＰＭであると第一の回路が判断する場合、送信コマンドの後に、ＬＰＭを示すパケット識別子を含むデータ列を付加するための第二の回路と、備える。【選択図】図６

Description

本開示は半導体装置に関し、例えば、ユニバーサルシリアルバス（ＵＳＢ）による通信を行うための制御を行うコントローラ（ＵＳＢコントローラともいう。）を内蔵する半導体装置に適用可能である。

ＵＳＢ２．０（Universal Serial Bus 2.0）の規格には、ＵＳＢのコントローラ（論理層回路）とトランシーバ（物理層回路）間のインタフェースの定義はない。しかし、ＵＴＭＩ＋（USB2.0 Transceiver Macrocell Interface）とＵＬＰＩ（UTMI＋ Low Pin Interface）が実質的な標準規格になっている。ＵＬＰＩは、ＵＴＭＩ＋の配線本数を削減したインタフェースである。

また、ＵＳＢ２．０規格には、ＬＰＭ（Link Power Management）という低消費電力モードのプロトコル規格がある。この規格では、ＬＰＭ用のパケットを用いることにより、低消費電力モードへの遷移が規定されている。ＬＰＭ用のバケットは、通常のアクティブ状態から低消費電力状態に遷移するよう要求する手段である。ＬＰＭ用のパケットをＬＰＭトークンともいう。ホストおよびデバイスは、ＬＰＭトークンとそれに対する応答パケットを送受信することによって、アクティブ状態から低消費電力状態へ遷移する。ＵＳＢのホスト（ＵＳＢコントローラ）がＬＰＭトークンをＵＳＢのデバイス（接続デバイス）へ送信して受理される（ＡＣＫ信号が返信される）と、ＵＳＢのデバイスおよびＵＳＢのホストは低消費電力状態に遷移する。

特開２０１１－２１５８５５号公報

ＵＳＢコントローラがＵＭＴＩ＋規格に準拠するインタフェース回路を備え、トランシーバがＵＬＰＩ規格に準拠するインタフェース回路を備える場合、ＵＳＢコントローラとトランシーバとの間にインタフェース変換回路が設けられる。この場合、ＵＳＢコントローラがＬＰＭトークンをトランシーバへ送信するとき、トランシーバはＵＳＢデバイスにＬＰＭトークンを正常送信することができない。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本開示のうち代表的なものの概要を簡単に説明すれば次の通りである。すなわち、半導体装置は、ＵＴＭＩ＋規格に準拠する第一のインタフェース回路を有するコントローラと、ＵＴＭＩ＋規格に準拠する第二のインタフェース回路およびＵＬＰＩ規格に準拠する第三のインタフェース回路を有し、第二のインタフェース回路が第一のインタフェース回路から受信したデータを変換して、第三のインタフェース回路から送信する変換回路と、コントローラが出力するパケットを分析し、そのパケットの含まれるパケット識別子を認識および保持する第一の回路と、パケット識別子がＵＳＢデバイスを低消費電力にするＬＰＭであると第一の回路が判断する場合、送信コマンドの後に、ＬＰＭを示すパケット識別子を含むデータ列を付加するための第二の回路と、備える。

上記半導体装置によれば、トランシーバがＵＳＢデバイスにＬＰＭトークンを正常送信することができる。

図１は比較例におけるＵＳＢシステムを示すブロック図である。 図２は図１に示すＵＴＭＩ＋規格に準拠するバスおよびＵＬＰＩ規格に準拠するバスの詳細を示すブロック図である。 図３はパケットデータを示す図である。 図４は図１に示すＵＳＢシステムがＬＰＭトークンを送信する場合のパケットデータを示す図である。 図５は図２に示すコントローラおよび変換回路の動作を示すタイミングチャートである。 図６は実施形態におけるＵＳＢシステムを示すブロック図である。 図７は図６に示すＵＳＢシステムがＬＰＭトークンを送信する場合のパケットデータを示す図である。 図８は図６に示すコントローラおよび変換回路の動作を示すタイミングチャートである。

以下、実施形態および変形例について、図面を用いて説明する。ただし、以下の説明において、同一構成要素には同一符号を付し繰り返しの説明を省略することがある。

まず、本実施形態を明確にするため比較例におけるＵＳＢシステムの構成について図１を用いて説明する。図１は比較例におけるＵＳＢシステムを示すブロック図である。

ＵＳＢシステム１０はＵＳＢコントローラとしてのコントローラ（ＣＮＴＲ）１１０、インタフェースの変換回路（ＣＮＶＲ）１２０、トランシーバ（ＴＲＸ）２００およびＵＳＢデバイスとしてのデバイス（ＤＶＣ）３００で構成される。コントローラ１１０および変換回路１２０はＦＰＧＡ（Field Programmable Gate Array）またはマイクロコントローラ等の半導体装置１００に搭載（内蔵）され、トランシーバ２００は半導体装置１００に外付けされて構成される。

コントローラ１１０はＵＴＭＩ＋規格に準拠するインタフェース回路（以下、ＵＭＴＩ＋回路または第一のインタフェース回路という。）１１１を有する。変換回路１２０は第二のインタフェース回路としてのＵＴＭＩ＋回路１２１とＵＬＰＩ規格に準拠するインタフェース回路（以下、ＵＬＰＩ回路または第三のインタフェース回路という。）１２２を有する。トランシーバ２００はＵＬＰＩ２０１とＵＳＢ規格に準拠するインタフェース回路（ＵＳＢＩ／Ｆ）２０２を有する。デバイス３００はＵＳＢＩ／Ｆ３０１を有する。コントローラ１１０と変換回路１２０はＵＴＭＩ＋規格に準拠するバス１３１で接続され、変換回路１２０とトランシーバ２００はＵＬＰＩ規格に準拠するバス１３２で接続され、トランシーバ２００とＵＳＢのデバイス３００はＵＳＢ規格に準拠するバス１３３で接続される。

ＵＬＰＩ規格を用いたＵＳＢ２．０のパケット送信の概要について図３を用いて説明する。図３はパケットデータを示す図である。

（ａ）コントローラ１１０は、ＰＩＤ（パケット識別子）から始まるデータ列（Ｄ０，Ｄ１）を生成する。図３に示す「／ＰＩＤ」および「ＰＩＤ」は４ビット長である。「／ＰＩＤ」は「ＰＩＤ」の反転データである。「／ＰＩＤ」は、図面においては「ＰＩＤ」の上に「￣」を付加して記載されている。データのＤ０およびＤ１はそれぞれ８ビット（ｂｉｔ）長である。そして、コントローラ１１０は生成したパケットデータをバス１３１により変換回路１２０に送信する。

（ｂ）変換回路（ＣＮＶＲ）１２０は送信コマンド（ＴＸ ＣＭＤ）を生成する。すなわち、変換回路１２０はコントローラ１１０から受信したデータの先頭１バイト（／ＰＩＤ＋ＰＩＤ）をＴＸ ＣＭＤ（０１＿００ｂ＋ＰＩＤ）に置換する。また、「０１＿００ｂ」の「ｂ」はその前の数字が２進数のであることを示す。そして、変換回路１２０は変換したパケットデータをバス１３２によりトランシーバ２００に送信する。

（ｃ）トランシーバ２００は、送信コマンド（０１＿００ｂ＋ＰＩＤ）を逆引きし、コントローラ１１０が生成したデータを復元する。

（ｄ）トランシーバ２００は、ＵＳＢ２．０の規格に従ったデータ変換を行う。そして、トランシーバ２００は生成したパケットデータをバス１３３によりデバイス３００へデータを送信する。

通常、トランシーバ２００ではＬＰＭトークンを送信する場合、以下の動作となり、正常送信することができない。これについて図４を用いて説明する。図４は図１に示すＵＳＢシステムがＬＰＭトークンを送信する場合のパケットデータを示す図である。

（ａ）コントローラ１１０はＬＰＭトークン（ＰＩＤ＝００００ｂ）を生成する。そして、コントローラ１１０は生成したパケットデータをバス１３１により変換回路１２０に送信する。

（ｂ）変換回路１２０は送信コマンドとして「０１＿００ｂ＋００００ｂ」を生成する。そして、変換回路１２０は生成したパケットデータをバス１３２によりトランシーバ２００に送信する。

（ｃ）ＵＬＰＩ規格におけるデータ送信には「ＰＩＤを送信するモード」と「ＰＩＤを送信しないモード」があり、送信コマンド中のＰＩＤ値で決定される。
ＰＩＤ＝００００ｂの場合、「ＰＩＤを送信しないモード」（ＵＬＰＩ規格動作）になる。したがって、トランシーバ２００で復元されたデータは、「ＰＩＤなし」のデータ列になる。

（ｄ）トランシーバ２００は、ＵＳＢ２．０の規格に従ったデータ変換を行う。そして、トランシーバ２００は生成したパケットデータをバス１３３によりデバイス３００へデータを送信する。

しかし、ＬＰＭトークンではない無効なパケットがトランシーバ２００から送信されるため、デバイス３００はＬＰＭによる低消費電力モードへ移行できない。

パケット送信の詳細について図２および図５を用いて説明する。図２はＵＴＭＩ＋規格に準拠するバスおよびＵＬＰＩ規格に準拠するバスの詳細を示すブロック図である。図５は図２に示すコントローラおよび変換回路の動作を示すタイミングチャートである。

図４に示すように、バス１３１はデータバス１３１ａと信号線１３１ｂと信号線１３１ｃとを含む。データバス１３１ａは８ビット長のデータ（ＤａｔａＩｎ［７：０］）をコントローラ１１０から変換回路１２０に入力する。信号線１３１ｂはデータバス１３１ａ上のデータが有効であることを示すデータ有効信号（ＴｘＶａｌｉｄ）をコントローラ１１０から変換回路１２０に入力する。信号線１３１ｃは変換回路１２０がデータの受け取りが可能であることを示す送信許可信号（ＴｘＲｅａｄｙ）を変換回路１２０からコントローラ１１０に入力する。

バス１３２は、データバス１３２ａと信号線１３２ｂと信号線１３２ｃとを含む。データバス１３２ａは８ビット長のデータ（ＤＡＴＡ［７：０］）を変換回路１２０とトランシーバ２００との間でやり取りする。信号線１３２ｂはパケットデータの最後のバイトであることを示す信号（ＳＴＰ）を変換回路１２０からトランシーバ２００に入力する。信号線１３２ｃはトランシーバ２００がデータの受け取ったことを示す送信要求信号（ＮＸＴ）をトランシーバ２００から変換回路１２０に入力する。

タイミングｔ１において、コントローラ１１０はＤａｔａＩｎ［７：０］として「／ＰＩＤ＋ＰＩＤ」を出力すると共に、データ有効信号（ＴｘＶａｌｉｄ）を活性化（アサート）する。ここで、タイミングｔ１～ｔ８はクロック信号（ＣＬＫ）の立ち上がりエッジである。

タイミングｔ２において、変換回路１２０はコントローラ１１０から受信したＤａｔａＩｎ［７：０］の「／ＰＩＤ＋ＰＩＤ」を「０１＿００ｂ＋ＰＩＤ」の送信コマンドに置換する。そして、変換回路１２０は生成した送信コマンドをＤＡＴＡ［７：０］としてトランシーバ２００に送信する。

トランシーバ２００は、ＤＡＴＡ［７：０］の送信コマンドを受信した後、タイミングｔ４において、送信要求信号（ＮＸＴ）を活性化して、変換回路１２０に送信する。変換回路１２０は、受信した送信要求信号（ＮＸＴ）を送信許可信号（ＴｘＲｅａｄｙ）として活性化してコントローラ１１０に送信する。ここで、タイミングｔ４～ｔ７においてＤａｔａＩｎ［７：０］およびＤＡＴＡ［７：０］は有効である。

コントローラ１１０は活性化された送信許可信号（ＴｘＲｅａｄｙ）に応答して、タイミングｔ５において、ＤａｔａＩｎ［７：０］として「Ｄ０」を出力する。変換回路１２０はコントローラ１１０から受信したＤａｔａＩｎ［７：０］の「Ｄ０」をＤＡＴＡ［７：０］としてトランシーバ２００に送信する。

タイミングｔ６において、ＤａｔａＩｎ［７：０］として「Ｄ１」を出力する。変換回路（ＣＮＶＲ）１２０はコントローラ１１０から受信したＤａｔａＩｎ［７：０］の「Ｄ１」をＤＡＴＡ［７：０］としてトランシーバ２００に送信する。

タイミングｔ７において、コントローラ１１０はデータ有効信号（ＴｘＶａｌｉｄ）を非活性化（ネゲート）する。変換回路１２０はコントローラ１１０から受信した非活性化されたデータ有効信号（ＴｘＶａｌｉｄ）に基づいて信号（ＳＴＰ）を活性化してトランシーバ２００に送信する。

タイミングｔ８において、トランシーバ２００は活性化された信号（ＳＴＰ）に基づいて送信要求信号（ＮＸＴ）を非活性化する。

なお、図４には図示していないが、図５に示すＤＩＲは、８ビット長のデータ（ＤＡＴＡ［７：０］）の送受信方向を示す信号であり、変換回路１２０からトランシーバ２００に送信する場合は、非活性化され、トランシーバ２００から変換回路１２０に送信する場合は、活性化される。図５においては、ＤＩＲは、非活性化されている。

上述したように、送信コマンドが「０１＿００ｂ＋００００ｂ」である場合、トランシーバ２００はパケットデータを送信コマンドがないデータにする。よって、「／ＰＩＤ＋ＰＩＤ」はデバイス３００に送信されない。

次に、実施形態におけるＵＳＢシステムの構成について図６を用いて説明する。図６は実施形態におけるＵＳＢシステムを示すブロック図である。

実施形態におけるＵＳＢシステム１０は、比較例におけるＵＳＢシステムと同様な、ＵＳＢのコントローラ（ＣＮＴＲ）１１０、インタフェースの変換回路（ＣＮＶＲ）１２０、トランシーバ（ＴＲＸ）２００およびＵＳＢのデバイス（ＤＶＣ）３００で構成される。ただし、コントローラ１１０と変換回路１２０とを接続するバス１３１に、第一の回路としての判定回路（ＪＤＧ）１４１および第二の回路としての制御回路（ＣＮＴ）１４２が設けられる。

判定回路１４１はバス１３１のＤａｔａＩｎ［７：０］が伝達されるデータバス１３１ａおよびデータ有効信号（ＴｘＶａｌｉｄ）が伝達される信号線１３１ｂに接続される。判定回路１４１は、コントローラ１１０から送信されるパケットデータのＰＩＤを認識および保持する。すなわち、判定回路１４１はＰＩＤがＬＰＭトークンであるかどうかを判定する。判定回路１４１は判定結果（ＬＰＭＴ）を信号線１４３に出力する。

制御回路１４２は第一の送信許可信号（ＴｘＲｅａｄｙ１）が伝達される信号線１３１ｄ、第二の送信許可信号（ＴｘＲｅａｄｙ２）が伝達される信号線１３１ｃおよび判定結果（ＬＰＭＴ）が伝達される信号線１４３に接続される。制御回路１４２は、ＰＩＤに応じて、変換回路１２０からの第二の送信許可信号（ＴｘＲｅａｄｙ２）のコントローラ１１０への送信を制御する。

実施形態におけるＵＳＢシステムがＬＰＭトークンを送信する場合のパケットデータについて図７を用いて説明する。図７は図６に示すＵＳＢシステムがＬＰＭトークンを送信する場合のパケットデータを示す図である。

（ａ）コントローラ１１０はＬＰＭトークン（ＰＩＤ＝００００ｂ）を生成する。そして、ＵＳＢのコントローラ１１０は生成したパケットデータをデータバス１３１ａに出力する。

（ａ’）判定回路１４１はＤａｔａＩｎ［７：０］の先頭１バイトのデータからＰＩＤを判別する。ここでは、ＤａｔａＩｎ［７：０］＝Ｆ０ｈであるので、判定回路１４１はＰＩＤがＬＰＭトークンであると判定し、ＬＰＭＴを活性化して信号線１４３により制御回路１４２に出力する。ここで、「Ｆ０ｈ」の「ｈ」はその前の英数字が１６進数であることを示す。

制御回路１４２は信号線１３１ｄにより伝達される活性化された第一の送信許可信号（ＴｘＲｅａｄｙ１）をＴｘＲｅａｄｙ２に変換する。すなわち、制御回路１４２は活性化された第一の送信許可信号（ＴｘＲｅａｄｙ１）の最初の１サイクルをマスクして第二の送信許可信号（ＴｘＲｅａｄｙ２）を生成し、次の第一の送信許可信号（ＴｘＲｅａｄｙ１）の活性化サイクルからはマスクを解除する。制御回路１４２は第二の送信許可信号（ＴｘＲｅａｄｙ２）を信号線１３１ｄによりコントローラ１１０に伝達する。その結果、コントローラ（ＣＮＴＲ）１１０は「／ＰＩＤ＋ＰＩＤ」の出力を保持し、データバス１３１ａには「／ＰＩＤ＋ＰＩＤ」が２バイト出力される。

なお、ＰＩＤがＬＰＭトークン以外であると判定回路１４１が判定する場合は、制御回路１４２は、第一の送信許可信号（ＴｘＲｅａｄｙ１）をマスクせず、第一の送信許可信号（ＴｘＲｅａｄｙ１）と同じ信号の第二の送信許可信号（ＴｘＲｅａｄｙ２）を生成する。

（ｂ）変換回路１２０は１バイト目の「／ＰＩＤ＋ＰＩＤ」から送信コマンドとして「０１＿００ｂ＋００００ｂ」を生成すると共に、２バイト目の「／ＰＩＤ＋ＰＩＤ」はデータとして扱う。そして、変換回路１２０は生成したパケットデータをバス１３２によりトランシーバ２００に送信する。

（ｃ）上述したように、ＰＩＤ＝００００ｂの場合、「ＰＩＤを送信しないモード」（ＵＬＰＩ規格動作）になり、１バイト目の「／ＰＩＤ＋ＰＩＤ」は送信されない。しかし、２バイト目の「／ＰＩＤ＋ＰＩＤ」はデータであるので、トランシーバ２００で復元されたパケットデータには、２バイト目の「／ＰＩＤ＋ＰＩＤ」が残るデータ列になる。

（ｄ）トランシーバ２００は、ＵＳＢ２．０の規格に従ったデータ変換を行う。そして、トランシーバ２００は生成したパケットデータをバス１３３によりデバイス３００へデータを送信する。

なお、ＰＩＤがＬＰＭトークン以外の場合は、図２に示すようなパケットデータが送信される。

ＰＩＤがＬＰＭトークンである場合のパケット送信の詳細について図６および図８を用いて説明する。図８は図６に示すコントローラおよび変換回路の動作を示すタイミングチャートである。

タイミングｔ１～ｔ３およびｔ６～ｔ８の動作は、図５と同様である。

トランシーバ２００は、ＤＡＴＡ［７：０］の送信コマンドを受信した後、タイミングｔ４において、送信要求信号（ＮＸＴ）を活性化して、変換回路１２０に送信する。変換回路１２０は、受信した送信要求信号（ＮＸＴ）を第一の送信許可信号（ＴｘＲｅａｄｙ１）として活性化して制御回路１４２に送信する。制御回路１４２は活性化された第一の送信許可信号（ＴｘＲｅａｄｙ１）の最初の１サイクルをマスクして第二の送信許可信号（ＴｘＲｅａｄｙ２）を生成し、非活性の第二の送信許可信号（ＴｘＲｅａｄｙ２）を信号線１３１ｄによりコントローラ１１０に伝達する。ここで、タイミングｔ４～ｔ７においてＤＡＴＡ［７：０］は有効である。

なお、タイミングｔ４において、第二の送信許可信号（ＴｘＲｅａｄｙ２）が非活性化されているので、タイミングｔ４’～ｔ５の間においてコントローラ１１０はＤａｔａＩｎ［７：０］として「／ＰＩＤ＋ＰＩＤ」の出力を保持する。ここで、タイミングｔ４’～ｔ７においてＤａｔａＩｎ［７：０］は有効である。

タイミングｔ４’において、制御回路１４２は活性化されている第一の送信許可信号（ＴｘＲｅａｄｙ１）のマスクを解除して、第二の送信許可信号（ＴｘＲｅａｄｙ２）を活性化する。制御回路１４２は活性化された第二の送信許可信号（ＴｘＲｅａｄｙ２）を信号線１３１ｃによりコントローラ１１０に伝達する。変換回路１２０はコントローラ１１０から受信したＤａｔａＩｎ［７：０］の「／ＰＩＤ＋ＰＩＤ」をＤＡＴＡ［７：０］としてトランシーバ２００に送信する。

コントローラ１１０は活性化された第二の送信許可信号（ＴｘＲｅａｄｙ２）に応答して、タイミングｔ５において、ＤａｔａＩｎ［７：０］として「Ｄ０」を出力する。変換回路１２０はコントローラ１１０から受信したＤａｔａＩｎ［７：０］として「Ｄ０」をＤＡＴＡ［７：０］としてトランシーバ２００に送信する。

なお、ＰＩＤがＬＰＭトークン以外の場合は、図５に示すタイミングと同様にパケットデータが送信される。

実施形態によれば、ＵＭＴＩ＋規格に準拠するインタフェース回路を有するＵＳＢコントローラがＵＬＰＩ規格に準拠するインタフェース回路を有するトランシーバへ変換回路を介してＬＰＭトークンを送信するときでも、トランシーバはＵＳＢデバイスにＬＰＭトークンを正常送信することができる。また、ＵＳＢコントローラおよび変換回路を変更する必要がない。

以上、本開示者によってなされた開示を実施の形態に基づき具体的に説明したが、本開示は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

１００ 半導体装置
１１０ コントローラ
１１１ ＵＴＭＩ＋回路（第一のインタフェース回路）
１２０ 変換回路
１２１ ＵＴＭＩ＋回路（第二のインタフェース回路）
１２２ ＵＬＰＩ回路（第三のインタフェース回路）
１４１ 判定回路（第一の回路）
１４２ 制御回路（第二の回路）

Claims (10)

1. ＵＴＭＩ＋規格に準拠する第一のインタフェース回路を有するコントローラと、
   前記ＵＴＭＩ＋規格に準拠する第二のインタフェース回路およびＵＬＰＩ規格に準拠する第三のインタフェース回路を有し、前記第二のインタフェース回路が前記第一のインタフェース回路から受信したデータを変換して、前記第三のインタフェース回路から送信する変換回路と、
   前記コントローラが出力するパケットを分析し、そのパケットの含まれるパケット識別子を認識および保持する第一の回路と、
   前記パケット識別子がＵＳＢデバイスを低消費電力にするＬＰＭ（Link Power Management）であると前記第一の回路が判断する場合、送信コマンドの後に、前記ＬＰＭを示すパケット識別子を含むデータ列を付加するための第二の回路と、備える半導体装置。
2. 請求項１の半導体装置において、
   前記変換回路は前記パケット識別子を前記送信コマンドに変換すると共に、第一の送信許可信号を前記第二の回路に送信するよう構成され、
   前記コントローラは第二の送信許可信号を受信すると前記データ列における前記パケット識別子の次のデータを出力するように構成される半導体装置。
3. 請求項２の半導体装置において、
   前記パケット識別子が前記ＬＰＭとであると前記第一の回路が判断する場合、前記コントローラに対し、前記第二の回路は、前記第二の送信許可信号を送信しないよう構成される半導体装置。
4. 請求項３の半導体装置において、
   前記第二の回路は、前記第一の送信許可信号が活性化されることを検出した１クロックサイクル後に、前記第二の送信許可信号を活性化するよう構成される半導体装置。
5. 請求項４の半導体装置において、
   前記変換回路は、前記送信コマンドに続いて前記ＬＰＭを示すパケット識別子を前記第三のインタフェース回路から出力するよう構成される半導体装置。
6. 請求項２の半導体装置において、
   前記パケット識別子がＬＰＭ以外であると前記第一の回路が判断する場合、前記コントローラに対し、前記第二の回路は前記第二の送信許可信号を送信するよう構成される半導体装置。
7. 請求項６の半導体装置において、
   前記第二の回路は、前記第一の送信許可信号が活性化されることを検出した同一クロックで、前記第二の送信許可信号を活性化するよう構成される半導体装置。
8. 請求項７の半導体装置において、
   前記変換回路は、前記送信コマンドに続いてデータを前記第三のインタフェース回路から出力するよう構成される半導体装置。
9. ＵＴＭＩ＋規格に準拠する第一のインタフェース回路を有するコントローラと、
   前記ＵＴＭＩ＋規格に準拠する第二のインタフェース回路およびＵＬＰＩ規格に準拠する第三のインタフェース回路を有し、前記第二のインタフェース回路が前記第一のインタフェース回路から受信したデータを変換して、前記第三のインタフェース回路から送信する変換回路と、
   前記コントローラが出力するパケットを分析し、そのパケットの含まれるパケット識別子を認識および保持する第一の回路と、
   前記パケット識別子がＵＳＢデバイスを低消費電力にするＬＰＭ（Link Power Management）であると前記第一の回路が判断する場合、送信コマンドの後に、前記ＬＰＭを示すパケット識別子を含むデータ列を付加するための第二の回路と、を備える半導体装置と、
   前記第三のインタフェース回路に接続されるトランシーバと、
   前記トランシーバに接続されるＵＳＢデバイスと、
   を備えるＵＳＢシステム。
10. ＵＴＭＩ＋規格に準拠する第一のインタフェース回路を有するコントローラと、
    前記ＵＴＭＩ＋規格に準拠する第二のインタフェース回路およびＵＬＰＩ規格に準拠する第三のインタフェース回路を有し、前記第二のインタフェース回路が前記第一のインタフェース回路から受信したデータを変換して、前記第三のインタフェース回路から送信する変換回路と、
    を備える半導体装置のパケット送信方法であって、
    前記コントローラが出力するパケットを分析し、そのパケットの含まれるパケット識別子を認識および保持し、
    前記パケット識別子がＵＳＢデバイスを低消費電力にするＬＰＭ（Link Power Management）であると判断する場合、送信コマンドの後に、前記ＬＰＭを示すパケット識別子を含むデータ列を付加するパケット送信方法。

Images