CN101043208A - 放大电路及其增益控制方法 - Google Patents

Abstract

放大电路具有控制部，该控制部通过将多个第1开关元件及多个第2开关元件的连接状态分别切换到第1输入端子侧或第2输入端子侧，选择性地将第2电压或者第3电压分别提供给多个第2晶体管的栅极以及多个第3晶体管的栅极。

Description

放大电路及其增益控制方法

背景技术

本发明涉及放大电路及其增益控制方法。

移动电话等无线通信机具有根据控制信号来适应性地改变增益(输出电压/输入电压)的可变增益放大器。该可变增益放大器根据提供的控制信号来控制增益，同时通过放大输入电压，生成所期望的电压电平的输出电压。

下面是关于可变增益放大器的文献名。

特开平9-321577号公报

发明内容

根据本发明一个方式的放大电路，具有：

晶体管群，具有第1晶体管、多个第2晶体管及多个第3晶体管，上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极共同连接，上述第1晶体管以及上述多个第2晶体管的漏极共同连接，上述多个第3晶体管的漏极共同连接；

第1电压生成部，与上述第1晶体管的栅极连接，生成所期望的第1电压并提供给上述第1晶体管的栅极；

多个第1开关元件，以输出端子与上述第2晶体管的栅极连接的方式分别与上述多个第2晶体管的栅极连接；

多个第2开关元件，以输出端子与上述第3晶体管的栅极连接的方式分别与上述多个第3晶体管的栅极连接；

第2电压生成部，与上述多个第1开关元件及上述多个第2开关元件分别具有的第1输入端子连接，生成与上述第1电压相同或不同的第2电压；

第3电压生成部，与上述多个第1开关元件及上述多个第2开关元件分别具有的第2输入端子连接，生成与上述共同连接的上述第1至第3晶体管源极电压之差小于上述第2电压的第3电压；以及

控制部，通过将上述多个第1开关元件及上述多个第2开关元件的连接状态分别切换到上述第1输入端子侧或者上述第2输入端子侧，选择性地将上述第2电压或者上述第3电压提供给上述多个第2晶体管的栅极及上述多个第3晶体管的栅极。

附图说明

[图1]是表示根据本发明实施方式的可变增益放大器结构的电路图。

[图2]是表示控制电压V_{cont_ana}与该可变增益放大器具有的增益控制部中的电流增益G_cont之间关系的一例的说明图。

[图3]是表示该可变增益放大器具有的增益控制部中的电流增益G_cont与增益改变灵敏度G_cont/V_{cont_ana}之间关系的一例的说明图。

[图4]是表示比较例中的可变增益放大器结构的电路图。

[图5]是表示控制电压V_cont与该可变增益放大器具有的增益控制部中的电流增益G_cont之间关系的一例的说明图。

[图6]是表示该可变增益放大器具有的增益控制部中的电流增益G_cont与增益改变灵敏度G_cont/V_cont之间关系的一例的说明图。

具体实施方式

下面参照附图说明本发明的实施方式。

图1表示根据本发明实施方式的可变增益放大器10的结构。该可变增益放大器10一边适应性地改变增益一边放大输入电压V_in，以生成所期望的电压电平的输出电压V_out+。

可变增益放大器10具有用于控制增益的增益控制部20。该增益控制部20控制增益的方法有：根据提供的控制电压V_{cont_ana}来连续改变增益的模拟增益控制方法和离散地改变增益的数字增益控制方法。

这时，数字增益控制方法由增益控制部20具有的数字增益控制部30来进行。

由此，增益控制部20通过选择性地使用模拟增益控制方法或者数字增益控制方法，连续或离散地改变增益。

该增益控制部20与地GND之间连接了互导(g_m)放大器(以下称为放大器)40，该放大器40将输入电压V_in转换为电流I_sig。

增益控制部20具有用于分割该电流I_sig的NMOS晶体管(以下称为晶体管)M1、M2₁～M2_n以及M3₁～M3_n，该晶体管M1、M2₁～M2_n以及M3₁～M3_n中，晶体管M2₁～M2_n以及M3₁～M3_n包含在数字增益控制部30中。

晶体管M1、M2₁～M2_n以及M3₁～M3_n的源极共同连接，并且与放大器40的一端连接。晶体管M1及M2₁～M2_n的漏极共同连接，并且与负载Z1的一端连接。晶体管M3₁～M3_n的漏极共同连接，并且与负载Z2的一端连接。负载Z1及Z2的另一端与电源电压V_dd连接。也可以不设置负载Z1，而将晶体管M1及M2₁～M2_n的漏极直接与电源电压V_dd连接。

晶体管M1的栅极与地之间连接了可变电压源50，该可变电压源50通过改变控制电压V_{cont_ana}来生成模拟控制电压V_bias-V_{cont_ana}/2，并施加在晶体管M1的栅极上。

晶体管M2₁～M2_n的栅极分别与对应的开关SW2₁～SW2_n的输出端子连接，同样，晶体管M3₁～M3_n的栅极分别与对应的开关SW3₁～SW3_n的输出端子连接。这些SW2₁～SW2_n及SW3₁～SW3_n包含在数字增益控制部30中。

开关SW2₁～SW2_n及SW3₁～SW3_n的第1输入端子a与地GND之间连接了可变电压源60，该可变电压源60通过改变控制电压V_{cont_ana}来生成模拟控制电压V_bias+V_{cont_ana}/2。另外，开关SW2₁～SW2_n及SW3₁～SW3_n的第2输入端子g与地GND连接。

开关SW2₁～SW2_n及SW3₁～SW3_n根据数字增益控制部30所具有的开关控制部70的控制来切换其连接状态。

即，开关SW2₁～SW2_n及SW3₁～SW3_n的连接状态切换到第1输入端子a侧时，模拟控制电压V_bias+V_{cont_ana}/2施加到晶体管M2₁～M2_n以及M3₁～M3_n的栅极上，其连接状态切换到第2输入端子g侧时，比模拟控制电压V_bias+V_{cont_ana}/2低很多的电压(即与共同连接的晶体管M1、M2₁～M2_n以及M3₁～M3_n的源极电压之差比模拟控制电压V_bias+V_{cont_ana}/2小的电压)，如0V等，施加到晶体管M2₁～M2_n以及M3₁～M3_n的栅极上。

晶体管M2₁～M2_n以及M3₁～M3_n中，栅极上施加模拟控制电压V_bias+V_{cont_ana}/2的晶体管M，为导通状态，该晶体管M中有电流流动，与之相对，栅极上施加0V的晶体管M为截止状态，该晶体管M中没有电流流动。

这里，设晶体管M1的栅宽(沟道宽度)W为W_M1。并且设通过将开关SW2₁～SW2_n的连接状态切换到第1输入端子a侧而使晶体管M2₁～M2_n中的因栅极上施加模拟控制电压V_bias+V_{cont_ana}/2而有电流流动的晶体管M的栅宽合计为W_M2，a。同样，设通过将开关SW3₁～SW3_n的连接状态切换到第1输入端子a侧而使晶体管M3₁～M3_n中的因栅极上施加模拟控制电压V_bias+V_{cont_ana}/2而有电流流动的晶体管M的栅宽合计为W_M3，a。而且，晶体管M1、M2₁～M2_n以及M3₁～M3_n的栅长(沟道长度)L全部一样。

这时，开关控制部70一边满足下式

[数1]

W_M1W_M2，a+W_M3，a

所表示的条件，一边切换开关SW2₁～SW2_n及SW3₁～SW3_n的连接状态。即，开关控制部70切换开关SW2₁～SW2_n及SW3₁～SW3_n的连接状态，使晶体管M2₁～M2_n以及M3₁～M3_n中，栅极上施加了模拟控制电压V_bias+V_{cont_ana}/2的晶体管M的栅宽合计W_M2，a+W_M3，a大致与晶体管M1的栅宽W_M1相等。

由此，从输入电压V_in得到的电流I_sig，根据控制电压V_{cont_ana}，首先分割为电流I_ana-和I_ana+。进行该模拟增益控制方法的电路部分中的电流增益G_{cont_ana}由下式表示。

[数2]

$G_{\mathrm{cont}\_\mathrm{ana}}=\frac{I_{\mathrm{ana}+}}{I_{\mathrm{sig}}}=\frac{1}{2}+\frac{1}{I_{\mathrm{tail}}}\frac{k^{\′}}{4}\frac{W_{M1}}{L}{V}_{\mathrm{cont}\_\mathrm{ana}}\sqrt{\frac{4I_{\mathrm{tail}}}{k^{\′}(W_{M1}/L)}-{V_{\mathrm{cont}\_\mathrm{ana}}}^2}$

这里，k′为器件的常数，取决于如沟道迁移率和栅绝缘膜的电容等，I_tail为输入电压V_in没有输入时的直流偏置电流。

即，增益控制部20改变控制电压V_{cont_ana}，通过改变将电流I_sig分割为电流I_ana-和电流I_ana+的分割比来控制电流增益G_{cont_ana}。

分割后的电流I_ana-和电流I_ana+中，电流I_ana+在数字增益控制部30中被再次分割为电流I_digi-和电流I_digi+。该数字增益控制部30中的电流增益G_{cont_digi}由下式表示。

[数3]

$G_{\mathrm{cont}\_\mathrm{digi}}=\frac{I_{\mathrm{digi}+}}{I_{\mathrm{ana}+}}=\frac{W_{M3,a}}{W_{M2,a}+W_{M3,a}}$

由此，由于数字增益控制部30中的电流增益G_{cont_digi}由栅宽W之比来决定，所以控制该电流增益G_{cont_digi}时，能够抑制制造偏差造成的影响，与模拟增益控制方法相比，能够正确改变增益。

因此，增益控制部20中的电流增益G_cont由下式表示。

$G_{\mathrm{cont}}=\frac{I_{\mathrm{digi}+}}{I_{\mathrm{sig}}}=G_{\mathrm{cont}\_\mathrm{ana}}{G}_{\mathrm{cont}\_\mathrm{digi}}$

电流I_digi-和电流I_digi+中，电流I_digi-作为电流I_out-，由负载Z1转换为电压，电流I_digi+作为电流I_out+，由负载Z2转换为电压。可变增益放大器10将由负载Z2将电流I_out+转换为电压而生成的、在负载Z1一端与晶体管M3₁～M3_n的漏极的连接点生成的电压作为输出电压V_out输出到外部。

图2表示控制电压V_{cont_ana}与增益控制部20中的电流增益G_cont之间关系的一例。该图2满足上述(1)式所表达的条件，数字增益控制部30中的电流增益G_{cont_digi}的值是从1/16、1/8、1/4、1/2、1中任意选择的值。

如图2所示，作为增益控制方法而选择模拟增益控制方法时，若改变控制电压V_{cont_ana}，则电流增益G_cont在图中横向连续变化。另外，作为增益控制方法而选择数字增益控制方法时，若改变电流增益G_{cont_digi}(即导通状态下晶体管M2₁～M2_n的栅宽合计W_M2，a与导通状态下晶体管M3₁～M3_n的栅宽合计W_M3，a之比)，则电流增益G_cont在图中纵向离散地变化。

因此，例如要大幅减小电流增益G_cont时，使用与模拟增益控制方法相比制造偏差影响小的数字增益控制方法，通过改变上述栅宽之比，正确改变电流增益G_cont后，使用模拟增益控制方法，改变控制电压V_{cont_ana}，进行电流增益G_cont的微调整。由此，能够在广范围正确改变电流增益G_cont。

由此，选择性地组合使用模拟增益控制方法和数字增益控制方法，例如图3所示，能够在广范围的电流增益G_cont中减小增益改变灵敏度G_cont/V_{cont_ana}，因此能够在广范围中以高精确度控制电流增益G_cont。

图4表示作为比较例的、只使用模拟增益控制方法的可变增益控制器100的结构。与图1所示的要素相同的用同一符号表示，省略其说明。该比较例的可变增益放大器100的增益控制部110取代实施方式中的数字增益控制部30，与晶体管M10连接。

图5表示控制电压V_cont与增益控制部110中的电流增益G_cont之间关系的一例，图6表示增益控制部110中的电流增益G_cont与增益改变灵敏度G_cont/V_cont之间关系的一例。

如图6所示，根据电流增益G_cont的值，增益改变灵敏度G_cont/V_cont有很大不同，而且电流增益G_cont很低时，增益改变灵敏度G_cont/V_cont非常大，所以该比较例中的增益控制部110不能以很好的精确度来控制电流增益G_cont。与之相对，根据本实施方式，能够以高精确度来控制广范围的电流增益G_cont。

上述实施方式是一个例子，本发明并不限定于此。例如晶体管M1、M2₁～M2_n以及M3₁～M3_n可以不是NMOS晶体管，可以由PMOS晶体管构成，由此，可以将可变增益放大器10(图1)所含的电路元件的正负调换。另外，可以另外设置与可变增益放大器10(图1)结构相同的电路，将输入电压V_in差动化，输入两个输入电压V_in。也可以将可变电压源50和60中任意一个电压源作为恒电压源。

Claims (20)

1.一种放大电路，其特征在于，具有：

晶体管群，具有第1晶体管、多个第2晶体管及多个第3晶体管，上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极共同连接，上述第1晶体管以及上述多个第2晶体管的漏极共同连接，上述多个第3晶体管的漏极共同连接；

第1电压生成部，与上述第1晶体管的栅极连接，生成所期望的第1电压并提供给上述第1晶体管的栅极；

多个第1开关元件，以输出端子与上述第2晶体管的栅极连接的方式分别与上述多个第2晶体管的栅极连接；

多个第2开关元件，以输出端子与上述第3晶体管的栅极连接的方式分别与上述多个第3晶体管的栅极连接；

第2电压生成部，与上述多个第1开关元件及上述多个第2开关元件分别具有的第1输入端子连接，生成与上述第1电压相同或不同的第2电压；

第3电压生成部，与上述多个第1开关元件及上述多个第2开关元件分别具有的第2输入端子连接，生成与上述共同连接的上述第1至第3晶体管源极电压之差小于上述第2电压的第3电压；以及

控制部，通过将上述多个第1开关元件及上述多个第2开关元件的连接状态分别切换到上述第1输入端子侧或者上述第2输入端子侧，选择性地将上述第2电压或者上述第3电压提供给上述多个第2晶体管的栅极及上述多个第3晶体管的栅极。

2.根据权利要求1所述的放大电路，其特征在于，

上述控制部分别切换上述多个第1开关元件及上述多个第2开关元件的连接状态，使上述多个第1开关元件及上述多个第2开关元件中，切换到上述第1输入端子侧的上述第1开关元件及上述第2开关元件所连接的上述第2晶体管及上述第3晶体管的栅宽的合计与上述第1晶体管的栅宽大致相等。

3.根据权利要求1所述的放大电路，其特征在于，

上述第1电压生成部以及上述第2电压生成部根据需要而改变上述第1电压以及/或者上述第2电压。

4.根据权利要求1所述的放大电路，其特征在于，还具有：

与上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极连接、将输入电压转换成电流的转换部；和

与上述多个第3晶体管的漏极连接的负载。

5.根据权利要求1所述的放大电路，其特征在于，

上述第1至第3晶体管具有大致相同的栅长。

6.根据权利要求1所述的放大电路，其特征在于，

上述第1至第3晶体管由MOS晶体管构成。

7.根据权利要求1所述的放大电路，其特征在于，

上述第1以及第2电压生成部分别由可变电压源构成。

8.根据权利要求1所述的放大电路，其特征在于，

上述第3电压生成部生成0V来作为上述第3电压。

9.根据权利要求4所述的放大电路，其特征在于，

上述转换部由互导放大器构成。

10.根据权利要求4所述的放大电路，其特征在于，还具有与上述第1晶体管以及上述多个第2晶体管的漏极连接的第2负载。

11.一种放大电路的增益控制方法，其特征在于，

放大电路具有：

晶体管群，具有第1晶体管、多个第2晶体管及多个第3晶体管，上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极共同连接，上述第1晶体管以及上述多个第2晶体管的漏极共同连接，上述多个第3晶体管的漏极共同连接；

第1电压生成部，与上述第1晶体管的栅极连接，生成所期望的第1电压并提供给上述第1晶体管的栅极；

多个第1开关元件，输出端子与上述第2晶体管的栅极连接的方式分别与上述多个第2晶体管的栅极连接；

多个第2开关元件，输出端子与上述第3晶体管的栅极连接的方式分别与上述多个第3晶体管的栅极连接；

第2电压生成部，与上述多个第1开关元件及上述多个第2开关元件分别具有的第1输入端子连接，生成与上述第1电压相同或不同的第2电压；以及

第3电压生成部，与上述多个第1开关元件及上述多个第2开关元件分别具有的第2输入端子连接，生成与上述共同连接的上述第1至第3晶体管源极电压之差小于上述第2电压的第3电压；

在控制放大电路的增益时，

将上述多个第1开关元件以及上述多个第2开关元件的连接状态分别切换到上述第1输入端子侧或者上述第2输入端子侧，

选择性地分别将上述第2电压或者上述第3电压提供给上述多个第2晶体管的栅极以及上述多个第3晶体管的栅极。

12.根据权利要求11所述的放大电路的增益控制方法，其特征在于，

切换上述多个第1开关元件以及上述多个第2开关元件的连接状态时，

分别切换上述多个第1开关元件及上述多个第2开关元件的连接状态，使上述多个第1开关元件及上述多个第2开关元件中，切换到上述第1输入端子侧的上述第1开关元件及上述第2开关元件所连接的上述第2晶体管及上述第3晶体管的栅宽的合计与上述第1晶体管的栅宽大致相等。

13.根据权利要求11所述的放大电路的增益控制方法，其特征在于，

上述第1电压生成部以及上述第2电压生成部根据需要而改变上述第1电压以及/或者上述第2电压。

14.根据权利要求11所述的放大电路的增益控制方法，其特征在于，还具有：

与上述第1晶体管、上述多个第2晶体管以及上述多个第3晶体管的源极连接、将输入电压转换成电流的转换部；和

与上述多个第3晶体管的漏极连接的负载。

15.根据权利要求11所述的放大电路的增益控制方法，其特征在于，

上述第1至第3晶体管具有大致相同的栅长。

16.根据权利要求11所述的放大电路的增益控制方法，其特征在于，

上述第1至第3晶体管由MOS晶体管构成。

17.根据权利要求11所述的放大电路的增益控制方法，其特征在于，

上述第1以及第2电压生成部分别由可变电压源构成。

18.根据权利要求11所述的放大电路的增益控制方法，其特征在于，

上述第3电压生成部生成0V来作为上述第3电压。

19.根据权利要求14所述的放大电路的增益控制方法，其特征在于，

上述转换部由互导放大器构成。

20.根据权利要求14所述的放大电路的增益控制方法，其特征在于，还具有与上述第1晶体管以及上述多个第2晶体管的漏极连接的第2负载。

Images