CN1274087C - 电流输出电路 - Google Patents
电流输出电路 Download PDFInfo
- Publication number
- CN1274087C CN1274087C CN 02119400 CN02119400A CN1274087C CN 1274087 C CN1274087 C CN 1274087C CN 02119400 CN02119400 CN 02119400 CN 02119400 A CN02119400 A CN 02119400A CN 1274087 C CN1274087 C CN 1274087C
- Authority
- CN
- China
- Prior art keywords
- output circuit
- current
- voltage
- source
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 19
- 229910044991 metal oxide Inorganic materials 0.000 claims description 13
- 150000004706 metal oxides Chemical class 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Abstract
本发明为一种电流输出电路，于一工作电压下运行，适用于一数字模拟转换器中，其接收一数字控制信号，该电路包含：一电流源，其输出一驱动电流；以及第一输出电路，耦接于该电流源，该第一输出电路包含：第一金属氧化物半导体晶体管组件，其源极串接至该电流源；第一电压放大器，耦接于该第一金属氧化物半导体晶体管组件的源极与栅极间，用以维持源极电压与栅极电压间的电压差；以及一受控开关，耦接于该工作电压与该第一金属氧化物半导体晶体管组件的栅极间，其响应该数字控制信号的控制而导通或关断，而于导通时使该第一金属氧化物半导体晶体管组件的漏极输出该驱动电流。
Description
技术领域
本发明为一种电流输出电路，尤其是一种适用于数字模拟转换器的电流输出电路。
背景技术
随着科技的进步，对于高品质信号传输的需求与日俱增，因此如何设计高精确度的数字/模拟转换器已成为重要的发展技术。
参阅图1(a)，其是电流式数字模拟转换器的示意图，主要由一编码器10及一电流输出电路11组成，其中该电流输出电路11由多个电流输出单元111所组成，该数字模拟转换器借助编码器10将输入的数字信号data[0:N]编码成开关控制信号，最后借助开关控制信号控制电流输出单元111的开关，进而将数字信号转换所需的模拟输出电压。
参阅图1(b)，其是公知数字模拟转换器中的电流输出单元电路示意图，PMOS晶体管MP1在VB1的偏压下视为定电流源，并由控制信号C、CB来决定电流的输出路径。
由于数字模拟转换器中的电流输出单元的设计会影响输出电流的线性度(linearity)，而公知的电流输出细胞源的电路结构在一般电压下可以用串接晶体管来增加输出阻抗，藉此增加电流输出的线性度，但是上述电路的过大输出阻抗，在低工作电压的环境下将导致输出电流的驱动能力大幅减弱。
发明内容
本发明的主要目的是提供一种能够克服现有技术中存在的上述问题的电流输出电路。本发明的电流输出电路，于一工作电压下运行，适用于一数字模拟转换器中，其接收一数字控制信号，该电路包含：一电流源，其输出一驱动电流；以及第一输出电路，耦接于该电流源，该第一输出电路包含：第一金属氧化物半导体晶体管组件，其源极串接至该电流源；第一电压放大器，耦接于该第一金属氧化物半导体晶体管组件的源极与栅极间，用以维持源极电压与栅极电压间的电压差；以及一受控开关，耦接于该工作电压与该第一金属氧化物半导体晶体管组件的栅极间，其响应该数字控制信号的控制而导通或关断，而于导通时使该第一金属氧化物半导体晶体管组件的漏极输出该驱动电流。
根据上述构想，电流输出电路中该数字控制信号可借助一编码器对一数字信号进行编码后所产生。
根据上述构想，电流输出电路中该第一金属氧化物半导体晶体管组件可为一P沟道的金属氧化物半导体晶体管。
根据上述构想，电流输出电路中该电流输出电路可包含第二输出电路，其中该第二输出电路包含：第二金属氧化物半导体晶体管组件，其源极串接至该电流源；第二电压放大器，耦接于该第二金属氧化物半导体晶体管组件的源极与栅极间，用以维持源极电压与栅极电压间的电压差；以及一受控开关，耦接于该工作电压与该第二金属氧化物半导体晶体管组件的栅极间，其响应该数字控制信号的控制而导通或关断，而于导通时使该第二金属氧化物半导体晶体管组件的漏极输出该驱动电流。
根据上述构想，电流输出电路中该数字控制信号可借助一编码器对一数字信号进行编码后所产生。
根据上述构想，电流输出电路中该第二金属氧化物半导体晶体管组件可为一P沟道的金属氧化物半导体晶体管。
根据上述构想，电流输出电路中该第一输出电路及该第二输出电路所接收的该数字控制信号极性相反。
附图说明
借助下列附图及详细说明，更深入的了解本发明，其中：
图1(a)：其是电流式数字模拟转换器的示意图。
图1(b)：其是公知数字模拟转换器中的电流输出单元电路示意图。
图2：其是本发明电流输出电路的电路示意图。
附图符号说明
10：编码器 11：电流输出电路
111：电流输出单元 20：第一输出电路
201：第一放大器 21：第二输出电路
211：第二放大器 22：电流源
工作电压VDD PMOS晶体管MP1
PMOS晶体管MP2 PMOS晶体管MP3
受控开关S 受控开关SB
输出阻抗Rout
具体实施方式
本发明的电流输出电路，将可由以下的实施例说明而得到充份的了解，使得本领域技术人员可据以完成，然而，本发明的实施并非由下列实施例而被限制其实施方式。
参阅图2，其是本发明电流输出电路的电路示意图，本实施例需于一工作电压VDD下运行，适用于一数字模拟转换器中，并接收由该数字模拟转换器中的一编码器所产生的一数字控制信号(将一数字输入信号进行编码后所产生)，主要可由第一输出电路20、第二输出电路21及一电流源22所组成。
该电流源22可由一PMOS晶体管MP1所构成，并在VB1的偏压下由其漏极端输出一驱动电流。
该第一输出电路20耦接于PMOS晶体管MP1的漏极端，可包含：第一PMOS晶体管MP2、第一电压放大器201及一受控开关S。该第一PMOS晶体管MP2其源极串接于该PMOS晶体管MP1的漏极端。该第一电压放大器201则连接于该第一PMOS晶体管MP2的源极与栅极间，用来维持源极电压与栅极电压间的电压差一致，使该第一PMOS晶体管MP2的输出阻抗Rout增加，可以减少因漏极和源极的电压差异而造成影响该驱动电流的输出变化，进而增加电流输出的线性度。
至于该受控开关S则耦接于该工作电压VDD与该第一PMOS晶体管MP2的栅极间，主要受该数字控制信号的控制而导通或关断，并于导通时使该第一PMOS晶体管MP2的漏极输出该驱动电流。
该第二输出电路21耦接于该PMOS晶体管MP1的漏极端，可包含：第二PMOS晶体管MP3、第二电压放大器211及一受控开关SB，由于上述各组件的连接关系与该第一输出电路20中的组件都相同，因此不再加以叙述，至于第一输出电路20与第二输出电路21的差异在于，两者所接收的数字控制信号的极性相反。
当第一受控开关S及第二受控开关SB两者其中的一响应该数字控制信号的驱动而导通时，将会决定该驱动电流是由第一输出电路20或是第二输出电路21输出。
当该数字控制信号控制该第二受控开关SB断路，而第一受控开关S短路(导通)将会使该驱动电流由该第一输出电路20的路径输出，此时该第一电压放大器201将会保持PMOS晶体管MP2的栅极端和源极端的电压差一致，进而造成输出阻抗Rout增加，可以减少因漏极和源极的电压差异而造成影响该驱动电流的输出变化，进而增加电流输出的线性度。其中该输出阻抗值Rout为：
Rout＝gm2*rds1*rds2*A
gm2：PMOS晶体管MP2的互导系数。
A：第一电压放大器的增益系数。
rds1：PMOS晶体管MP1的沟道电阻。
rds2：PMOS晶体管MP2的沟道电阻。
至于该第二受控开关SB短路，而第一受控开关S断路，则该驱动电流则由该第二输出电路21输出，且第二电压放大器211将会增加该将会保持PMOS晶体管MP3的栅极端和源极端的电压差一致，进而造成输出阻抗Rout增加，而该输出阻抗值Rout为：
Rout＝gm3*rds1*rds3*A
gm3：PMOS晶体管MP3的互导系数。
A：第二电压放大器的增益系数。
rds1：PMOS晶体管MP1的沟道电阻。
rds3：PMOS晶体管MP3的沟道电阻。
综合上面所述，本发明的电流输出电路确实能使输出阻抗增加，可减少因漏极和源极的电压差异而造成影响该驱动电流的输出变化，进而增加数字模拟转换器的电流输出的线性度。且虽然本发明的电路具有闭回路的结构，但是因为本发明刻意设计的信号输入电路，所以可以避免一般闭回路电路会产生速度损失的问题，故具有产业价值，进而达到发展本发明的目的。
本发明可由本领域技本人员进行各种改进，但皆不脱离权利要求保护的范围。
Claims (7)
1.一种电流输出电路，于一工作电压下运行，适用于一数字模拟转换器中，其接收一数字控制信号，该电路包含：
一电流源，其输出一驱动电流；以及
第一输出电路，耦接于该电流源，该第一输出电路包含：
第一金属氧化物半导体晶体管组件，其源极串接至该电流源；
第一电压放大器，耦接于该第一金属氧化物半导体晶体管组件的源极与栅极间，用以维持源极电压与栅极电压间的电压差；以及
一受控开关，耦接于该工作电压与该第一金属氧化物半导体晶体管组件的栅极间，其响应该数字控制信号的控制而导通或关断，而于导通时使该第一金属氧化物半导体晶体管组件的漏极输出该驱动电流。
2.如权利要求1所述的电流输出电路，其中该数字控制信号借助一编码器对一数字信号进行编码后所产生。
3.如权利要求1所述的电流输出电路，其中该第一金属氧化物半导体晶体管组件为一P沟道的金属氧化物半导体晶体管。
4.如权利要求1所述的电流输出电路，其中该电流输出电路更包含第二输出电路，其中该第二输出电路包含：
第二金属氧化物半导体晶体管组件，其源极串接至该电流源；
第二电压放大器，耦接于该第二金属氧化物半导体晶体管组件的源极与栅极间，用以维持源极电压与栅极电压间的电压差；以及
一受控开关，耦接于该工作电压与该第二金属氧化物半导体晶体管组件的栅极间，其响应该数字控制信号的控制而导通或关断，而于导通时使该第二金属氧化物半导体晶体管组件的漏极输出该驱动电流。
5.如权利要求4所述的电流输出电路，其中该数字控制信号借助一编码器对一数字信号进行编码后所产生。
6.如权利要求4所述的电流输出电路，其中该第二金属氧化物半导体晶体管组件为一P沟道的金属氧化物半导体晶体管。
7.如权利要求4所述的电流输出电路，其中该第一输出电路及该第二输出电路所接收的该数字控制信号极性相反。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02119400 CN1274087C (zh) | 2002-05-15 | 2002-05-15 | 电流输出电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 02119400 CN1274087C (zh) | 2002-05-15 | 2002-05-15 | 电流输出电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1458744A CN1458744A (zh) | 2003-11-26 |
| CN1274087C true CN1274087C (zh) | 2006-09-06 |
Family
ID=29426771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 02119400 Expired - Fee Related CN1274087C (zh) | 2002-05-15 | 2002-05-15 | 电流输出电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1274087C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI327824B (en) * | 2005-11-29 | 2010-07-21 | Mstar Semiconductor Inc | Dual gate oxide analog circuit architecture with dual voltage supplies and associated method |
| CN101295986B (zh) * | 2007-04-27 | 2010-06-16 | 联詠科技股份有限公司 | 具有高驱动能力的数字/模拟转换装置 |
| CN103346794B (zh) * | 2013-05-20 | 2016-08-03 | 中国科学院微电子研究所 | 数模转换器 |
| CN118041343B (zh) * | 2024-01-15 | 2024-11-08 | 北京平头哥信息技术有限公司 | 驱动器和发射机 |
-
2002
- 2002-05-15 CN CN 02119400 patent/CN1274087C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1458744A (zh) | 2003-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1311635C (zh) | 电平移位电路 | |
| CN1287523C (zh) | 将差分模式信号转换为单端信号的低待机电流消耗电路 | |
| CN101588172B (zh) | 参考缓冲电路 | |
| CN101060320A (zh) | 一种具有史密特触发迟滞特性的比较器电路及其方法 | |
| CN1758540A (zh) | 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路 | |
| CN1921310A (zh) | 具有多增益级的比较器 | |
| TWI523228B (zh) | 互補金氧半導體電晶體線性化之方法 | |
| CN1273437A (zh) | Cmos半导体集成电路 | |
| US20070090984A1 (en) | Dual mode sample and hold circuit and cyclic pipeline analog to digital converter using the same | |
| CN200983116Y (zh) | 金属氧化物半导体电压基准电路 | |
| CN1274087C (zh) | 电流输出电路 | |
| CN1933333A (zh) | 动态输入的建立/保持时间改良机制 | |
| CN101043208A (zh) | 放大电路及其增益控制方法 | |
| CN1407726A (zh) | 驱动电路 | |
| CN1292542C (zh) | 小振幅差动接口电路 | |
| JP2005268895A (ja) | スイッチ回路 | |
| JP2003188728A (ja) | ディジタル・アナログ・コンバータ、電流源及び差動アンプ | |
| CN101059704A (zh) | 自动换档的电流镜 | |
| US7336780B2 (en) | Differential signaling transmission circuit | |
| WO2010137095A1 (ja) | 抵抗型デジタル／アナログ変換器 | |
| JP4047824B2 (ja) | 半導体集積回路 | |
| CN1841931A (zh) | 容差输入电路 | |
| CN1320759C (zh) | 输入缓冲器电路和具有该输入缓冲器电路的半导体设备 | |
| CN1332518A (zh) | 放大器 | |
| US20190363728A1 (en) | Digital to Analog Converter Circuit and Operating Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060906 |