CN101043026B - 晶体半导体薄膜,半导体器件及其制造方法 - Google Patents

晶体半导体薄膜,半导体器件及其制造方法 Download PDF

Info

Publication number
CN101043026B
CN101043026B CN2007100881589A CN200710088158A CN101043026B CN 101043026 B CN101043026 B CN 101043026B CN 2007100881589 A CN2007100881589 A CN 2007100881589A CN 200710088158 A CN200710088158 A CN 200710088158A CN 101043026 B CN101043026 B CN 101043026B
Authority
CN
China
Prior art keywords
film
equal
orientation
crystal grain
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007100881589A
Other languages
English (en)
Other versions
CN101043026A (zh
Inventor
森若智昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101043026A publication Critical patent/CN101043026A/zh
Application granted granted Critical
Publication of CN101043026B publication Critical patent/CN101043026B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

晶体半导体薄膜，半导体器件及其制造方法：在衬底上形成绝缘薄膜；在绝缘薄膜上形成非晶半导体薄膜；在非晶半导体薄膜上形成薄膜厚度等于或大于200nm且等于或小于1000nm，包含等于或小于10原子百分比的氧，并且氮与硅的相对比例等于或大于1.3且等于或小于1.5的氮化硅薄膜；使用透射氮化硅薄膜的连续波激光或者重复率等于或大于10MHz波长的激光照射非晶半导体薄膜，以熔化和随后晶化该非晶半导体薄膜，从而形成晶体半导体薄膜。

Description

晶体半导体薄膜，半导体器件及其制造方法
技术领域
本发明涉及一种具有通过使用激光晶化技术形成的晶体结构的半导体薄膜，以及一种包含该半导体薄膜的半导体器件例如薄膜晶体管(在下文，TFT)及其制造方法。更特别地，本发明涉及一种具有由激光晶化技术形成的特殊晶体结构的半导体薄膜，换句话说，彼此垂直的三个方向的晶粒的平面取向以等于或大于某个比例对准。本发明也涉及一种包含该半导体薄膜的半导体器件，及其制造方法。
背景技术
近年来，已经广泛研究通过激光照射晶化在玻璃衬底上形成的非晶半导体薄膜以形成具有晶体结构的半导体薄膜(在下文称作晶体半导体薄膜)的技术，并且给出许多建议。因为与非晶半导体薄膜相比较晶体半导体薄膜具有较高的迁移率，所以该晶体半导体薄膜用于制造例如有效矩阵型液晶显示设备、有机EL显示设备等的TFT，其中在单个玻璃衬底上，形成像素部分或者像素部分和驱动电路的TFT。
作为晶化方法，除了激光晶化之外，存在使用炉子的热退火和快速热退火(RTA)；但是，当使用激光晶化时，无需温度的过多升高，热量仅由半导体薄膜吸收并且执行晶化；因此，具有低熔点的材料例如玻璃、塑料等可以用作衬底。结果，可以使用廉价且容易处理以具有大面积的玻璃衬底，并且通过激光晶化可以极大地提高生产效率；因此激光晶化是一种极好的晶化技术。
申请者关注晶化的极好特性，热切地努力通过激光晶化制造一种半导体薄膜，因此成功地研制了许多技术。在这些成功的技术中，存在一种获得极好半导体特性的技术：使用激光照射具有减小浓度的氧、氮和碳的非晶化薄膜，并且执行熔化和再结晶步骤以获得具有高迁移率的晶体半导体薄膜(专利文献1)。在该技术的建议中，公开当激光照射时，保护薄膜在非晶化薄膜上形成是优选的，并且也公开通过放置保护薄膜，可以避免混合到硅薄膜中的杂质。
[专利文献1]日本公开专利申请No.H5-299339
发明内容
本申请者没有满足于晶化技术的研制，而继续研究和开发以从非单晶半导体薄膜中制造具有优越特性的晶体半导体薄膜，最终，单晶半导体薄膜，结果，本发明者发现具有特殊晶体结构的晶体半导体薄膜可以由非单晶半导体薄膜制造，并且半导体薄膜具有彼此垂直的三个方向的晶粒的平面取向以等于或大于某个比例对准的结构变得清楚。
如在此陈述的，本发明者成功地研制出一种具有特殊晶体结构的晶体半导体薄膜及其制造方法。另外，使用该晶体半导体薄膜及其制造方法，本发明者也成功地研制出一种包含该晶体半导体薄膜的半导体器件及其制造方法。因此，本发明解决的问题，换句话说，本发明的目的在于提供一种具有接近于单晶结构的特殊晶体结构的半导体薄膜及其制造方法，以及一种与使用单晶半导体衬底类似的方式具有极好的电气特性和半导体元件之间电气特性的减小差异的半导体器件，及其制造方法。
如上所述，本发明提供一种晶体半导体薄膜，一种半导体器件，以及一种制造它的方法，并且晶体半导体薄膜和半导体器件每个具有两种方式。晶体半导体薄膜的第一方式是衬底上由多个晶粒构造的半导体薄膜。在半导体薄膜的第一表面中，关于晶粒的平面取向，±10°的角度波动范围内<001>的取向等于或大于60％且小于100％。在半导体薄膜的第二表面中，关于晶粒的平面取向，±10°的角度波动范围内<001>、<101>、<201>、<301>、<401>、<501>或<601>的任何一个的取向等于或大于60％且小于100％。在半导体薄膜的第三表面中，关于晶粒的平面取向，±10°的角度波动范围内<001>、<101>、<201>、<301>、<401>、<501>或<601>的任何一个的取向等于或大于60％且等于或小于100％。关于第一表面，第一方向是与衬底表面垂直的方向，并且第一表面是第一方向用作法向矢量的表面。关于第二表面，第二方向是与衬底表面平行的方向，并且第二表面是第二方向用作法向矢量的表面。以及关于第三表面，第三方向是与衬底表面平行且与晶粒的晶体生长方向垂直的方向，并且第三表面是第三方向用作法向矢量的表面。
晶体半导体薄膜的第二方式是衬底上由多个晶粒构造的半导体薄膜。在半导体薄膜的第一表面中，关于晶粒的平面取向，±10°的角度波动范围内<001>的取向等于或大于60％且小于100％。在半导体薄膜的第二表面中，关于晶粒的平面取向，±10°的角度波动范围内<x01>(x＝0，1，2，3，4，5，6)的取向等于或大于60％且小于100％。在半导体薄膜的第三表面中，关于晶粒的平面取向，±10°的角度波动范围内<x01>(x＝0，1，2，3，4，5，6)的取向等于或大于60％且等于或小于100％。关于半导体薄膜的第一表面，第一方向是与衬底表面垂直的方向，并且第一表面是第一方向用作法向矢量的表面。关于第二表面，第二方向是与衬底表面平行的方向，并且第二表面是第二方向用作法向矢量的表面。以及关于第三表面，第三方向是与衬底表面平行且与晶粒的晶体生长方向垂直的方向，并且第三表面是第三方向用作法向矢量的表面。
另外，半导体器件的第一方式是具有在衬底上提供有由多个晶粒构造的半导体薄膜的半导体元件的半导体器件。在半导体薄膜的第一表面中，关于晶粒的平面取向，±10°的角度波动范围内<001>的取向等于或大于60％且小于100％。在半导体薄膜的第二表面中，关于晶粒的平面取向，±10°的角度波动范围内<001>、<101>、<201>、<301>、<401>、<501>或<601>的任何一个的取向等于或大于60％且小于100％。在半导体薄膜的第三表面中，关于晶粒的平面取向，±10°的角度波动范围内<001>、<101>、<201>、<301>、<401>、<501>或<601>的任何一个的取向等于或大于60％且小于100％。关于半导体薄膜的第一表面，第一方向是与衬底表面垂直的方向，并且第一表面是第一方向用作法向矢量的表面。关于半导体薄膜的第二表面，第二方向是与衬底表面平行的方向，并且第二表面是第二方向用作法向矢量的表面。以及关于半导体薄膜的第三表面，第三方向是与衬底表面平行且与晶粒的晶体生长方向垂直的方向，并且第三表面是第三方向用作法向矢量的表面。
另外，半导体器件的第二方式是具有在衬底上提供有由多个晶粒构造的半导体薄膜的半导体元件的半导体器件。在半导体薄膜的第一表面中，关于晶粒的平面取向，±10°的角度波动范围内<001>的取向等于或大于60％且小于100％。在半导体薄膜的第二表面中，关于晶粒的平面取向，±10°的角度波动范围内<x01>(x＝0，1，2，3，4，5，6)的方向等于或大于60％且小于100％。在半导体薄膜的第三表面中，关于晶粒的平面取向，±10°的角度波动范围内<x01>(x＝0，1，2，3，4，5，6)的方向等于或大于60％且小于100％。关于半导体薄膜的第一表面，第一方向是与衬底表面垂直的方向，并且第一表面是第一方向用作法向矢量的表面。关于半导体薄膜的第二表面，第二方向是与衬底表面平行的方向，并且第二表面是第二方向用作法向矢量的表面。以及关于半导体薄膜的第三表面，第三方向是与衬底表面平行且与晶粒的晶体生长方向垂直的方向，并且第三表面是第三方向用作法向矢量的表面。
而且，关于半导体薄膜和半导体器件，在第一方式中，下面分别是优选的。
1)在半导体薄膜的第一表面中，±10°的角度波动范围内晶粒的平面取向包括：<001>的方向等于或大于70％且小于100％。在半导体薄膜的第二表面中，±10°的角度波动范围内晶粒的平面取向包括：<301>、<401>、<501>或<601>的任何一个的方向等于或大于70％且小于100％。在半导体薄膜的第三表面中，±10°的角度波动范围内晶粒的平面取向包括：<301>、<401>、<501>或<601>的任何一个的方向等于或大于70％且小于100％，
2)半导体薄膜的晶粒尺寸是：宽度等于或大于0.1μm且等于或小于10μm，并且长度等于或大于5μm且等于或小于50μm，
3)半导体是Si，Si1-xGex(0＜x＜0.1)，
4)半导体元件是薄膜晶体管、二极管、电阻元件、电容元件、CCD或光电转换元件(对应于仅半导体器件)。
另外，关于本发明中晶粒的平面取向，下面是使用实例的描述。例如，关于平面取向<001>，[100]、[010]和[001]，另外，等价取向族例如前述平面取向中每个1为-1的平面取向共同地称作<001>。另外，关于平面取向<301>，[310]、[301]、[130]、[103]、[013]和[031]，以及等价取向族例如每个前述平面取向中的每个1和3中任何一个或二者都是负数的平面取向共同地称作<301>。
另外，下面描述平面取向<x01>(x＝0，1，2，3，4，5，6)的含义。前述<x01>是平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>的取向比的总和。另外，在那种情况下，当简单地合计<001>至<601>的平面取向时，每个平面取向的一部分具有重叠的部分；因此，作为平面取向的一个取向比而计算的每个平面取向<001>至<601>的重叠部分的结果称作平面取向<x01>。
注意，±10°的角度波动范围显示与某个平面取向的偏差在-10至+10°的范围内，这意味着允许某个平面取向的角度波动在±10°的范围内。例如，±10°的角度波动范围内晶粒的平面取向<001>包括与平面取向<001>偏差-10°的晶粒到与平面取向<001>偏差+10°的晶粒。
另外，一种制造晶体半导体薄膜的方法包括：在衬底上形成绝缘薄膜；在绝缘薄膜上形成非晶半导体薄膜；在非晶半导体薄膜上形成薄膜厚度为200nm至1000nm，包含等于或小于10原子百分比的氧，并且硅中氮的相对比例等于或大于1.3且等于或小于1.5的氮化硅薄膜；以及使用透射氮化硅薄膜的激光，其是连续波激光或者重复率等于或大于10MHz波长的激光，照射非晶半导体薄膜，以熔化和随后晶化该非晶半导体薄膜。
另外，一种制造半导体器件的方法包括：在衬底上形成绝缘薄膜；在绝缘薄膜上形成非晶半导体薄膜；在非晶半导体薄膜上形成薄膜厚度等于或大于200nm且等于或小于1000nm，包含等于或小于10原子百分比的氧，并且硅中氮的相对比例等于或大于1.3且等于或小于1.5的氮化硅薄膜；使用透射氮化硅薄膜的激光，其是连续波激光或者重复率等于或大于10MHz波长的激光，照射非晶半导体薄膜，以熔化和随后晶化该非晶半导体薄膜从而形成晶体半导体薄膜，以及使用晶体半导体薄膜形成半导体元件。
另外，在其制造方法中，下面是优选的。
1)包含氧的氮化硅由等离子CVD在包含SiH4，NH3和N2O的气氛或者包含SiH4和NH3的气氛中形成，
2)非晶半导体薄膜具有等于或大于20nm且等于或小于80nm的薄膜厚度，
3)连续波激光或重复率等于或大于10MHz的激光具有由非晶半导体薄膜吸收的波长。
本发明的晶体半导体薄膜包括：特殊的晶体结构，换句话说，彼此垂直的三个表面中晶粒的平面取向以某个比例对准；因此，可以表现出极好的半导体特性。具体地，根据第一方式，在半导体薄膜的第一表面中，±10°的角度波动范围内晶粒的平面取向中，<001>的方向上等于或大于60％且小于100％，优选地等于或大于70％且小于100％，在半导体薄膜的第二表面中，±10°的角度波动范围内晶体的平面取向中，<301>、<401>、<501>或<601>的任何方向上等于或大于60％且小于100％，优选地等于或大于70％且小于100％，在半导体薄膜的第三表面中，±10°的角度波动范围内晶体的平面取向中，<301>、<401>、<501>或<601>的任何方向上等于或大于60％且小于100％，优选地等于或大于70％且小于100％，半导体薄膜的第一表面包括：第一方向是与衬底表面垂直的方向，并且第一表面是第一方向用作法向矢量的表面，半导体薄膜的第二表面包括：第二方向是与衬底表面平行且与晶粒的晶体生长方向平行的方向，并且第二表面是第二方向用作法向矢量的表面，以及半导体薄膜的第三表面包括：第三方向是与衬底表面平行且与晶粒的晶体生长方向垂直的方向，并且第三表面是第三方向用作法向矢量的表面。
换句话说，本发明的晶体半导体薄膜具有上述晶体结构，并且本发明可以提供相邻半导体元件之间电气特性的差异因半导体薄膜而减小的半导体器件例如薄膜晶体管(在下文称作TFT)，及其制造方法。另外，在那种情况下，具有最佳厚度和组成比的氮化硅薄膜在非晶半导体薄膜上形成。使用作为连续波激光的激光或者重复率等于或大于10MHz的激光通过氮化硅薄膜照射非晶半导体薄膜，以熔化和随后晶化该非晶半导体薄膜。因此，形成彼此垂直的三个表面中晶粒的平面取向以等于或大于某个比例对准的晶体半导体薄膜。结果，可以制造具有极好特性的半导体器件，其中电气特性极好并且相邻半导体元件之间电气特性的差异减小。另外，类似的关系也可以应用于第二方式。
附图说明
图1A-1C是描述一种制造本发明的晶体半导体薄膜的方法的横截面图。
图2是描述本发明的晶体半导体薄膜的平面取向的透视图。
图3A-3D是描述一种制造本发明的半导体器件的方法的横截面图。
图4A-4C是描述一种制造本发明的半导体器件的方法的横截面图。
图5A-5C是描述一种制造本发明的半导体器件的方法的横截面图。
图6A-6E是描述本发明的可适用发光元件的结构的横截面图。
图7是描述本发明的可适用发光元件的等价电路的图。
图8A-8E是描述一种制造本发明的半导体器件的方法的横截面图。
图9A-9D是描述一种制造本发明的半导体器件的方法的横截面图。
图10A-10C是描述一种制造本发明的半导体器件的方法的横截面图。
图11A-11D是描述一种制造本发明的半导体器件的方法的横截面图。
图12是描述一种半导体器件的结构的图。
图13A-13F是描述本发明的半导体器件的应用的图。
图14A-14F是描述每个使用本发明的半导体器件的电子设备的图。
图15是描述使用本发明的半导体的电子设备结构的图。
图16是使用本发明的半导体器件的电子设备的弹出视图。
图17A和17B是本发明的半导体器件的顶视图。
图18是描述本发明的可适用激光照射装置的简要概述的图。
图19A-19D是由EBSP测量获得的实施方案的晶体硅薄膜的取向图图像。
图20A-20D是由EBSP测量获得的实施方案的晶体硅薄膜的反极图。
图21A-21C是显示由反极图获得的实施方案的晶体硅薄膜的取向比的图。
图22A-22D是由EBSP测量获得的比较实例的晶体硅薄膜的取向图图像。
图23A-23D是由EBSP测量获得的实施方案的晶体硅薄膜的反极图。
图24A-24C是显示由反极图获得的比较实例的晶体硅薄膜的取向比的图。
图25A-25H是显示由EBSP测量获得的实施方案的晶体硅薄膜的取向图图像和取向比的图。
图26A-26H是显示由EBSP测量获得的实施方案的晶体硅薄膜的取向图图像和取向比的图。
图27是显示由EBSP测量获得的实施方案的晶体硅薄膜的取向比的图。
图28A-28G是显示由EBSP测量获得的实施方案的晶体硅薄膜的取向比的图。
图29A-29G是显示由EBSP测量获得的实施方案的晶体硅薄膜的取向比的图。
图30A-30F是显示由EBSP测量获得的实施方案的晶体硅薄膜的取向比的图。
图31A-31F是显示由EBSP测量获得的实施方案的晶体硅薄膜的取向图图像和取向比的图。
图32A-32F是显示由EBSP测量获得的实施方案的晶体硅薄膜的取向图图像和取向比的图。
图33是显示由SIMS测量获得的实施方案的覆盖薄膜的氧浓度的图。
具体实施方式
下面参考附图简要地描述包括执行本发明的最佳方式的实施方式和实施方案；但是，本发明无论如何并不局限于实施方式和实施方案，不必说由权利要求的范围指定。
[实施方式1]
在实施方式1中，首先，使用图1A-1C和图18描述本发明的晶体半导体薄膜的制造过程的摘要，随后，参考图2、图19A-19D以及图20A-20D和图21A-21C具体地描述关于晶体结构的基本问题，本发明的半导体薄膜的晶体结构。但是，本发明可以许多不同的方式实现，并且本领域技术人员容易理解，这里公开的方式和细节可以各种方法修改而不背离本发明的本质和范围。因此，本发明不应当解释为局限于下面给出的实施方式和实施方案的描述。
首先，如图1A中所示，厚度为50-150nm的包含氮的氧化硅薄膜作为绝缘薄膜101形成，绝缘薄膜101用作厚度为0.7mm的玻璃衬底的一个表面上的基薄膜，例如作为具有绝缘表面的衬底100。此外，通过等离子CVD在绝缘薄膜101上形成非晶半导体薄膜作为半导体薄膜102，以具有大于或等于20nm且小于或等于100nm，优选地20nm至80nm的厚度。
另外，如果需要可以提供绝缘薄膜101，并且当衬底100由玻璃制成时，绝缘薄膜101防止杂质扩散到半导体薄膜102；但是，当石英用作衬底100时，不需要提供用作基薄膜的绝缘薄膜101。而且，可以在绝缘薄膜101与衬底100之间提供剥离薄膜以在该过程之后将半导体元件从衬底100剥离。
关于半导体薄膜102，在该实施方式中，使用非晶硅；但是；可以使用多晶硅，可以使用硅锗(Si1-xGex(0<x<0.1))等，并且也可以使用单晶体具有钻石结构的碳化硅(SiC)。
而且，在形成半导体薄膜102之后，可以在电炉中500℃下加热半导体薄膜102长达1小时，并且在该热处理中，使非晶硅薄膜脱氢。另外，脱氢的原因是防止当使用激光束执行照射时氢气从半导体薄膜102中喷出，并且如果包含在半导体薄膜102中的氢很少则该热处理可以省略。在该实施方式中，显示使用非晶硅薄膜作为半导体薄膜102的实例；但是，也可以使用多晶硅薄膜。例如，在形成非晶硅薄膜之后，可以通过增加微量的元素例如镍、钯、锗、铁、钯、锡、铅、钴、铂、铜或金到非晶硅薄膜中，然后在550℃下执行热处理长达4小时来形成多晶硅薄膜。
随后，厚度为200nm至1000nm，包括等于或小于10原子百分比的氧，并且具有等于或大于1.3且等于或小于1.5的氮与硅的相对比例的氮化硅薄膜作为覆盖薄膜103在半导体薄膜102上形成。特别注意，如果覆盖薄膜103太薄，控制随后形成的晶体半导体薄膜的平面取向将变得困难；因此，覆盖薄膜103优选地以等于或大于200nm且等于或小于1000nm的厚度形成。
作为该覆盖薄膜103，在该实施方式中，使用甲硅烷(SiH4)、铵(NH3)和一氧化二氮(N2O)作为气体材料通过等离子CVD形成厚度为300nm的包含氧的氮化硅薄膜。注意，一氧化二氮(N2O)用作氧化剂，并且代替一氧化二氮，可以使用具有氧化效果的氧气。
作为覆盖薄膜103，优选地使用具有相对于激光束波长的足够透射率，并且具有接近于相邻半导体薄膜的热值例如热膨胀系数以及值例如延展性的薄膜。此外，类似于随后形成的薄膜晶体管的栅极绝缘薄膜，覆盖薄膜103优选地是固态密致膜。这种固态密致膜可以通过例如减小沉积速率形成。注意，当大量氢包含在覆盖薄膜中时，以与半导体薄膜102类似的方式，执行热处理以脱氢。
接下来，将说明形成射束点的激光振荡器和光学系统，其通过使用激光照射非晶半导体薄膜而用于晶化。如图18中所示，作为激光振荡器11a和11b的每个，使用发射在半导体薄膜102中吸收百分之几十或更多的波长的激光振荡器。典型地，可以使用二次谐波或三次谐波。这里，准备使用LD(激光二极管)激励的CW激光器(YVO4，二次谐波(波长为532nm))，其最大输出为20W。不一定将激光的波长特别局限于二次谐波；但是，二次谐波在能量效率方面优于更高次的谐波。
在本发明中使用的激光功率在可以完全熔化半导体薄膜的范围内以及在可以形成具有晶粒的对准平面取向的晶体半导体薄膜的范围内。当使用低于该范围的激光功率时，半导体薄膜不能完全熔化，并且形成晶粒小且晶粒的平面取向没有在一个方向上对准的晶体半导体薄膜。因此，在图18的情况下准备两个激光振荡器；但是，只要输出足够，可以准备一个激光振荡器。当使用高于该范围的激光功率时，在半导体薄膜中引起许多晶核化，并且从晶核中，产生不规则的晶体生长，从而形成具有不均匀的晶粒位置、尺寸和平面取向的晶体半导体薄膜。
当使用CW激光照射半导体薄膜102时，能量连续地提供到半导体薄膜102；因此，一旦当半导体薄膜进入熔化状态时，熔化状态可以继续。此外，可以通过扫描CW激光束移动半导体薄膜的固体-液体界面；因此，可以形成沿着该移动方向在一个方向上长的晶粒。另外，使用固体激光器，因为与气体激光器等相比较，输出具有高稳定性且期望稳定的过程。注意，不局限于CW激光，使用具有等于或大于10MHz的重复率的脉冲激光是可能的。
当使用具有高重复率的脉冲激光时，半导体薄膜可以在薄膜厚度的方向上总是保持熔化，只要激光的脉冲间隔短于半导体薄膜的熔化与凝固之间的时间。因此，可以形成由因固体-液体界面的移动而横向生长且在一个方向上长的晶粒组成的半导体薄膜。
在该实施方式中，YVO4激光器用于激光振荡器11a和11b；但是，也可以使用其他CW激光器以及重复率大于或等于10MHz的脉冲激光器。例如，作为气体激光器，存在Ar激光器、Kr激光器、CO2激光器等。作为固态激光器，存在YAG激光器、YLF激光器、YAlO3激光器、GdVO4激光器、KGW激光器、KYW激光器、变石激光器、Ti：蓝宝石激光器、Y2O3激光器、YVO4激光器等。而且，存在陶瓷激光器例如YAG激光器、Y2O3激光器、GdVO4激光器或YVO4激光器。作为金属蒸汽激光器，存在氦镉激光器等。
另外，在激光振荡器11a和激光振荡器11b中，当使用TEM00(单横向模)的振荡发射激光束时，可以增加在照射表面上获得的线形射束点的能量均匀度，这是优选的。
下面是从这些激光振荡器发射的激光的光学处理的简要描述。具有相同能量的激光束12a和12b每个从激光振荡器11a和11b发射。从激光振荡器11b发射的激光束12b的偏振方向通过波长板13而改变。改变激光束12b的偏振方向，因为每个具有彼此不同的偏振方向的两个激光束由偏振器14合成。
激光束12b穿过波长板13之后，激光束12b由镜子22反射并且进入偏振器14。然后，激光束12a和激光束12b由偏振器14合成。调节波长板13和偏振器14使得已经穿过波长板13和偏振器14的光具有适当的能量。注意，在该实施方式中，偏振器14用于合成激光束；但是，也可以使用其他光学元件例如偏振光束分离器。
由偏振器14合成的激光束12由镜子15反射，并且激光束的横截面由焦距为150mm的柱面透镜16，和焦距为20mm的柱面透镜17例如在照射表面18上形成线形。可以依赖于激光照射装置的光学系统的排列提供镜子15。
柱面透镜16在照射表面18上形成的射束点的长度方向上操作，然而柱面透镜17在其宽度方向上操作。因此，在照射表面18上，形成例如长度大约为500μm且宽度大约为20μm的线形射束点。注意，在该实施方式中，柱面透镜用来将射束点形成线形；但是，本发明并不局限于此，并且也可以使用其他光学元件例如球面透镜。而且，柱面透镜的焦距并不局限于上面的值，而是可以任意设置。
此外，在该实施方式中，使用柱面透镜16和17定形激光束；但是，可以另外提供将激光束扩展成线形的光学系统以及在照射表面上会聚变细的光学系统。例如，为了获得激光束的线形横截面，可以使用柱面透镜阵列、衍射光学元件、光学波导等。另外，使用矩形激光介质，也可以在发射阶段获得激光束的线形横截面。
陶瓷激光器可以相对自由地形成激光介质的形状；因此，陶瓷激光器适用于制造这种激光束。注意，以线形形成的激光束的横截面形状优选地宽度尽可能窄，这增加半导体薄膜中激光束的能量密度；因此，可以缩短处理时间。
然后，将说明激光束的照射。因为使用相对高的速度操作照射表面18，在那里形成由覆盖薄膜103覆盖的半导体薄膜102，照射表面18固定到吸入台19。吸入台19可以由X轴单轴轨道20和Y轴单轴轨道21在与照射表面18平行的平面上在X和Y方向上操作。布置单轴轨道使得线形射束点的长度方向对应于Y轴。
接下来，使照射表面18沿着射束点的宽度方向，也就是X轴操作，并且使用激光束照射该照射表面18。这里，X轴单轴轨道20的扫描速度是35cm/sec，并且具有7.0W能量的激光束从两个激光振荡器的每个发射。合成激光束之后的激光输出是14W。完全熔化的区域在使用激光束照射的半导体薄膜中形成。晶体在凝固过程期间在一个平面取向上生长；从而，可以获得本发明的晶体半导体薄膜。
注意，在TEM00方式中从激光振荡器发射的激光束的能量分布通常是高斯分布。注意，可以由用于激光束照射的光学系统改变具有彼此垂直的三个表面处的平面取向的晶粒形成的区域的宽度。例如，通过使用透镜阵列例如柱面透镜阵列或复眼微透镜；衍射光学元件；光学波导等，可以使激光束的强度均匀。
通过使用其强度均化的激光束照射半导体薄膜102，几乎所有使用激光束照射的区域可以形成有在彼此垂直的三个表面处控制平面取向的晶粒。X轴单轴轨道20的扫描速度是适当的，当它大约为几至几百cm/sec时，并且可以由操作员根据激光振荡器的输出适当地决定速度。
注意，在该实施方式中，使用通过利用X轴单轴轨道20和Y轴单轴轨道21移动作为照射表面18的半导体薄膜102的方式。不局限于此，可以通过使用移动照射系统的方法，其中照射表面18固定而激光束的照射位置移动；移动照射表面的方法，其中激光束的照射位置固定而照射表面18移动；或者结合这两种方法的方法扫描激光束。
注意，如上所述，由上面光学系统形成的射束点的能量分布在长轴方向上是高斯分布；因此，小晶粒在两端具有低能量密度的位置形成。因此，可以通过在照射表面18前面提供裂缝等切割激光束的部分，使得仅使用形成在彼此垂直的三个表面处控制平面取向的晶体所足够的能量照射该照射表面18。作为选择，反射激光束的金属薄膜等可以在作为覆盖薄膜103的包含氧的氮化硅薄膜上形成，并且可以形成图案使得激光束仅到达可以形成半导体薄膜的位置，在那里期望获得在彼此垂直的三个表面处控制平面取向的晶体。
而且，为了有效地使用从激光振荡器11a和激光振荡器11b发射的激光束，通过使用射束均化器例如透镜阵列或衍射光学元件，可以使射束点的能量均匀地分布在长度方向上。此外，Y轴单轴轨道21移动形成的晶体半导体薄膜的宽度，并且以35cm/sec的扫描速度再次扫描X轴单轴轨道20。通过重复一系列这种操作，可以有效地晶化半导体薄膜的整个表面。
此后，通过执行刻蚀去除覆盖薄膜。此外，光刻胶涂敷在晶体半导体薄膜上，曝光并显影，从而将光刻胶形成为期望的形状。此外，使用这里形成的光刻胶作为掩模执行刻蚀，并且去除通过显影而暴露的晶体半导体薄膜。通过该过程，形成岛形半导体薄膜。并且，通过使用该岛形半导体薄膜，可以制造具有半导体元件例如薄膜晶体管、二极管、电阻元件、电容元件和CCD的半导体器件。
随后，描述由该实施方式制造的晶体半导体薄膜的平面取向。在该实施方式中，为了确认覆盖薄膜已经通过刻蚀去除的晶体半导体薄膜的晶粒的位置、尺寸和平面取向，执行EBSP(电子背散射衍射图案)测量。首先，解释EBSP的基本问题，并且描述结果同时增加补充说明。
EBSP指如下方法，即EBSP检测器连接到扫描电子显微镜(SEM)，分析当使用会聚电子束照射在扫描电子显微镜中高度倾斜的样品时产生的各个晶体的衍射图像(EBSP图像)的方向，以及从测量点(x，y)的方向数据和位置信息中测量样品的晶粒的平面取向。
当使电子束进入晶体半导体薄膜时，非弹性散射也在背面发生，并且在样品中也可以观察到Bragg衍射的晶体平面取向特有的线形图案。这里，该线形图案通常称作Kikuchi线。EBSP通过分析反映在检测器中的Kikuchi线来获得样品的晶体平面取向。
在具有多晶结构的样品中，每个晶粒具有不同的平面取向。因此，每当移动晶体半导体薄膜的照射位置时，使用电子束照射样品并且分析每个照射位置中的晶体平面取向。如此，可以获得具有平整表面的晶体半导体薄膜的晶体平面取向或取向信息。随着测量区域变宽，可以获得更多整个晶体半导体薄膜的晶体平面取向的趋势；并且随着存在更多的测量点，可以详细地获得测量区域中晶体平面取向的更多信息。
但是，不能仅使用从晶粒一个表面上观察的平面取向决定晶粒内的平面取向。这是因为，即使平面取向仅在一个观察平面中在一个方向上对准，如果平面取向没有在其他观察平面中对准，则不能说平面取向在晶粒内对准。为了决定晶粒内的平面取向，需要来自至少两个表面的平面取向，并且从许多平面获得的信息越多，精度变得越高。
因此，当全部三个表面的平面取向分布在测量区域内几乎均匀时，其晶体可以看作近似单晶体。实际上，如图2中所示，通过将关于三个表面(观察平面A、观察平面B和观察平面C)的多条信息放在一起，其中彼此垂直的三个矢量(矢量a、矢量b和矢量c)每个是法向矢量，晶体内的平面取向可以高精度指定。
在该实施方案中形成的晶体半导体薄膜中，如下所述设置矢量a至c。矢量c平行于激光束的扫描方向(也就是晶粒的晶体生长方向)和衬底表面，矢量a垂直于衬底表面和矢量c，以及矢量b平行于衬底表面、垂直于晶粒的晶体生长方向且垂直于矢量a和矢量c的每个。根据来自这三个观察平面A至C的信息，晶体薄膜的平面取向可以高精度指定。
首先，图19A-图21C每个显示分析晶体半导体薄膜的平面取向(与观察平面垂直的方向上的晶轴取向)的结果。电子束以相对于晶体半导体薄膜表面60°的入射角进入在该实施方式中形成的晶体半导体薄膜，并且从获得的EBSP图像中测量晶体平面取向。测量区域是50μm×50μm。在该区域中，在长度和宽度每个为0.1μm的晶格点上执行测量。因为样品表面是由EBSP测量的表面，晶体半导体薄膜必须是顶层。因此，在刻蚀作为覆盖薄膜的包含氧的氮化硅薄膜之后执行测量。
图19A显示矢量a用作法向矢量的观察平面A中的平面取向分布，同样图19B显示矢量b用作法向矢量的观察平面B中的平面取向分布，以及图19C显示矢量c用作法向矢量的观察平面C中的平面取向分布。图19A-19C每个是显示每个测量点指示哪种平面取向的取向图图像。图19D是对每种平面取向彩色编码以表示的图，并且图19A-19C的测量点的平面取向由与图19D的平面取向相对应的颜色显示。
注意因为图19A-19C是单色的并且图像仅由亮度显示，区分是困难的；但是，在彩色显示中，发现取向在观察平面A中<001>的取向，观察平面B中<301>的取向，以及观察平面C中<301>的取向中强烈获得。另外，因为各个晶粒内平面取向是均匀的，可以基于颜色和形状粗略地获得关于各个晶粒的形状、尺寸等的多条信息。而且，平面取向<401>、<501>和<601>接近于平面取向<301>；因此，平面取向<401>、<501>和<601>与平面取向<301>大致相同。
这里，根据图19A-19C，发现在该实施方式中形成的晶体半导体薄膜的晶粒由以柱形延长的晶畴组成。根据图19A-19C，晶畴的长度等于或大于5μm且等于或小于50μm，而且发现长度等于或大于50μm的晶畴。另外，在图19A-19C中测量的区域是50μm×50μm，并且在更大的范围内，发现等于或大于5μm且等于或小于100μm的晶畴。
另外，根据图19A-19C，发现取向分别在观察平面A、B和C中<001>的取向、<301>的取向和<301>的取向上强烈获得。当发现取向在特定指向中强烈获得时，可以通过获得多少晶粒在该指向附近汇集的比例来掌握取向度。
图20A-20C是表示图19A-19C中观察平面A-C处出现频率的反极图，并且图20D是显示平面取向的出现频率的数值范围。虽然图20A-20D是单色的并且图像仅由亮度显示使得区分困难，图20A-20D显示较接近黑色的区域具有较高比例的具有平面取向的晶粒。根据图20A中的反极图，证实观察平面A，<001>最接近黑色，具体地，<001>的取向以所有方向以相同概率出现的情况下14.0倍或更高的频率出现。
另外，根据图20B中的反极图，证实<301>的取向最接近黑色，具体地，<301>的取向以等于或大于观察平面B的所有取向以相同概率出现的情况下的4.8倍的频率出现。而且，根据图20C中的反极图，证实<301>的取向最接近黑色，具体地，<301>的取向以等于或大于观察平面C的所有取向以相同概率出现的情况下的4.8倍的频率出现。
在图20A-20C的反极图中，计算具有高出现频率的平面取向的取向比，并且结果在图21A-21C中显示。图21A显示获得观察平面A处的取向比的计算结果，并且在图20A中的反极图中，决定<001>的取向的角度波动范围在±10°内，并且获得相对于所有测量点<001>的取向的角度波动存在于±10°内的测量点的数目比例；因此，可以获得取向比。注意，图21A中的彩色区域显示角度波动范围在±10°内的晶体的区域。
另外，部分分数值是作为获得所有测量点中具有特定取向的点的比例的计算结果的值。以及，全体分数值是作为获得在所有测量点中具有特定取向的点中高可靠测量点的取向比的计算结果的值。根据该结果，在实施方式1中形成的晶体半导体薄膜的观察平面A中，<001>的取向占据±10°的角度波动范围内的71.2％。注意如前述，[100]、[010]和[001]，另外，等价取向族例如前述平面取向的每个中的1为-1的平面取向共同地称作<001>。
图21B和21C是以与图21A类似的方式根据图20B和20C获得观察平面B和C处的取向比的计算结果。注意，图21B和21C中的彩色区域是显示<301>的取向在±10°内的角度波动范围中的晶体的区域，并且在该实施方式中形成的晶体半导体薄膜的观察平面B中，<301>的取向占据±10°的角度波动范围内的71.1％。
在该实施方案中形成的晶体半导体薄膜的观察平面C中，<301>的取向占据±10°的角度波动范围内的73.9％。注意，[310]、[301]、[130]、[103]、[013]和[031]，以及等价取向族例如每个前述平面取向中的每个1和3的任何一个或二者都是负值的平面取向共同地称作<301>。另外，在观察平面B和C中，显示<301>的取向比；但是，该比例可能是取向<401>、<501>或<601>的比例。
如上所述，晶粒的平面取向在全部三个观察平面中以高比例在一个方向上对准。换句话说，发现可以认为晶粒的平面取向在一个方向上对准的晶体在晶化区域中形成。如此，证实其特定平面取向占据极高比例的晶体在一边几十μm的区域中玻璃衬底上形成。
另外，本发明中制造的晶体半导体薄膜是多晶体。因此，在观察平面A-C的平面取向的取向比的每个中，如果包含晶体缺陷例如晶粒界面，每个观察平面的平面取向的取向比小于100％。另外，可以在例如薄膜晶体管的通道区域中执行EBSP的测量。也就是说，在由栅极布线和栅极绝缘薄膜覆盖的半导体层，测量是可能的。
由于上面的结果，当通过EBSP测量由实施方式1制造的晶体半导体薄膜的平面取向时，在观察平面A中，关于晶粒的平面取向，±10°的角度波动范围内<001>的取向等于或大于60％且小于100％，优选地等于或大于70％且小于100％。另外，在观察平面B中，关于晶粒的平面取向，±10°的角度波动范围内<001>的取向等于或大于60％且小于100％，优选地等于或大于70％且小于100％，以及在观察平面C中，关于晶粒的平面取向，±10°的角度波动范围内<001>的取向等于或大于60％且小于100％，优选地等于或大于70％且小于100％。
如上讨论的，在该实施方案中形成的晶体半导体薄膜中，晶粒的平面取向在一个方向上或者在可以基本上看作一个方向的方向上对准。换句话说，晶体半导体薄膜具有接近于单晶体的性质。通过使用这种半导体薄膜，可以显著地提高半导体器件的性能。例如，当使用该晶体半导体薄膜形成TFT时，可以获得与使用单晶半导体的半导体器件相当的电场效应迁移率(迁移率)。
另外，在该TFT中，减小导通电流值(当TFT处于导通状态时流动的漏电流值的值)、关闭电流值(当TFT处于关闭状态时流动的漏电流值)、阈值电压、S值以及电场效应迁移率的差异是可能的。因为存在这种有利的效果，所以提高TFT的电气特性，从而提高使用TFT的半导体器件的操作特性和可靠性。因此，可以制造能够以高电流驱动能力高速操作并且多个元件之间特性差异小的半导体器件。
[实施方式2]
在该实施方式中，参考图3A至图4C描述作为半导体器件一个实例的液晶显示设备。如图3A中所示，以与实施方式1类似的方式，用作基薄膜的绝缘薄膜101在衬底100上形成，非晶半导体薄膜102在绝缘薄膜101上形成，以及覆盖薄膜103在非晶半导体薄膜102上形成。
这里，作为衬底100，使用玻璃衬底。作为绝缘薄膜101，通过等离子CVD分别形成厚度为40-60nm包含氧的氮化硅薄膜和厚度为80-120nm包含氮的氧化硅薄膜。另外，通过等离子CVD形成厚度为20-80nm的非晶硅薄膜作为非晶硅薄膜102。以及，作为覆盖薄膜103，形成厚度等于或大于200nm且等于或小于1000nm，具有等于或小于10原子百分比的氧，以及具有等于或大于1.3且等于或小于1.5的氮与硅的相对比例的氮化硅薄膜。
随后，如图3B中所示，从覆盖薄膜103到非晶硅薄膜102执行激光104的照射。结果，晶体半导体薄膜105可以在绝缘薄膜101上形成。另外，作为激光104，选择具有可以熔化非晶半导体薄膜102的能量且具有可以由非晶半导体薄膜102吸收的波长的激光。另外，可以执行提取包含在非晶半导体薄膜和覆盖薄膜中的氮的热处理。
这里，作为激光104，使用YVO4的二次谐波，并且此后去除覆盖薄膜103。作为去除覆盖薄膜103的方法，可以使用干法刻蚀、湿法刻蚀、研磨等。这里通过干法刻蚀去除覆盖薄膜103。
随后，如图3C中所示，选择性地刻蚀晶体半导体薄膜105以形成半导体层201-203。作为刻蚀晶体半导体薄膜105的方法，可以使用干法刻蚀、湿法刻蚀等。这里，在光刻胶涂敷于晶体半导体薄膜105上之后，执行曝光和显影以形成光刻胶掩模。通过使用形成的光刻胶掩模，执行SF6∶O2的流量比设置为4∶15的干法刻蚀以选择性地刻蚀晶体半导体薄膜105，此后去除光刻胶掩模。
随后，如图3D中所示，栅极绝缘薄膜204在半导体层201-203上形成，并且栅极绝缘薄膜使用单层或多层结构的氮化硅、包含氧的氮化硅、氧化硅、包含氮的氧化硅等形成。这里，通过等离子CVD形成厚度为115nm的包含氮的氧化硅。此后，可以使用金属或者掺杂具有一种导电型的杂质的多晶半导体形成栅电极205-208。
在使用金属的情况下，可以使用钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铝(Al)等。而且，也可以使用通过氮化上述金属获得的金属氮化物。作为选择，可以使用包含金属氮化物的第一层与包含金属的第二层层叠的结构。而且，可以通过液滴排放在栅极绝缘薄膜上形成包含微粒的软膏，并且干燥并燃烧软膏而形成。此外，可以通过印刷在栅极绝缘薄膜上形成包含微粒的软膏，并且干燥并燃烧软膏而形成。微粒的典型实例是：金，铜，金和银的合金，金和铜的合金，银和铜的合金，金、银和铜的合金等。
这里，在通过溅射在栅极绝缘薄膜204上形成厚度为30nm的氮化钽薄膜和厚度为370nm的钨薄膜之后，使用由光刻法形成的光刻胶掩模选择性地刻蚀氮化钽薄膜和钨薄膜，并且形成栅电极205-208，每个具有氮化钽薄膜的端部比钨薄膜的端部向外部延伸得更远的形状。
随后，使用栅电极205-208作为掩模，给予n型的杂质和给予p型的杂质添加到半导体层201-203，并且形成源极区和漏极区209-214以及高浓度杂质区215。另外，形成与栅电极205-208的一部分重叠的低浓度杂质区216-223。而且，形成与栅电极205-208重叠的通道区201c-203c和203d。
注意这里，源极区和漏极区209，210，213，214，高浓度杂质区215，以及低浓度杂质区216，217和220-223掺杂有给予p型的硼。另外，源极区和漏极区211，212以及低浓度杂质区218和219掺杂有给予n型的磷。
此后，为了激活添加到半导体层的杂质，执行热处理。这里，在氮气氛中550℃下执行加热长达4小时。使用上面的步骤，形成薄膜晶体管225-227。另外，作为薄膜晶体管225和227，形成p通道型薄膜晶体管，以及作为薄膜晶体管226，形成n通道型薄膜晶体管。这样做时，使用p通道型薄膜晶体管225和n通道型薄膜晶体管226构造驱动电路，以及p通道型薄膜晶体管227用作施加电压到像素电极的元件。
随后，如图4A中所示，形成使薄膜晶体管225-227的栅电极和布线绝缘的第一层间绝缘薄膜。这里，作为第一层间绝缘薄膜，层压形成氧化硅薄膜231、氮化硅薄膜232和氧化硅薄膜233。随后，连接到薄膜晶体管225-227的源极和漏极区的布线234-239以及连接端子240在作为第一层间绝缘薄膜的一部分的氧化硅薄膜233上形成。这里，在连续形成厚度为100nm的Ti薄膜，厚度为700nm的Al薄膜，以及厚度为100nm的Ti薄膜之后，使用由光刻过程形成的光刻胶掩模，选择性地执行刻蚀，并且形成布线234-239以及连接端子240。此后，去除光刻胶掩模。
接下来，第二层间绝缘薄膜241在第一层间绝缘薄膜、布线234-239以及连接端子240上形成。作为第二层间绝缘薄膜241，可以使用无机绝缘薄膜例如氧化硅薄膜、氮化硅薄膜或者氧氮化硅薄膜(包含氮的氧化硅薄膜或包含氧的氮化硅薄膜)，并且这些绝缘薄膜以单层或者两层或更多层的多层形成。另外，作为形成无机绝缘薄膜的方法，可以使用溅射、LPCVD、等离子CVD等。
这里，在使用等离子CVD形成厚度为100nm-150nm的包含氧的氮化硅薄膜之后，使用由光刻过程形成的光刻胶掩模选择性地刻蚀包含氧的氮化硅薄膜以形成到达薄膜晶体管227的布线239以及连接端子240的接触孔，同时形成第二层间绝缘薄膜241。此后，去除光刻胶掩模。以与实施方式2类似的方法，通过形成第二层间绝缘薄膜241，可以防止驱动电路部分的TFT、布线等的暴露，以及可以保护TFT免受污染材料。
随后，形成连接到薄膜晶体管227的布线239的第一像素电极242和连接到连接端子240的导电层244，以及当液晶显示设备是透光型液晶显示设备时，使用具有透光性质的导电薄膜形成第一像素电极242。另外，当液晶显示设备是反射型液晶显示设备时，使用具有反射性的导电薄膜形成第一像素电极242。这里，第一像素电极242和导电层244以这种方法形成，即在通过溅射形成厚度为125nm的包含氧化硅的ITO之后，使用由光刻法形成的光刻胶掩模选择性地执行刻蚀。
随后，形成用作取向薄膜的绝缘薄膜243，并且绝缘薄膜243以这种方法形成，即通过辊涂、印刷等形成高分子化合物层例如一层聚酰亚胺、聚乙烯醇等，此后执行摩擦。另外，可以通过从与衬底倾斜的角度沉积SiO2形成绝缘薄膜243，并且可以通过偏振UV光到光致反应型高分子化合物的照射以及光致反应型高分子化合物的聚合来形成绝缘薄膜243；但是，这里通过印刷高分子化合物层例如一层聚酰亚胺、聚乙烯醇等，以及烘焙并摩擦该层来形成绝缘薄膜243。
随后，如图4B中所示，与相对衬底251相邻地形成第二像素电极253，并且在第二像素电极上形成绝缘薄膜254作为取向薄膜。注意，可以在相对衬底251和像素电极253之间形成彩色层252。在这种情况下，相对衬底可以由与衬底100相同的材料形成。另外，以与第一像素电极242类似的方式形成第二像素电极253，以及以与绝缘薄膜243类似的方式形成用作取向薄膜的绝缘薄膜254。而且，彩色层252是执行彩色显示时必需的层，并且在RGB中，与红色、绿色和蓝色的每种颜色相对应的染料和颜料分散于其中的彩色层与每个像素相对应地形成。
随后，使用密封材料257将衬底100和相对衬底251连接在一起，并且在衬底100和相对衬底251之间形成液晶层255。液晶层255以这种方法形成，即通过使用毛细管现象的真空注射将液晶材料注入到由用作取向薄膜的绝缘薄膜243和254以及密封材料257围绕的区域中。而且，密封材料257在相对衬底251的一个表面处形成，通过液滴将液晶材料输送到由密封材料围绕的区域，此后可以通过在减小的压力下使用密封材料将相对衬底251和衬底100气压粘结来形成液晶层255。
作为密封材料257，通过分配器、印刷、热压缩等形成热固性环氧树脂、UV固化丙烯酸树脂、热塑性尼龙、聚酯等。注意，通过将填充物应用到密封材料257，可以维持衬底100与相对衬底251之间的间隔。这里，作为密封材料257，使用热固性环氧树脂。
另外，为了维持衬底100与相对衬底251之间的间隔，可以在用作取向薄膜的绝缘薄膜243与254之间提供隔离物256，并且隔离物可以通过涂敷有机树脂，以及将有机树脂刻蚀成期望形状，典型地柱形或圆柱形来形成。而且，作为隔离物，可以使用珠状隔离物，并且这里作为隔离物256，使用珠状隔离物。另外，虽然没有显示，提供起偏振片到衬底100和相对衬底251的一个或二者。
随后，如图4C中所示，作为端子部分263，形成连接到薄膜晶体管的栅极布线和源极布线的连接端子(在图4C中，显示连接到源极布线或漏极布线的连接端子240)。FPC(柔性印刷电路)262通过导电层244和各向异性导电层261连接到连接端子240，并且连接端子240通过导电层244和各向异性导电层261接收视频信号和时钟信号。
在驱动电路部分264，形成驱动像素的电路例如源极驱动器、栅极驱动器等，并且这里布置n通道型薄膜晶体管226和p通道型薄膜晶体管225。另外，CMOS电路由n通道型薄膜晶体管226和p通道型薄膜晶体管225形成。
在像素部分265，形成多个像素，并且在每个像素，形成液晶元件258。该液晶元件258是第一像素电极242、第二像素电极253以及填充在第一像素电极242和第二电极253之间的液晶层255重叠的部分。而且，包含在液晶元件258中的第一像素电极242电连接到薄膜晶体管227。
使用上述过程，可以制造液晶显示设备，并且在实施方式2中显示的液晶显示设备中，在驱动电路部分264和像素部分265处形成的半导体层中晶粒的平面取向在某个方向上对准。因此，可以抑制多个薄膜晶体管的电特性的差异，结果，可以制造具有很少部分变色和缺陷的能够高清晰度显示的液晶显示设备。
[实施方式3]
实施方式3将说明作为半导体器件的一个实例具有发光元件的发光器件的制造过程。如图5A中所示，通过与实施方式2类似的过程，薄膜晶体管225-227在衬底100上形成，绝缘薄膜101置于其间。用于将薄膜晶体管225-227的栅电极和布线绝缘的第一层间绝缘薄膜通过层叠氧化硅薄膜231、氮化硅薄膜232和氧化硅薄膜233而形成。而且，连接到薄膜晶体管225-227的半导体层的布线308-313，以及连接端子314在作为第一层间绝缘薄膜一部分的氧化硅薄膜233上形成。
接下来，第二层间绝缘层315在第一层间绝缘薄膜、布线308-313和连接端子314上形成，然后形成连接到薄膜晶体管227的布线313的第一电极层316和连接到连接端子314的导电层320。第一电极层316和导电层320以这种方法形成，即在通过溅射形成125nm的包含氧化硅的ITO之后，使用由光刻过程形成的光刻胶掩模选择性地刻蚀ITO。如在该实施方式中描述的，第二层间绝缘层315的形成可以防止驱动电路部分的TFT、布线等的暴露，并且保护TFT免受污染。
接下来，形成有机绝缘层317 以覆盖第一电极层316的端部。这里，在涂敷并烘焙光敏聚酰亚胺之后，执行曝光和显影，从而形成有机绝缘层317使得暴露驱动电路、像素区域中的第一电极层316，以及像素区域外围的第二层间绝缘层315。
接下来，通过蒸发法在第一电极层316和有机绝缘层317的一部分上形成包含发光物质的层318。包含发光物质的层318由具有发光性质的有机或无机化合物形成。应当注意，包含发光物质的层318可以由具有发光性质的有机化合物和具有发光性质的无机化合物形成。而且，发射红光的像素、发射蓝光的像素和发射绿光的像素通过分别对于包含发光物质的层318使用发射红光的物质、发射蓝光的物质和发射绿光的物质来形成。
这里，包含发射红光的物质的层通过层叠50nm厚的DNTPD、10nm厚的NPB、添加双[2，3-双(4-氟苯基)喹啉]铱(乙酰丙酮)(缩写：Ir(Fdpq)2(acac))的30nm厚的NPB、60nm厚的Alq3，以及1nm厚的LiF形成。包含发射绿光的物质的层通过层叠50nm厚的DNTPD、10nm厚的NPB、添加香豆素545T(C545T)的40nm厚的Alq3、60nm厚的Alq3，以及1nm厚的LiF形成。
包含发射蓝光的物质的层通过层叠50nm厚的DNTPD、10nm厚的NPB、添加2，5，8，11-四(叔丁基)二萘嵌苯(缩写：TBP)的30nm厚的9-[4-(N-氮芴基)]苯基-10-苯基蒽(缩写CzPA)、60nm厚的Alq3，以及1nm厚的LiF形成。而且，除了发射红光的像素、发射蓝光的像素和发射绿光的像素之外，可以通过使用发射白光的物质形成包含发光物质的层形成发射白光的像素。通过提供发射白光的像素，可以减小功耗。
接下来，第二电极层319在包含发光物质的层318和有机绝缘层317上形成。这里，通过蒸发法形成200nm厚的Al薄膜。因此，发光元件321由第一电极层316、包含发光物质的层318和第二电极319形成。
这里，描述发光元件321的结构、材料、功能等。当由使用有机化合物并且具有发光功能的层(在下文，该层显示为发光层343)形成包含发光物质的层318时，发光元件321用作有机EL(电致发光)元件。在下文将参考附图详细描述发光元件321的结构、材料、功能等。
作为具有发光性质的有机化合物，例如给出下面：9，10-二(2-萘基)蒽(缩写：DNA)；2-叔丁基-9，10-二(2-萘基)蒽(缩写：t-BuDNA)；4，4′-双(2，2-联苯乙烯)联苯(缩写：DPVBi)；香豆素30；香豆素6；香豆素545；香豆素545T；二萘嵌苯；红荧烯；periflanthene；2，5，8，11-四(叔丁基)二萘嵌苯(缩写：TBP)；9，10-联苯蒽(缩写：DPA)；5，12-联苯丁省；4-(二氰基亚甲基)-2-甲基-6-[p-(二甲胺)苯乙烯基]-4H-吡喃(缩写：DCM1)；4-(二氰基亚甲基)-2-甲基-6-[2-(久洛尼定-9-yl)-4H-吡喃(缩写：DCM2)；4-(二氰基亚甲基)-2，6-双[p-(二甲胺)苯乙烯基]-4H-吡喃(缩写：BisDCM)等。
另外，也可以使用下面能够发射荧光的化合物：双[2-(4′，6′-二氟苯基)吡啶-N，C2′](甲基吡啶)铱(缩写：FIrpic)；双{2-[3′，5′-双(三氟甲基)苯基]吡啶-N，C2′}(甲基吡啶)铱(缩写：Ir(CF3ppy)2(pic))；三(2-苯基吡啶-N，C2′)铱(缩写：Ir(ppy)3)；(乙酰丙酮)双(2-苯基吡啶-N，C2′)铱(缩写：Ir(ppy)2(acac))；(乙酰丙酮)双[2-(2′-噻吩基)吡啶-N，C3′)铱(缩写：Ir(thp)2(acac))；(乙酰丙酮)双(2-苯基喹啉-N，C2′)铱(缩写：Ir(pq)2(acac))；(乙酰丙酮)双[2-(2′-苯并噻吩)吡啶-N，C3′)铱(缩写：Ir(btp)2(acac))等。
如图6A中所示，图5A中所示的发光元件321可以由包含发光材料的层318和在第一电极层316上形成的第二电极层319形成。包含发光材料的层318包括由具有空穴注入性质的材料形成的空穴注入层341，由具有空穴传输性质的材料形成的空穴传输层342，由具有发光性质的有机化合物形成的发光层343，由具有电子传输性质的材料形成的电子传输层344，以及由具有电子注入性质的材料形成的电子注入层345。
作为具有空穴传输性质的材料，给出下面：酞菁(缩写：H2Pc)；酞菁铜(缩写：CuPc)；酞菁氧钒(缩写：VOPc)；4，4′，4″-三(N，N-二苯胺)三苯胺(缩写：TDATA)；4，4′，4″-三[N-(3-甲基苯基)-N-苯胺]三苯胺(缩写：MTDATA)；1，3，5-三[N，N-二(m-甲苯基)氨基]苯(缩写：m-MTDAB)；N，N′-联苯-N，N′-双(3-甲基苯基)-1，1′-联苯-4，4′-二胺(缩写：TPD)；4，4′-双[N-(1-萘基)-N-苯胺]联苯(缩写：NPB)；4，4′-双{N-[4-二(m-甲苯基)氨基]苯基-N-苯胺}联苯(缩写：DNTPD)；4，4′-双[N-(4-联苯基)-N-苯胺]联苯(缩写：BBPB)；4，4′，4″-三(N-氮芴基)三苯胺(缩写：TCTA)等。
上面描述的是具有空穴传输性质的材料的实例；但是，材料并不局限于此。在上面的化合物中，芳香胺化合物典型地TDATA、MTDATA、m-MTDAB、TPD、NPB、DNTPD、BBPB、TCTA等作为有机化合物是优选的，因为它容易产生空穴。这里描述的物质主要具有10-6cm2/Vs或更高的空穴迁移率。
除了具有空穴传输性质的前述材料之外，具有空穴注入性质的材料包括化学掺杂的导电高分子化合物。例如，也可以使用掺杂聚苯乙烯磺酸盐(缩写：PSS)、聚苯胺(缩写：PAni)等的聚乙烯二氧噻吩(缩写PEDOT)。而且，无机半导体例如氧化钼(MoOx)、氧化钒(VOx)或氧化镍(NiOx)的薄膜，或者无机绝缘体例如氧化铝(Al2O3)的超薄薄膜也是有效的。
这里，具有电子传输性质的材料可以是包括具有喹啉基干或苯并喹啉基干的金属络合物等的材料，例如下面：三(8-羟基喹啉)铝(缩写：Alq3)，三(4-甲基-8-羟基喹啉)铝(缩写：Almq3)，双(10-羟基苯并[h]-喹啉)铍(缩写：BeBq2)，双(2-甲基-8-羟基喹啉)-4-苯基酚盐-铝(缩写：BAlq)等。除此之外，也可以使用具有恶唑配位基或噻唑配位基的金属络合物等，例如双[2-(2-羟苯基)苯并恶唑]锌(缩写：Zn(BOX)2)或双[2-(2-羟苯基)苯并噻唑]锌(缩写：Zn(BTZ)2)。
除了金属络合物之外，可以使用2-(4-联苯基)-5-(4-叔丁基苯基)-1，3，4-恶二唑(缩写：PBD)，1，3-双[5-(p-叔丁基苯基)-1，3，4-恶二唑-2-yl]苯(缩写：OXD-7)，3-(4-叔丁基苯基)-4-苯基-5-(4-联苯基)-1，2，4-三唑(缩写：TAZ)，3-(4-叔丁基苯基)-4-(4-乙基苯基)-5-(4-联苯基)-1，2，4-三唑(缩写：p-EtTAZ)，红菲绕啉(缩写：BPhen)，bathocuproin(缩写：BCP)等。这里提及的物质主要具有10-6cm2/Vs或更多的电子迁移率。
作为具有电子注入性质的材料，除了前述具有电子传输性质的材料之外，经常使用绝缘体的超薄薄膜，例如下面：碱金属的卤化物例如LiF或CsF，碱土金属的卤化物，例如CaF2，或者碱金属的氧化物例如Li2O。而且，碱金属络合物例如乙酰丙酮锂(缩写：Li(acac))或8-羟基喹啉-锂(缩写：Liq)也是有效的。另外，也可以使用通过例如共蒸发前述具有电子传输性质的材料和具有低功函数的金属例如Mg、Li或Cs混合的材料。
如图6B中所示，图5A中所示的发光元件321可以由包含发光材料的层318和在第一电极层316上形成的第二电极层319形成。包含发光材料的层318包括由有机化合物和相对于有机化合物具有电子接受性质的无机化合物形成的空穴传输层346，由具有发光性质的有机化合物形成的发光层343，以及由相对于具有发光性质的有机化合物具有电子施予性质的无机化合物形成的电子传输层347。
作为由具有发光性质的有机化合物以及相对于具有发光性质的有机化合物具有电子接受性质的无机化合物形成的空穴传输层346的有机化合物，可以使用前述具有空穴传输性质的有机化合物。另外，无机化合物可以是任何种类的化合物，只要它可以容易地接受来自有机化合物的电子。作为无机化合物，可以使用各种金属氧化物或金属氮化物。特别地，在元素周期表中属于组4至组12的任何一个的过渡金属的氧化物是优选的，因为它容易表现出电子接受性质。
具体地，给出氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化钌、氧化锌等。在这些金属氧化物中，元素周期表中属于组4至组8的过渡金属的氧化物是优选的，因为它们中许多具有高电子接受性质。特别地，氧化钒、氧化钼、氧化钨和氧化铼是优选的，因为它们可以通过真空蒸发形成并容易处理。
作为由具有发光性质的有机化合物以及相对于具有发光性质的有机化合物具有电子施予性质的无机化合物形成的电子传输层347的有机化合物，可以使用前述具有电子传输性质的有机化合物。另外，无机化合物可以是任何种类的化合物，只要它可以容易地施予电子到有机化合物。作为无机化合物，可以使用各种金属氧化物或金属氮化物。特别地，碱金属的氧化物，碱土金属的氧化物，稀土金属的氧化物，碱金属的氮化物，碱土金属的氮化物，以及稀土金属的氮化物是优选的，因为它们容易表现出电子施予性质。具体地，给出氧化锂、氧化锶、氧化钡、氧化铒、氮化锂、氮化镁、氮化钙、氮化钇、氮化镧等。特别地，氧化锂、氧化钡、氮化锂、氮化镁和氮化钙是优选的，因为它们可以通过真空蒸发形成并容易处理。
由具有发光性质的有机化合物和无机化合物形成的电子传输层347或空穴传输层346在电子注入/传输性质方面是优秀的；因此，各种材料可以用于第一电极层316和第二电极层319，其功函数几乎不受限。而且，可以减小驱动电压。
另外，通过具有使用无机化合物并且具有发光功能的层(该层在下文称作发光层349)作为包含发光物质的层318，发光元件321用作无机EL元件。根据元件结构将无机EL元件分类成分散无机EL元件和薄膜无机EL元件。它们彼此不同在于前者包括发光材料的微粒分散在粘合剂中的发光层，后者包括由荧光材料的薄膜形成的发光层。但是，它们共同点在于二者都需要由高电场加速的电子。
另外，获得的发光机制包括使用施主能级和受主能级的施主-受主再结合发光，以及使用金属离子的核心电子跃迁的局部发光。通常，在许多情况下，分散无机EL元件使用施主-受主再结合发光，然而薄膜无机EL元件使用局部发光。下面显示无机EL元件的结构。
可以在实施方式3中使用的发光材料包括基础材料和变成发光中心的杂质元素，并且可以通过改变包含的杂质元素而发射具有各种颜色的光。发光材料可以由各种方法制造，例如固相法和液相法(共沉淀法)。作为液相法，可以使用喷雾热解法、复分解法、前体热解法、反胶束法、上面方法与高温烘焙结合的方法，或者冷冻干燥法。
在固相法中，基础材料和杂质元素称重，在研钵中混合，并且通过在电炉中加热和烘焙而彼此反应，使得杂质元素包含在基础材料中。烘焙温度优选地是700-1500℃。这是因为在太低的温度下固相反应不进行，而在太高的温度下基础材料分解。可以对粉末状态下的基础材料和杂质元素执行烘焙；但是，优选地在小球状态下执行烘焙。该方法需要在相对高的温度下烘焙但是方法简单；因此，该方法具有高生产率并且适合于大量生产。
在液相法(共沉淀法)中，基础材料或其化合物，与杂质元素或其化合物在溶液中彼此反应，并且干燥，此后烘焙。在该方法中，作为发光材料的基础材料的微粒均匀分散，并且反应可以甚至在低烘焙温度下与每个具有小直径的微粒进行。作为基础材料，在本发明中可以使用硫化物、氧化物或氮化物。
作为硫化物，例如，可以使用硫化锌(ZnS)、硫化镉(CdS)、硫化钙(CaS)、硫化钇(Y2S3)、硫化镓(Ga2S3)、硫化锶(SrS)、硫化钡(BaS)等。作为氧化物，例如，可以使用氧化锌(ZnO)、氧化钇(Y2O3)等。
此外，作为氮化物，例如，可以使用氮化铝(AlN)、氮化镓(GaN)、氮化铟(InN)等。另外，也可以使用硒化锌(ZnSe)、碲化锌(ZnTe)等。也可以使用三元混晶例如硫化钙镓(CaGa2S4)、硫化锶镓(SrGa2S4)或硫化钡镓(BaGa2S4)。
作为局部发光的发光中心，可以使用锰(Mn)、铜(Cu)、钐(Sm)、铽(Tb)、铒(Er)、铥(Tm)、铕(Eu)、铈(Ce)、镨(Pr)等。卤素例如氟(F)或氯(Cl)可以作为电荷补偿而添加。
另一方面，包含形成施主能级的第一杂质元素和形成受主能级的第二杂质元素的发光材料可以用作施主-受主再结合发光的发光中心。例如，氟(F)、氯(Cl)、铝(Al)等可以用作第一杂质元素，并且铜(Cu)、银(Ag)等可以用作第二杂质元素。
在通过固相法合成施主-受主再结合发光的发光材料的情况下，基础材料、第一杂质元素或其化合物，以及第二杂质元素或其化合物称重，在研钵中混合，并且在电炉中加热和烘焙。烘焙温度优选地在700-1500℃的范围。这是因为在太低的温度下固相反应不进行，而在太高的温度下基础材料分解。可以对粉末状态下的基础材料和杂质元素执行烘焙；但是，优选地在小球状态下执行烘焙。
前述基础材料可以用作基础材料。作为第一杂质元素或其化合物，例如，可以使用氟(F)、氯(Cl)、硫化铝(Al2S3)等。作为第二杂质元素或其化合物，例如，可以使用铜(Cu)、银(Ag)、硫化铜(Cu2S)、硫化银(Ag2S)等。
作为使用固相反应的情况下的杂质元素，可以结合使用包含第一杂质元素和第二杂质元素的化合物。在该情况下，杂质元素容易分散以促进固相反应。因此，可以获得均匀的发光材料。而且，因为不包含过多的杂质元素，所以可以获得高纯度的发光材料。作为那时包含第一杂质元素和第二杂质元素的化合物，例如，可以使用氯化铜(CuCl)、氯化银(AgCl)等。相对于基础材料，这些杂质元素的浓度可以在0.01-10原子百分比的范围内，优选地0.05-5原子百分比的范围内。
图6C显示无机EL元件的横截面，其中包含发光物质的层318由第一绝缘层348、发光层349，以及第二绝缘层350形成。应当注意，无机EL发光元件通过在夹住包含发光物质的层并且可以由DC驱动或AC驱动操作的一对电极层之间施加电压而发光。在薄膜无机EL元件的情况下，发光层349是包含前述发光材料并且可以由真空蒸发法形成的层，例如电阻加热蒸发法或电子束蒸发(EB蒸发)法、物理汽相沉积(PVD)法例如溅射法、化学汽相沉积(CVD)法例如有机金属CVD法或低压氢化物传输CVD法、原子层外延(ALE)法等。
第一绝缘层348和第二绝缘层350没有特别限制；但是，它们优选地具有致密膜质量而且具有高介电常数。例如，可以使用氧化硅(SiO2)、氧化钇(Y2O3)、氧化钛(TiO2)、氧化铝(Al2O3)、氧化铪(HfO2)、氧化钽(Ta2O5)、钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、钛酸铅(PbTiO3)、氮化硅(Si3N4)、氧化锆(ZrO2)等的薄膜；这些混合的薄膜；或者它们中的两个或多个层叠的薄膜。
可以通过溅射、蒸发、CVD等形成第一绝缘层348和第二绝缘层350。它们的薄膜厚度没有特别限制，但是优选地在10-1000nm的范围内。因为实施方式3的发光元件并不总是需要热电子，发光元件可以形成为薄膜并且具有低驱动电压的优点。薄膜厚度优选地是500nm或更小，更优地100nm或更小。
虽然没有显示，可以在发光层349与绝缘层348和350之间或者在发光层349与电极层316和319之间提供缓冲层。缓冲层便于载流子注入并且具有抑制两层混合的作用。缓冲层的材料没有特别限制；但是，例如，可以使用作为发光层的基础材料的ZnS、ZnSe、ZnTe、CdS、SrS、BaS、CuS、Cu2S、LiF、CaF2、BaF2、MgF2等。
而且，如图6D中所示，包含发光物质的层318可以由发光层349和第一绝缘层348形成。在该情况下，在图6D中，第一绝缘层348提供在第二电极层319和发光层349之间。应当注意，第一绝缘层348可以提供在第一电极层316和发光层349之间。而且，包含发光物质的层318可以仅由发光层349形成。换句话说，发光层321可以由第一电极层316、包含发光物质的层318，以及第二电极层319形成。
在分散无机EL元件的情况下，可以通过在粘合剂中分散发光材料的微粒形成包含发光物质的薄膜层。当具有期望大小的微粒不能依赖于发光材料的制造方法充分获得时，可以将材料在研钵等中碾碎以处理成微粒。粘合剂是固定分散状态下的发光材料的微粒并且保持形状为包含发光物质的层的物质。因此发光材料以这种方法固定，即发光材料由粘合剂均匀地分散在包含发光物质的层中。
在分散无机EL元件的情况下，可以通过可以选择性地形成包含发光物质的层的液滴排放法、印刷法(例如丝网印刷或胶版印刷)、涂敷法例如旋涂法、浸渍法、分配法等形成包含发光物质的层。那时层的薄膜厚度没有特别限制；但是，它优选地在10-1000nm的范围内。在包括发光材料和粘合剂的包含发光物质的层中，发光材料的比例优选地在50-80wt％的范围内。
图6E中显示的元件具有第一电极层316、包含发光物质的层318，以及第二电极层319。包含发光物质的层318由绝缘层348和发光材料352分散在粘合剂351中的发光层形成。在图6E中绝缘层348与第二电极层319接触；但是，绝缘层348可以与第一电极层316接触。而且，绝缘层可以与第一电极层316和第二电极层319接触形成。此外，绝缘层不需要与元件中的第一电极层316和第二电极层319接触。
作为可以在实施方式3中使用的粘合剂，可以使用绝缘材料例如有机材料和无机材料，而且，可以使用有机材料与无机材料的混合材料。作为有机绝缘材料，可以使用具有相对高的介电常数的聚合物，例如基于氰乙基纤维素的树脂、基于聚乙烯的树脂、基于聚丙烯的树脂、基于聚苯乙烯的树脂、硅酮树脂、硅氧烷树脂、环氧树脂、二氟乙烯等。而且，可以使用耐热高分子材料例如芳香族聚酰胺或聚苯并咪唑。
应当注意，硅氧烷树脂对应于包含Si-O-Si键的树脂，并且硅氧烷在基干中包含硅(Si)和氧(O)的键。作为取代基，使用包含至少氢的有机官能团(例如，烷基和芳香族烃类官能团)。另外，氟代官能团可以用作取代基。此外，包含至少氢和氟代官能团的有机官能团可以用作取代基。
另外，可以使用乙烯基树脂例如聚乙烯醇或聚乙烯醇缩丁醛，树脂材料例如酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、氨基甲酸乙酯树脂或恶唑树脂(聚苯并恶唑)。而且，光固型也可适用。可以通过在这些树脂中适当地混合具有高介电常数的微粒例如钛酸钡(BaTiO3)或碳酸锶(SrTiO3)来调节介电常数。
作为用于粘合剂的无机材料，可以使用氧化硅(SiOx)、氮化硅(SiN)、包含氧和氮的硅、氮化铝(AlN)、包含氧和氮的铝、氧化铝(Al2O3)、氧化钛(TiO2)、BaTiO3、SrTiO3、钛酸铅(PbTiO3)、铌酸钾(KNbO3)、铌酸铅(PbNbO3)、氧化钽(Ta2O5)、钽酸钡(BaTa2O6)、钽酸锂(LiTaO3)、氧化钇(Y2O3)、氧化锆(ZrO2)、ZnS，或者另外的无机材料。当有机材料与具有高介电常数的无机材料混合(通过添加等)时，可以更准确地控制以便进一步增加包括发光材料和粘合剂的包含发光物质的层的介电常数。
在制造过程中，发光材料分散在包含粘合剂的溶液中。包含可适用于该实施方式的粘合剂的溶液的溶剂优选地是粘合剂材料溶解于其中并且可以制造具有适合于形成期望薄膜厚度的发光层的粘度的溶液的溶剂。作为这种溶剂，可以使用有机溶剂等。例如，在使用硅氧烷树脂作为粘合剂的情况下，可以使用丙二醇单甲醚、丙二醇单甲醚醋酸盐(也称作PGMEA)、3-甲氧基-3-甲基-1-丁醇(也称作MMB)等。
接下来，如图5B中所示，保护薄膜322在第二电极层319上形成。保护薄膜322是为了防止湿气、氧气等侵入发光元件321和保护薄膜322中。优选地通过薄膜形成法例如等离子CVD法或溅射法，使用氮化硅、氧化硅、氮氧化硅、氧氮化硅、氧氮化铝、氧化铝、类金刚石碳(DLC)、包含氮的碳(CN)，或者另外的绝缘材料形成保护薄膜322。
另外，当通过使用密封剂323将密封衬底324连接到衬底100上的第二层间绝缘薄膜315时，发光元件321提供在由衬底100、密封衬底324以及密封剂323包围的空间325中。空间325用填充物填充，其可能是惰性气体(例如氮气或氩气)或密封剂323。
基于环氧的树脂优选地用于密封剂323，并且密封剂323的材料期望尽可能地不透湿气和氧气。作为密封衬底324，可以使用玻璃衬底、石英衬底，或者由FRP(玻璃纤维增强塑料)、PVF(聚氟乙烯)、聚酯薄膜、聚酯、丙烯酸等形成的塑料衬底。
随后，如图5C中所示，通过使用与实施方式2类似的各向异性导电层326，FPC327连接到与连接端子314接触的导电层320。通过上面的步骤，可以形成具有有效矩阵发光元件的半导体器件。
这里，图7显示实施方式3中全色显示的情况下像素的等价电路图。在图7中，由虚线包围的薄膜晶体管331对应于图5A中开关用于驱动的薄膜晶体管227的薄膜晶体管，而由虚线包围的薄膜晶体管332对应于驱动发光元件的薄膜晶体管。在下面的描述中，发光元件是有机EL元件(在下文称作OLED)，其中包含发光物质的层由包含具有发光性质的有机化合物的层形成。
在显示红色的像素中，发射红光的OLED334R连接到薄膜晶体管332的漏极区，而红色阳极侧电源线337R提供在其源极区中。OLED334R提供有阴极侧电源线333，用于开关的薄膜晶体管331连接到栅极线336，以及用于驱动的薄膜晶体管332的栅电极连接到用于开关的薄膜晶体管331的漏极区。用于开关的薄膜晶体管331的漏极区连接到电容器338，电容器338连接到红色阳极侧电源线337R。
在显示绿色的像素中，发射绿光的OLED334G连接到用于驱动的薄膜晶体管332的漏极区，而绿色阳极侧电源线337G提供在其源极区中。OLED334G提供有阴极侧电源线333，用于开关的薄膜晶体管331连接到栅极线336，以及用于驱动的薄膜晶体管332的栅电极连接到用于开关的薄膜晶体管331的漏极区。用于开关的薄膜晶体管331的漏极区连接到电容器338，电容器338连接到绿色阳极侧电源线337G。
在显示蓝色的像素中，发射蓝光的OLED334B连接到用于驱动的薄膜晶体管332的漏极区，而蓝色阳极侧电源线337B提供在其源极区中。OLED334B提供有阴极侧电源线333，用于开关的薄膜晶体管331连接到栅极线336，以及用于驱动的薄膜晶体管332的栅电极连接到用于开关的薄膜晶体管331的漏极区。用于开关的薄膜晶体管331的漏极区连接到电容器338，电容器338连接到蓝色阳极侧电源线337B。
依赖于包含发光物质的层的材料的不同电压分别施加到具有不同颜色的像素。这里，虽然源极线335与阳极侧电源线337R、337G和337B平行形成，但是本发明并不局限于此。栅极线336与阳极侧电源线337R、337G和337B可以并行形成。另外，用于驱动的薄膜晶体管332可以具有多栅电极结构。
在发光器件中，屏幕显示的驱动方法没有特别限制。例如，可以使用点顺序驱动方法、行顺序驱动方法、平面顺序驱动方法等。典型地，使用行顺序驱动方法，并且可以适当地与时分灰度级驱动方法或面积灰度级驱动方法结合。另外，输入到发光器件的源极线的视频信号可能是模拟信号或数字信号。可以根据视频信号适当地设计驱动电路等。
此外，在使用数字视频信号的发光器件中，存在两种驱动系统，即输入到像素的视频信号是具有恒定电压(CV)的视频信号以及输入到像素的视频信号是具有恒定电流(CC)的视频信号。此外，关于使用具有恒定电压(CV)的视频信号的驱动系统，存在两种系统，即施加到发光元件的电压是恒定的(CVCV)，以及施加到发光元件的电流是恒定的(CVCC)。另外，关于使用具有恒定电流(CC)的视频信号的驱动系统，存在两种系统，即施加到发光元件的电压是恒定的(CCCV)，以及施加到发光元件的电流是恒定的(CCCC)。在发光器件中，可以提供防止静电击穿的保护电路(例如保护二极管)。
通过上面的步骤，可以制造具有有效矩阵发光元件的发光器件。在该实施方式中显示的发光器件中，在驱动电路和像素部分中形成的薄膜晶体管的半导体层中晶体的平面取向在某个方向上对准。因此，可以抑制驱动发光元件的薄膜晶体管的电气特性的差异。结果，可以减小发光元件的辉度的差异，这允许制造具有很少色彩不均匀和很少缺陷的能够高清晰度显示的发光器件。
[实施方式4]
实施方式4将参考图8A-11D说明能够非接触式数据传输的半导体器件的制造过程。首先，参考图12说明半导体器件的结构以及参考图13A-13F说明该实施方式中显示的半导体器件的应用。
如图8A中所示，剥离薄膜402在衬底401上形成。接下来，类似于实施方式1和2，绝缘薄膜403在剥离薄膜402上形成，从而在绝缘薄膜403上形成薄膜晶体管404。随后，形成层间绝缘薄膜405以绝缘包含在薄膜晶体管404中的导电薄膜，以及形成连接到薄膜晶体管404的半导体层的源和漏电极406。
此后，形成绝缘薄膜407以覆盖薄膜晶体管404、层间绝缘薄膜405，以及源和漏电极406。然后，形成连接到源和漏电极406的导电薄膜408，绝缘薄膜407置于其间。作为衬底401，可以使用与衬底100类似的衬底。作为衬底，可以使用绝缘薄膜在其一个表面上形成的金属衬底或不锈钢衬底、可以承受该过程的处理温度的塑料衬底等。这里，玻璃衬底用作衬底401。
剥离层402通过溅射法、等离子CVD法、涂敷法、印刷法等由钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)或硅；包含元素作为其主要成分的合金材料；或者包含元素作为其主要成分的化合物材料形成以具有单层或层叠结构。作为剥离层402的包含硅的层的晶体结构可以是非晶、微晶或多晶的。
当剥离层402具有单层结构时，优选地形成钨层、钼层或者包含钨和钼的混合物的层。作为选择，形成包含氧化钨或氧氮化钨的层、包含氧化钼或氧氮化钼的层，或者包含钨和钼的混合物的氧化物或氧氮化物的层。钨和钼的混合物对应于例如钨和钼的合金。
当剥离层402具有层叠结构时，钨层、钼层或者包含钨和钼的混合物的层优选地形成为第一层，以及钨、钼或者钨和钼的混合物的氧化物、氮化物、氧氮化物或氮氧化物的层优选地形成为第二层。当形成剥离层402以具有包括包含钨的层和包含氧化钨的层的层叠结构时，可以形成包含钨的层以及在其上形成包含氧化物的绝缘薄膜，使得包含氧化钨的层在钨层与绝缘层之间的界面处形成。
此外，可以通过经由热氧化处理、氧化等离子处理、N2O等离子处理、使用具有强氧化能力的溶液例如臭氧水的处理、使用添加氢的水的处理等处理包含钨的层的表面形成包含氧化钨的层。这类似地适用于形成包含氮化钨的层、包含氧氮化钨的层，以及包含氮氧化钨的层的情况。在形成包含钨的层之后，氮化硅层、氧氮化硅层，以及氮氧化硅层优选地在包含钨的层上形成。
氧化钨由WOx表示，其中x满足2≤x≤3。x可能是2(WO2)、2.5(W2O5)、2.75(W4O11)、3(WO3)等。这里，通过溅射法形成钨薄膜以具有20-100nm，优选地40-80nm的厚度。虽然在上面的过程中剥离层402与衬底401接触形成，本发明并不局限于该过程。作为基础的绝缘薄膜可以与衬底401接触形成，并且剥离薄膜402可以与绝缘薄膜接触提供。
在剥离薄膜上形成的绝缘薄膜403可以类似于绝缘薄膜101而形成。这里，绝缘薄膜以这种方法形成，即通过在N2O气流中产生等离子在剥离薄膜402的表面上形成氧化钨薄膜，然后通过等离子CVD法形成包含氮的氧化硅薄膜。薄膜晶体管404可以与实施方式2中显示的薄膜晶体管225-227类似地形成。源和漏电极406可以与实施方式2中显示的布线234-239类似地形成。
通过涂敷并烘焙聚酰亚胺、丙烯酸或硅氧烷聚合物形成覆盖源和漏电极406的层间绝缘薄膜405和绝缘薄膜407。作为选择，它们可以由溅射法、等离子CVD法、涂敷法、印刷法等通过使用无机化合物形成以具有单层或层叠结构。无机化合物的典型实例包括氧化硅、氮化硅和氧氮化硅。
接下来，如图8B中所示，导电薄膜411在导电薄膜408上形成。这里，包含金微粒的组成物通过印刷法印刷并且在200℃下加热长达30分钟使得烘焙组成物而形成。因此，形成导电薄膜411。
随后，如图8C中所示，形成覆盖绝缘薄膜407和导电薄膜411端部的绝缘薄膜412。这里，覆盖绝缘薄膜407和导电薄膜411端部的绝缘薄膜412由环氧树脂形成。那时，环氧树脂的组成物由旋涂法涂敷，并且在160℃下加热长达30分钟；然后，去除覆盖导电薄膜411的绝缘薄膜的一部分以暴露导电薄膜411。这样，形成厚度为1-20μm，优选地5-10μm的绝缘薄膜412。这里，从绝缘薄膜403到绝缘薄膜412的层叠体称作元件形成层410。
接下来，如图8D中所示使用激光413照射绝缘薄膜403、405、407和412以形成开口部分414，如图8E中所示，使得便于随后的剥离步骤。此后，粘性元件415附加到绝缘薄膜412。用来形成开口部分414的激光优选地是具有由绝缘薄膜403、405、407和412吸收的波长的激光；典型地，适当地选择使用紫外区、可见区或红外区的激光。
作为能够发射这种激光的激光振荡器，可以使用下面：准分子激光器例如KrF准分子激光器、ArF准分子激光器或XeCl准分子激光器；气体激光器例如He激光器、He-Cd激光器、Ar激光器、He-Ne激光器、HF激光器或CO2激光器；固态激光器例如晶体例如YAG、GdVO4、YVO4、YLF或YAlO3掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm的晶体激光器、玻璃激光器或红宝石激光器；或者可以使用半导体激光器例如GaN激光器、GaAs激光器、GaAlAs激光器或InGaAsP激光器。在使用固态激光器的情况下，优选地使用基波到五次谐波的任何一个。
作为激光照射的结果，绝缘薄膜403、405、407和412吸收激光413以熔化，从而形成开口部分。当省略使用激光413照射绝缘薄膜403、405、407和412的步骤时，生产量可以提高。
随后，如图9A中所示，通过物理方法在剥离薄膜402与绝缘薄膜403之间的界面处形成的金属氧化物薄膜处，将元件形成层的一部分421从具有剥离薄膜402的衬底401剥离。物理方法指改变某种动力能(机械能)的动力学方法或机械方法。典型的物理方法指机械动力增加(例如，由人手或夹持工具剥离，或者通过滚动辊子的分离处理)。
上面的剥离步骤其特征在于形成不因热处理而收缩的层、因热处理收缩的层，以及两层之间的中间层，并且在剥离步骤完成时或者剥离步骤期间执行热处理，使得过度的应力施加于中间层或者中间层附近的区域，此后，通过刺激中间层，分离在中间层或者中间层附近的区域中发生。结果，剥离薄膜402不因非晶硅薄膜的晶化、杂质激活或脱氢中的热处理而收缩，而绝缘薄膜403和绝缘薄膜412收缩，此外，氧化钨层(WOx，其中2≤x≤3)在剥离薄膜402与绝缘薄膜403之间的界面处形成。因为氧化钨层弱，它可以容易地由上面的物理方法分离。结果，元件形成层的部分421可以由上面的物理方法从衬底401分离。
虽然在实施方式4中金属氧化物薄膜在剥离薄膜与绝缘薄膜之间形成以由物理方法剥离元件形成层410，但是本发明并不局限于此。可以使用如下方法，即透光衬底用作衬底，包含氢的非晶硅层用作剥离薄膜，并且在图8E的步骤之后，使用激光从衬底侧照射非晶硅薄膜，使得包含在非晶硅薄膜中的氢蒸发并且分离在衬底与剥离薄膜之间发生。
在图8E的步骤之后，作为选择，可以使用通过机械抛光去除衬底的方法，或者通过使用可以溶解衬底的溶液例如HF去除衬底的方法。在该情况下，可以省略剥离层。作为另一种备选方案，可以使用下面的方法：在图8E中将粘性元件415附加到绝缘薄膜412之前，将氟化物气体例如NF3、BrF3或ClF3引入到开口部分414中，使得由氟化物气体刻蚀去除剥离薄膜；粘性元件415附加到绝缘薄膜412；然后元件形成层的部分421从衬底剥离。
作为另一种备选方案，可以使用下面的方法：在图8E中将粘性元件415附加到绝缘薄膜412之前，将氟化物气体例如NF3、BrF3或ClF3引入到开口部分414中，使得由氟化物气体部分地刻蚀去除剥离层；粘性元件415附加到绝缘薄膜412；然后元件形成层的部分421由物理方法从衬底剥离。
随后，如图9B中所示，柔性衬底422附加到元件形成层的部分421中的绝缘薄膜403；然后，粘性元件415从元件形成层的部分421剥离。这里，通过铸造法由聚苯胺形成的薄膜用作柔性衬底422；然后，柔性衬底422如图9C中所示附加到切片框架432的UV薄板431。因为该UV薄板431是粘性的，柔性衬底422固定到UV薄板431上。此后，可以使用激光照射导电薄膜411以增加导电薄膜411和导电薄膜408之间的粘附性。随后，连接端子433在导电薄膜411上形成，如图9D中所示。通过形成连接端子433，可以容易地执行与随后用作天线的导电薄膜的对准和粘附。
接下来，如图10A中所示，切割元件形成层的部分421。这里，如图10B中所示，通过使用激光434照射元件形成层的部分421和柔性衬底422，将元件形成层的部分421切割成多个部分。作为激光，可以适当地使用对于激光413描述的激光。这里，优选地选择可以由绝缘薄膜403、405、407和412以及柔性衬底422吸收的激光。这里，虽然通过激光切割法将元件形成层的部分切割成多个部分，可以适当地代替使用切片法、划线法等。切割成部分的元件形成层显示为薄膜集成电路422a和422b。
接下来，如图10C中所示，使用UV光照射切片框架432的UV薄板以降低UV薄板431的粘附性。然后，UV薄板431由扩展器框架444支撑。此时，通过使用扩展器框架444支撑UV薄板431同时拉伸UV薄板431，可以增加在薄膜集成电路442a和442b之间形成的凹槽441的宽度。扩展凹槽446期望对应于随后附加到薄膜集成电路442a和442b的天线衬底的大小。
随后，如图11A中所示，使用各向异性导电粘合剂455a和455b将具有用作天线的导电薄膜452a和452b的柔性衬底456附加到薄膜集成电路442a和442b。具有用作天线的导电薄膜452a和452b的柔性衬底456提供有开口部分，以便部分地暴露导电薄膜452a和452b。覆盖用作天线的导电薄膜452a和452b的绝缘薄膜453在柔性衬底456上形成。
因此，柔性衬底456附加到薄膜集成电路442a和442b，同时调节它们的位置使得用作天线的导电薄膜452a和452b使用包含在各项异性导电粘合剂455a和455b中的导电微粒454a和454b连接到薄膜集成电路442a和442b的连接端子。这里，用作天线的导电薄膜452a由各向异性导电粘合剂455a中的导电微粒454a连接到薄膜集成电路442a，而用作天线的导电薄膜452b由各项异性导电粘合剂455b中的导电微粒454b连接到薄膜集成电路442b。
随后，如图11B中所示，在没有形成用作天线的导电薄膜452a和452b以及薄膜集成电路442a和442b的区域中切割绝缘薄膜453和柔性衬底456。这里，通过激光切割法切割它们，其中使用激光461照射绝缘薄膜453和柔性衬底456。根据上面的步骤，如图11C中所示，可以制造能够非接触式数据传输的半导体器件462a和462b。
图11D中所示的半导体器件464可以这种方法制造，即图11A中具有用作天线的导电薄膜452a和452b的柔性衬底456使用各向异性导电粘合剂455a和455b附加到薄膜集成电路442a和442b；提供柔性衬底463以便密封柔性衬底456和薄膜集成电路442a和442b；以及如图11B中所示，使用激光461照射没有形成用作天线的导电薄膜452a和452b以及薄膜集成电路442a和442b的区域。在该情况下，薄膜集成电路由切割的柔性衬底456和463密封；因此，可以抑制薄膜集成电路的退化。
根据上面的步骤，可以高产量制造薄且重量轻的半导体器件。另外，因为半导体器件中薄膜晶体管的半导体层的晶体的平面取向可以在特定方向上对准，可以抑制薄膜晶体管的电气特性的差异。因此，可以制造具有高可靠性的半导体器件。
接下来，参考图12说明能够非接触式数据传输的半导体器件的结构。实施方式4的半导体器件包括天线部分2001，电源部分2002和逻辑部分2003作为它的主要组件。天线部分2001包括接收外部信号并发送数据的天线2011。半导体器件的信号传输方法可以是电磁耦合法、电磁感应法和微波方法中任何一种。可以考虑专业人员的使用适当地选择传输方法，并且可以根据传输方法提供最佳的天线。
电源部分2002包括基于通过天线2011从外部接收的信号产生电源的整流电路2021；用于存储产生的电源的存储电容器2022；以及恒压电路2023。逻辑部分2003包括解调接收信号的解调电路2031，产生时钟信号的时钟发生/补偿电路2032，代码识别和鉴别电路2033，基于接收的信号产生从存储器中读取数据的信号的存储控制器2034，在接收的信号上叠加编码信号的调制电路2035，编码读取的数据的编码电路2037，以及存储数据的掩模ROM2038。调制电路2035具有用于调制的电阻器2036。
由代码识别/鉴别电路2033识别并鉴别的代码是帧终止信号(EOF，帧结束)、帧开始信号(SOF，帧开始)、标志、命令代码、掩码长度、掩码值等。代码识别/鉴别电路2033也具有用于识别传输错误的循环冗余校验(CRC)功能。
接下来，能够非接触式数据传输的半导体器件的应用在图13A-13F中显示。能够发送数据而不接触的半导体器件9210可以适用于各种用途，例如账单、硬币、有价证券、不记名债券、证件(例如驾照或居留卡，参看图13A)、包装容器(例如包装纸或瓶，参看图13C)、存储介质(例如DVD软件或视频磁带，参看图13B)、交通工具(例如自行车，参看图13D)、个人装饰品和配件(例如鞋子或眼镜)、食品、植物、动物、人类、衣服、商品，或者货物例如电子设备上或书包上的标签(参看图13E和13F)。
实施方式4的半导体器件9210通过安装在印刷电路板上、附加到其表面、嵌入其中等固定到产品。例如，如果产品是书，半导体器件通过嵌入纸张内而固定到书，并且如果产品是由有机树脂制造的包装，半导体器件通过嵌入有机树脂内而固定到包装。因为本发明的半导体器件9210可以小型、薄且重量轻，即使在器件固定到产品之后，产品自身的设计质量不会下降。
通过将半导体器件9210提供到账单、硬币、有价证券、不记名债券、证件等，可以提供证明功能并且可以通过使用证明功能防止伪造。而且，当该实施方式的半导体器件提供在包装容器、记录介质、个人附属物、食品、衣服、商品、电子设备等中时，系统例如检查系统可以变得更有效。
[实施方式5]
作为具有实施方式2-4的任何一个中显示的半导体器件的电子设备，给出电视设备(也简称为TV或电视接收器)、数字照相机、数字摄影机、移动电话设备(也简称为移动电话装置或移动电话)、移动信息终端例如PDA、移动游戏机、计算机的显示器、计算机、声音再现设备例如汽车音频设备、提供有记录介质的图像再现设备，例如家用游戏机等。实施方式5中参考图14A-14F说明这些具体实例。
图14A中显示的移动信息终端包括主体9201，显示部分9202等。通过将实施方式2或3中所示的半导体器件用于显示部分9202，可以低价格提供能够高清晰度显示的移动信息终端。图14B中显示的数字摄影机包括显示部分9701，显示部分9702等。通过将实施方式2或3中所示的半导体器件用于显示部分9701，可以低价格提供能够高清晰度显示的数字摄影机。图14C中显示的移动终端包括主体9101，显示部分9102等。通过将实施方式2或3中所示的半导体器件用于显示部分9102，可以低价格提供具有高可靠性的移动终端。
图14D中显示的移动电视设备包括主体9301，显示部分9302等。通过将实施方式2或3中所示的半导体器件用于显示部分9302，可以低价格提供能够高清晰度显示的移动电视设备。这种电视设备可以广泛地应用于安装到移动终端例如移动电话的小尺寸设备、便携的中尺寸设备，以及大尺寸设备(例如40英寸或更大)。
图14E中显示的移动计算机包括主体9401，显示部分9402等。通过将实施方式2或3中所示的半导体器件用于显示部分9402，可以低价格提供能够高清晰度显示的移动计算机。图14F中显示的电视设备包括主体9501，显示部分9502等。通过将实施方式2或3中所示的半导体器件用于显示部分9502，可以低价格提供能够高清晰度显示的电视设备。
这里，参考图15说明电视设备的结构，图15是显示电视设备的主结构的框图。调谐器9511接收视频信号和音频信号。视频信号通过视频检测电路9512，将从视频检测电路9512输出的信号转换成与红色、绿色或蓝色相对应的彩色信号的视频信号处理电路9513，以及根据驱动IC的输入规范转换视频信号的控制电路9514而处理。
控制电路9514将信号输出到显示板9515的扫描线驱动电路9516和信号线驱动电路9517。在数字驱动的情况下，信号分割电路9518可以提供在信号线一侧，使得输入的数字信号分割成m个信号以提供。扫描线驱动电路9516和信号线驱动电路9517是驱动像素部分的电路。在由调谐器9511接收的信号中，音频信号发送到音频检测电路9521并且它的输出通过音频信号处理电路9522提供到扬声器9523。控制电路9524接收控制信息例如接收站(接收频率)和音量，并且将信号发送到调谐器9511和音频信号处理电路9522。
电视设备通过包括显示板9515而形成；因此，电视设备消耗较少电功率并且可以显示高清晰度图像。本发明并不局限于电视接收器并且可适用于特别具有大面积的显示介质，例如火车站、机场等的信息显示板，或者街道上的广告显示板以及个人计算机的显示器。
接下来，参考图16说明移动电话设备，作为安装有本发明的半导体器件的电子设备的一种方式。移动电话设备包括机壳2700和2706、板2701、外壳2702、印刷电路板2703、操作按钮2704和电池2705(参看图16)，其中板2701可拆卸地包括到外壳2702中，并且外壳2702固定到印刷电路板2703。外壳2702的形状和大小根据板2701包括于其中的电子设备适当地改变。
封装的多个半导体器件安装在印刷电路板2703上。本发明的半导体器件可以用作它们中的一个。安装在印刷电路板2703上的半导体器件具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、发送/接收电路等的任何功能。
板2701连接到印刷电路板2703，连接薄膜2708置于其间。板2701、外壳2702，以及印刷电路板2703与操作按钮2704和电池2705一起位于机壳2700和2706中。提供板2701中的像素区域2709，以便通过在机壳2700中提供的开口窗口观察。
在板2701中，像素部分和外围驱动电路的一部分(多个驱动电路中具有低操作频率的驱动电路)可以通过使用TFT在一个衬底上形成，然而外围驱动电路的另一部分(多个驱动电路中具有高操作频率的驱动电路)可以在IC芯片上形成。IC芯片可以通过COG(玻璃上芯片)安装在板2701上，或者IC芯片可以通过使用TAB(卷带式自动接合)或印刷电路板连接到玻璃衬底。
图17A显示像素部分和外围驱动电路的一部分在一个衬底上形成，并且包括外围驱动电路的其他部分的IC芯片由COG等安装的板结构的实例。图17A中显示的板包括衬底3900、信号线驱动电路3901、像素部分3902、扫描线驱动电路3903、扫描线驱动电路3904、FPC3905、IC芯片3906、IC芯片3907、密封衬底3908和密封剂3909。使用这种结构，可以减小显示设备的功耗，并且移动电话设备可以每次充电使用更长时期。而且，移动电话的成本减小是可能的。
为了进一步减小功耗，如图17B中所示，像素部分可以在使用TFT的衬底上形成，并且整个外围驱动电路在IC芯片上形成，然后IC芯片可以通过COG(玻璃上芯片)等安装在显示板上。图17B中的显示板包括衬底3910、信号线驱动电路3911、像素部分3912、扫描线驱动电路3913、扫描线驱动电路3914、FPC3915、IC芯片3916、IC芯片3917、密封衬底3918和密封剂3919。
如此描述，本发明的半导体器件小型、薄且重量轻。使用这些特征，可以有效地利用电子设备的机壳2700和2706中的有限空间。而且，成本减小是可能的，并且可以制造包括具有高可靠性的半导体器件的电子设备。
[实施方案1]
在下文基于下面的实施方案更详细地说明本发明。不用说本发明并不由任何实施方案所限制，而是由权利要求指定。注意，除了实施方案之外，给出比较实例来描述根据本发明制造晶体硅薄膜的方法及其结晶性质。
参考图18描述制造实施方案1的晶体硅薄膜的方法。如已经参考图1A-1C在实施方式1中描述的，基薄膜(绝缘薄膜)101、非晶半导体薄膜102和覆盖薄膜103在衬底100上形成。如图1B中所示，使用激光104通过覆盖薄膜103照射非晶半导体薄膜102并且晶化，从而形成晶体半导体薄膜105。作为衬底100，使用由Corning公司制造的厚度为0.7mm的玻璃衬底。作为绝缘薄膜101，使用平行板等离子CVD装置形成包含氧的氮化硅薄膜和包含氮的氧化硅薄膜的层叠薄膜。
沉积条件如下。
<包含氧的氮化硅薄膜>
-厚度：50nm
-气体类型(流速)：SiH4(10sccm)，NH3(100sccm)，N2O(20sccm)，H2(400sccm)
-衬底温度：300℃
-压力：40Pa
-RF频率：27MHz
-RF功率：50W
-电极间距离：30mm
-电极面积：615.75cm2
<包含氮的氧化硅薄膜>
-厚度：100nm
-气体类型(流速)：SiH4(4sccm)，N2O(800sccm)
-衬底温度：400℃
-压力：40Pa
-RF频率：27MHz
-RF功率：50W
-电极间距离：15mm
-电极面积：615.75cm2
作为非晶半导体薄膜102，使用平行板等离子CVD装置形成非晶硅薄膜。非晶硅薄膜的沉积条件如下。
<非晶硅薄膜>
-厚度：66nm
-气体类型(流速)：SiH4(25sccm)，H2(150sccm)
-衬底温度：250℃
-压力：66.7Pa
-RF频率：27MHz
-RF功率：50W
-电极间距离：25mm
-电极面积：615.75cm2
在上述沉积条件下形成非晶半导体薄膜之后，它在电炉中500℃下加热长达一小时，然后在550℃下加热长达四小时。该热处理是用于从非晶硅薄膜中提取氢的处理。提取氢以便防止当使用激光束照射非晶硅薄膜时氢气从非晶硅薄膜中喷出。在热处理之后，通过氢氟酸处理长达70秒去除在非晶半导体薄膜102的表面上形成的氧化硅薄膜，然后，通过使用平行板等离子CVD装置在非晶半导体薄膜102上形成包含氧的氮化硅薄膜作为覆盖薄膜103。
沉积条件如下。
<包含氧的氮化硅薄膜>
-厚度：300nm
-气体类型(流速)：SiH4(10sccm)，NH3(100sccm)，N2O(20sccm)，H2(400sccm)
-衬底温度：300℃
-压力：40Pa
-RF频率：27MHz
-RF功率：50W
-电极间距离：30mm
-电极面积：615.75cm2
表格1显示获得的绝缘薄膜(基薄膜)101和覆盖薄膜103的组成。表格1也显示下面描述的比较实例的覆盖薄膜的组成。表格1中薄膜的组成值是热处理或激光照射之前的状态下的那些。使用卢瑟福反散射能谱分析(RBS)和氢前方散射分析(HFS)测量组成比。测量灵敏度为大约±2％。
[表格1]
形成覆盖薄膜103之后，它在电炉中500°下加热长达一小时。该热处理是从作为覆盖薄膜的包含氧的氮化硅薄膜中提取氢的处理。提取氢以便防止当使用激光束照射包含氧的氮化硅薄膜时，氢气从包含氧的氮化硅薄膜中喷出。
使用来自激光照射装置的激光束通过覆盖薄膜103照射非晶硅薄膜并且晶化，从而形成晶体硅薄膜。虽然那时使用的激光照射装置已经在实施方式1中描述，这里参考图18重复其简要描述。如图18中所示，激光照射装置包括两个激光振荡器11a和11b，并且可以使用通过组合分别从激光振荡器11a和11b发射的激光束12a和12b而获得的激光束12执行照射。
从激光振荡器11b发射的激光束12b的偏振方向通过波长板13改变。这是为了由偏振器14组合具有不同偏振方向的两个激光束。在激光束12b通过波长板13之后，激光束12b由镜子22反射并且进入偏振器14。然后，激光束12a和激光束12b由偏振器14组合。调节波长板13和偏振器14，使得组合的激光束12具有适当的能量。
由偏振器14组合的激光束12由镜子15反射，并且通过柱面透镜16和柱面透镜17定形以便具有线形横截面。柱面透镜16在照射表面上形成的射束点的纵向上起作用，而柱面透镜17在其横向上起作用。
激光照射装置包括照射表面18固定到其上的吸入台19，并且吸入台19可以由X轴单轴轨道20和Y轴单轴轨道21在X-Y方向上移动。如上讨论的，绝缘薄膜101、非晶半导体薄膜102和覆盖薄膜103形成于其上的衬底1固定到吸入台19，并且使用激光束照射，同时衬底1沿着射束点的横向，也就是X轴移动，线形激光束的纵向与Y轴对准。
在该实施方案中，衬底的移动速度设置为35cm/sec。LD激励YVO4激光器用作两个激光振荡器的每个，并且它的二次谐波(波长：532nm)用于照射。激光束在照射表面上具有14W的强度，并且在照射表面上具有长度大约为500μm且宽度大约为20μm的线形。
<晶体硅薄膜的测量>
执行EBSP测量以证实晶体硅薄膜的晶粒的位置、尺寸和平面取向。为了执行EBSP测量，通过刻蚀从晶体硅薄膜的表面去除覆盖薄膜103。在EBSP测量中，从通过使电子束以60°的入射角在晶体硅薄膜的表面上入射而获得的EBSP图像中测量晶粒的平面取向。
测量区域是50μm×50μm并且测量间距是0.1μm。测量如图2中所示彼此垂直的三个观察平面A-C的EBSP图像。图2中的矢量a-c分别指示观察平面A-C的法向矢量。观察平面A平行于衬底表面，其对应于晶体硅薄膜的顶面。观察平面C是法向矢量c平行于激光束的扫描方向的平面。根据从这三个观察平面A-C获得的多条信息，晶体硅薄膜的平面取向可以高精度指定。
图19A-21C显示晶体硅薄膜的平面取向(垂直于观察平面的晶轴取向)的分析结果。图19A-19C是每个显示50μm×50μm的测量区域中平面取向的分布的取向图图像。图19D是单晶硅的反极图，其中每种颜色表示取向。
虽然从图19A-19C中难以确定，因为这些图是单色的并且仅显示亮度，但是从彩色显示中发现取向在观察平面A上<001>的取向中、观察平面B上<301>的取向中，以及观察平面C上<301>的取向中强烈获得。此外，根据图19A-19C的图案形状和颜色发现，实施方案1的晶体硅薄膜由每个以柱形延长的晶畴组成。在图19A-19C中，每个晶畴的长度是5μm至50μm，此外，也观察到长度为50μm或更大的晶畴。
图20A-20C是显示观察平面A-C上平面取向的出现频率的分布的反极图。图20D显示频率的数值范围。虽然从图20A-20D中难以确定，因为这些图是单色的并且仅显示亮度，但是从图20A的反极图中发现观察平面A上<001>的取向以所有方向以相同概率出现的情况下14.0倍或更高的频率出现。另外，从图20B的反极图中发现观察平面B上<301>的取向最接近黑色；具体地，<301>的取向以所有取向以相同概率出现的情况下4.8倍或更高的频率出现。此外，从图20C的反极图中发现观察平面C上<301>的取向最接近黑色；具体地，<301>的取向以所有取向以相同概率出现的情况下4.8倍或更高的频率出现。
图21A-21C显示在图20A-20C的反极图中具有高出现频率的取向的取向比的计算结果。图21A显示基于图20A观察平面A上取向比的计算结果。在图20A的反极图中，相对于<001>的角度波动范围设置为±10°内，并且通过获得±10°的角度波动范围内具有取向<001>的测量点的数目与所有测量点的比例来获得取向比。
具有特定取向的点与所有测量点的获得比例的值是部分分数值。具有特定取向的点中具有高取向可靠性的测量点与所有测量点的取向比的值是全体分数值。根据结果，发现±10°的角度波动范围内取向<001>在本发明的观察平面A上占据71.2％。
类似地，图21B和21C显示基于图20B和20C的反极图观察平面B和C上<301>的取向比的计算结果。相对于<301>的角度波动范围设置为±10°内而获得取向比。发现<301>的取向在观察平面B和C上分别占据71.1％和73.9％。注意，虽然获得观察平面B和C上取向<301>的比例，作为选择可以获得接近于<301>的取向的<401>、<501>或<601>的平面取向的取向比。
[比较实例]
作为比较实例，使用与覆盖薄膜103不同的材料形成晶体硅薄膜。在比较实例中，通过使用平行板等离子CVD装置形成厚度为500nm的氧化硅薄膜作为覆盖薄膜103。绝缘薄膜101和非晶半导体薄膜102的沉积条件与实施方案中那些相同，而覆盖薄膜103的具体沉积条件如下。
<氧化硅薄膜>
-厚度：500nm
-气体类型(流速)：SiH4(4sccm)，N2O(800sccm)
-衬底温度：400℃
-压力：40Pa
-RF频率：60MHz
-RF功率：150W
-电极间距离：28mm
在该比较实例中，与实施方案类似地执行从非晶硅薄膜中提取氢的热处理。但是，不执行从覆盖薄膜103中提取氢的热处理，因为覆盖薄膜103包含极少氢。用于照射的激光束的强度是15W，并且衬底的移动速度是35cm/sec。除此之外，与实施方案类似地形成晶体硅薄膜。如此形成的晶体硅薄膜与实施方案类似地经历EBSP测量。在比较实例中，测量区域是100μm×50μm，其中测量以0.25μm的间距在每个晶格点执行。观察平面A-C与实施方案1中那些类似。
图22A-22C是分别显示观察平面A-C上平面取向的取向图图像；图23A-23C是反极图；以及图24A-24C显示取向比的计算结果。图23A-23C是显示图22A-22C中所示的观察平面A-C上平面取向的出现频率的分布。图23D显示平面取向的出现频率的数值范围。类似于图20A-20C，图23A-23C显示较接近黑色的区域具有较高比例的具有平面取向的晶粒。
从图23A的反极图中发现，观察平面A上<211>的取向最接近黑色；具体地，<211>的取向以所有取向以相同概率出现的情况下3.9倍或更高的频率出现。另外，从图23B的反极图中发现，观察平面B上<111>的取向最接近黑色；具体地，<111>的取向以所有取向以相同概率出现的情况下9.7倍或更高的频率出现。
从图23C的反极图中进一步发现，观察平面C上<101>的取向最接近黑色；具体地，<101>的取向以所有取向以相同概率出现的情况下9.7倍或更高的频率出现。图24A中的彩色区域是显示在±10°的角度波动范围内具有<211>的取向的晶粒的区域。图24B中的彩色区域是显示在±10°的角度波动范围内具有<111>的取向的晶粒的区域。图24C中的彩色区域是显示在±10°之间的角度波动范围内具有<101>的取向的晶粒的区域。
在比较实例中，如图23A-23C中看到的，取向分别在观察平面A、B和C上在<211>、<111>和<101>的取向中强烈获得。如图24A-24C中看到的，观察平面A上<211>的取向比是42.1％；观察平面B上<111>的取向比是41.2％；以及观察平面C上<101>的取向比是52.3％。注意，晶粒的等价平面取向族例如[101]、[001]和[110]共同地称作<101>。
(实施方案与比较实例之间的比较)
图19A-19C的取向图图像与图22A-22C的取向图图像之间的比较显示，实施方案和比较实例的每个由每个以柱形延长的晶畴组成，但是实施方案的晶粒的尺寸(长度、宽度)显著较大。此外，图21A-21C和图24A-24C中显示的实施方案和比较实例中观察平面A-C的取向比的计算结果排列在表格2中。
如表格2中可以看到，在观察平面A-C的每个上具有高出现频率的平面取向在实施方案和比较实例之间不同。在该实施方案中发现，在三个观察平面的每个上平面取向以高达70％或更多的显著高的比例在一个方向上对准。换句话说，发现在晶化区域中形成晶粒的平面取向可以认为在一个方向上对准的晶体半导体。
[表格2]
Figure G200710088158920070329D000551
[实施方案2]
该实施方案参考图25A-26H描述实施方案1中描述的样品的观察平面B和C上平面取向<301>和其他平面取向的取向比。图25A-25D是分别显示观察平面B上50μm×50μm的测量区域中<601>、<501>、<401>和<301>的取向分布的取向图图像。每个图具有每边50μm的长度。注意，测量间距是0.1μm。在图25A-25D中，分别在彩色部分中形成具有<601>、<501>、<401>和<301>的平面取向的晶体硅薄膜。
图25E-25H中的彩色区域分别是显示以±10°或更小之间的角度波动范围具有<601>、<501>、<401>和<301>的取向的晶粒的区域。图25E-25H显示平面取向的取向比的计算结果。通过获得以±10°或更小之间的角度波动范围具有每个取向的测量点的数目的比例来获得每个取向比。具有特定取向的点与所有测量点的获得比例的值是部分分数值。具有特定取向的点中具有高取向可靠性的测量点与所有测量点的取向比的值是全体分数值。
表格3显示平面取向的取向比。注意，比例四舍五入到最接近的整数。表格3显示观察平面B上晶粒的<601>、<501>、<401>和<301>的平面取向的取向比的每个是60％或更多。
[表格3]
  平面取向     <601>     <501>     <401>     <301>
  取向比     66％     68％     72％     71％
图26A-26D是分别显示观察平面C上50μm×50μm的测量区域中<601>、<501>、<401>和<301>的平面取向分布的取向图图像。每个图具有每边50μm的长度。注意，测量间距是0.1μm。在图26A-26D中，分别在彩色部分中形成具有<601>、<501>、<401>和<301>的平面取向的晶体硅薄膜。
图26E-26H中的彩色区域分别是显示以±10°或更小之间的角度波动范围具有<601>、<501>、<401>和<301>的取向的晶粒的区域。图26E-26H显示平面取向的取向比的计算结果。通过获得以±10°或更小之间的角度波动范围具有每个取向的测量点的数目的比例来获得每个取向比。表格4显示平面取向的取向比。注意，比例四舍五入到最接近的整数。
[表格4]
  平面取向     <601>     <501>     <401>     <301>
  取向比     69％     72％     75％     74％
表格4显示观察平面C上<601>、<501>、<401>和<301>的平面取向的取向比的每个是60％或更多。从前述中，发现除了<301>之外，<601>、<501>和<401>的平面取向的取向比的每个在观察平面B和C上也是60％或更多。
[实施方案3]
该实施方案参考图27和图28A-28G描述使用与实施方案1中那些不同的激光束的能量和扫描速度以及覆盖薄膜的厚度形成的晶体硅薄膜的平面取向的取向比。
首先，参考图18描述制造实施方案3的晶体硅薄膜的方法。通过使用平行板等离子CVD装置在与实施方案1中那些类似的条件下在与实施方案1中描述的衬底类似的衬底上形成包含氧的氮化硅薄膜与包含氮的氧化硅薄膜的层叠薄膜，这是绝缘薄膜101。接下来，通过使用平行板等离子CVD装置在与实施方案1中那些类似的条件下形成非晶硅薄膜作为非晶半导体薄膜102。
接下来，在电炉中500℃下加热衬底长达一小时。在热处理之后，通过氢氟酸处理去除因加热而在非晶半导体薄膜102的表面上形成的氧化物薄膜。执行氢氟酸处理长达90秒。此后，通过使用平行板等离子CVD装置在非晶半导体薄膜102上形成包含氧的氮化硅薄膜作为覆盖薄膜103。
沉积条件如下。注意，除了厚度之外沉积条件与实施方案1中那些类似。
<包含氧的氮化硅薄膜>
-厚度：400nm
-气体类型(流速)：SiH4(10sccm)，NH3(100sccm)，N2O(20sccm)，H2(400sccm)
-衬底温度：300℃
-压力：40Pa
-RF频率：27MHz
-RF功率：50W
-电极间距离：30mm
-电极面积：615.75cm2
在形成覆盖薄膜103之后，它在电炉中600℃下加热长达四小时。该热处理是用于从作为覆盖薄膜的包含氧的氮化硅薄膜中提取氢的处理。提取氢以便防止当使用激光束照射包含氧的氮化硅薄膜时，氢气从包含氧的氮化硅薄膜中喷出。如果覆盖薄膜包含很少氢，则热处理可以省略。
通过使用激光照射装置使用激光束通过覆盖薄膜103照射非晶硅薄膜并且晶化，从而形成晶体硅薄膜。在该实施方案中，衬底的移动速度设置为20cm/sec。LD激励YVO4激光器用作两个激光振荡器的每个，并且它的二次谐波(波长：532nm)用于照射。激光束在照射表面上具有8.4W的强度，并且在照射表面上具有长度大约为500μm且宽度大约为20μm的线形。
<晶体硅薄膜的测量>
执行EBSP测量以证实晶体硅薄膜的晶粒的位置、尺寸和平面取向。为了执行EBSP测量，通过刻蚀从晶体硅薄膜的表面去除覆盖薄膜103。在EBSP测量中，通过使电子束以60°的入射角在晶体硅薄膜的表面上入射来获得EBSP图像。从获得的EBSP图像中测量晶粒的平面取向。测量区域是50μm×50μm并且测量间距是0.5μm。测量如图2中所示彼此垂直的三个观察平面A-C的EBSP图像。
图27-30F显示晶体硅薄膜的平面取向(垂直于观察平面的晶轴取向)的分析结果。图27显示在显示观察平面A上的平面取向的出现频率分布的反极图(没有显示)中，具有高出现频率的平面取向的取向比的计算结果。注意，彩色区域是显示以±10°或更小之间的角度波动范围具有<101>的取向的晶粒的区域。图27显示在该实施方案的观察平面A上±10°的角度波动范围内<001>的取向占据80％，也就是60％或更多。
图28A-28G的每个显示在显示观察平面B上的平面取向的出现频率分布的反极图(没有显示)中，具有高出现频率的平面取向的取向比的计算结果。在图28A中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<001>的晶粒的区域，并且显示具有平面取向<001>的晶粒的取向比。在图28B中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<601>的晶粒的区域，并且显示具有平面取向<601>的晶粒的取向比。在图28C中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<501>的晶粒的区域，并且显示具有平面取向<501>的晶粒的取向比。在图28D中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<401>的晶粒的区域，并且显示具有平面取向<401>的晶粒的取向比。在图28E中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<301>的晶粒的区域，并且显示具有平面取向<301>的晶粒的取向比。在图28F中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<201>的晶粒的区域，并且显示具有平面取向<201>的晶粒的取向比。在图28G中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<101>的晶粒的区域，并且显示具有平面取向<101>的晶粒的取向比。平面取向的取向比排列在表格5中。注意，比例已经四舍五入到最接近的整数。
[表格5]
平面取向 <001> <601> <501> <401> <301> <201> <101>
取向比 0％ 27％ 35％ 39％ 47％ 69％ 0％
图29A-29G的每个显示在显示观察平面C上的平面取向的出现频率分布的反极图(没有显示)中，具有高出现频率的平面取向的取向比的计算结果。在图29A中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<001>的晶粒的区域，并且显示具有平面取向<001>的晶粒的取向比。在图29B中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<601>的晶粒的区域，并且显示具有平面取向<601>的晶粒的取向比。在图29C中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<501>的晶粒的区域，并且显示具有平面取向<501>的晶粒的取向比。在图29D中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<401>的晶粒的区域，并且显示具有平面取向<401>的晶粒的取向比。在图29E中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<301>的晶粒的区域，并且显示具有平面取向<301>的晶粒的取向比。在图29F中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<201>的晶粒的区域，并且显示具有平面取向<201>的晶粒的取向比。在图29G中，彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<101>的晶粒的区域，并且显示具有平面取向<101>的晶粒的取向比。平面取向的取向比排列在表格6中。注意，比例已经四舍五入到最接近的整数。
[表格6]
平面取向 <001> <601> <501> <401> <301> <201> <101>
取向比 0％ 33％ 39％ 41％ 48％ 82％ 0％
表格5中显示的平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>的取向比的总和是218.3％。表格6中显示的平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>的取向比的总和是244.4％。图30A-30F显示关于平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>之间重叠的每个而获得的平面取向的计算结果，作为平面取向的任何一个的仅取向比。
注意，<001>、<601>、<501>、<401>、<301>、<201>和<101>的全部的平面取向的总和，关于平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>之间重叠的每个计算它们中的每个作为仅平面取向的任何一个中的取向比，如上所述由<x01>(x＝0，1，2，3，4，5，6)表示。
图30A是显示观察平面A上50μm×50μm的测量区域中平面取向<001>的分布的取向图图像。图30B是显示观察平面B上50μm×50μm的测量区域中平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>的分布的取向图图像。图30C是显示观察平面C上50μm×50μm的测量区域中平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>的分布的取向图图像。每个图具有每边50μm的长度。
在图30A中，具有平面取向<001>的晶体硅薄膜在彩色部分中形成。在图30B和30C的每个中，具有平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>的晶体硅薄膜在彩色部分中形成。
图30D显示观察平面A上具有平面取向<001>的晶粒的取向比的计算结果，其中彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<001>的晶粒的区域。
图30E显示观察平面B上具有平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>的晶粒的取向比的计算结果。彩色区域的整个区域是显示以±10°或更小之间的角度波动范围具有平面取向<x01>(x＝0，1，2，3，4，5，6)的晶粒的区域。区域根据x的值具有不同颜色以区分与平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>相对应的区域。这里，排除平面取向之间的重叠。
图30F显示观察平面C上具有平面取向<001>、<601>、<501>、<401>、<301>、<201>和<101>的晶粒的取向比的计算结果。彩色区域的整个区域是显示以±10°或更小之间的角度波动范围具有平面取向<x01>(x＝0，1，2，3，4，5，6)的晶粒的区域。类似于图30E，根据x的值区分与平面取向相对应的区域。
表格7显示观察平面A-C上平面取向的取向比以及<x01>(x＝0，1，2，3，4，5，6)的取向比(也就是，排除重叠的取向<001>、<601>、<501>、<401>、<301>、<201>和<101>中取向比的总和)。注意，比例已经四舍五入到最接近的整数。
[表格7]
Figure G200710088158920070329D000611
表格7显示在观察平面A上±10°的角度波动范围内<001>的取向占据晶粒的平面取向的60％或更多。另外，它显示在观察平面B上<x01>(x＝0，1，2，3，4，5，6)占据60％或更多。此外，它显示在观察平面C上<x01>(x＝0，1，2，3，4，5，6)占据60％或更多。而且，它显示在观察平面B和C的每个上排除x等于1时的平面取向的<x01>(x＝0，2，3，4，5，6)的取向比也占据60％或更多。
[实施方案4]
该实施方案参考图31A-31F描述使用与实施方案1中那些不同的激光束的能量和扫描速度以及覆盖薄膜的厚度形成的晶体硅薄膜的平面取向的取向比。
首先，参考图18描述制造实施方案4的晶体硅薄膜的方法。通过使用平行板等离子CVD装置在与实施方案1中那些类似的条件下在与实施方案1中描述的衬底类似的衬底上形成包含氧的氮化硅薄膜与包含氮的氧化硅薄膜的层叠薄膜，这是绝缘薄膜101。接下来，通过使用平行板等离子CVD装置在与实施方案1中那些类似的条件下形成非晶硅薄膜作为非晶半导体薄膜102。形成之后，在上述沉积条件下形成非晶半导体薄膜，然后在电炉中500℃下加热长达一小时，此外在550℃下加热长达四小时。
接下来，通过氢氟酸处理去除因加热而在非晶半导体薄膜102的表面上形成的氧化物薄膜。执行氢氟酸处理长达90秒。此后，使用包含臭氧的水溶液在非晶半导体薄膜102上形成氧化物薄膜，并且通过氢氟酸处理去除氧化物薄膜。这是为了完全去除非晶硅薄膜表面上的杂质。执行使用包含臭氧的水溶液的处理长达40秒，并且执行氢氟酸处理长达90秒。接下来，通过使用平行板等离子CVD装置在非晶半导体薄膜102上形成包含氧的氮化硅薄膜作为覆盖薄膜103。
沉积条件如下。注意，除了厚度之外沉积条件与实施方案1中那些类似。
<包含氧的氮化硅薄膜>
-厚度：400nm
-气体类型(流速)：SiH4(10sccm)，NH3(100sccm)，N2O(20sccm)，H2(400sccm)
-衬底温度：300℃
-压力：40Pa
-RF频率：27MHz
-RF功率：50W
-电极间距离：30mm
-电极面积：615.75cm2
在形成覆盖薄膜103之后，它在电炉中600℃下加热长达四小时。该热处理是用于从作为覆盖薄膜的包含氧的氮化硅薄膜中提取氢的处理。提取氢以便防止当使用激光束照射包含氧的氮化硅薄膜时，氢气从包含氧的氮化硅薄膜中喷出。
通过使用激光照射装置使用激光束通过覆盖薄膜103照射非晶硅薄膜并且晶化，从而形成晶体硅薄膜。在该实施方案中，衬底的移动速度设置为10cm/sec。LD激励YVO4激光器用作两个激光振荡器的每个，并且它的二次谐波(波长：532nm)用于照射。激光束在照射表面上具有6.4W的强度，并且在照射表面上具有长度大约为500μm且宽度大约为20μm的线形。
<晶体硅薄膜的测量>
执行EBSP测量以证实晶体硅薄膜的晶粒的位置、尺寸和平面取向。为了执行EBSP测量，通过刻蚀从晶体硅薄膜的表面去除覆盖薄膜103。在EBSP测量中，通过使电子束以60°的入射角在晶体硅薄膜的表面上入射来获得EBSP图像。从获得的EBSP图像中测量晶粒的平面取向。
测量区域是50μm×50μm并且测量间距是0.5μm。测量如图2中所示彼此垂直的三个观察平面A-C的EBSP图像。图31A-31F显示晶体硅薄膜的平面取向(垂直于观察平面的晶轴取向)的分析结果。
图31A是显示观察平面A上50μm×50μm的测量区域中平面取向<001>的分布的取向图图像。图31B是显示观察平面B上50μm×50μm的测量区域中平面取向<001>、<301>、<201>和<101>的分布的取向图图像。图31C是显示观察平面C上50μm×50μm的测量区域中平面取向<001>、<301>、<201>和<101>的分布的取向图图像。每个图具有每边50μm的长度。
在图31A中，具有平面取向<001>的晶体硅薄膜在彩色部分中形成。在图31B和31C的每个中，具有平面取向<001>、<301>、<201>和<101>的晶体硅薄膜在彩色部分中形成。
图31D显示观察平面A上具有平面取向<001>的晶粒的取向比的计算结果，其中彩色区域是显示以±10°或更小之间的角度波动范围具有平面取向<001>的晶粒的区域。
图31E显示观察平面B上具有平面取向<001>、<301>、<201>和<101>的晶粒的取向比的计算结果。彩色区域的整个区域是显示以±10°或更小之间的角度波动范围具有平面取向<x01>(x＝0，1，2，3)的晶粒的区域。区域根据x的值具有不同颜色以区分与平面取向<001>、<301>、<201>和<101>相对应的区域。这里，排除平面取向之间的重叠。
图31F显示观察平面C上具有平面取向<001>、<301>、<201>和<101>的晶粒的取向比的计算结果。彩色区域的整个区域是显示以±10°或更小之间的角度波动范围具有平面取向<x01>(x＝0，1，2，3)的晶粒的区域。类似于图31E，根据x的值区分与平面取向相对应的区域。
表格8显示观察平面A-C上平面取向的取向比以及观察平面B和C上<x01>(x＝0，1，2，3)的取向比(也就是，排除重叠的取向<001>、<301>、<201>和<101>中取向比的总和)。注意，比例已经四舍五入到最接近的整数。
[表格8]
Figure G200710088158920070329D000641
表格8显示在观察平面A上以±10°之间的角度波动范围取向<001>占据晶粒的平面取向的76％，也就是60％或更多。另外，它显示在观察平面B上<x01>(x＝0，1，2，3)占据72％，也就是60％或更多。注意，在观察平面B上根据类似计算获得的<x01>(x＝0，1，2，3，4，5，6)的取向比是79％，也就是60％或更多。
另外，它显示在观察平面C上<x01>(x＝0，1，2，3)占据86％，也就是60％或更多。注意，在观察平面C上根据类似计算获得的<x01>(x＝0，1，2，3，4，5，6)的取向比是88％，也就是60％或更多。换句话说，<x01>(x＝0，1，2，3)的取向比是60％或更多，并且<x01>(x＝0，1，2，3，4，5，6)的取向比超过<x01>(x＝0，1，2，3)的取向比。此外，它显示在观察平面B和C的每个上排除x等于1时的平面取向的<x01>(x＝0，2，3)的取向比也是60％或更多。
[实施方案5]
该实施方案参考图32A-32F描述使用与实施方案1中那些不同的激光束的能量和扫描速度以及覆盖薄膜的厚度形成的晶体硅薄膜的平面取向的取向比。
首先，参考图18描述制造实施方案5的晶体硅薄膜的方法。通过使用平行板等离子CVD装置在与实施方案1中描述的衬底类似的衬底100上形成包含氧的氮化硅薄膜与包含氮的氧化硅薄膜的层叠薄膜，这是绝缘薄膜101。作为衬底100，使用由Corning公司制造的厚度为0.7mm的玻璃衬底。
沉积条件如下。
<包含氧的氮化硅薄膜>
-厚度：50nm
-气体类型(流速)：SiH4(15sccm)，NH3(150sccm)，N2O(20sccm)，H2(1200sccm)
-衬底温度：330℃
-压力：40Pa
-RF频率：13.56MHz
-RF功率：250W
-电极间距离：24.5mm
-电极面积：2972.8cm2
<包含氮的氧化硅薄膜>
-厚度：100nm
-气体类型(流速)：SiH4(30sccm)，N2O(1200sccm)
-衬底温度：330℃
-压力：40Pa
-RF频率：13.56MHz
-RF功率：50W
-电极间距离：24.5mm
-电极面积：2972.8cm2
作为非晶半导体薄膜102，通过使用平行板等离子CVD装置形成非晶硅薄膜。非晶硅薄膜的沉积条件如下。
<非晶硅薄膜>
-厚度：66nm
-气体类型(流速)：SiH4(280sccm)，H2(300sccm)
-衬底温度：330℃
-压力：170Pa
-RF频率：13.56MHz
-RF功率：250W
-电极间距离：24.5mm
-电极面积：2972.8cm2
接下来，通过使用平行板等离子CVD装置在非晶半导体薄膜102上形成以低于SIMS检测极限的浓度包含氧的氮化硅薄膜作为覆盖薄膜103。沉积条件如下。
<以低于检测极限的浓度包含氧的氮化硅薄膜>
-厚度：300nm
-气体类型(流速)：SiH4(15sccm)，NH3(150sccm)H2(1200sccm)
-衬底温度：330℃
-压力：40Pa
-RF频率：13.56MHz
-RF功率：250W
-电极间距离：24.5mm
-电极面积：2972.8cm2
图33显示沉积的覆盖薄膜103中氧的浓度。图33中显示的薄膜的氧浓度值是热处理或激光照射之前的状态下的值。使用二次离子质谱测定法(SIMS)测量氧浓度。在图33中，实施方案5的覆盖薄膜103的氧浓度几乎等于或低于当前SIMS的检测极限。因此，实践中，浓度认为更低(1×1017原子/立方厘米或更低)。
在形成覆盖薄膜103之后，它在电炉中500℃下加热长达一小时，然后在550℃下加热长达四小时。该热处理是用于从作为覆盖薄膜的以低于检测极限的浓度包含氧的氮化硅薄膜中提取氢的处理。提取氢以便防止当使用激光束照射包含氧的氮化硅薄膜时，氢气从以低于检测极限的浓度包含氧的氮化硅薄膜中喷出。
通过使用激光照射装置使用激光束通过覆盖薄膜103照射非晶硅薄膜并且晶化，从而形成晶体硅薄膜。在该实施方案中，衬底的移动速度设置为20cm/sec。LD激励YVO4激光器用作两个激光振荡器的每个，并且它的二次谐波(波长：532nm)用于照射。激光束在照射表面上具有9.6W的强度，并且在照射表面上具有长度大约为500μm且宽度大约为20μm的线形。
<晶体硅薄膜的测量>
执行EBSP测量以证实晶体硅薄膜的晶粒的位置、尺寸和平面取向。为了执行EBSP测量，通过刻蚀从晶体硅薄膜的表面去除覆盖薄膜103。在EBSP测量中，从通过使电子束以60°的入射角在晶体硅薄膜的表面上入射而获得的EBSP图像中测量晶粒的平面取向。
测量区域是50μm×50μm并且测量间距是0.5μm。测量如图2中所示彼此垂直的三个观察平面A-C的EBSP图像。图32A-32F显示晶体硅薄膜的平面取向(垂直于观察平面的晶轴取向)的分析结果。
图32A是显示观察平面A上50μm×50μm的测量区域中平面取向<001>的分布的取向图图像。图32B是显示观察平面B上50μm×50μm的测量区域中平面取向<001>、<301>、<201>和<101>的分布的取向图图像。图32C是显示观察平面C上50μm×50μm的测量区域中平面取向<001>、<301>、<201>和<101>的分布的取向图图像。每个图具有每边50μm的长度。
在图32A中，具有平面取向<001>的晶体硅薄膜在彩色部分中形成。在图32B和32C的每个中，具有平面取向<001>、<301>、<201>和<101>的晶体硅薄膜在彩色部分中形成。
图32D显示观察平面A上具有平面取向<001>的晶粒的取向比的计算结果，其中彩色区域是显示在±10°或更小之间的角度波动范围内具有平面取向<001>的晶粒的区域。
图32E显示观察平面B上具有平面取向<001>、<301>、<201>和<101>的晶粒的取向比的计算结果。彩色区域的整个区域是显示在±10°或更小之间的角度波动范围内具有平面取向<x01>(x＝0，1，2，3)的晶粒的区域。区域根据x的值具有不同颜色以区分与平面取向<001>、<301>、<201>和<101>相对应的区域。这里，排除平面取向之间的重叠。
图32F显示观察平面C上具有平面取向<001>、<301>、<201>和<101>的晶粒的取向比的计算结果。彩色区域的整个区域是显示在±10°或更小之间的角度波动范围内具有平面取向<x01>(x＝0，1，2，3)的晶粒的区域。类似于图32E，根据x的值区分与平面取向相对应的区域。
表格9显示观察平面A-C上平面取向的取向比以及观察平面B和C上<x01>(x＝0，1，2，3)的取向比(也就是，排除重叠的取向<001>、<301>、<201>和<101>的取向比的总和)。注意，比例已经四舍五入到最接近的整数。
[表格9]
Figure G200710088158920070329D000681
表格9显示在观察平面A上±10°的角度波动范围内取向<001>占据68％，也就是60％或更多。另外，它显示在观察平面B上<x01>(x＝0，1，2，3)占据72％，也就是60％或更多。注意，在观察平面B上根据类似计算获得的<x01>(x＝0，1，2，3，4，5，6)的取向比是81％，也就是60％或更多。
此外，它显示在观察平面C上<x01>(x＝0，1，2，3)占据81％，也就是60％或更多。注意，在观察平面C上根据类似计算获得的<x01>(x＝0，1，2，3，4，5，6)的取向比是85％，也就是60％或更多。换句话说，<x01>(x＝0，1，2，3)的取向比是60％或更多，并且<x01>(x＝0，1，2，3，4，5，6)的取向比超过<x01>(x＝0，1，2，3)的取向比。此外，它显示在观察平面B和C的每个上排除x等于1时的平面取向的<x01>(x＝0，2，3)的取向比也是60％或更多。
该申请基于2006年3月20日在日本专利局提交的日本专利申请No.2006-077484，在此引用其全部内容作为参考。

Claims (24)

1.一种晶体半导体薄膜，包括：
在衬底上的包含多个晶粒的半导体薄膜，
其中在半导体薄膜的第一平面，±10°的角度波动范围内<001>的取向的晶粒比例等于或大于60％且小于100％，
其中在半导体薄膜的第二平面，±10°的角度波动范围内<001>、<101>、<201>、<301>、<401>、<501>或<601>的任何一个的取向的晶粒比例等于或大于60％且小于100％，
其中在半导体薄膜的第三平面，±10°的角度波动范围内<001>、<101>、<201>、<301>、<401>、<501>或<601>的任何一个的取向的晶粒比例等于或大于60％且小于100％，
其中第一平面的法向矢量垂直于衬底表面，
其中第二平面的法向矢量平行于衬底表面并且平行于晶粒的晶体生长方向，以及
其中第三平面的法向矢量平行于衬底表面并且垂直于晶粒的晶体生长方向。
2.一种晶体半导体薄膜，包括：
在衬底上的包含多个晶粒的半导体薄膜，
其中在半导体薄膜的第一平面，±10°的角度波动范围内<001>的取向的晶粒比例等于或大于60％且小于100％，
其中在半导体薄膜的第二平面，±10°的角度波动范围内<x01>的取向的晶粒比例等于或大于60％且小于100％，其中x＝0，1，2，3，4，5，6，
其中在半导体薄膜的第三平面，±10°的角度波动范围内<x01>的取向的晶粒比例等于或大于60％且小于100％，其中x＝0，1，2，3，4，5，6，
其中第一平面的法向矢量垂直于衬底表面，
其中第二平面的法向矢量平行于衬底表面并且平行于晶粒的晶体生长方向，以及
其中第三平面的法向矢量平行于衬底表面并且垂直于晶粒的晶体生长方向。
3.根据权利要求1的晶体半导体薄膜，其中半导体薄膜的晶粒尺寸是宽度等于或大于0.1μm且等于或小于10μm，并且长度等于或大于5μm且等于或小于50μm。
4.根据权利要求2的晶体半导体薄膜，其中半导体薄膜的晶粒尺寸是宽度等于或大于0.1μm且等于或小于10μm，并且长度等于或大于5μm且等于或小于50μm。
5.根据权利要求1的晶体半导体薄膜，其中半导体薄膜的半导体是Si或Si1-xGex，其中0＜x＜0.1。
6.根据权利要求2的晶体半导体薄膜，其中半导体薄膜的半导体是Si或Si1-xGex，其中0＜x＜0.1。
7.一种半导体器件，包括：
具有在衬底上的包含多个晶粒的半导体薄膜的半导体元件，
其中在半导体薄膜的第一表面，±10°的角度波动范围内<001>的取向的晶粒比例等于或大于60％且小于100％，
其中在半导体薄膜的第二表面，±10°的角度波动范围内<001>、<101>、<201>、<301>、<401>、<501>或<601>的任何一个的取向的晶粒比例等于或大于60％且小于100％，
其中在半导体薄膜的第三表面，±10°的角度波动范围内<001>、<101>、<201>、<301>、<401>、<501>或<601>的任何一个的取向的晶粒比例等于或大于60％且等于或小于100％，
其中第一平面的法向矢量垂直于衬底表面，
其中第二平面的法向矢量平行于衬底表面并且平行于晶粒的晶体生长方向，以及
其中第三平面的法向矢量平行于衬底表面并且垂直于晶粒的晶体生长方向。
8.一种半导体器件，包括：
具有在衬底上的包含多个晶粒的半导体薄膜的半导体元件，
其中在半导体薄膜的第一表面，±10°的角度波动范围内<001>的取向的晶粒比例等于或大于60％且小于100％，
其中在半导体薄膜的第二表面，±10°的角度波动范围内<x01>的取向的晶粒比例等于或大于60％且小于100％，其中x＝0，1，2，3，4，5，6，
其中在半导体薄膜的第三表面，±10°的角度波动范围内<x01>的取向的晶粒比例等于或大于60％且小于100％，其中x＝0，1，2，3，4，5，6，
其中第一平面的法向矢量垂直于衬底表面，
其中第二平面的法向矢量平行于衬底表面并且平行于晶粒的晶体生长方向，以及
其中第三平面的法向矢量平行于衬底表面并且垂直于晶粒的晶体生长方向。
9.根据权利要求7的半导体器件，其中半导体薄膜的晶粒尺寸是宽度等于或大于0.1μm且等于或小于10μm，并且长度等于或大于5μm且等于或小于50μm。
10.根据权利要求8的半导体器件，其中半导体薄膜的晶粒尺寸是宽度等于或大于0.1μm且等于或小于10μm，并且长度等于或大于5μm且等于或小于50μm。
11.根据权利要求7的半导体器件，其中半导体薄膜的半导体是Si或Si1-xGex，其中0＜x＜0.1。
12.根据权利要求8的半导体器件，其中半导体薄膜的半导体是Si或Si1-xGex，其中0＜x＜0.1。
13.根据权利要求7的半导体器件，其中半导体元件是仅对应于半导体器件的薄膜晶体管、二极管、电阻元件、电容元件、CCD或光电转换元件。
14.根据权利要求8的半导体器件，其中半导体元件是仅对应于半导体器件的薄膜晶体管、二极管、电阻元件、电容元件、CCD或光电转换元件。
15.一种制造晶体半导体薄膜的方法，包括：
在衬底上形成绝缘薄膜；
在绝缘薄膜上形成非晶半导体薄膜；
形成薄膜厚度为200nm至1000nm，包含等于或小于10原子百分比的氧，并且氮与硅的相对比例等于或大于1.3且等于或小于1.5的氮化硅薄膜；以及
使用透射氮化硅薄膜的连续波激光或者重复率等于或大于10MHz波长的激光照射非晶半导体薄膜，以熔化和随后晶化该非晶半导体薄膜。
16.根据权利要求15的制造晶体半导体薄膜的方法，其中，
包含氧的氮化硅薄膜由等离子CVD在包含SiH4，NH3和N2O的气氛中形成。
17.根据权利要求15的制造晶体半导体薄膜的方法，其中包含氧的氮化硅薄膜由等离子CVD在包含SiH4和NH3的气氛中形成。
18.根据权利要求15的制造晶体半导体薄膜的方法，其中非晶半导体薄膜具有等于或大于20nm且等于或小于80nm的薄膜厚度。
19.根据权利要求15的制造晶体半导体薄膜的方法，其中连续波激光的激光或重复率等于或大于10MHz的激光具有由非晶半导体薄膜吸收的波长。
20.一种制造半导体器件的方法，包括：
在衬底上形成绝缘薄膜；
在绝缘薄膜上形成非晶半导体薄膜；
在非晶半导体薄膜上形成薄膜厚度为200nm至1000nm，包含等于或小于10原子百分比的氧，并且氮与硅的相对比例等于或大于1.3且等于或小于1.5的氮化硅薄膜；
使用透射氮化硅薄膜的连续波激光或者重复率等于或大于10MHz波长的激光，照射非晶半导体薄膜，以熔化和随后晶化该非晶半导体薄膜，以及
使用晶体半导体薄膜形成半导体元件。
21.根据权利要求20的制造半导体器件的方法，其中
包含氧的氮化硅薄膜由等离子CVD在包含SiH4，NH3和N2O的气氛中形成。
22.根据权利要求20的制造半导体器件的方法，其中
包含氧的氮化硅薄膜由等离子CVD在包含SiH4和NH3的气氛中形成。
23.根据权利要求20的制造半导体器件的方法，其中
非晶半导体薄膜具有等于或大于20nm且等于或小于80nm的薄膜厚度。
24.根据权利要求20的制造半导体器件的方法，其中
连续波激光的激光或重复率等于或大于10MHz的激光具有由非晶半导体薄膜吸收的波长。
CN2007100881589A 2006-03-20 2007-03-20 晶体半导体薄膜,半导体器件及其制造方法 Expired - Fee Related CN101043026B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-077484 2006-03-20
JP2006077484 2006-03-20
JP2006077484 2006-03-20

Publications (2)

Publication Number Publication Date
CN101043026A CN101043026A (zh) 2007-09-26
CN101043026B true CN101043026B (zh) 2011-04-20

Family

ID=38532477

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100881589A Expired - Fee Related CN101043026B (zh) 2006-03-20 2007-03-20 晶体半导体薄膜,半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US8278739B2 (zh)
KR (1) KR101424788B1 (zh)
CN (1) CN101043026B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7935584B2 (en) * 2006-08-31 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor device
US8338278B2 (en) * 2006-12-04 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device with crystallized semiconductor film
KR101397567B1 (ko) 2007-01-24 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막의 결정화 방법 및 반도체장치의 제작방법
JP5433154B2 (ja) * 2007-02-23 2014-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9177811B2 (en) * 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2009086752A (ja) * 2007-09-27 2009-04-23 Seiko Precision Inc 照光式タッチパネル及び照光式タッチパネルの製造方法
KR20100043011A (ko) * 2008-10-17 2010-04-27 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치, 유기 ｅｌ 장치의 제조 방법, 전자 기기
US20100102323A1 (en) * 2008-10-24 2010-04-29 Sposili Robert S Directionally Annealed Silicon Film Having a (100)-Normal Crystallographical Orientation
JP5503946B2 (ja) * 2008-11-28 2014-05-28 株式会社半導体エネルギー研究所 光電変換装置
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
US8772627B2 (en) * 2009-08-07 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US8766227B1 (en) * 2010-11-10 2014-07-01 Contour Semiconductor, Inc. Pinched center resistive change memory cell
WO2015083042A1 (ja) 2013-12-03 2015-06-11 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2017508242A (ja) * 2014-01-06 2017-03-23 オーエルイーディーワークス ゲーエムベーハーＯＬＥＤＷｏｒｋｓ ＧｍｂＨ 負荷装置、負荷を駆動するためのドライバ、及び駆動方法
KR102408657B1 (ko) * 2015-07-23 2022-06-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2017037178A (ja) 2015-08-10 2017-02-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109254022B (zh) * 2018-10-24 2021-07-20 首钢智新迁安电磁材料有限公司 一种测量晶粒尺寸的方法
CN112331620A (zh) * 2020-11-04 2021-02-05 福建华佳彩有限公司 一种柔性薄膜封装结构及其制备方法
RU2758150C1 (ru) * 2020-11-09 2021-10-26 Федеральное государственное бюджетное учреждение науки Удмуртский федеральный исследовательский центр Уральского отделения Российской академии наук Способ изготовления поляризационно-чувствительной нанокомпозитной плёнки на основе селенида меди

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030068836A1 (en) * 2001-10-10 2003-04-10 Mikio Hongo Laser annealing apparatus, TFT device and annealing method of the same
CN1717617A (zh) * 2002-12-09 2006-01-04 三星电子株式会社 薄膜晶体管衬底及其制造方法、具有其的液晶显示装置以及制造该液晶显示装置的方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962869A (en) * 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
JPH05299339A (ja) 1991-03-18 1993-11-12 Semiconductor Energy Lab Co Ltd 半導体材料およびその作製方法
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
JPH0824104B2 (ja) * 1991-03-18 1996-03-06 株式会社半導体エネルギー研究所 半導体材料およびその作製方法
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431034B2 (ja) 1993-11-09 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
JPH11145056A (ja) 1997-11-07 1999-05-28 Sony Corp 半導体材料
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP4275336B2 (ja) * 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3992976B2 (ja) 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2004087535A (ja) 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4744059B2 (ja) 2002-11-22 2011-08-10 シャープ株式会社 半導体薄膜、半導体薄膜の形成方法、半導体装置およびディスプレイ装置。
JP4360826B2 (ja) 2003-04-24 2009-11-11 シャープ株式会社 半導体膜およびその製造方法
JP4593212B2 (ja) 2003-09-19 2010-12-08 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法、及び半導体装置の作製方法
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101188356B1 (ko) * 2003-12-02 2012-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 조사장치, 레이저 조사방법 및 반도체장치의제조방법
EP1553643A3 (en) * 2003-12-26 2009-01-21 Sel Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing crystalline semiconductor film
US7547866B2 (en) * 2004-04-28 2009-06-16 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method and method for manufacturing semiconductor device including an autofocusing mechanism using the same
TWI312545B (en) * 2004-10-22 2009-07-21 Ind Tech Res Inst Method of enhancing laser crystallization for poly-silicon fabrication
JP4954495B2 (ja) * 2005-04-27 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE602006004913D1 (de) * 2005-04-28 2009-03-12 Semiconductor Energy Lab Verfahren und Vorrichtung zur Herstellung von Halbleitern mittels Laserstrahlung
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7588883B2 (en) * 2006-05-09 2009-09-15 United Microelectronics Corp. Method for forming a gate and etching a conductive layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030068836A1 (en) * 2001-10-10 2003-04-10 Mikio Hongo Laser annealing apparatus, TFT device and annealing method of the same
CN1717617A (zh) * 2002-12-09 2006-01-04 三星电子株式会社 薄膜晶体管衬底及其制造方法、具有其的液晶显示装置以及制造该液晶显示装置的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN 1717617 A,全文.

Also Published As

Publication number Publication date
US20070222038A1 (en) 2007-09-27
KR101424788B1 (ko) 2014-07-31
US8278739B2 (en) 2012-10-02
KR20070095195A (ko) 2007-09-28
CN101043026A (zh) 2007-09-26

Similar Documents

Publication Publication Date Title
CN101043026B (zh) 晶体半导体薄膜,半导体器件及其制造方法
CN101118851B (zh) 半导体装置的制造方法
CN101179012B (zh) 半导体装置的制造方法
CN101170058B (zh) 半导体器件的制造方法
CN101271827B (zh) 用于制造半导体器件的方法
TWI438823B (zh) 晶體半導體膜的製造方法和半導體裝置
KR101385064B1 (ko) 반도체 장치의 제조방법
CN101101872B (zh) 一种半导体装置及其制造方法
CN101256987B (zh) 半导体装置的制造方法
CN101136438B (zh) 薄膜晶体管及其制造方法、和半导体装置
CN102208419B (zh) 半导体器件的制造方法及显示器件的制造方法
JP5448315B2 (ja) 結晶性半導体膜の作製方法
JP2008085317A (ja) 結晶性半導体膜、及び半導体装置の作製方法
JP2008085316A (ja) 薄膜トランジスタ及びその作製方法、並びに半導体装置
JP5311754B2 (ja) 結晶性半導体膜、半導体装置及びそれらの作製方法
JP5255793B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110420