CN101038935A - 薄膜晶体管结构及其制造方法 - Google Patents
薄膜晶体管结构及其制造方法 Download PDFInfo
- Publication number
- CN101038935A CN101038935A CN 200610057177 CN200610057177A CN101038935A CN 101038935 A CN101038935 A CN 101038935A CN 200610057177 CN200610057177 CN 200610057177 CN 200610057177 A CN200610057177 A CN 200610057177A CN 101038935 A CN101038935 A CN 101038935A
- Authority
- CN
- China
- Prior art keywords
- aforementioned
- doped region
- film transistor
- ion doped
- silicon island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
一种薄膜晶体管结构及其制造方法。此薄膜晶体管结构包括长条状硅岛、栅极、第一与第二离子掺杂区。长条状硅岛为具有预定的短边与长边的薄膜区域,或还具有大致与前述短边方向平行的多个横向晶界。栅极设置在前述长条状硅岛上且与前述横向晶界大致平行。第一与第二离子掺杂区,分别沿着前述长条状硅岛的长边方向,设置在前述长条状硅岛中的两侧,与前述栅极大致垂直,作为前述薄膜晶体管的源极与漏极。
Description
技术领域
本发明涉及一种薄膜晶体管的结构,且特别涉及一种薄膜晶体管的栅极结构的设置。
背景技术
在制造薄膜晶体管的众多技术中,有一种称之为热滞留层(heatretaining layer,HRL)辅助结晶的横向晶体生长技术。图1为此种技术的剖面示意图。如图1所示,在基板100上形成非晶硅长条硅岛图案102,接着再在其上形成热滞留层104。接着,在以激光退火(laserannealing)工艺来处理非晶硅长条硅岛层,使其熔融并进而诱发产生超级横向晶体生长的结晶硅。此方法是利用热滞留层对特定激光光谱有部分吸收的特性,在热滞留层吸收部分激光能量后,能对非晶硅产生持续辅助加热的作用,在激光结晶过程中,有助于降低熔融硅的冷却速度,因此可得到更长的晶粒横向成长。
图2是利用公知技术所制造出来的薄膜晶体管的俯视图。首先,以前述方式形成一个硅岛10。从图2可看出经过激光退火而形成的结晶硅岛,在中间处有一个纵向的主晶界(primary grain boundary)P,另外尚存在与该纵向主晶界P大致垂直的次晶界(secondary gainboundary),或称横向晶界。在制造晶体管时,为了让电流能够顺畅流动,所以都会设计成让电流能够平行于晶界的方向流动。为此,如图2所示一般,栅极20放置位置设置在纵向主晶界P的上方,而源极/漏极区24设置在图中主晶界P的左右两侧。通过此结构,使得晶体管在导通后,电流I的方向便会顺着与晶界平行的方向流,而中途只会碰到主晶界P一处的阻碍。如此,能获得较高的载子移动率与元件质量。
这样的设计方式虽然可以提供较好的元件特性,但是在制造时,利用热滞留层结晶达到横向成长多晶硅的技术,必须先图案化非晶硅的主动区面积。此步骤会限制非晶硅岛的宽度W必须大于通道长度L,如此才可以达到横向晶体生长方向与电流方向平行,获得较高的载子移动率与晶粒位置的控制。换句话说,传统利用栅极区域来定义通道长度L、主动区的尺寸当作通道宽度W的定义方式,局限此结晶技术做出来的元件尺寸宽度比长度大,所以在电路设计上此技术的元件尺寸变化将会比较少。
综上所述,利用上述公知技术所制造出来的薄膜晶体管,会受限于宽度W必须大于通道长度L的尺寸,而使元件尺寸设计的自由度变低。另外,若要将元件通道区的宽度做成小于长度的尺寸,则必须多加一道光刻掩膜与黄光光刻工艺才能达到。但是昂贵的光刻掩膜与繁杂的工艺步骤,势必增加工艺的成本。
因此,在目前的晶体生长方法下,如何增加元件尺寸设计的自由度以增加其应用性,以及如何不使用额外光刻掩膜达到改变元件尺寸以降低工艺成本,便是当务之急。
发明内容
有鉴于上述问题,本发明的目的即要提供一种薄膜晶体管结构及其制造方法,其可以增加元件尺寸的设计自由度,而不增加制造成本。
本发明的另一目的是提供一种薄膜晶体管结构及其制造方法,其可以减少因黄光(光刻蚀刻)工艺的偏移而产生的合格率降低,使得工艺容许度增加,也进而增加合格率。
本发明的另一目的是提供一种薄膜晶体管结构及其制造方法,其不但可以在不增加制造成本下,增加元件尺寸的设计自由度,还可以提高元件可靠度。
为达成前述目的,本发明提出一种薄膜晶体管结构,其包括长条状硅岛、栅极以及第一与第二离子掺杂区。多晶硅岛为具有预定的长边与短边的薄膜区域,具有大致与前述短边方向平行的多个横向晶界。栅极是设置在前述长条状硅岛上且与前述横向晶界大致平行。第一与第二离子掺杂区,分别沿着前述长条状硅岛的长边方向,设置在前述长条状硅岛中的两侧,与前述栅极大致垂直,作为前述薄膜晶体管的源极与漏极。
在前述薄膜晶体管结构中,长条状硅岛可以例如是多晶硅岛。多晶硅岛可还包括主晶界,其位于前述长条状硅岛中央且大致与前述多数个横向晶界垂直。前述栅极的长边方向则与前述主晶界大致垂直。
依据本发明一实施方式,可以将上述薄膜晶体管结构作成双栅极结构;亦即,上述薄膜晶体管结构可以还包括第三离子掺杂区,其位于前述长条状硅岛中且在前述栅极下,与前述第一离子掺杂区与前述第二离子掺杂区大致平行。前述第三离子掺杂区可以大致设置在与前述主晶界一致的位置上。
依据本发明一实施方式,为了更加增进薄膜晶体管可靠度,前述第一与前述第二离子掺杂区可以分别仅设置在前述长条状硅岛的两侧的一部分,且前述第一与前述第二离子掺杂区彼此错开。
依据本发明一实施方式,上述薄膜晶体管结构还可以包括栅极接触区、源极接触区与漏极接触区,分别与前述栅极、前述第一离子掺杂区与前述第二离子掺杂区电相连接。
另外,本发明还提出一种薄膜晶体管的制造方法,其包括以下步骤。提供长条状硅岛,其为具有预定的长边与短边的薄膜区域,或还可以具有大致与前述短边方向平行的多个横向晶界。接着,对前述长条状硅岛进行离子植入,以形成第一与第二离子掺杂区。前述第一与第二离子掺杂区是分别沿着前述长条状硅岛的长边方向,形成在前述长条状硅岛中的两侧,且与前述栅极大致垂直,前述第一与第二离子掺杂区是分别做为前述薄膜晶体管的源极与漏极。形成栅极于前述多晶硅岛与前述第一与第二离子掺杂区上,其中前述栅极与前述横向晶界大致平行。
依据本发明的一实施方式,前述长条状硅岛还可以具有主晶界,且前述主晶界位于前述长条状硅岛中央且大致与前述多个横向晶界垂直。在使用这种多晶硅薄膜时,前述栅极的长边方向是与前述主晶界大致垂直。
在前述薄膜晶体管的制造方法中,还可以包括形成第三离子掺杂区,位于前述长条状硅岛中且在前述栅极下,与前述第一离子掺杂区与前述第二离子掺杂区大致平行。前述第三离子掺杂区可以大致形成在与前述主晶界一致的位置上。
在前述薄膜晶体管的制造方法中,前述第一与前述第二离子掺杂区可以分别仅形成在前述长条状硅岛的两侧的一部分,且前述第一与前述第二离子掺杂区彼此错开。
在前述薄膜晶体管的制造方法中,还包括形成栅极接触区、源极接触区与漏极接触区,以分别与前述栅极、前述第一离子掺杂区与前述第二离子掺杂区电相连接。
依据上述的薄膜晶体管结构极其制造方法,可以解决公知利用预先图案化主动区域面积来结晶的结晶技术,必须多一道光刻掩膜来蚀刻元件,使其满足元件长度比宽度大的尺寸需求。因此,本发明利用栅极设置方式来定义元件通道宽度,而主动区域(前述长条状硅岛)的尺寸为元件通道长度。故,在不增加工艺光刻掩膜数目的情况下,可以解决元件尺寸上的限制并且节省光刻掩膜数,同时可以增加元件设计的可变性与可靠度。
为让本发明之上述和其它目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合附图,作详细说明如下。
附图说明
图1为利用热滞留层成长进行硅结晶化的示意图。
图2是公知技术的晶体管的俯视图。
图3是依据本发明实施例的晶体管的俯视图。
图4是图3的晶体管变化例的俯视图。
图5是依据本发明另一实施例的晶体管的俯视图。
主要元件标记说明
10硅岛 20栅极
22栅极接触区 24源极/漏极区
30栅极 32栅极接触区
34掺杂区域
44、48离子掺杂区 42、46源极/漏极接触区
44’、48’离子掺杂区
100基板 102非晶硅层
104热滞留层
W通道宽度 L、L1、L2通道长度
P主晶界
具体实施方式
本发明的概念是重新定义与设计出栅极的设置位置,以期对于元件尺寸的设计能够具有更大的自由度。
图3是依据本发明实施例的晶体管的俯视图。首先,仍以前述方式形成一个长条状硅岛10。从图3可看出经过激光退火而形成的长条状硅岛,为具有预定的长边与短边的薄膜区域。此长条状硅岛10可以是多晶硅岛,以下以多晶硅岛10为例,来进行说明。多晶硅岛10在中间处有一个纵向的主晶界P,另外尚存在与该纵向主晶界P大致垂直的横向晶界,或称次晶界。步骤至此与公知相同。
接着,将栅极30形成于主晶界P上方,并且栅极30的长边方向与该主晶界P的延伸方向大致垂直。栅极接触区(gate contact)32与栅极电相连且设置在栅极30的一端,其用以提供控制信号至栅极30,以控制晶体管的开关。
在硅岛10中的两侧,即主晶界P的两侧,设置有作为晶体管的源极/漏极区的离子掺杂区44、48,其分别在与源极/漏极接触区42、46电相连接。
通过图3所示的结构,当晶体管导通时,电流方向仍是维持在与晶界大致平行的方向,其中途只有主晶界P一处的阻碍。但是,由于栅极30的位置转了90度,亦即与主晶界P的延伸方向大致垂直,所以位在栅极30下方且在源极/漏极区44、48之间的通道区的长度L就变成大于宽度W。
因此,从上述实施例很明显地看出,通过重新调整栅极30的位置,本发明可以达到通道区长度L大于宽度W的结构,而不受限于公知必须要宽度W大于长度L的限制。亦即,本发明是利用栅极30的置放位置与其栅极短边来定义元件通道区的有效宽度W,而利用硅岛10的尺寸与离子注入区域44、48的间距来定义元件通道区的有效长度L。利用此定义方式可以增加元件尺寸与提高电路设计的可变性。此外,在这个结构中,并不需要使用额外的一道光刻掩膜来重新定义通道区的宽度与长度。因此,整个制造成本可以更降低。
再者,根据本发明所提出的结构,其可以减少黄光偏移与图案偏移的误差,增加在可挠曲式基板上制造元件的可能性。下面比较图2与图3来说明。在图2所示的公知结构中,栅极20是沿着主晶界P的延伸方向设置,而源极/漏极区24是设置在栅极20的两侧,栅极所覆盖的区域则是通道区。当在进行图案化时,如果栅极20的位置稍有偏差,便会使栅极20无法覆盖到源极/漏极区24,使通道区包含高阻值的本质多晶硅。因此,公知的结构必须很精准地进行栅极的图案化。反之,在本发明图3的结构中,即使在图案化栅极30时产生偏移,造成栅极30往上或往下偏移,但是最终的结构栅极30还是横跨在源极/漏极区44、48之间,不影响通道区的部分。因此,使用本发明的晶体管结构,还可以提高合格率。
图4是图3的晶体管变化例的俯视图。图4与图3两种结构的差异点在于图4的源极/漏极区的离子掺杂区44’、48’仅掺杂在硅岛10两侧边的一部分,而非整个侧边区域。源极/漏极掺杂区44’、48’分别仅设置在多晶硅岛10的两侧的一部分,且彼此错开。图4所示的结构以及尺寸特性(通道区的宽度与长度)基本上都与图3相同,差异在于源极/漏极掺杂区域的大小。
在图3的结构下,某些情况下有可能会产生漏电流,例如图4所示的I’。但是在图4的结构下,因为图4左侧的源极/漏极掺杂区48’并不是整个掺杂在硅岛10的左侧边,所以可以防止漏电流的产生。同理,图4硅岛10右侧区域也只有一部分形成源极/漏极掺杂区44’。在这种结构下,远离栅极30的源极/漏极掺杂区只有形成在硅岛10的单边,所以可以更进一步地降低漏电流的产生。
图5是依据本发明另一实施例的晶体管的俯视图。图5所示的是一种利用增加掺杂区域来形成所谓的双栅极(dual gate)元件的设计结构。如图5所示,在多晶硅岛10的主晶界P上方还形成一个掺杂区域34,作为第三个源极/漏极掺杂区。配合上方的栅极区域30,便形成双栅极的元件结构。图5的L1与L2分别代表两个有效通道长度。
通过上述结构,因为晶体管导通后,流过通道区的电流便完全只通过晶界,而不会受到主晶界P的阻碍,故可以更进一步提高元件的可靠度。图5所示为修改图3的结构,使其成为双栅极结构。但是也可利用相同方式,使图4的元件也变成双栅极结构,所属技术领域的技术人员可以依据图5修改而得到其对应的附图,在此便不再示出。
此外,上述的实施例是使用热滞留层结晶技术制造多晶硅薄膜,但也不局限于此。例如,本发明所提出的元件结构,亦即栅极的重新设置方式,也可以应用在横向晶体生长机制中。横向晶体生长机制在晶体生长的过程中,不会在中间先形成主晶界P,而是一开始由预先图案化的非晶硅岛的一侧往另外一侧横向晶体生长,而使得最后的多晶硅岛的结晶方向均呈现出横向的晶界。应用本发明时,只要将栅极的长边方向顺着结晶方向设置即可。
综上所述,通过改变栅极的设置位置,以新的定义方式来界定通道的宽度与长度,所以可以免受限于硅岛短边要大于长边才能产生横向晶体生长方向与电流方向平行的结晶情况。另外,可以不必增加额外的光刻掩膜,便可以制造出通道之宽度小于长度的尺寸,故工艺成本与光刻掩膜数可以更减少。另外,由于栅极的位置改变,可以降低公知结构因为黄光偏移所产生的问题。
因此,本发明利用新的栅极设置方式与元件尺寸定义方式,并利用原来光刻掩膜数目与栅极摆放方式改善元件尺寸的限制,以增加此技术的应用性。
虽然本发明已以较佳实施例披露如上,然其并非用以限定本发明,任何所属技术领域的技术人员,在不脱离本发明之精神和范围内,当可作些许之更动与改进,因此本发明之保护范围当视权利要求所界定者为准。
Claims (20)
1.一种薄膜晶体管结构,其特征是包括:
长条状硅岛,具有预定的短边与长边的薄膜区域;
栅极,设置在前述长条状硅岛上且与前述短边方向;以及
第一与第二离子掺杂区,分别沿着前述长条状硅岛的长边方向,设置在前述长条状硅岛中的两侧,与前述栅极大致垂直,作为前述薄膜晶体管的源极与漏极。
2.根据权利要求1所述的薄膜晶体管结构,其特征是前述长条状硅岛具有大致与前述短边方向平行的多个横向晶界,且前述栅极与前述横向晶界大致平行。
3.根据权利要求2所述的薄膜晶体管结构,其特征是前述长条状硅岛为多晶硅岛。
4.根据权利要求3所述的薄膜晶体管结构,其特征是前述长条状硅岛还包括主晶界,位于前述长条状硅岛中央且大致与前述多个横向晶界垂直。
5.根据权利要求4所述的薄膜晶体管结构,其特征是前述栅极的长边方向与前述主晶界大致垂直。
6.根据权利要求1所述的薄膜晶体管结构,其特征是还包括第三离子掺杂区,位于前述长条状硅岛中且在前述栅极下,与前述第一离子掺杂区与前述第二离子掺杂区大致平行。
7.根据权利要求4所述的薄膜晶体管结构,其特征是还包括第三离子掺杂区,位于前述长条状硅岛中且在前述栅极下,与前述第一离子掺杂区与前述第二离子掺杂区大致平行。
8.根据权利要求7所述的薄膜晶体管结构,其特征是前述第三离子掺杂区是大致设置在与前述主晶界一致的位置上。
9.根据权利要求1所述的薄膜晶体管结构,其特征是前述第一与前述第二离子掺杂区分别仅设置在前述长条状硅岛的两侧的一部分,且前述第一与前述第二离子掺杂区彼此错开。
10.根据权利要求1所述的薄膜晶体管结构,其特征是还包括栅极接触区、源极接触区与漏极接触区,分别与前述栅极、前述第一离子掺杂区与前述第二离子掺杂区电相连接。
11.一种薄膜晶体管的制造方法,其特征是包括
提供长条状硅岛,具有预定的长边与短边的薄膜区域;
对前述多晶硅岛进行离子植入,以形成第一与第二离子掺杂区,其中前述第一与第二离子掺杂区是分别沿着前述长条状硅岛的长边方向,形成在前述长条状硅岛中的两侧,与前述栅极大致垂直,作为前述薄膜晶体管的源极与漏极;以及
形成栅极于前述长条状硅岛与前述第一与第二离子掺杂区上,前述栅极与前述短边方向大致平行。
12.根据权利要求11所述的薄膜晶体管的制造方法,其特征是前述长条状硅岛还具有大致与前述短边方向平行的多个横向晶界,且前述栅极是形成与前述横向晶界大致平行。
13.根据权利要求12所述的薄膜晶体管的制造方法,其特征是前述长条状硅岛为多晶硅岛。
14.根据权利要求13所述的薄膜晶体管的制造方法,其特征是前述长条状硅岛是被形成具有主晶界,前述主晶界位于前述长条状硅岛中央且大致与前述多个横向晶界垂直。
15.根据权利要求14所述的薄膜晶体管的制造方法,其特征是前述栅极的长边方向是与前述主晶界大致垂直。
16.根据权利要求11所述的薄膜晶体管的制造方法,其特征是还包括形成第三离子掺杂区,位于前述长条状硅岛中且在前述栅极下,与前述第一离子掺杂区与前述第二离子掺杂区大致平行。
17.根据权利要求14所述的薄膜晶体管的制造方法,其特征是还包括形成第三离子掺杂区,位于前述长条状硅岛中且在前述栅极下,与前述第一离子掺杂区与前述第二离子掺杂区大致平行。
18.根据权利要求17所述的薄膜晶体管的制造方法,其特征是前述第三离子掺杂区是大致形成在与前述主晶界一致的位置上。
19.根据权利要求11所述的薄膜晶体管的制造方法,其特征是前述第一与前述第二离子掺杂区分别仅形成在前述长条状硅岛的两侧的一部分,且前述第一与前述第二离子掺杂区彼此错开。
20.根据权利要求11所述的薄膜晶体管的制造方法,其特征是还包括:形成栅极接触区、源极接触区与漏极接触区,以分别与前述栅极、前述第一离子掺杂区与前述第二离子掺杂区电相连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100571770A CN100477279C (zh) | 2006-03-13 | 2006-03-13 | 薄膜晶体管结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100571770A CN100477279C (zh) | 2006-03-13 | 2006-03-13 | 薄膜晶体管结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101038935A true CN101038935A (zh) | 2007-09-19 |
CN100477279C CN100477279C (zh) | 2009-04-08 |
Family
ID=38889686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100571770A Expired - Fee Related CN100477279C (zh) | 2006-03-13 | 2006-03-13 | 薄膜晶体管结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100477279C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7745826B2 (en) | 2008-07-25 | 2010-06-29 | Au Optronics Corporation | Thin film transistor substrate, electronic apparatus, and methods for fabricating the same |
CN104505404A (zh) * | 2014-12-23 | 2015-04-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
CN105489475A (zh) * | 2015-12-09 | 2016-04-13 | 武汉华星光电技术有限公司 | 一种湿制程设备以及tft基板干燥方法 |
-
2006
- 2006-03-13 CN CNB2006100571770A patent/CN100477279C/zh not_active Expired - Fee Related
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7745826B2 (en) | 2008-07-25 | 2010-06-29 | Au Optronics Corporation | Thin film transistor substrate, electronic apparatus, and methods for fabricating the same |
CN104505404A (zh) * | 2014-12-23 | 2015-04-08 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
WO2016101632A1 (en) * | 2014-12-23 | 2016-06-30 | Boe Technology Group Co., Ltd. | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus |
US9887213B2 (en) | 2014-12-23 | 2018-02-06 | Boe Technology Group Co., Ltd. | Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus |
CN105489475A (zh) * | 2015-12-09 | 2016-04-13 | 武汉华星光电技术有限公司 | 一种湿制程设备以及tft基板干燥方法 |
CN105489475B (zh) * | 2015-12-09 | 2018-09-18 | 武汉华星光电技术有限公司 | 一种湿制程设备以及tft基板干燥方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100477279C (zh) | 2009-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5923961A (en) | Method of making an active matrix type display | |
US8426865B2 (en) | Polycrystalline silicon thin film transistors with bridged-grain structures | |
CN1222039C (zh) | 互补金属氧化物半导体薄膜晶体管及其制造方法 | |
CN1790733A (zh) | 有机发光显示装置及其制造方法 | |
US20090065862A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2006093715A (ja) | 薄膜トランジスタの製造方法 | |
JP2012004173A (ja) | 超接合半導体装置の製造方法 | |
CN1702875A (zh) | 晶体管及其制造方法 | |
JP4361740B2 (ja) | Tft用多結晶シリコン薄膜の設計方法及びこれを用いて作製されたtftを備えたディスプレーデバイス | |
CN101038935A (zh) | 薄膜晶体管结构及其制造方法 | |
KR101186294B1 (ko) | 측면 결정화된 반도체층의 제조방법 및 이를 이용한 박막트랜지스터의 제조방법 | |
KR20050081227A (ko) | 엘디디 구조를 갖는 박막트랜지스터 | |
CN100403498C (zh) | 薄膜晶体管及其制造方法 | |
KR20040002204A (ko) | 반도체 소자 및 그 제조 방법 | |
KR100635067B1 (ko) | 엘디디 구조를 갖는 박막트랜지스터 및 그의 제조방법 | |
US8314428B2 (en) | Thin film transistor with LDD/offset structure | |
US7795683B2 (en) | Thin film transistor structure | |
CN104779168A (zh) | 用于制作薄膜晶体管的方法 | |
CN103762165A (zh) | 搭桥晶粒多晶硅薄膜晶体管的简化制造方法 | |
KR20110135914A (ko) | 횡형 접합형 전계 효과 트랜지스터 | |
KR20050122475A (ko) | 리세스 게이트를 갖는 트랜지스터 및 그 제조 방법 | |
CN1632681A (zh) | 液晶显示装置的制造方法 | |
KR100620140B1 (ko) | 박막트랜지스터의 제조방법 | |
KR100656493B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
KR101151037B1 (ko) | 고전압 트랜지스터의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090408 Termination date: 20210313 |