CN101026930A - 具有退耦功能的多层板 - Google Patents
具有退耦功能的多层板 Download PDFInfo
- Publication number
- CN101026930A CN101026930A CNA2007100795206A CN200710079520A CN101026930A CN 101026930 A CN101026930 A CN 101026930A CN A2007100795206 A CNA2007100795206 A CN A2007100795206A CN 200710079520 A CN200710079520 A CN 200710079520A CN 101026930 A CN101026930 A CN 101026930A
- Authority
- CN
- China
- Prior art keywords
- plate body
- power
- earth terminal
- power end
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10643—Disc shaped leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一种在低频带和射频带具有优良退耦功能的多层板。多层板包括:板体,具有多个堆叠的介电层、通过过孔连接的电源端、通过过孔连接的接地端、以及连接至电源端和接地端的集成电路元件。多层板还包括:电源线单元,连接至电源端和集成电路元件;以及地线单元,连接至接地端和集成电路元件。多层板进一步包括:至少一个多层片式电容器,安装在板体上,并连接于形成在板体上的电源端和接地端之间;以及至少一个薄膜电容器,安装在板体的内部,并连接于电源线单元和地线单元之间。
Description
优先权声明
本申请要求于2006年2月22日在韩国知识产权局提交的韩国专利申请第2006-0017418号的优先权,其全部内容结合于此作为参考。
技术领域
本发明涉及一种应用于球栅阵列(Ball Grid Array(BGA))型封装的具有退耦功能的多层板,更具体地,涉及一种具有退耦功能的多层板,其使用多层片式电容器(MLCC)和薄膜电容器以在低频带和射频带都实现良好的退耦特性。
背景技术
最近,随着数字集成电路(IC)芯片中更高的工作频率和更低的工作电压,为了实现更稳定的电源供应以及去除开关噪声,对于低阻抗退耦电容器的需求正在日益增加。
这种退耦电容器能够在更邻近IC芯片的位置进一步减少阻抗,因此已经有很多关于在IC上形成这种电容器的技术的研究。
以下简要地解释这种退耦电容器。
首先,在使用片外电容器的情况下,片外电容器连接到将要使用的印刷电路板或IC封装上,然而,由于将IC芯片连接至电容器的布线长度产生的寄生电感,这降低了射频特性。
另一方面,如果在硅片上构造晶体管的工艺中形成,则退耦电容器形成在最邻近IC芯片的位置是最理想的。然而,由于下列两个原因,邻近晶体管来布置退藕电容器并不有效:首先,用作芯片内电极的材料具有高阻抗值,阻碍具有至少为10的Q值的电容器的制造。其次,由于电容器被放置在分离的位置,因此每单位面积的成本增加,导致在芯片内部形成无源器件需要复杂的制造工艺和更高的生产成本。
由于这些原因,通常通过使用后段制程(Back-End-Of-the-Line(BEOL))在电源和地之间形成介电膜来制造将被应用于芯片的电容器。
应用了BEOL的电容器要求具有至少100nF/cm2的大电容值,并且要求在温度达到450℃的低温沉积,以防止构成配线的Cu氧化,并且保持构成绝缘层的衬底的有机材料的稳定性。
通常,系统需要适应从模拟到数字以及从低速、低电流和低电压到高速、高电流和高电压。因此,需要一种能够在射频域提供低阻抗电源的无源器件或者器件系统。
图1示出了根据现有技术的具有MLCC的多层板。如图所示,传统多层板包括:板体10,由多个堆叠的介电层LY1至LY4、电源端单元T1、接地端单元T2制成;其中电源端单元T1具有形成在板体10的上表面10-T上的电源端T1a和形成在下表面10-B上的电源端T1b;以及接地端单元T2具有形成在板体10的上表面10-T上的接地端T2a和下表面10-B上的接地端T2b。上电源端T1a和下电源端T1b通过电源过孔(power via)VH1彼此连接,以及上接地端T2a和下接地端T2b通过接地过孔(ground via)VH2彼此连接。
此时,IC元件20安装在板体10的上表面10-T上,并且通过接地焊球BG和电源焊球BP连接至上电源端T1a和上接地端T2a。
在该多层板中,形成在板体10的上表面10-T上的第一电源线LP1包括:第一连接线LP1a,将连接至电源焊球BP的电源端与连接至电源过孔VH1的上电源端连接;以及第二连接线LP1b,将上电源端与器件-安装电源端PT连接。
另外,形成在板体10内部的第二电源线LP2通过电源过孔VH1连接至电源端单元T1。
另外,形成在板体10的上表面10-T上的第一地线LG1包括:第一连接线LG1a,将连接至接地焊球BG的接地端与连接至接地过孔VH2的上接地端连接;以及第二连接线LG1b,将上接地端与器件-安装接地端GT连接。另外,形成在板体10内部的第二地线LG2通过接地过孔VH2连接至接地端单元T2。
在该多层板中,至少一个MLCC11安装在板体10的上表面10-T上,并且MLCC11连接在器件-安装电源端PT和器件-安装接地端GT之间,用于在电源线和地线之间提供退耦电容。
图2示出了这种传统多层板的等效退耦电路。
图2是示出电源线和地线之间的等效退耦电容的电路图。参照图1和图2,电源线和地线之间的等效退耦电容电路是MLCC和连接至MLCC的线的等效电路,其中,地线可以由串联连接的电感L1、电容C1、以及电阻R1表示。
这种传统多层板使用MLCC11以提供退耦特性。然而,使用MLCC11在低频带支持低阻抗和有效退耦特性,但是在射频带不支持足够低的阻抗和极为普通的退耦特性。
此外,传统多层板具有将MLCC与电源线和地连接的长物理线,因此易受噪声的影响并且妨碍精确的退耦电容。
发明内容
为了解决现有技术的上述问题而做出本发明,因此,本发明的一方面在于提供一种具有退耦功能的多层板,其使用多层片式电容器(MLCC)和薄膜电容器以在低频带和射频带提供优良的退耦特性。
本发明的另一方面在于提供一种具有退耦功能的多层板,其能够提供更精确的退耦电容。
根据本发明的一方面,本发明提供了一种具有退耦功能的多层板。多层板包括:板体,其具有多个堆叠的介电层,形成在板体上表面和下表面上的电源端和接地端,其中形成在板体上表面和下表面上的电源端通过电源过孔彼此连接,形成在板体上表面和下表面上的接地端通过接地过孔彼此连接,以及安装在板体上表面上并连接至电源端和接地端的集成电路元件;电源线单元,形成在板体的多个介电层中的预定介电层上,电源线单元连接至电源端和集成芯片元件;地线单元,形成在板体的多个介电层中的预定介电层上,地线单元连接至接地端和集成电路元件;至少一个多层片式电容器,安装在板体上表面上,并连接于形成在板体上表面上的电源端和接地端之间;以及至少一个薄膜电容器,安装在板体内部,并连接于电源线单元和地线单元之间。
电源线单元包括:第一电源线,形成在板体上表面上,并连接至形成在板体上表面上的电源端;以及第二电源线,形成在板体内部,并连接至连接形成在板体上表面和下表面上的电源端的电源过孔。
薄膜电容器连接于第一电源线和地线单元之间。
薄膜电容器连接于第二电源线和地线单元之间。
附图说明
通过以下结合附图进行的详细描述,本发明的上述和其他方面、特征、和其它优点将更易于理解,在附图中:
图1是示出具有多层片式电容器(MLCC)的传统多层板的结构图;
图2是示出图1的电源线和地线之间的退耦电容的等效电路图;
图3是示出根据本发明的具有退耦功能的多层板的结构图;
图4是示出图3中所示的包括薄膜电容器的多层板的局部放大结构图;
图5是示出图3的电源线和地线之间的退耦电容的等效电路图;
图6是将根据本发明的多层板与具有低电感陶瓷电容器(LICC)的传统多层板的频率响应特性进行比较的图表;以及
图7是将根据本发明的多层板与具有超低电感电容器(SLIC)的传统多层板的频率特性进行比较的图表。
具体实施方式
现在将参照附图来详细描述本发明的示例性实施例。在附图中,通篇使用相同的参考标号来表示具有基本相同结构和功能的元件。
随着系统或数字电路中当前进展和高级功能,对于能够在射频域(千兆Hz区域)提供低阻抗电源的无源器件或器件系统的需求正日益增加。因此,本发明旨在在射频域,尤其是在传统用于退耦的低电感陶瓷电容器(LICC)或超低电感电容器(SLIC)、多层陶瓷电容器(MLCC)不能确保低阻抗电源的超过谐振点的射频域,提供一种数字电路所需的低阻抗电源。此外,本发明使用在低温生产的嵌入式薄膜电容器和多层片式电容器(MLCC),从而在以千兆为单位的射频域获得优良的特性,而这是LICC或SLIC都不能实现的。
现在将参照图3至图7来详细描述本发明。
图3是示出根据本发明的具有退耦功能的多层板的结构图。参照图3,根据本发明的多层板包括:板体100,具有多个堆叠的介电层LY1、LYk、LYm、和LYn;电源线单元L10;地线单元L20;至少一个MLCC110以及至少一个薄膜电容器120。
板体100具有电源端单元T10和接地端单元T20,电源端单元T10包括形成在板体上表面100-T和下表面100-B上的电源端T11和T12,接地端单元T20包括形成在板体上表面100-T和下表面100-B上的接地端T21和T22。分别形成在板体100的上表面100-T和下表面100-B上的电源端T11和T12通过电源过孔彼此连接。形成在板体100的上表面100-T和下表面100-B上的接地端T21和T22通过接地过孔彼此连接。板体100还具有集成电路(IC)元件200,其安装在板体上表面100-T上,并通过电源焊球BP和接地焊球BG连接至电源端单元T11和接地端单元T21。
此时,上电源端T11包括连接至电源焊球BP的球-连接电源端T11b和器件-安装电源端T11m。
另外,上接地端T21包括连接至接地焊球BG的球-连接接地端T21b和器件-安装接地端T21m。
电源线单元L10形成在板体100的多个介电层外部的预定电源介电层上,并连接至电源端单元T10和IC元件200。
如图3所示,根据本发明的实施例,电源线单元L10包括:第一电源线L11,形成在板体100的上表面100-T上,连接上电源端T11和球-连接电源端T11b,并连接上电源端T11和器件-安装电源端T11m;第二电源线L12,形成在板体100的内部100-I中,连接至连接形成在板体100上表面100-T和下表面100-B上的电源端T11和T12的电源过孔VH10。
此时,第一电源线L11包括:第一连接线L11a,其将上电源端T11与球-连接电源端T11b连接;第二连接线L11b,其将上电源端T11与器件-安装电源端T11m连接。
地线单元L20形成在板体100的多个介电层外部的预定的地介电层上,并连接至接地端单元T20和IC元件200。
如图3所示,根据本发明的实施例,地线单元L20包括:第一地线L21,形成在板体100的上表面100-T上,将上接地端T21与球-连接接地端T21b连接,并将上接地端T21与器件-安装接地端T21m连接;第二地线L22,形成在板体100的内部100-I中,连接至连接形成在板体100的上表面100-T和下表面100-B上的接地端T21和T22的接地过孔VH20。
此时,第一地线L21包括:第一连接线L21a,其将上接地端T21与球-连接接地端T21b连接;以及第二连接线L21b,其将上接地端T21与器件-安装接地端T21m连接。
这里,电源介电层能够沉积在地介电层上。另一方面,如果设置了多个电源介电层,则可以将地介电层沉积在多个电源介电层中的一些电源介电层上。
MLCC 110安装在板体100的上表面100-T上,并且连接于连接至上电源端T11的器件-安装电源端T11m和连接至上接地端T21的器件-安装接地端T21m之间。如图5所示,MLCC110(图4)提供了本发明的整个退耦电容器的一部分。
薄膜电容器120嵌入在板体100的内部100-I中,并且连接于电源线单元L10和地线单元L20之间。
特别地,在上电源端T11如上所述包括第一电源线L11和第二电源线L12的情况下,薄膜电容器120可以如图3所示连接于第二电源线L12和地线单元L20之间。
可选地,薄膜电容器120可以连接于第一电源线L11和地线单元L20之间。
如图5所示,根据本发明的薄膜电容器120提供部分退耦电容,其与MLCC110提供的电容组成整个退耦电容。
现在将参照图4来解释薄膜电容器120的连接结构。
图4是示出图3中所示的包括薄膜电容器的多层板的局部放大结构图。参照图3和图4,薄膜电容器120包括位于中间的介电层120b,其具有形成在其上部的上电极120a和形成于其下部的下电极120c。上电极120a连接至第二电源线L12,以及下电极120c连接至第二地线L22。
图5是图3的电源线和地线之间的等效退耦电容的电路图。参照图5,第一阻抗电路IM10是MLCC110的等效电路,其包括电感L11、电容C11、以及电阻R11。
另外,第二阻抗电路IM20是薄膜电容器120的等效电路,其包括电感L21、电容C21、以及电阻R21。
在这种等效退耦电容电路中,如果能够将MLCC110的电容C11和薄膜电容器的电容C21适当地组合以在低频域以及射频域都提供较低阻抗,就能实现优良的退耦特性。
上文阐述的根据本发明的多层板是多层陶瓷电容器/薄膜嵌入电容器混合系统(MTFCH)的多层板,与传统LICC型多层板相比,其在结构、功能、和经济方面能够提供多种优势。
例如,基于在特定产品(例如,芯片组封装:Intel i945G芯片组)中的使用,传统LICC型多层板需要26个LICC,每个LICC具有0.47uF的电容,这样产生12.2uF的总电容。然而,根据本发明的MTFCH的多层板需要9个MLCC(每个具有2uF的电容)和9个薄膜电容器(每个具有70nF的电容)来配置混合结构,使得以更少的电容器产生优良的18uF电容。
根据本发明的退耦特性,低频域的频率特性通过MLCC实现,而射频域的频率特性通过薄膜电容器实现,从而分别获得了低频域和射频域的频率特性。
因此,本发明不仅具有优良性能,而且通过使用现有的MLCC实现了低生产成本。
另外,使用嵌入板体内部的薄膜电容器使得将薄膜电容器与电源线和地线连接的物理导电长度可以更短,从而实现了更精确的退耦特性。
图6是示出在根据本发明的多层板与具有LICC的传统多层板之间进行比较的频率响应特性的图表。如图6所示,G12是采用LICC型MLCC作为退藕电容器的传统多层板的阻抗特性曲线,而G20是采用MLCC和薄膜电容器作为退耦电容器的多层板的阻抗特性曲线。
比较图6中的G12和G20,在谐振点RP(谐振频率为25MHz)以下的频域中,二者均表现出与现有技术类似的特性,但是在谐振点RP(谐振频率在25MHz)以上的特定射频域(25MHz到100MHz),其表现出与现有技术相比改进了的低阻抗特性。
图7是示出在根据本发明的多层板与具有SLIC的传统多层板之间进行比较的频率响应特性的图表。如图7所示,G12是包括SLIC型MLCC作为退藕电容器的传统多层板的阻抗特性曲线,而G20是包括MLCC和薄膜电容器作为退耦电容器的多层板的阻抗特性曲线。
比较图7中的G12和G20,在谐振点RP(谐振频率为0.1GHz)以下的低频域中,二者均表现出与现有技术类似的特性,但是在谐振点RP(谐振频率为0.1GHz)以上时,表现出与现有技术相比改进了的低阻抗特性。
根据上述的本发明,具有退藕功能的多层板(其可以应用于球栅阵列(BGA)型封装)利用MLCC和薄膜电容器以在低频带和射频带都实现优良的退耦特性。
另外,根据本发明,多层板提供更精确的退耦电容。
此外,根据本发明,多层板不仅表现出优良的性能,而且通过使用现有的MLCC实现了低制造成本。
虽然已经结合示例性实施例示出和描述了本发明,然而,显而易见,对本领域技术人员来说,在不背离由所附的权利要求限定的本发明的精神和范围的情况下,可以对本发明做出各种修改和改变。
Claims (4)
1.一种具有退耦功能的多层板,包括:
板体,具有:多个堆叠的介电层;电源端和接地端,形成在所述板体的上表面和下表面上,其中,形成在所述板体的所述上表面和下表面上的所述电源端通过电源过孔彼此连接,形成在所述板体的所述上表面和下表面上的所述接地端通过接地过孔彼此连接;以及集成电路元件,安装在所述板体的所述上表面上,并连接至所述电源端和所述接地端;
电源线单元,形成在所述板体的所述多个介电层中的预定介电层上,所述电源线单元连接至所述电源端和所述集成芯片元件;
地线单元,形成在所述板体的所述多个介电层中的预定介电层上,所述地线单元连接至所述接地端和所述集成电路元件;
至少一个多层片式电容器,安装在所述板体的所述上表面上,并连接于形成在所述板体的所述上表面上的所述电源端和所述接地端之间;以及
至少一个薄膜电容器,安装在所述板体内部,并连接于所述电源线单元和所述地线单元之间。
2.根据权利要求1所述的多层板,其中,所述电源线单元包括:
第一电源线,形成在所述板体的所述上表面上,并连接至形成在所述板体的所述上表面上的所述电源端;以及
第二电源线,形成在所述板体的内部,并连接至连接形成在所述板体的所述上表面和下表面上的所述电源端的所述电源过孔。
3.根据权利要求2所述的多层板,其中,所述薄膜电容器连接于所述第一电源线和所述地线单元之间。
4.根据权利要求2所述的多层板,其中,所述薄膜电容器连接于所述第二电源线和所述地线单元之间。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060017418 | 2006-02-22 | ||
KR1020060017418A KR100744903B1 (ko) | 2006-02-22 | 2006-02-22 | 디커플링 기능을 갖는 다층 기판 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101026930A true CN101026930A (zh) | 2007-08-29 |
Family
ID=38427583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007100795206A Pending CN101026930A (zh) | 2006-02-22 | 2007-02-16 | 具有退耦功能的多层板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7417870B2 (zh) |
JP (1) | JP2007227913A (zh) |
KR (1) | KR100744903B1 (zh) |
CN (1) | CN101026930A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104517922A (zh) * | 2013-09-27 | 2015-04-15 | 矽品精密工业股份有限公司 | 层叠式封装结构及其制法 |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007234857A (ja) * | 2006-03-01 | 2007-09-13 | Matsushita Electric Ind Co Ltd | 半導体集積回路および半導体集積回路の設計方法 |
US7733627B2 (en) * | 2007-09-24 | 2010-06-08 | Wan-Ling Yu | Structure of embedded capacitor |
JP2010004028A (ja) * | 2008-05-23 | 2010-01-07 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法、及び半導体装置 |
KR101101686B1 (ko) * | 2010-01-07 | 2011-12-30 | 삼성전기주식회사 | 고주파 반도체 소자 및 그 제조방법 |
KR101179386B1 (ko) | 2010-04-08 | 2012-09-03 | 성균관대학교산학협력단 | 패키지 기판의 제조방법 |
US8710623B1 (en) | 2010-11-18 | 2014-04-29 | Xilinx, Inc. | Integrated circuit having a discrete capacitor mounted on a semiconductor die |
US8373252B1 (en) * | 2011-03-07 | 2013-02-12 | Xilinx, Inc. | Integrated circuit having capacitor on back surface |
US9577172B2 (en) | 2013-02-19 | 2017-02-21 | Koninklijke Philips N.V. | Light emitting die component formed by multilayer structures |
US9263186B2 (en) * | 2013-03-05 | 2016-02-16 | Qualcomm Incorporated | DC/ AC dual function Power Delivery Network (PDN) decoupling capacitor |
JP2015095587A (ja) * | 2013-11-13 | 2015-05-18 | 日本特殊陶業株式会社 | 多層配線基板 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0950936A (ja) * | 1995-08-09 | 1997-02-18 | Mitsubishi Materials Corp | 薄膜コンデンサ内蔵型モジュール |
US6239485B1 (en) * | 1998-11-13 | 2001-05-29 | Fujitsu Limited | Reduced cross-talk noise high density signal interposer with power and ground wrap |
EP1139705B1 (en) * | 1999-09-02 | 2006-11-22 | Ibiden Co., Ltd. | Printed wiring board and method of producing the same |
FR2801026B1 (fr) | 1999-11-15 | 2002-02-15 | Plastic Omnium Cie | Face avant technique automobile, sans radiateur |
US6446317B1 (en) | 2000-03-31 | 2002-09-10 | Intel Corporation | Hybrid capacitor and method of fabrication therefor |
US6611419B1 (en) | 2000-07-31 | 2003-08-26 | Intel Corporation | Electronic assembly comprising substrate with embedded capacitors |
EP1754986B1 (en) * | 2002-04-01 | 2012-12-05 | Ibiden Co., Ltd. | Optical communication device and optical communication device manufacturing method |
DE10334798B4 (de) * | 2003-07-30 | 2005-06-23 | Fujitsu Siemens Computers Gmbh | Anordnung zur Kühlung von wärmeentwickelnden Computerkomponenten |
JP4700332B2 (ja) * | 2003-12-05 | 2011-06-15 | イビデン株式会社 | 多層プリント配線板 |
JP2005203623A (ja) * | 2004-01-16 | 2005-07-28 | Kyocera Corp | コンデンサ、コンデンサの製造方法、配線基板、デカップリング回路及び高周波回路 |
JP2005277389A (ja) | 2004-02-23 | 2005-10-06 | Toppan Printing Co Ltd | 多層配線基板及び半導体パッケージ |
DE102004019366B4 (de) * | 2004-04-21 | 2006-05-04 | Infineon Technologies Ag | Schaltungsanordnung für einen breitbandigen Mischer mit Vorverzerrung und hoher Linearität und Verfahren zum breitbandigen Mischen |
KR100568310B1 (ko) * | 2004-09-08 | 2006-04-05 | 삼성전기주식회사 | 적층형 칩 캐패시터 |
KR100649579B1 (ko) * | 2004-12-07 | 2006-11-28 | 삼성전기주식회사 | 적층형 캐패시터 및 적층형 캐패시터 어레이 |
-
2006
- 2006-02-22 KR KR1020060017418A patent/KR100744903B1/ko not_active IP Right Cessation
-
2007
- 2007-02-14 JP JP2007033620A patent/JP2007227913A/ja active Pending
- 2007-02-16 CN CNA2007100795206A patent/CN101026930A/zh active Pending
- 2007-02-22 US US11/709,156 patent/US7417870B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104517922A (zh) * | 2013-09-27 | 2015-04-15 | 矽品精密工业股份有限公司 | 层叠式封装结构及其制法 |
CN104517922B (zh) * | 2013-09-27 | 2017-06-09 | 矽品精密工业股份有限公司 | 层叠式封装结构及其制法 |
Also Published As
Publication number | Publication date |
---|---|
KR100744903B1 (ko) | 2007-08-01 |
US20070194876A1 (en) | 2007-08-23 |
US7417870B2 (en) | 2008-08-26 |
JP2007227913A (ja) | 2007-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101026930A (zh) | 具有退耦功能的多层板 | |
US8238116B2 (en) | Land grid feedthrough low ESL technology | |
US8045319B2 (en) | Controlled ESR decoupling capacitor | |
US8237520B2 (en) | Capacitor devices with a filter structure | |
JP2002025856A (ja) | 積層コンデンサ及び半導体装置並びに電子回路基板 | |
CN105895371B (zh) | 层叠贯通电容器 | |
US7557426B2 (en) | Integrated capacitor structure | |
CN108155008A (zh) | 多层陶瓷电子组件及具有多层陶瓷电子组件的电路板 | |
JP2022504830A (ja) | ディスクリート金属-絶縁体-金属(mim)エネルギー蓄積部品及びその製造方法 | |
JP2007521638A (ja) | キャパシタ | |
KR20110128554A (ko) | 적층형 인덕터 | |
KR100769536B1 (ko) | 공통 커플링 영역을 갖는 매립식 커패시터 장치 | |
JP2007088461A (ja) | 多層構造を持つ埋め込みキャパシタコア | |
AU2012201295A1 (en) | Multi plate board embedded capacitor and methods for fabricating the same | |
CN207490881U (zh) | 阻抗变换元件以及通信装置 | |
US8884717B2 (en) | Diplexer | |
US20230147809A1 (en) | Metal-insulator-metal (mim) energy storage device with layered stack and manufacturing method | |
JP2003188054A (ja) | 容量特性の電気素子 | |
KR100669963B1 (ko) | 다층배선기판 및 그 제조 방법 | |
TW200400523A (en) | Inductor capacitor serial resonant circuit, board with built-in inductor capacitor serial resonant circuit, and manufacturing method of the same | |
JP5893371B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
US9461607B2 (en) | Balance filter | |
CN107210262A (zh) | 半导体器件 | |
JP3246166B2 (ja) | 薄膜コンデンサ | |
CN220984354U (zh) | 多层硅电容结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |