CN101017649A - 栅极驱动单元和具有该栅极驱动单元的显示装置 - Google Patents

Abstract

本发明涉及一种栅极驱动单元和显示装置，在该栅极驱动单元和显示装置中，第一栅极驱动电路连接到多条栅极线的第一端，第二栅极驱动电路连接到栅极线的第二端，第一栅极驱动电路和第二栅极驱动电路基本上同时导通。第一栅极驱动电路和第二栅极驱动电路向奇数栅极线施加第一栅极信号，向偶数栅极线施加第二栅极信号，其中，第一栅极信号具有第一预充电时间段和与该第一预充电时间段相邻的第一激活时间段，第二栅极信号具有第二预充电时间段和与该第二预充电时间段相邻的第二激活时间段。

Description

栅极驱动单元和具有该栅极驱动单元的显示装置

本申请要求于2006年2月6日提交的第2006-11333号韩国专利申请的优先权和利益，其内容通过引用几乎完全包含于此。

                          技术领域

本发明涉及一种栅极驱动单元和具有该栅极驱动单元的显示装置。更具体地讲，本发明涉及一种具有预充电功能的栅极驱动单元和具有该栅极驱动单元的显示装置。

                          背景技术

通常，液晶显示装置包括用于显示图像的液晶显示面板。液晶显示面板包括：下基底；上基底，面对下基底；液晶层，置于下基底和上基底之间。

液晶显示面板还包括栅极线、数据线以及连接到栅极线和数据线的像素。通过薄膜工艺，栅极驱动电路可以形成在液晶显示面板上。典型的栅极驱动电路向栅极线顺序地输出栅极信号。

栅极驱动电路通常包括移位寄存器，所述移位寄存器具有一个接一个连接的多个级。即，各级给与之对应的栅极线提供栅极信号，并控制前一级和下一级的操作。

然而，随着液晶显示面板的尺寸增大，栅极线变长，每条栅极线连接更多的像素。在这种情况下，从栅极驱动电路施加到像素的栅极信号会被延迟。此外，当被延迟的栅极信号施加到前一级和下一级时，由于来自各级的栅极信号失真，导致液晶显示装置会发生故障。

                          发明内容

本发明提供了一种具有预充电功能的栅极驱动单元，以防止栅极信号延迟。

本发明还提供了一种具有该栅极驱动单元的显示装置。

本发明的附带特征将在随后的描述中提出，并且部分地将从描述中清楚，或者可以通过本发明的实践而得知。

本发明公开了一种栅极驱动单元，该栅极驱动单元包括：第一栅极驱动电路，电连接到多条栅极线的第一端；第二栅极驱动电路，电连接到栅极线的第二端。第二栅极驱动电路和第一栅极驱动电路基本上同时导通。第一栅极驱动电路向奇数栅极线施加第一栅极信号，第一栅极信号具有第一预充电时间段和与该第一预充电时间段相邻的第一激活时间段。第一栅极驱动电路还向偶数栅极线施加第二栅极信号，第二栅极信号具有第二预充电时间段和与该第二预充电时间段相邻的第二激活时间段。第二栅极驱动电路向奇数栅极线和偶数栅极线分别施加第一栅极信号和第二栅极信号。

本发明还公开了一种显示装置，该显示装置包括显示面板、第一栅极驱动电路、第二栅极驱动电路和数据驱动电路。该显示面板包括多条栅极线、多条数据线以及与栅极线和数据线连接的多个像素，用于显示图像。第一栅极驱动电路电连接到栅极线的第一端，第二栅极驱动电路电连接到栅极线的第二端。第二栅极驱动电路与第一栅极驱动电路基本上同时导通。第一栅极驱动电路向奇数栅极线施加第一栅极信号，第一栅极信号具有第一预充电时间段和与该第一预充电时间段相邻的第一激活时间段。第一栅极驱动电路还向偶数栅极线施加第二栅极信号，第二栅极信号具有第二预充电时间段和与该第二预充电时间段相邻的第二激活时间段。第二栅极驱动电路向奇数栅极线和偶数栅极线分别施加第一栅极信号和第二栅极信号。数据驱动电路在第一激活时间段和第二激活时间段内分别向数据线输出第一数据信号和第二数据信号。

应该理解的是，上面的概述和下面的详细描述都是示例性和解释性的，其旨在提供对如权利要求的本发明的进一步的解释。

                          附图说明

本发明包括附图，附图用来提供对发明的进一步理解且被包含在说明书中构成说明书的一部分，附图示出了本发明的实施例，并且附图和描述一起用来解释本发明的原理。

图1是示出了根据本发明示例性实施例的液晶显示装置的平面图。

图2是示出了图1中的第一栅极驱动电路和第二栅极驱动电路的框图。

图3是图2中的第一栅极驱动电路和第二栅极驱动电路的输入/输出信号的波形图。

图4是示出了图2中的各级的构造的电路图。

                          具体实施方式

在下文中，参照附图来更充分地描述本发明，在附图中示出了本发明的实施例。然而，本发明可以以许多不同的形式来实施，并不应该被理解为限于这里提出的实施例。相反，提供这些实施例，使得本公开是彻底的，并将把本发明的范围完全传达给本领域的技术人员。在附图中，为了清晰起见，可以夸大层和区域的尺寸和相对尺寸。在附图中，相同的标号表示相同的元件。

应该理解的是，当元件被称作在另一元件上或连接、结合到另一元件时，它可以直接在另一元件上或直接连接、直接结合到另一元件，或者可存在中间元件。相反，当元件被称作直接在另一元件上或直接连接、直接结合到另一元件时，不存在中间元件。如在这里所使用的，术语“和/或”包括一个或多个相关所列项的任意和全部组合。

应该理解的是，虽然这里可使用术语“第一”、“第二”等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语只是用来将一个元件、组件、区域、层或部分与其它元件、组件、区域、层或部分区分。因此，在不脱离本发明的教导的情况下，下面所讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被定义为第二元件、第二组件、第二区域、第二层或第二部分。

这里使用的术语只是出于描述特定实施例的目的，而不旨在限制本发明。如这里所使用的，除非上下文清楚地指出，否则单数形式也旨在包括复数形式。还应该理解的是，术语“包括”和/或“包含”当用在说明书中时，其指明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、组件和/或其组的存在或添加。

除非被限定，否则这里使用的所有的术语(包括技术术语和科学术语)的含义与本发明所属技术领域的普通人员通常所理解的含义相同。还应该理解的是，术语，比如在通用字典里定义的那些术语应该被理解为其含义与相关领域的上下文中它们的含义一致，并且除非特别地在这里限定，否则将不理想地或过度正式地来解释这些术语。

图1是示出了根据本发明示例性实施例的液晶显示装置的平面图。

参照图1，液晶显示装置400包括：液晶显示面板100，图像显示在其上；多个数据驱动芯片320，向液晶显示面板100输出数据信号；第一栅极驱动电路210和第二栅极驱动电路220，向液晶显示面板100输出栅极信号。

液晶显示面板100包括：下基底110；上基底120，面对下基底110；液晶层(未示出)，置于下基底110和上基底120之间。液晶显示面板100具有：显示区DA，图像显示在其上；第一外围区PA1、第二外围区PA2和第三外围区PA3，与显示区DA相邻。

在显示区DA中，多条栅极线GL1～GLn在第一方向上延伸，多条数据线DL1～DLm在第二方向上延伸，其中，第一方向与第二方向交叉。数据线DL1～DLm与栅极线GL1～GLn绝缘，它们一起限定了布置成矩阵构造的多个像素区。每个像素区包括像素111，像素111具有薄膜晶体管Tr和液晶电容器Clc。作为本实施例的示例，薄膜晶体管Tr包括：栅电极，电连接到第四栅极线GL4；源电极，电连接到第一数据线DL1；漏电极，电连接到液晶电容器Clc的第一电极。

第一外围区PA1与栅极线GL1～GLn的第一端相邻，第二外围区PA2与栅极线GL1～GLn的第二端相邻。第一栅极驱动电路210布置在第一外围区PA1中，第二栅极驱动电路220布置在第二外围区PA2中。这样，第一栅极驱动电路210电连接到栅极线GL1～GLn的第一端，第二栅极驱动电路220电连接到栅极线GL1～GLn的第二端。

第一栅极驱动电路210和第二栅极驱动电路220可以基本上同时导通，以分别通过第一端和第二端向栅极线GL1～GLn提供栅极信号。

第三外围区PA3与数据线DL1～DLm的第一端相邻。多个载带封装310附于液晶显示面板100的第三外围区PA3，数据驱动芯片320分别安装在载带封装310上。数据驱动芯片320电连接到数据线DL1～DLm的第一端，以向数据线DL1～DLm提供数据信号。

液晶显示装置400还包括印刷电路板330，用于控制第一栅极驱动电路210、第二栅极驱动电路220和数据驱动芯片320。具体地讲，印刷电路板330输出数据控制信号和图像数据来控制数据驱动芯片320，并且印刷电路板330输出用于第一栅极驱动电路210的第一栅极控制信号和用于第二栅极驱动电路220的第二栅极控制信号。数据控制信号和图像数据通过载带封装310被施加到数据驱动芯片320。第一栅极控制信号和第二栅极控制信号通过与第一栅极驱动电路210和第二栅极驱动电路220相邻的载带封装，分别被施加到第一栅极驱动电路210和第二栅极驱动电路220。

以下将参照图2和图3来详细描述第一栅极驱动电路210和第二栅极驱动电路220。

图2是示出了图1中的第一栅极驱动电路和第二栅极驱动电路的部分的框图，图3是示出了图2中的第一栅极驱动电路和第二栅极驱动电路的输入/输出信号的波形图。

参照图2，第一栅极驱动电路210电连接到第一栅极线GL1、第二栅极线GL2、第三栅极线GL3和第四栅极线GL4的第一端，第二栅极驱动电路220电连接到第一栅极线GL1、第二栅极线GL2、第三栅极线GL3和第四栅极线GL4的第二端。

第一栅极驱动电路210包括多个左级SL1、SL2、SL3和SL4，第二栅极驱动电路220包括多个右级SR1、SR2、SR3和SR4。在本示例性实施例中，奇数的左级SL1和SL3彼此一个接一个地连接，偶数的左级SL2和SL4也彼此一个接一个地连接。同样，奇数的右级SR1和SR3彼此一个接一个地连接，偶数的右级SR2和SR4彼此一个接一个地连接。

这里，第一栅极驱动电路210的结构与第二栅极驱动电路220的结构相同。因此，以下将只详细地描述第一栅极驱动电路210。

各左级SL1、SL2、SL3和SL4包括输入端IN、第一时钟端CK1、第二时钟端CK2、控制端CT、电压输入端Vin、复位端RE、输出端OUT和进位端CR。

如图2和图3中所示，第一起始信号STV-O被施加到第一奇数左级SL1，第一奇数时钟CK-O、第二奇数时钟CKB-O和地电压VSS被施加到奇数的左级SL1和SL3。另一方面，第二起始信号STV-E被施加到第一偶数左级SL2，第一偶数时钟CK-E、第二偶数时钟CKB-E和地电压VSS被施加到偶数左级SL2和SL4。

第一奇数时钟CK-O和第二奇数时钟CKB-O具有相反的相位，第一偶数时钟CK-E和第二偶数时钟CKB-E具有相反的相位。此外，第一偶数时钟CK-E延迟了大约第一奇数时钟CK-O的一个周期T的四分之一(即T/4)，第二偶数时钟CKB-E延迟了大约第二奇数时钟CKB-O的一个周期T的四分之一(即T/4)。

第一奇数时钟CK-O和第二奇数时钟CKB-O被分别施加到第一左级SL1的第一时钟端CK1和第二时钟端CK2。第一偶数时钟CK-E和第二偶数时钟CKB-E被分别施加到第二左级SL2的第一时钟端CK1和第二时钟端CK2。第二奇数时钟CKB-O和第一奇数时钟CK-O被分别施加到第三左级SL3的第一时钟端CK1和第二时钟端CK2。第二偶数时钟CKB-E和第一偶数时钟CK-E被分别施加到第四左级SL4的第一时钟端CK1和第二时钟端CK2。

第一起始信号STV-O和第二起始信号STV-E被分别施加到第一左级SL1的输入端IN和第二左级SL2的输入端IN。在本示例性实施例中，第二起始信号STV-E延迟了大约第一起始信号STV-O的T/4。第三左级SL3的输入端IN电连接到第一左级SL1的进位端CR，第四左级SL4的输入端IN电连接到第二左级SL2的进位端CR。

第一左级SL1的控制端CT电连接到第三左级SL3的输出端OUT，第二左级SL2的控制端CT电连接到第四左级SL4的输出端OUT。虽然没有示出，但是第三左级SL3的控制端CT电连接到下一个奇数级的输出端，第四左级SL4的控制端CT电连接到下一个偶数级的输出端。

第一左级SL1、第二左级SL2、第三左级SL3和第四左级SL4的输出端OUT分别电连接到第一栅极线GL1、第二栅极线GL2、第三栅极线GL3和第四栅极线GL4。因此，第一左级SL1、第二左级SL2、第三左级SL3和第四左级SL4分别向第一栅极线GL1、第二栅极线GL2、第三栅极线GL3和第四栅极线GL4提供第一栅极信号GS1、第二栅极信号GS2、第三栅极信号GS3和第四栅极信号CS4。

如图3中所示，第一栅极信号GS1和第三栅极信号GS3具有包括第一预充电时间段P1和第一激活时间段A1的高电平时间段，第二栅极信号GS2和第四栅极信号GS4具有包括第二预充电时间段P2和第二激活时间段A2的高电平时间段。这里，第一栅极信号GS1、第二栅极信号GS2、第三栅极信号GS3和第四栅极信号CS4在T/2的时间段内保持高电平状态。第一预充电时间段P1和第二预充电时间段P2对应于第一栅极信号GS1、第二栅极信号GS2、第三栅极信号GS3和第四栅极信号CS4的高电平时间段中的前面的T/4的时间段，第一激活时间段A1和第二激活时间段A2对应于第一栅极信号GS1、第二栅极信号GS2、第三栅极信号GS3和第四栅极信号CS4的高电平时间段中的后面的T/4的时间段。

此外，第二栅极信号GS2高电平时间段延迟了第一栅极信号GS1高电平时间段的大约T/4的时间段，第四栅极信号GS4的高电平时间段延迟了第三栅极信号GS3的高电平时间段的大约T/4的时间段。因此，第二栅极信号GS2和第四栅极信号GS4的第二预充电时间段P2分别对应于第一栅极信号GS1和第三栅极信号GS3的第一激活时间段A1。

数据驱动芯片320(见图1)顺序地输出第一数据信号DATA1、第二数据信号DATA2、第三数据信号DATA3和第四数据信号DATA4。在第一激活时间段A1内，第一数据信号DATA1被施加到与第一栅极线GL1对应的第一像素，在第二预充电时间段P2内，与第二栅极线GL2对应的第二像素被预充电至第一数据信号DATA1。在第二激活时间段A2内，第二数据信号DATA2被施加到与第二栅极线GL2对应的第二像素，在第一预充电时间段P1内，与第三栅极线GL3对应的第三像素被预充电至第二数据信号DATA2。

在预充电时间段P2内，与第二像素对应的液晶分子由于第一数据信号DATA1而预倾斜，然后，在第二激活时间段A2内，预倾斜的液晶分子由于第二数据信号DATA2而取向。因此，液晶分子的响应时间会变短，从而提高了液晶显示装置的响应速度。

因此，前一级的栅极信号与本级的栅极信号部分叠置，从而利用前一级的数据信号给对应于本级的栅极线的像素预充电。结果，像素的充电时间会增长，从而提高了液晶显示装置400的显示品质。

此外，第一栅极驱动电路210和第二栅极驱动电路220分别连接到栅极线GL1～GL4的第一端和第二端，以向栅极线GL1～GL4的两端施加相同的栅极信号，从而防止了栅极信号延迟，并防止了由于信号的失真而导致液晶显示装置400驱动故障。

图4是示出了图2中的各级的构造的电路图。在本实施例中，第一栅极驱动电路和第二栅极驱动电路中的左级的结构和功能与第一栅极驱动电路和第二栅极驱动电路的右级的结构和功能相同。

参照图4，各级包括上拉部分211、下拉部分212、上拉驱动部分213、波动防止部分214、进位部分215、保持部分216、开关部分217和复位部分218。

上拉部分211包括上拉晶体管NT1，上拉晶体管NT1具有：控制电极，电连接到上拉驱动部分213；输入电极，电连接到第一时钟端CK1；输出电极，电连接到输出端OUT。因此，根据第一时钟端CK1提供的时钟，上拉部分211将通过输出端OUT输出的本级的栅极信号上拉。

进位部分215包括进位晶体管NT8，进位晶体管NT8具有：控制电极，电连接到上拉晶体管NT1的控制电极；输入电极，电连接到第一时钟端CK1；输出电极，电连接到进位端CR。因此，根据时钟，进位部分215将通过进位端CR输出的本级的进位信号上拉。

下拉部分212包括下拉晶体管NT2，下拉晶体管NT2具有：控制电极，电连接到控制端CT；输入电极，电连接到输出端OUT；输出电极，电连接到电压输入端Vin。响应下一级的栅极信号，下拉部分212将本级的上拉栅极信号下拉至地电压。

上拉驱动部分213包括缓冲晶体管NT3、第一电容器C1、第二电容器C2和放电晶体管NT4。缓冲晶体管NT3具有：输入电极和控制电极，电连接到输入端IN；输出电极，电连接到上拉晶体管NT1的控制电极。第一电容器C1连接在上拉晶体管NT1的控制电极和输出电极之间。第二电容器C2连接在进位晶体管NT8的控制电极和输出电极之间。放电晶体管NT4具有：输入电极，电连接到缓冲晶体管NT3的输出电极；控制电极，电连接到控制端CT；输出电极，电连接到电压输入端Vin。在本示例性实施例中，地电压VSS(见图2)被施加到电压输入端Vin。然而，栅极截止电压可以被施加到电压输入端Vin。

当缓冲晶体管NT3响应本级的进位信号而导通时，第一电容器C1和第二电容器C2被充电。当第一电容器C1和第二电容器C2被充电至超过上拉晶体管NT1的阈值电压时，上拉晶体管NT1和进位晶体管NT8导通。因此，施加到第一时钟端CK1的时钟通过输出端OUT和进位端CR被输出。在放电晶体管NT4响应下一级的栅极信号而导通之后，充入第一电容器C1和第二电容器C2的电荷通过放电晶体管NT4被放电至地电压。因此，上拉晶体管NT1和进位晶体管NT8响应下一级的栅极信号而截止。

波动防止部分214包括第一波动防止晶体管NT5、第二波动防止晶体管NT6和第三波动防止晶体管NT7。第一波动防止晶体管NT5具有：控制电极，电连接到第一时钟端CK1；输入电极，电连接到上拉晶体管NT1的输出电极；输出电极，电连接到上拉晶体管NT1的控制电极。第二波动防止晶体管NT6具有：控制电极，电连接到第二时钟端CK2；输入电极，电连接到输入端IN；输出电极，电连接到上拉晶体管NT1的控制电极。第三波动防止晶体管NT7具有：控制电极，电连接到第二时钟端CK2；输入电极，电连接到上拉晶体管NT1的输出电极；输出电极，电连接到地电压端Vin。

响应于时钟，第一波动防止晶体管NT5将从输出端OUT输出的本级的栅极信号提供到上拉晶体管NT1的控制电极，从而防止本级的栅极信号的波动。响应于从第二时钟端CK2提供的时钟条(bar)，第二波动防止晶体管NT6将前一级的进位信号提供给上拉晶体管NT1的控制电极，从而防止本级的栅极信号的波动。第三波动防止晶体管NT7响应时钟条将本级的栅极信号放电至地电压，从而防止本级的栅极信号的波动。

保持部分216包括保持晶体管NT9，保持晶体管NT9具有：控制电极，电连接到开关部分217的输出；输入电极，电连接到输出端OUT；输出电极，电连接到地电压端Vin。

开关部分21 7包括第一开关晶体管NT10、第二开关晶体管NT11、第三开关晶体管NT12和第四开关晶体管NT13以及第三电容器C3和第四电容器C4，用于使保持晶体管NT9导通或截止。

第一开关晶体管NT10具有：输入端和控制电极，电连接到第一时钟端CK1；输出电极，通过第四电容器C4电连接到第二开关晶体管NT11的输出电极。第二开关晶体管NT11具有：输入电极，电连接到第一时钟端CK1；控制电极，通过第三电容器C3电连接到输入电极；输出电极，电连接到保持晶体管NT9的控制电极。第三开关晶体管NT12具有：输入电极，电连接到第一开关晶体管NT10的输出电极；控制电极，电连接到输出端OUT；输出电极，电连接到地电压端Vin。第四开关晶体管NT13具有：输入电极，电连接到保持晶体管NT9的控制电极；控制电极，电连接到输出端OUT；输出电极，电连接到地电压端Vin。

第一开关晶体管NT10和第二开关晶体管NT11响应时钟而导通，以输出第一时钟。响应于保持在高电平状态并被输出到输出端OUT的本级的栅极信号，第三开关晶体管NT12和第四开关晶体管NT13导通，从而将时钟放电至地电压。因此，保持晶体管NT9保持在截止状态。然而，当本级的栅极信号转变为低电平状态时，第三开关晶体管NT12和第四开关晶体管NT13截止，使得保持晶体管NT9响应从第一开关晶体管NT10和第二开关晶体管NT11输出的时钟而导通。因此，保持晶体管NT9可以将本级的栅极信号保持在地电压。

复位部分218包括复位晶体管NT14，复位晶体管NT14具有：控制电极，电连接到复位端RE；输入电极，电连接到上拉晶体管NT1的控制电极；输出电极，电连接到地电压端Vin。响应于通过复位端RE输入的最后的进位信号，复位晶体管NT14将通过输入端IN输入的噪声放电至地电压。因此，上拉晶体管NT1和进位晶体管NT8响应最后一级的最后的进位信号而截止。结果，最后的进位信号被施加到N单元的前面的级复位端RE，从而使得N单元的前面的级的上拉晶体管NT1和进位晶体管NT8截止，从而使栅极信号和进位信号复位。

根据栅极驱动单元和具有该栅极驱动单元的显示装置，第一栅极驱动电路和第二栅极驱动电路分别连接到栅极线的两端，从而向栅极线提供栅极信号。此外，第一栅极驱动电路和第二栅极驱动电路利用第一数据信号给下一级的像素预充电，同时利用第一数据信号给本级的像素充电。

因此，所述栅极驱动单元可以防止栅极信号的延迟，并可防止由于信号的失真而造成显示装置驱动故障。此外，由于像素被预充电，所以可提高显示装置的显示品质。

对于本领域的技术人员应该明显的是，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种更改和变化。因此，本发明旨在覆盖落入权利要求及其等同物的范围内的对本发明的更改和变化。

Claims (19)

1、一种栅极驱动单元，包括：

第一栅极驱动电路，电连接到多条栅极线的第一端，所述第一栅极驱动电路适于输出第一栅极信号并输出第二栅极信号，所述第一栅极信号包括第一预充电时间段和与所述第一预充电时间段相邻的第一激活时间段，所述第二栅极信号包括第二预充电时间段和与所述第二预充电时间段相邻的第二激活时间段；

第二栅极驱动电路，电连接到所述多条栅极线的第二端，所述第二栅极驱动电路与所述第一栅极驱动电路基本上同时导通，以输出所述第一栅极信号和所述第二栅极信号。

2、如权利要求1所述的栅极驱动单元，其中，所述第二栅极信号比所述第一栅极信号延迟了所述第一预充电时间段的时间。

3、如权利要求1所述的栅极驱动单元，其中，所述第一栅极驱动电路将所述第一栅极信号和所述第二栅极信号分别施加到所述栅极线中的奇数栅极线和偶数栅极线；

所述第二栅极驱动电路将所述第一栅极信号和所述第二栅极信号分别施加到所述栅极线中的奇数栅极线和偶数栅极线。

4、如权利要求3所述的栅极驱动单元，其中，所述第一栅极驱动电路和所述第二栅极驱动电路均包括：

多个奇数级，用于向所述奇数栅极线提供所述第一栅极信号，所述奇数级一个接一个地连接在一起；

多个偶数级，用于向所述偶数栅极线提供所述第二栅极信号，所述偶数级一个接一个地连接在一起。

5、如权利要求4所述的栅极驱动单元，其中，所述奇数级中的第一奇数级响应第一起始信号来操作，所述偶数级中的第一偶数级响应第二起始信号来操作，所述第二起始信号比所述第一起始信号延迟了所述第一预充电时间段的时间。

6、如权利要求5所述的栅极驱动单元，其中，所述奇数级接收第一奇数时钟和第二奇数时钟，所述第二奇数时钟的相位与所述第一奇数时钟的相位相反，所述偶数级接收第一偶数时钟和第二偶数时钟，所述第二偶数时钟的相位与所述第一偶数时钟的相位相反。

7、如权利要求6所述的栅极驱动单元，其中，所述第一偶数时钟比所述第一奇数时钟延迟了所述第一预充电时间段的时间，所述第二偶数时钟比所述第二奇数时钟延迟了所述第一预充电时间段的时间。

8、如权利要求6所述的栅极驱动单元，其中，各个奇数级包括：

输入端，用于接收所述第一起始信号或前一奇数级的进位信号；

第一时钟端，用于接收所述第一奇数时钟或所述第二奇数时钟；

第二时钟端，用于接收在所述第一时钟端没有接收的奇数时钟；

输出端，电连接到奇数栅极线和所述前一奇数级的控制端；

进位端，电连接到下一奇数级的输入端；

控制端，电连接到所述下一奇数级的输出端。

9、如权利要求6所述的栅极驱动电路，其中，各个偶数级包括：

输入端，用于接收所述第二起始信号或前一偶数级的进位信号；

第一时钟端，用于接收所述第一偶数时钟或所述第二偶数时钟；

第二时钟端，用于接收在所述第一时钟端没有接收的偶数时钟；

输出端，电连接到偶数栅极线和所述前一偶数级的控制端；

进位端，电连接到下一个偶数级的输入端；

控制端，电连接到所述下一个偶数级的输出端。

10、一种显示装置，包括：

显示面板，包括多条栅极线、多条数据线以及与所述栅极线和所述数据线连接的多个像素，用于显示图像；

第一栅极驱动电路，电连接到所述栅极线的第一端，所述第一栅极驱动电路适于输出第一栅极信号并输出第二栅极信号，所述第一栅极信号包括第一预充电时间段和与所述第一预充电时间段相邻的第一激活时间段，所述第二栅极信号包括第二预充电时间段和与所述第二预充电时间段相邻的第二激活时间段；

第二栅极驱动电路，电连接到所述栅极线的第二端，所述第二栅极驱动电路与所述第一栅极驱动电路基本上同时导通，以输出所述第一栅极信号和所述第二栅极信号；

数据驱动电路，用于在第一激活时间段和第二激活时间段内向所述数据线分别输出第一数据信号和第二数据信号。

11、如权利要求10所述的显示装置，其中，所述第一栅极驱动电路将所述第一栅极信号和所述第二栅极信号分别施加到所述栅极线中的奇数栅极线和偶数栅极线；

所述第二栅极驱动电路将所述第一栅极信号和所述第二栅极信号分别施加到所述栅极线中的奇数栅极线和偶数栅极线。

12、如权利要求11所述的显示装置，其中，在所述第二预充电时间段内，与偶数栅极线连接的像素被预充电为所述第一数据信号，在所述第一预充电时间段内，与奇数栅极线连接的像素被预充电为所述第二数据信号。

13、如权利要求11所述的显示装置，其中，所述第二栅极信号比所述第一栅极信号延迟了所述第一预充电时间段的时间。

14、如权利要求11所述的显示装置，其中，所述第一栅极驱动电路和所述第二栅极驱动电路均包括：

多个奇数级，用于向所述奇数栅极线提供所述第一栅极信号，所述奇数级一个接一个地连接在一起；

多个偶数级，用于向所述偶数栅极线提供所述第二栅极信号，所述偶数级一个接一个地连接在一起。

15、如权利要求14所述的显示装置，其中，所述奇数级中的第一奇数级响应第一起始信号来操作，所述偶数级中的第一偶数级响应第二起始信号来操作，所述第二起始信号比所述第一起始信号延迟了所述第一预充电时间段的时间。

16、如权利要求15所述的显示装置，其中，所述奇数级接收第一奇数时钟和第二奇数时钟，所述第二奇数时钟的相位与所述第一奇数时钟的相位相反，所述偶数级接收第一偶数时钟和第二偶数时钟，所述第二偶数时钟的相位与所述第一偶数时钟的相位相反。

17、如权利要求16所述的显示装置，其中，所述第一偶数时钟比所述第一奇数时钟延迟了所述第一预充电时间段的时间，所述第二偶数时钟比所述第二奇数时钟延迟了所述第一预充电时间段的时间。

18、如权利要求11所述的显示装置，其中，所述显示装置是液晶显示装置。

19、如权利要求11所述的显示装置，其中，所述显示装置是有机场致发光显示装置。

Images