CN101017440A - 多处理器系统以及从系统的启动方法 - Google Patents

多处理器系统以及从系统的启动方法 Download PDF

Info

Publication number
CN101017440A
CN101017440A CNA2007100054726A CN200710005472A CN101017440A CN 101017440 A CN101017440 A CN 101017440A CN A2007100054726 A CNA2007100054726 A CN A2007100054726A CN 200710005472 A CN200710005472 A CN 200710005472A CN 101017440 A CN101017440 A CN 101017440A
Authority
CN
China
Prior art keywords
routine
loader
communication interface
processor
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100054726A
Other languages
English (en)
Other versions
CN101017440B (zh
Inventor
植村真理子
须田敬伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN101017440A publication Critical patent/CN101017440A/zh
Application granted granted Critical
Publication of CN101017440B publication Critical patent/CN101017440B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/177—Initialisation or configuration control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/24—Loading of the microprogram
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4405—Initialisation of multiprocessor systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)
  • Multi Processors (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种多处理器系统和从系统的启动方法，其能够以简单的构造减少组件数量。根据本发明实施例的多处理器系统包括主系统和从系统，从系统通过处理器间通信接口与主系统相连。主系统包括程序ROM，其存储用于从系统的启动程序。从系统包括加载器，其通过处理器间通信接口下载存储在程序ROM中的启动程序。

Description

多处理器系统以及从系统的启动方法
技术领域
本发明涉及包括多个处理器的多处理器系统，更具体而言，涉及在多处理器系统中使用的从系统的启动方法，所述多处理器系统包括主系统和从系统。
背景技术
作为对如何改进嵌入式设备的性能以及节约能量等问题的解决方案，包括多个处理器核的多处理器系统受到了关注(例如，参见CQpublishing Co.，Ltd.2005年8月发行的Design Wave Magzine，吉田正康(YOSHIDA Masayasu)、本田晋也(HONDA Shinya)的“嵌入领域中的‘多核’，在硬件/软件组件中实现多功能的任务，OS的概要和封装实例”)。
图4是常规的多处理器系统的示意图。如图4所示，该常规多处理器系统包括主系统10和从系统20。主系统10包括CPU(中央处理器)11、RAM(随机存储器)12、程序ROM(只读存储器)13和数据接口(I/F)电路14。类似于主系统10，从系统20包括CPU 21、RAM22、程序ROM 24和数据接口(I/F)电路23。
在图4的相关技术中，主系统10和从系统20每个包括程序ROM。主系统10和从系统20分别根据存储在程序ROM中的启动程序来启动CPU 11和21。因此，图4的相关技术具有如下问题：由于主系统10和从系统20都包括程序ROM，如掩模ROM或FLASH，组件的数量很大。特别是，随着系统配置的提升，近来的多处理器系统常包括两个和更多个从系统，从而应该提供与从系统一样多的程序ROM。组件数量的增加成为严重的问题。
日本未审专利公开No.2000-137671公开了一种有关使用多总线支架(multi-bus rack)的控制系统的技术，并且更具体地是针对一种从主基板上的ROM向另一基板(从基板)上的RAM传送程序的技术。此外，日本未审专利公开No.10-320366公开了一种从主CPU向从CPU传送公共启动程序由此启动从CPU的技术。日本未审专利公开No.4-98448公开了在多CPU存储器系统中的多个CPU之间共享程序ROM的技术，但是没有给出任何关于包括主系统和从系统的多处理器系统的说明。此外，日本未审专利公开No.2005-31796公开了一种从另一通信设备下载程序到包括多个CPU的通信设备的技术，但是没有给出任何关于包括主系统和从系统的多处理器系统的说明。
在日本未审专利公开No.2000-137671中公开的技术具有以下问题：因为通过公共存储器总线从主基板向从基板传送程序，因此需要复杂的硬件构造来传送程序。
对于日本未审专利公开No.10-320366中公开的技术而言，来自主CPU的公共启动程序被暂时存储在双端口RAM中，所述从CPU下载该程序并执行启动操作。对于这种配置，必须准备昂贵的双端口RAM并在RAM的两侧布置存储器总线线路。这导致了组件数量和成本增加的问题。
发明内容
根据本发明的一个方面的多处理器系统包括：主系统；和从系统，其通过处理器间通信接口与主系统相连，该主系统包括程序存储器，其存储用于从系统的启动程序，该从系统包括加载器，其通过处理器间通信接口下载在程序存储器中存储的启动程序。根据本发明的以上构造，不需要提供具有用于存储启动程序的程序存储器的从系统，从而能够减少组件的数量。特别是，通过处理器间通信接口下载启动程序，由此能够简化加载器的构造。
附图说明
从以下说明，结合附图，本发明的上述和其他目的、优点及特征将更加明显，其中：
图1是根据本发明的实施例的多处理器系统的示意图；
图2是根据本发明的实施例的多处理器系统的处理流程的流程图；
图3A和3B是根据本发明的实施例的多处理器系统的示意图；
图4是常规多处理器系统的示意图。
具体实施方式
在此，参考示例性的实施例来描述本发明。本领域技术人员会认识到，利用本发明的教导，能够实现许多替代实施例，并且本发明不限于为了说明目的所示出的实施例。
图1是根据本发明的实施例的多处理器系统的示意图。本实施例的多处理器系统可以嵌入在例如蜂窝电话中。在图1中，多处理器系统包括主系统10和从系统20。本实施例的多处理器系统封装在一个芯片中并具有不同的(heterogeneous)结构。尽管在图1示出的例子中，提供了一个主系统10和一个从系统20，但该系统可以包括多个从系统20。
主系统10包括CPU 11、RAM 12、程序ROM 13和数据接口(I/F)电路14。CPU 11通过数据总线与RAM 12、程序ROM 13和数据接口(I/F)电路14相连。
本实施例的程序ROM 13除了存储用于主系统10的启动程序之外，还存储用于从系统20的启动程序。
从系统20包括CPU 21、RAM 22、数据接口(I/F)电路23、加载器25和纠错电路26。本实施例的从系统20不包括程序ROM 24。CPU 21与RAM 22、纠错电路26相连，并通过纠错电路26与数据I/F电路23相连。加载器25通过控制线路与CPU 21、数据I/F电路23相连。
加载器25是自动初始程序加载器，其在从系统20中的CPU 21启动之前从主系统10下载用于从系统20a的启动程序，并且由硬件组件而不是软件组件构成。加载器25实现简单的通信协议，并具有传送数据给RAM 22的功能。
纠错电路26对从主系统10下载的启动程序执行纠错。
主系统10的数据I/F电路14和从系统20的数据I/F电路23是接口电路，它们实现在具有程序传送阶段的正常模式中使用的CPU间通信I/F。在本实施例中，特别地，数据I/F电路14和数据I/F电路23经由串行数据总线直接连接在一起，而不通过存储器。亦即，本实施例的数据I/F电路14和数据I/F电路23不通过公共存储器总线连接。替代串行数据总线，数据I/F电路14和数据I/F电路23可以通过两个或四个并行数据总线连接。
此外，主系统10的CPU 11和加载器25通过控制线路连接。
接下来参考图2的流程图，描述本实施例的多处理器系统的处理流程。关于流程开始之前的系统状态，主系统10启动，而从系统在一个阶段没有启动。
首先，主系统10的CPU 11通过控制线路向从系统20的加载器25发出下载用于从系统的启动程序的命令(S101)。
接收到下载命令后，从系统20的加载器25根据命令来启动从系统20的数据I/F电路23。随着启动，数据I/F电路23被启动。此外，加载器25向主系统10的CPU 11发送执行下载命令的确认(S102)。
主系统10的CPU 11接收来自加载器25的确认。响应该确认，CPU通过数据I/F电路14向加载器25传送与传送代码的数量和传送模式有关的数据(S103)。
从系统20的加载器25通过数据I/F电路23接收从主系统10的CPU 11经由数据I/F电路14和串行数据线路传送的与传送代码数量和传送模式有关的数据，并将接收到的数据存储在预定的存储器中。在接收到与传送代码的数量和传送模式有关的数据之后，加载器25通过控制线路向主系统10的CPU 11发出接收到数据的确认(S104)。
当通过控制线路接收到确认时，主系统10的CPU 11通过数据I/F电路14和23向从系统20的加载器25传送启动程序的程序代码(S105)。此时，可以向程序代码赋予或不赋予ECC(错误校验码)比特。
从系统20的加载器25通过数据I/F电路23将从主系统10传送的程序代码存储在RAM 22中。此时，如果从主系统10传送的程序代码被赋予了ECC比特，则在纠错电路26执行纠错之后将代码存储在RAM22中(S106)。然后，将步骤S105和S106的上述处理重复与用于从系统20的启动程序的程序代码一样多的次数。
从系统20的加载器25确定在步骤S103中是否接收了与从CPU 11传送的传送代码一样多的程序代码。如果确定接收了与传送代码一样多的程序代码，则加载器25通过控制线路向主系统10的CPU 11发送代码数量和传送状态信息，作为传送完成的确认(S107)。
通过控制线路接收到传送完成的确认之后，主系统10的CPU 11检查该确认。作为检查该确认的结果，如果确定成功完成了传送，则CPU 11通过控制线路向从系统20的加载器25发出启动从系统20的CPU 21的命令(S108)。
通过控制线路接收到来自主系统10的CPU 11的启动命令后，从系统20的加载器25取消重置(resetting)从系统20的CPU 21(S109)。
然后，从系统20的CPU 21根据在从系统20的RAM 22中存储的启动程序开始运行(S110)。
如上所述，根据本发明的实施例，程序ROM只需要在主系统10中提供，而不需要在从系统20中提供。因此，能够减少组件的数量和成本。
此外，根据本发明的实施例，存储在主系统10的程序ROM 13中的用于从系统20的启动程序经由CPU间通信I/F传送到从系统20的RAM 22，而不是通过存储器，这使得能够减少组件的数量和成本。特别是，用于数据传送的电路构造变得比通过公共存储器总线传送用于从系统20的启动程序的构造更简单。
附带地，在上面的例子中，从系统20的加载器25检查传送代码的数量，以鉴别在启动程序末端的程序代码。然而，本发明不限于此，主系统10的CPU 11可以在程序的末端添加末端代码。作为替换，从系统20的加载器25可以用计时器测量自接收到程序代码以来经过的时间，并且如果经过的时间超过了预定时间段则确定传送完成。
此外，上面的实施例描述了从系统20和主系统10以一对一关系提供的构造，但是本发明不限于这种构造。如图3A所示，多个从系统201、202、……、20n可以并行连接到主系统10，它们每一个都包括加载器25。作为替换，如图3B所示，多个从系统201、202、……、20n可以和主系统10串行连接，它们每一个都包括加载器25。此外，从系统可以以矩阵形式连接。
在图3A的构造中，主系统10的程序ROM 13可以独立存储用于从系统201、202、……、20n的启动程序，但是从系统可以共享一个启动程序。
在图3B的构造中，与主系统10连接的从系统201可以从主系统10接收用于从系统202至203n的启动程序，并将这些程序暂时存储在RAM 22中，然后按顺序重复传送和中继这些程序。
很显然，本发明不限于上述实施例，其可以修改和变化，而不脱离本发明的范围和要旨。

Claims (8)

1.一种多处理器系统，包括：
主系统；和
从系统，其通过处理器间通信接口与主系统相连，
所述主系统包括程序存储器，存储用于从系统的启动程序，以及
所述从系统包括加载器，其通过所述处理器间通信接口下载存储在所述程序存储器中的启动程序。
2.根据权利要求1的多处理器系统，其中，所述主系统还包括主处理器，并且
所述从系统还包括：
从处理器；
程序执行存储器，存储要用所述从处理器执行的程序，
所述主处理器包括：
向所述加载器发出下载命令以下载所述启动程序的单元；和
向所述加载器传送所述启动程序的单元，并且
所述加载器包括：
向所述主处理器发出确认的单元，所述确认是对于执行所发出的下载命令的确认；和
接收所传送的启动程序并将所接收的启动程序存储在所述程序执行存储器中的单元。
3.根据权利要求1的多处理器系统，其中，所述处理器间通信接口是不通过存储器来传送数据的通信接口。
4.根据权利要求2的多处理器系统，其中，所述处理器间通信接口是不通过存储器来传送数据的通信接口。
5.根据权利要求3的多处理器系统，其中，所述处理器间通信接口是串行通信接口。
6.根据权利要求4的多处理器系统，其中，所述处理器间通信接口是串行通信接口。
7.一种从系统的启动方法，所述从系统通过处理器间通信接口与主系统相连，该方法包括：
通过所述处理器间通信接口从所述主系统向所述从系统传送用于所述从系统的启动程序；
将所传送的启动程序存储在所述从系统的程序执行存储器中；和
根据存储在所述程序执行存储器中的所述启动程序启动所述从系统。
8.根据权利要求7的从系统的启动方法，还包括：
从所述主系统的主处理器向所述从系统的加载器发出下载命令以下载所述启动程序；
从所述从系统的加载器向所述主处理器发出确认，确认执行所发出的下载命令，和
从所述主处理器向所述加载器传送所述启动程序；
在所述加载器接收到所传送的启动程序之后，由所述加载器在所述程序执行存储器中存储所述启动程序；以及
根据存储在所述程序执行存储器中的启动程序，由所述加载器启动所述从系统。
CN2007100054726A 2006-02-09 2007-02-08 多处理器系统以及从系统的启动方法 Expired - Fee Related CN101017440B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-032038 2006-02-09
JP2006032038 2006-02-09
JP2006032038A JP2007213292A (ja) 2006-02-09 2006-02-09 マルチプロセッサシステム及びスレーブシステムの起動方法

Publications (2)

Publication Number Publication Date
CN101017440A true CN101017440A (zh) 2007-08-15
CN101017440B CN101017440B (zh) 2011-12-28

Family

ID=37872775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007100054726A Expired - Fee Related CN101017440B (zh) 2006-02-09 2007-02-08 多处理器系统以及从系统的启动方法

Country Status (5)

Country Link
US (1) US7765391B2 (zh)
JP (1) JP2007213292A (zh)
KR (2) KR20070081095A (zh)
CN (1) CN101017440B (zh)
GB (1) GB2435118C (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253844A (zh) * 2010-05-18 2011-11-23 大唐移动通信设备有限公司 一种启动处理器的方法和设备
CN101373434B (zh) * 2007-08-22 2012-01-25 国际商业机器公司 在多处理器系统中快速加载和运行程序映像的方法和系统
CN103885800A (zh) * 2014-03-11 2014-06-25 深圳市道通科技有限公司 嵌入式处理器动态加载执行代码的实现方法及装置
CN104583951A (zh) * 2012-09-07 2015-04-29 苹果公司 通过usb进行附件引导
CN102132250B (zh) * 2008-06-26 2015-05-20 格马尔托股份有限公司 管理具有多个控制器的便携式电子设备中的数据的方法
CN104683624A (zh) * 2013-11-27 2015-06-03 京瓷办公信息系统株式会社 电子设备以及电子设备的启动方法
CN104932914A (zh) * 2014-03-19 2015-09-23 日本电气株式会社 多cpu启动电路和多cpu启动方法
CN107544815A (zh) * 2016-06-28 2018-01-05 中兴通讯股份有限公司 一种多处理器系统的启动方法及装置
CN112328315A (zh) * 2021-01-04 2021-02-05 江苏华创微系统有限公司 一种基于桥片的存储共享型多片处理器系统及其启动方法
CN113778538A (zh) * 2021-09-13 2021-12-10 讯牧信息科技(上海)有限公司 多处理器系统及其启动方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090006835A1 (en) 2007-06-29 2009-01-01 Samsung Electronics Co., Ltd Electronic device and control method thereof
US8402261B2 (en) * 2009-10-02 2013-03-19 Ca, Inc. System and method providing a pluggable architecture for task management on computers
CN102043648A (zh) * 2009-10-23 2011-05-04 中兴通讯股份有限公司 多核系统及其启动方法
US8838949B2 (en) 2010-03-22 2014-09-16 Qualcomm Incorporated Direct scatter loading of executable software image from a primary processor to one or more secondary processor in a multi-processor system
US9058191B2 (en) 2010-03-22 2015-06-16 Qualcomm Incorporated Direct transfer of executable software image to memory allocated by target processor based on transferred image header
GB2498123A (en) * 2010-11-01 2013-07-03 Hewlett Packard Development Co Multi-processor computer systems and methods
US8706955B2 (en) 2011-07-01 2014-04-22 Apple Inc. Booting a memory device from a host
JP2013041436A (ja) * 2011-08-17 2013-02-28 Nec Engineering Ltd マルチプロセッサシステム及び起動方法
US9262177B2 (en) 2012-12-19 2016-02-16 International Business Machines Corporation Selection of a primary microprocessor for initialization of a multiprocessor system
USRE49652E1 (en) 2013-12-16 2023-09-12 Qualcomm Incorporated Power saving techniques in computing devices
KR102116096B1 (ko) 2013-12-20 2020-05-27 한화테크윈 주식회사 다중시스템 및 이의 부팅 방법
JP6287561B2 (ja) * 2014-05-12 2018-03-07 富士通株式会社 基地局装置
CN104516850A (zh) * 2014-12-31 2015-04-15 深圳市美贝壳科技有限公司 模块化产品的连接方法及使用该方法的模块化产品与用于该方法的家庭服务总线
WO2016136014A1 (ja) * 2015-02-26 2016-09-01 三菱電機株式会社 監視レコーダ
CN109643351B (zh) * 2016-08-30 2023-12-15 株式会社索思未来 处理装置、半导体集成电路以及半导体集成电路的启动方法
JP6874039B2 (ja) * 2018-06-28 2021-05-19 シチズン時計株式会社 携帯通信機器連携システム、及び、主携帯通信機器
CN110119286A (zh) * 2019-04-11 2019-08-13 厦门亿联网络技术股份有限公司 一种基于模拟Flash芯片的固件引导实现方法
CN111338771B (zh) * 2020-02-13 2023-06-30 深圳震有科技股份有限公司 引导程序切换处理方法及装置、计算机设备、介质

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0335812B1 (en) 1988-03-28 1995-05-10 International Business Machines Corporation Secondary processor initialization scheme
JPH01292556A (ja) * 1988-05-20 1989-11-24 Fuji Electric Co Ltd 自動販売機のプログラムローディング装置
JPH0498448A (ja) 1990-08-10 1992-03-31 Matsushita Electric Ind Co Ltd マルチｃｐｕ用メモリシステム
US5261114A (en) * 1990-11-09 1993-11-09 Ast Research, Inc. Method and apparatus for providing down-loaded instructions for execution by a peripheral controller
JP3310990B2 (ja) * 1991-04-15 2002-08-05 キヤノン株式会社 電子機器
JPH05242057A (ja) 1992-02-27 1993-09-21 Sanyo Electric Co Ltd マルチプロセッサシステムの起動方式
KR970002882B1 (ko) 1992-06-11 1997-03-12 엘지전보통신 주식회사 다중 프로세서 시스템의 부트 스트랩 프로그램 로딩 방법 및 장치
US6438683B1 (en) * 1992-07-28 2002-08-20 Eastman Kodak Company Technique using FIFO memory for booting a programmable microprocessor from a host computer
US5754863A (en) * 1995-01-20 1998-05-19 Redcom Laboratories, Inc. System for downloading program code to a microprocessor operative as a slave to a master microprocessor
JPH10320366A (ja) 1997-05-19 1998-12-04 Nippon Denki Ido Tsushin Kk 非常駐型プログラム・ローディング方式
JP2000137671A (ja) 1998-10-30 2000-05-16 Nissan Motor Co Ltd プログラム転送システム
JP4098448B2 (ja) 1999-10-07 2008-06-11 富士通株式会社 プログラム検証方法及び装置
CN2445370Y (zh) * 2000-10-20 2001-08-29 中国人民解放军78108部队 综合性智能报务系统的终端装置
TWI306560B (en) * 2002-04-19 2009-02-21 Wistron Corp Method and system for booting a client end computer system through a network
JP2004110086A (ja) * 2002-09-13 2004-04-08 Seiko Epson Corp 半導体装置
JP2004240679A (ja) * 2003-02-05 2004-08-26 Fuji Electric Systems Co Ltd コンピュータ制御システムおよびソフトウェア書き換え方法
JP2004265306A (ja) * 2003-03-04 2004-09-24 Fuji Photo Film Co Ltd マルチプロセッサシステム及びマルチプロセッサシステム用プログラムデータダウンロード方法
KR100849296B1 (ko) 2003-06-13 2008-07-29 삼성전자주식회사 주제어부와 보조제어부를 구비하는 시스템에서의보조제어부의 초기화 장치 및 방법
JP4029789B2 (ja) 2003-07-08 2008-01-09 日本電信電話株式会社 プログラムをダウンロードする方法及び装置
US20060056630A1 (en) * 2004-09-13 2006-03-16 Zimmer Vincent J Method to support secure network booting using quantum cryptography and quantum key distribution
US20070157016A1 (en) * 2005-12-29 2007-07-05 Dayan Richard A Apparatus, system, and method for autonomously preserving high-availability network boot services

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373434B (zh) * 2007-08-22 2012-01-25 国际商业机器公司 在多处理器系统中快速加载和运行程序映像的方法和系统
CN102132250B (zh) * 2008-06-26 2015-05-20 格马尔托股份有限公司 管理具有多个控制器的便携式电子设备中的数据的方法
CN102253844B (zh) * 2010-05-18 2014-05-07 大唐移动通信设备有限公司 一种启动处理器的方法和设备
CN102253844A (zh) * 2010-05-18 2011-11-23 大唐移动通信设备有限公司 一种启动处理器的方法和设备
CN104583951A (zh) * 2012-09-07 2015-04-29 苹果公司 通过usb进行附件引导
CN104683624B (zh) * 2013-11-27 2017-11-17 京瓷办公信息系统株式会社 电子设备以及电子设备的启动方法
CN104683624A (zh) * 2013-11-27 2015-06-03 京瓷办公信息系统株式会社 电子设备以及电子设备的启动方法
CN103885800A (zh) * 2014-03-11 2014-06-25 深圳市道通科技有限公司 嵌入式处理器动态加载执行代码的实现方法及装置
CN104932914A (zh) * 2014-03-19 2015-09-23 日本电气株式会社 多cpu启动电路和多cpu启动方法
CN104932914B (zh) * 2014-03-19 2019-07-12 日本电气株式会社 多cpu启动电路和多cpu启动方法
CN107544815A (zh) * 2016-06-28 2018-01-05 中兴通讯股份有限公司 一种多处理器系统的启动方法及装置
CN112328315A (zh) * 2021-01-04 2021-02-05 江苏华创微系统有限公司 一种基于桥片的存储共享型多片处理器系统及其启动方法
CN113778538A (zh) * 2021-09-13 2021-12-10 讯牧信息科技(上海)有限公司 多处理器系统及其启动方法

Also Published As

Publication number Publication date
GB2435118C (en) 2008-01-14
GB0701441D0 (en) 2007-03-07
GB2435118B (en) 2008-01-09
KR20070081095A (ko) 2007-08-14
GB2435118A (en) 2007-08-15
US20070186092A1 (en) 2007-08-09
JP2007213292A (ja) 2007-08-23
KR20080109708A (ko) 2008-12-17
CN101017440B (zh) 2011-12-28
US7765391B2 (en) 2010-07-27

Similar Documents

Publication Publication Date Title
CN101017440B (zh) 多处理器系统以及从系统的启动方法
CN107704285B (zh) 现场可编程门阵列多版本配置芯片、系统和方法
CN100435100C (zh) 多媒体程序下载控制系统和方法
US20020032879A1 (en) Fault-tolerant architecture for in-circuit programming
CN105204965A (zh) 用于多节点环境中的动态节点修复的方法和装置
CN108319465B (zh) 对fpga配置数据进行升级的电路及方法
US20070136594A1 (en) Modular card issuance system and method of operation
CN109298876A (zh) 用于在无线火灾检测系统的多个设备中升级固件的系统和方法
CN105511976A (zh) 一种嵌入式系统中的应用程序自恢复运行方法及装置
CN101169727A (zh) 一种cpu系统的启动方法及系统
CN1771491B (zh) 组构计算机系统结构与路由的方法与系统
US7194614B2 (en) Boot swap method for multiple processor computer systems
CN108139916A (zh) 可编程逻辑设备的多阶段引导映像加载和配置
CN101334735B (zh) 多处理器计算系统中单个处理器的代码更新的方法和系统
US20110113225A1 (en) Basic input/output system capable of supporting multi-platforms and constructing method thereof
CN114500479A (zh) 一种多核嵌入式集成软件系统程序上传方法及系统
CN112148339A (zh) 一种双核芯片及其程序更新方法
EP1008042A1 (en) Fault-tolerant architecture for in-circuit programming
CN101091159B (zh) 数据处理装置
CN214751393U (zh) 微控制器和计算系统
CN114077512A (zh) 一种异常复位的处理方法、异常处理装置及存储介质
JP2003036251A (ja) 信号処理装置
WO2016078222A1 (zh) 引导程序传输方法、嵌入式系统及引导程序传输系统
JP2003029994A (ja) マルチｃｐｕシステム及びその立ち上がり方法
US20110270417A1 (en) Control system and control method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111228

Termination date: 20140208