CN104683624B - 电子设备以及电子设备的启动方法 - Google Patents

电子设备以及电子设备的启动方法 Download PDF

Info

Publication number
CN104683624B
CN104683624B CN201410652800.1A CN201410652800A CN104683624B CN 104683624 B CN104683624 B CN 104683624B CN 201410652800 A CN201410652800 A CN 201410652800A CN 104683624 B CN104683624 B CN 104683624B
Authority
CN
China
Prior art keywords
cpu
startup program
startup
controller
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410652800.1A
Other languages
English (en)
Other versions
CN104683624A (zh
Inventor
五岛谕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Document Solutions Inc
Original Assignee
Kyocera Document Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Document Solutions Inc filed Critical Kyocera Document Solutions Inc
Publication of CN104683624A publication Critical patent/CN104683624A/zh
Application granted granted Critical
Publication of CN104683624B publication Critical patent/CN104683624B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Facsimiles In General (AREA)
  • Stored Programmes (AREA)

Abstract

本发明涉及电子设备和电子设备启动方法。该设备包括第一CPU和第二CPU、不许同时进行多个访问的辅助存储装置及控制器。辅助存储装置存储第一CPU用的第一启动程序和第二CPU用的第二启动程序。第一CPU经由控制器从该装置加载第一启动程序并指示控制器通过DMA传送从该装置加载第二启动程序。控制器在通过DMA传送从该装置加载第二启动程序时，当被第一CPU指示从该装置传送第一启动程序的至少一部分时，使第二启动程序的加载暂时停止后，根据被第一CPU指示的传送的结束，重新开始第二启动程序的加载。根据本发明能够提供一种能在优先缩短基于第一启动程序的启动时间的同时，将基于第二启动程序的启动时间也缩短的电子设备。

Description

电子设备以及电子设备的启动方法
技术领域
本发明涉及具备多个CPU的电子设备以及电子设备的启动方法。
背景技术
作为具备多个CPU的典型的电子设备，已知有如下的电子设备：具备第一CPU和第二CPU以及用于存储第一CPU用的第一启动程序和第二CPU用的第二启动程序的辅助存储装置，第一CPU和第二CPU以节为单位从辅助存储装置中加载第一启动程序。在这种电子设备中，由于能够缩短第一启动程序的加载时间，因此能够缩短基于由第一CPU使用的第一启动程序的启动时间。但是，在这种电子设备中，由于优先进行基于由第一CPU使用的第一启动程序的启动，因此基于由第二CPU使用的第二启动程序的启动变晚。
然而，在所述典型的电子设备中，当存储第一启动程序和第二启动程序的辅助存储装置是不允许同时进行多个访问的装置时，由于在第一CPU和第二CPU中的一个CPU访问辅助存储装置的时点，第一CPU和第二CPU中的另一个CPU无法访问辅助存储装置，因此缩短基于由第一CPU使用的第一启动程序的启动时间的效果降低。而且，由于缩短基于由第一CPU使用的第一启动程序的启动时间的效果降低，导致基于由第二CPU使用的第二启动程序的启动进一步变晚。
本发明涉及一种电子设备，即使当不允许同时进行多个访问的辅助存储装置中存储有多个CPU各自的启动程序时，也能够在优先缩短基于由一个特定的CPU使用的启动程序的启动时间的同时，将基于由另一个CPU使用的启动程序的启动时间也缩短。
发明内容
本发明的电子设备包括：第一CPU和第二CPU；辅助存储装置，不允许同时进行多个访问；以及控制器，控制对所述辅助存储装置的访问。所述辅助存储装置存储所述第一CPU用的第一启动程序和所述第二CPU用的第二启动程序。所述第一CPU经由所述控制器从所述辅助存储装置加载所述第一启动程序。进一步地，所述第一CPU指示所述控制器通过DMA传送从所述辅助存储装置加载所述第二启动程序。所述控制器在正在通过DMA传送从所述辅助存储装置加载所述第二启动程序的情况下，当被所述第一CPU指示了从所述辅助存储装置传送所述第一启动程序的至少一部分时，在使所述第二启动程序的加载暂时停止后，根据被所述第一CPU指示的传送的结束，来重新开始执行所述第二启动程序的加载，所述第一CPU在经由所述控制器并通过PIO传送从所述辅助存储装置加载所述第一启动程序的同时，依次执行所述第一启动程序之中已加载的部分。
电子设备的启动方法包括：第一CPU经由控制器从辅助存储装置加载所述第一CPU用的第一启动程序的步骤；所述第一CPU指示所述控制器通过DMA传送从所述辅助存储装置加载第二CPU用的第二启动程序的步骤；所述控制器在正在通过DMA传送从所述辅助存储装置加载所述第二启动程序的情况下，当被所述第一CPU指示了从所述辅助存储装置传送所述第一启动程序的至少一部分时，使所述第二启动程序的加载暂时停止的步骤；所述控制器根据被所述第一CPU指示的传送的结束，来重新开始执行所述第二启动程序的加载的步骤；所述第一CPU在经由所述控制器并通过PIO传送从所述辅助存储装置加载所述第一启动程序的同时，依次执行所述第一启动程序之中已加载的部分的步骤。
附图说明
图1是示出本发明的实施方式所涉及的复合机(MFP)的结构的框图。
图2是示出图1所示的控制部的结构的框图。
图3是MFP启动时图2所示的主CPU的动作流程图。
图4是MFP启动时图2所示的NAND设备控制器的动作流程图。
具体实施方式
以下，使用附图对本发明的一实施方式进行说明。
首先，对于作为本实施方式所涉及的电子设备的MFP的结构进行说明。
图1是示出本实施方式所涉及的MFP 10的结构的框图。
如图1所示，MFP 10具备：操作部11，是用于输入由用户进行的各种操作的按钮等输入设备；显示部12，是用于显示各种信息的液晶显示器(LCD，Liquid Crystal Display)等显示设备；扫描仪13，是从原稿读取图像的读取设备；打印机14，是在纸张等记录介质上执行打印的打印设备；传真通信部15，是经由公用电话线路等通信线路与未图示的外部传真装置进行传真通信的传真设备；网络通信部16，是经由局域网(LAN，Local AreaNetwork)、互联网等网络与未图示的外部装置进行通信的网络通信设备；以及控制部20，对MFP 10的整体进行控制。
图2是示出控制部20的结构的框图。
如图2所示，控制部20具备：主CPU 21，作为第一中央处理器(CPU，CentralProcessing Unit)；只读存储器(ROM，Read Only Memory)22，存储有主CPU 21用的程序和各种数据；随机存取存储器(RAM，Random Access Memory)23，主CPU 21用；副CPU 24，作为第二CPU；ROM 25，存储有副CPU 24用的程序和各种数据；RAM 26，副CPU 24用；NAND设备27，作为不允许同时进行多个访问的辅助存储装置；以及NAND设备控制器28，作为控制对NAND设备27的访问的控制器。
NAND设备27存储有作为主CPU 21用的第一启动程序的主CPU用启动程序27a以及作为副CPU 24用的第二启动程序的副CPU用启动程序27b。
NAND设备控制器28与直接存储器存取(DMA，Direct Memory Access)传送以及可编程输入输出(PIO，Programmed Input/Output)传送相对应。
接着，对于MFP 10启动时的动作进行说明。
当MFP 10被启动时，主CPU 21执行图3所示的动作。
图3是MFP 10启动时主CPU 21的动作流程图。
如图3所示，主CPU 21指示NAND设备控制器28通过DMA传送将副CPU用启动程序27b从NAND设备27加载到RAM 26中(S101)。
然后，主CPU 21在经由NAND设备控制器28并通过PIO传送将主CPU用启动程序27a从NAND设备27加载到RAM 23的同时，依次执行主CPU用启动程序27之中已加载的部分(S102)。即，主CPU 21指示NAND设备控制器28每次传送主CPU用启动程序27a的一部分，并依次执行已传送的部分。
主CPU 21在S102的处理结束后，结束图3所示的动作。
此外，在图3中，主CPU 21是在执行S101的处理之后执行S102的处理，但也可以是在执行S102的处理的中途执行S101的处理。
当MFP 10被启动时，NAND设备控制器28执行图4所示的动作。
图4是MFP 10启动时NAND设备控制器28的动作流程图。
如图4所示，NAND设备控制器28判断是否被主CPU 21指示了传送主CPU用启动程序27a的一部分(S131)。
NAND设备控制器28在S131中判断为被指示了传送主CPU用启动程序27a的一部分时，将主CPU用启动程序27a之中被主CPU 21指示的部分从NAND设备27读出，并传送给主CPU21(S132)。
NAND设备控制器28在S131中判断为未被指示传送主CPU用启动程序27a的一部分时，或者在S132的处理结束后，判断是否被主CPU 21指示了通过DMA传送来加载副CPU用启动程序27b(S133)。
NAND设备控制器28在S133中判断为未被指示通过DMA传送来加载副CPU用启动程序27b时，执行S131的处理。
NAND设备控制器28在S133中判断为被指示了通过DMA传送来加载副CPU用启动程序27b时，开始通过DMA传送来加载副CPU用启动程序27b(S134)。即，NAND设备控制器28开始将副CPU用启动程序27b从NAND设备27读出并加载到RAM 26中。
然后，NAND设备控制器28判断是否被主CPU 21指示了传送主CPU用启动程序27a的一部分(S135)。
NAND设备控制器28在S135中判断为被指示了传送主CPU用启动程序27a的一部分时，暂时停止通过DMA传送来加载副CPU用启动程序27b(S136)，将主CPU用启动程序27a之中被主CPU 21指示的部分从NAND设备27读出，并传送给主CPU 21(S137)。
NAND设备控制器28在S137中的传送结束后，重新开始通过DMA传送来加载副CPU用启动程序27b(S138)。
NAND设备控制器28在S135中判断为未被指示传送主CPU用启动程序27a的一部分时，或者在S138的处理结束后，判断是否已结束通过DMA传送来加载副CPU用启动程序27b(S139)。
NAND设备控制器28在S139中判断为未结束通过DMA传送来加载副CPU用启动程序27b时，执行S135的处理。
NAND设备控制器28在S139中判断为已结束通过DMA传送来加载副CPU用启动程序27b时，通知主CPU 21已结束通过DMA传送来加载副CPU用启动程序27b(S140)，并执行S131的处理。
主CPU 21在被NAND设备控制器28通知已结束通过DMA传送来加载副CPU用启动程序27b后，指示副CPU 24执行副CPU用启动程序27b。因此，副CPU 24执行被加载到RAM 26中的副CPU用启动程序27b。
如上所述，MFP 10在优先进行主CPU 21经由NAND设备控制器28从NAND设备27加载主CPU用启动程序27a(S102)的同时，在主CPU 21未经由NAND设备控制器28从NAND设备27加载主CPU用启动程序27a的时期，NAND设备控制器28通过DMA传送从NAND设备27加载副CPU用启动程序27b(S134和S138)。即，MFP 10使用在对NAND设备27的访问中存在空闲的时间，来效率良好地传送副CPU用启动程序27b。因此，MFP 10尽管在不允许同时进行多个访问的NAND设备27中存储有主CPU用启动程序27a和副CPU用启动程序27b，却能够在优先缩短基于由主CPU 21使用的主CPU用启动程序27a的启动时间的同时，将基于由副CPU 24使用的副CPU用启动程序27b的启动时间也缩短。
而且，在MFP 10中，由于在主CPU 21通过PIO传送从NAND设备27加载主CPU用启动程序27a的同时，主CPU 21依次执行主CPU用启动程序27a之中已加载的部分，因此能够缩短基于由主CPU 21使用的主CPU用启动程序27a的启动时间。
以上通过具体的实施方式对本发明进行了说明，但上述实施方式是对本发明的举例说明，并非限定于该实施方式，这是不言而喻的。
例如，MFP 10在本实施方式中是主CPU 21通过PIO传送从NAND设备27加载主CPU用启动程序27a，但如果是通过NAND设备控制器28进行处理以使主CPU用启动程序27a的传送比副CPU用启动程序27b的传送被优先进行，则也可以是指示NAND设备控制器28通过DMA传送将主CPU用启动程序27a从NAND设备27加载到RAM 23中。
此外，MFP 10在本实施方式中具备主CPU 21用的RAM 23和副CPU 24用的RAM 26，但RAM 23和RAM 26也可以在物理上由一个RAM中的不同区域来构成。
此外，本发明的辅助存储装置在本实施方式中是NAND设备，但只要是不允许同时进行多个访问的辅助存储装置，则也可以是除了NAND设备之外的存储设备。
此外，本发明的电子设备在本实施方式中是MFP，但也可以是复印机、打印机等除了MFP之外的图像形成装置，还可以是通用的个人计算机、家电等除了图像形成装置之外的电子设备。

Claims (2)

1.一种电子设备，包括：
第一CPU和第二CPU；
辅助存储装置，不允许同时进行多个访问；以及
控制器，控制对所述辅助存储装置的访问，
所述电子设备的特征在于，
所述辅助存储装置存储所述第一CPU用的第一启动程序和所述第二CPU用的第二启动程序，
所述第一CPU经由所述控制器从所述辅助存储装置加载所述第一启动程序，
所述第一CPU指示所述控制器通过DMA传送从所述辅助存储装置加载所述第二启动程序，
所述控制器在正在通过DMA传送从所述辅助存储装置加载所述第二启动程序的情况下，当被所述第一CPU指示了从所述辅助存储装置传送所述第一启动程序的至少一部分时，在使所述第二启动程序的加载暂时停止后，根据被所述第一CPU指示的传送的结束，来重新开始执行所述第二启动程序的加载，
所述第一CPU在经由所述控制器并通过PIO传送从所述辅助存储装置加载所述第一启动程序的同时，依次执行所述第一启动程序之中已加载的部分。
2.一种电子设备的启动方法，其特征在于，包括：
第一CPU经由控制器从辅助存储装置加载所述第一CPU用的第一启动程序的步骤；
所述第一CPU指示所述控制器通过DMA传送从所述辅助存储装置加载第二CPU用的第二启动程序的步骤；
所述控制器在正在通过DMA传送从所述辅助存储装置加载所述第二启动程序的情况下，当被所述第一CPU指示了从所述辅助存储装置传送所述第一启动程序的至少一部分时，使所述第二启动程序的加载暂时停止的步骤；
所述控制器根据被所述第一CPU指示的传送的结束，来重新开始执行所述第二启动程序的加载的步骤；以及
所述第一CPU在经由所述控制器并通过PIO传送从所述辅助存储装置加载所述第一启动程序的同时，依次执行所述第一启动程序之中已加载的部分的步骤。
CN201410652800.1A 2013-11-27 2014-11-17 电子设备以及电子设备的启动方法 Expired - Fee Related CN104683624B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013244535A JP5996513B2 (ja) 2013-11-27 2013-11-27 電子機器
JP2013-244535 2013-11-27

Publications (2)

Publication Number Publication Date
CN104683624A CN104683624A (zh) 2015-06-03
CN104683624B true CN104683624B (zh) 2017-11-17

Family

ID=53183651

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410652800.1A Expired - Fee Related CN104683624B (zh) 2013-11-27 2014-11-17 电子设备以及电子设备的启动方法

Country Status (3)

Country Link
US (1) US9361252B2 (zh)
JP (1) JP5996513B2 (zh)
CN (1) CN104683624B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6458582B2 (ja) * 2015-03-20 2019-01-30 富士ゼロックス株式会社 情報処理装置及び情報処理プログラム
CN106664347A (zh) * 2015-07-31 2017-05-10 京瓷办公信息系统株式会社 电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553338A (zh) * 2003-06-08 2004-12-08 华为技术有限公司 中央处理单元启动的方法及系统
CN101017440A (zh) * 2006-02-09 2007-08-15 恩益禧电子股份有限公司 多处理器系统以及从系统的启动方法
CN103309425A (zh) * 2012-03-06 2013-09-18 富士施乐株式会社 图像形成装置和信息处理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01121968A (ja) * 1987-11-05 1989-05-15 Casio Comput Co Ltd 可変長データ処理装置
JPH05242057A (ja) * 1992-02-27 1993-09-21 Sanyo Electric Co Ltd マルチプロセッサシステムの起動方式
JP2008511929A (ja) * 2004-08-30 2008-04-17 シリコン ストレージ テクノロジー、 インク． 携帯電話の不揮発性メモリを管理するシステムおよび方法
JP2005293609A (ja) * 2005-05-12 2005-10-20 Fujitsu Ltd 初期化方法
JP2007264751A (ja) * 2006-03-27 2007-10-11 Canon Inc データ転送制御装置
JP4924014B2 (ja) * 2006-09-27 2012-04-25 住友化学株式会社 Ｄｎａメチル化測定方法
JP2008099013A (ja) 2006-10-12 2008-04-24 Canon Inc デジタル複合機及びその制御方法、プログラム並びに記憶媒体
JP5652212B2 (ja) * 2011-01-11 2015-01-14 株式会社ニコン 電子機器、電子カメラ
JP2012164106A (ja) * 2011-02-07 2012-08-30 Fuji Electric Co Ltd 組込み機器のファームウェア起動管理装置および方法
JP5689487B2 (ja) * 2013-01-31 2015-03-25 ファナック株式会社 使用時に初期化が必要なシリアルバスを備えるデータ処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1553338A (zh) * 2003-06-08 2004-12-08 华为技术有限公司 中央处理单元启动的方法及系统
CN101017440A (zh) * 2006-02-09 2007-08-15 恩益禧电子股份有限公司 多处理器系统以及从系统的启动方法
CN103309425A (zh) * 2012-03-06 2013-09-18 富士施乐株式会社 图像形成装置和信息处理装置

Also Published As

Publication number Publication date
US9361252B2 (en) 2016-06-07
JP2015103121A (ja) 2015-06-04
US20150149664A1 (en) 2015-05-28
CN104683624A (zh) 2015-06-03
JP5996513B2 (ja) 2016-09-21

Similar Documents

Publication Publication Date Title
US8817287B2 (en) Image forming apparatus, method for controlling the same, and storage medium
CN104683624B (zh) 电子设备以及电子设备的启动方法
US8832422B2 (en) Quick start-up image forming apparatus, image forming method, and image forming system
US9509866B2 (en) Image forming apparatus that executes fax job concurrently with print job while reducing delay in fax job processing, job execution method, and storage medium
CN105045544B (zh) 信息处理装置及其控制方法
US20160088196A1 (en) Information processing device and method, information processing system, display device, and non-transitory computer readable medium
JP6528952B2 (ja) 電子機器および処理実行プログラム
JP2019054413A (ja) 電子機器、通信システム及び無線通信方法
US20200068086A1 (en) Electronic device and method for controlling memory thereof
US20140355030A1 (en) Recording medium and electronic device
CN107450970B (zh) 能够根据处理器的利用优先级来利用硬件的电子设备
JP2004356810A (ja) タンデム画像形成システム
JP5986132B2 (ja) 電子機器およびメモリー管理方法
US20120105885A1 (en) Image forming apparatus performing network communication
US20140340704A1 (en) Image forming apparatus, startup control method, and non-transitory computer-readable recording medium encoded with startup control program
JP6528951B2 (ja) 電子機器および処理実行プログラム
US9674381B2 (en) Electronic device including a job information generating device and access managing device, information management method to enable the electronic device to function, and a non-transitory computer-readable storage medium to store a program for the information management method
JP2010041412A (ja) 情報管理装置、情報管理システム、情報管理プログラム、および記録媒体
KR101908771B1 (ko) 예약 인쇄 처리를 실행할 수 있는 화상 처리 장치, 그 제어 방법, 및 그 제어 프로그램을 저장한 기억 매체
JP6341383B2 (ja) 電子機器および電力制御プログラム
JP6168311B2 (ja) 画像形成装置、画像形成システムおよび画像形成方法
JP5483946B2 (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム
JP2016035644A (ja) 電子機器及び情報処理プログラム
JP2016015557A (ja) 情報処理装置
JP5600972B2 (ja) バッファ装置および情報処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171117

Termination date: 20201117

CF01 Termination of patent right due to non-payment of annual fee