CN112148339A - 一种双核芯片及其程序更新方法 - Google Patents

一种双核芯片及其程序更新方法 Download PDF

Info

Publication number
CN112148339A
CN112148339A CN202011049758.6A CN202011049758A CN112148339A CN 112148339 A CN112148339 A CN 112148339A CN 202011049758 A CN202011049758 A CN 202011049758A CN 112148339 A CN112148339 A CN 112148339A
Authority
CN
China
Prior art keywords
cpu1
program
cpu2
application
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011049758.6A
Other languages
English (en)
Inventor
蒋勤凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Haipeng Technology Co ltd
Original Assignee
Suzhou Haipeng Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Haipeng Technology Co ltd filed Critical Suzhou Haipeng Technology Co ltd
Priority to CN202011049758.6A priority Critical patent/CN112148339A/zh
Publication of CN112148339A publication Critical patent/CN112148339A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/65—Updates
    • G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/51—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems at application loading time, e.g. accepting, rejecting, starting or inhibiting executable software based on integrity or source reliability

Abstract

本发明公开了一种双核芯片及其程序更新方法，双核芯片包括：第一中央处理器CPU1；第二中央处理器CPU2；第一闪存模块，其被所述第一中央处理器CPU1操作，其包括CPU1引导加载程序区、CPU1应用程序执行区和CPU1应用程序暂存区；第二闪存模块，其被所述第二中央处理器CPU2操作，其包括CPU2引导加载程序区、CPU2应用程序执行区和CPU2应用程序暂存区；内部通讯总线，其用于第一中央处理器CPU1和第二中央处理器CPU2之间通信连接；外部通讯总线，其用于第一中央处理器CPU1、第二中央处理器CPU2与外部通讯。本发明中的双核芯片及其程序更新方法，通过减少一个外部存储的使用，提高了整个系统的MTBF，降低了整个系统成本，且整个嵌入式系统升级也同样稳定。

Description

一种双核芯片及其程序更新方法
【技术领域】
本发明涉及嵌入式系统领域，尤其是涉及一种双核芯片及其程序更新方法。
【背景技术】
为了存储数据和更新程序，嵌入式系统通常会外挂一个存储芯片(EEPROM或者FLASH)，但是由于存储芯片存在读写次数的限制，同时执行数据存储和程序升级，往往容易造成存储芯片失效，且增加一个元器件也降低了整个系统的MTBF(平均故障间隔时间)。一旦外部存储芯片失效，会造成存储数据丢失，以及整个系统无法更新程序升级，导致整个瘫痪。
因此，有必要提供一种新的技术方案来克服上述问题。
【发明内容】
本发明要解决的技术问题在于提供一种双核芯片及其程序更新方法，其不仅可以不利用外部存储装置，安全快速的进行更新程序，并且可以减少元器件数量，增加可靠性，延长整个嵌入式系统的使用寿命。
为了解决上述问题，根据本发明的一个方面，本发明提供一种双核芯片，其包括：第一中央处理器CPU1；第二中央处理器CPU2；第一闪存模块，其被所述第一中央处理器CPU1操作，其包括CPU1引导加载程序区、CPU1应用程序执行区和CPU1应用程序暂存区；第二闪存模块，其被所述第二中央处理器CPU2操作，其包括CPU2引导加载程序区、CPU2应用程序执行区和CPU2应用程序暂存区；内部通讯总线，其用于第一中央处理器CPU1和第二中央处理器CPU2之间通信连接；外部通讯总线，其用于第一中央处理器CPU1、第二中央处理器CPU2与外部通讯。
相对于现有技术，本发明中的双核芯片及其程序更新方法，通过减少一个外部存储的使用，提高了整个系统的MTBF(平均故障间隔时间)，降低了整个系统成本，且整个嵌入式系统升级也同样稳定。
关于本发明的其他目的，特征以及优点，下面将结合附图在具体实施方式中详细描述。
【附图说明】
结合参考附图及接下来的详细描述，本发明将更容易理解，其中同样的附图标记对应同样的结构部件，其中：
图1为本发明在一个实施例中的双核芯片的结构示意图；
图2为图1所示的双核芯片的程序更新方法在一个实施例中的流程图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指与所述实施例相关的特定特征、结构或特性至少可包含于本发明至少一个实现方式中。在本说明书中不同地方出现的“在一个实施例中”并非必须都指同一个实施例，也不必须是与其他实施例互相排斥的单独或选择实施例。本发明中的“多个”、“若干”表示两个或两个以上。本发明中的“和/或”表示“和”或者“或”。
请参考图1所示，其为本发明在一个实施例中的双核芯片的结构示意图。图1所示的双核芯片110包括第一中央处理器(CPU，central processing unit)CPU1、第二中央处理器CPU2、第一闪存模块(或快闪存储器，flash memory)112、第二闪存模块114、内部通讯总线和外部通讯总线。
第一闪存模块112被第一中央处理器CPU1操作(或第一中央处理器CPU1对第一闪存模块112进行权限管理)；第二闪存模块114被第二中央处理器CPU2操作(或第二中央处理器CPU2对第二闪存模块114进行权限管理)；内部通讯总线，其用于第一中央处理器CPU1和第二中央处理器CPU2之间通信连接；外部通讯总线，其用于第一中央处理器CPU1、第二中央处理器CPU2与外部通讯。
为了便于描述，下文中CPU1即为第一中央处理器CPU1，CPU2即为第二中央处理器CPU2。
第一闪存模块112分出三个区域：第一区域为CPU1引导加载程序(BootLoader)区、第二个区域为CPU1应用程序执行区、第三个区域为CPU1应用程序暂存区。其中，CPU1引导加载程序(BootLoader)区为固定程序，其用于接收升级应用程序并执行升级；CPU1应用程序执行区用于存储CPU1实际运行的应用程序(或CPU1正常运行的应用程序)；CPU1应用程序暂存区用于存储CPU1即将升级的程序。第二闪存模块114也分出三个区域：第一区域为CPU2引导加载程序(BootLoader)区、第二个区域为CPU2应用程序执行区、第三个区域为CPU2应用程序暂存区。其中，CPU2引导加载程序(BootLoader)区为固定程序，其用于接收升级应用程序并执行升级；CPU2应用程序执行区用于存储CPU2实际运行的应用程序(或CPU2正常运行的应用程序)；CPU2应用程序暂存区用于存储CPU2即将升级的程序。也就是说，所述CPU1引导加载程序区和CPU2引导加载程序区分别用于存储与其对应的CPU的引导加载程序，并分别用于接收与其对应的CPU的升级应用程序并执行升级；所述CPU1应用程序执行区和CPU2应用程序执行区分别用于存储与其对应的CPU实际运行的应用程序；所述CPU1应用程序暂存区和CPU2应用程序暂存区分别用于存储与其对应的CPU即将升级的程序。
在图1所示的具体实施例中，所述第一闪存模块112位于第一中央处理器CPU1内部，即所述第一闪存模块112为第一中央处理器CPU1的内部Flash；所述第二闪存模块114位于第二中央处理器CPU2内部，即所述第二闪存模块114为第二中央处理器CPU2的内部Flash。
与升级相关的有两个外设，一个为内部通讯总线，其连通CPU1和CPU2，用于CPU1和CPU2之间的通讯；一个为外部通讯总线，其可以为I2C、SPI、SCI、CAN等等，其用于双核芯片110和外部通讯装置120通信(或通讯)。通过更改系统配置，CPU1和CPU2均可以使用外部通讯总线。
请参考图2所示，其为图1所示的双核芯片的程序更新方法在一个实施例中的流程图。图2所示的双核芯片的程序更新方法包括如下步骤。
步骤1、CPU1经外部通讯总线接收到程序更新指令(或程序升级指令)。具体的，由外部通讯装置120经外部通讯总线往双核芯片110发送程序升级指令。
步骤2、CPU1接收到CPU1程序。该CPU1程序即为CPU1需要升级的最新程序(或更新程序)。
步骤3、程序通过校验。具体的，CPU1接收完CPU1程序后，对该CPU1程序进行完整性校验。如果校验结果为程序完整，则进入步骤4；否则，进入步骤5。
步骤4、将CPU1最新程序(即CPU1程序)写入CPU1内部Flash(即第一闪存模块)112的CPU1应用程序暂存区。
步骤5、发送升级失败指令。具体的，由双核芯片110通过外部通讯总线发送升级失败指令，结束。
步骤6、在步骤4完成后，CPU1将外部通讯总线控制权交给CPU2。具体的，CPU1通过更改系统配置，将外部通讯总线控制权交予CPU2。
步骤7、在CPU2具有外部通讯总线控制权后，CPU2经外部通讯总线接收到CPU2程序。该CPU2程序即为CPU2需要升级的最新程序(或更新程序)。
步骤8、程序通过校验。具体的，CPU2接收完CPU2程序后，对该CPU2程序进行完整性校验。如果校验结果为程序完整，则进入步骤9；否则，进入步骤5。
步骤9、将CPU2最新程序(即前述CPU2程序)写入CPU2内部Flash(即第二闪存模块)114的CPU2应用程序暂存区。
步骤10、CPU2通知CPU1准备升级。具体的，CPU2的最新程序写入CPU2应用程序暂存区后，CPU2通过内部总线通知CPU1准备升级。
步骤11、CUP1和CPU2置高程序更新标志位，以开始更新。
步骤12、CPU1和CPU2重启进入各自的BootLoader(引导加载程序)。
步骤13、CPU1、CPU2均从各自内部Flash的程序暂存区搬运(或复制)数据至程序执行区。具体的，CPU1和CPU2判断程序更新标志位为高，开始从各自程序暂存区复制数据到程序执行区。例如，CPU1从其内部Flash(即第一闪存模块)112的CPU1应用程序暂存区复制数据(例如，前述CPU1程序)到CPU1程序执行区；CPU2从其内部Flash(即第二闪存模块)114的CPU2应用程序暂存区复制数据(例如，前述CPU2程序)到CPU2程序执行区。
步骤14、CUP1和CPU2重置程序更新标志位，以停止更新。
步骤15、CPU1和CPU2重启进入BootLoader(引导加载程序)。
步骤16、CPU1和CPU2正常运行。具体的，CPU1和CPU2加载各自的应用程序执行区数据，开始正常运行。例如，CPU1加载其内部Flash(即第一闪存模块)112的CPU1程序执行区的数据(例如，前述CPU1程序)；CPU2加载其内部Flash(即第二闪存模块)114的CPU1程序执行区的数据(例如，前述CPU2程序)。
步骤17、发送升级成功指令。具体的，CPU1通过外部通讯总线，向外部通讯装置120发送升级完成指令，结束。
综上可知，本发明中的双核芯片110的程序更新方法包括如下步骤：第一中央处理器CPU1经外部通讯总线接收到程序更新指令；所述第一中央处理器CPU1接收CPU1程序，并将所述CPU1程序存贮至第一闪存模块的CPU1应用程序暂存区，所述CPU1程序为所述第一中央处理器CPU1需要升级的最新程序(具体参见前述步骤2、3、4、5)；所述第一中央处理器CPU1将所述CPU1程序存贮至第一闪存模块的CPU1应用程序暂存区后，所述第一中央处理器CPU1将所述外部通讯总线通信控制权交予所述第二中央处理器CPU2；所述第二中央处理器CPU2经外部通讯总线接收CPU2程序，并将所述CPU2程序存贮至第二闪存模块的CPU2应用程序暂存区，所述CPU2程序为所述第二中央处理器CPU2需要升级的最新程序(具体参见前述步骤7、8、9、5)；所述第二中央处理器CPU2将所述CPU2程序存贮至第二闪存模块的CPU2应用程序暂存区后，所述第二中央处理器CPU2通过所述内部总线通知所述第一中央处理器CPU1准备升级；所述第一中央处理器CPU1基于存贮于第一闪存模块的CPU1应用程序暂存区的所述CPU1程序进行程序升级，所述第二中央处理器CPU2基于存贮于第二闪存模块的CPU2应用程序暂存区的所述CPU2程序进行程序升级(具体参见前述步骤11、12、13、14、15、16、17)。这样，发明中的双核芯片110通过减少一个外部存储的使用，提高了整个系统的MTBF(平均故障间隔时间)，降低了整个系统成本，且整个嵌入式系统升级也同样稳定。
在本发明中，“连接”、相连、“连”、“接”等表示电性相连或通信连接的词语，如无特别说明，则表示直接或间接的电性或通信连接。本文中的“耦接”是指间接或直接电性的连接，间接的连接可以是经过一个或多个电器件(比如电阻、电容、电感等)电性相连。
上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (10)

1.一种双核芯片，其特征在于，其包括：
第一中央处理器CPU1；
第二中央处理器CPU2；
第一闪存模块，其被所述第一中央处理器CPU1操作，其包括CPU1引导加载程序区、CPU1应用程序执行区和CPU1应用程序暂存区；
第二闪存模块，其被所述第二中央处理器CPU2操作，其包括CPU2引导加载程序区、CPU2应用程序执行区和CPU2应用程序暂存区；
内部通讯总线，其用于第一中央处理器CPU1和第二中央处理器CPU2之间通信连接；
外部通讯总线，其用于第一中央处理器CPU1、第二中央处理器CPU2与外部通讯。
2.根据权利要求1所述的双核芯片，其特征在于，
所述CPU1引导加载程序区和CPU2引导加载程序区分别用于接收与其对应的CPU的升级应用程序并执行升级；
所述CPU1应用程序执行区和CPU2应用程序执行区分别用于存储与其对应的CPU实际运行的应用程序；
所述CPU1应用程序暂存区和CPU2应用程序暂存区分别用于存储与其对应的CPU即将升级的程序。
3.根据权利要求1所述的双核芯片，其特征在于，
所述第一闪存模块位于所述第一中央处理器CPU1内部；
所述第二闪存模块位于所述第二中央处理器CPU2内部。
4.根据权利要求1所述的双核芯片，其特征在于，
所述第一中央处理器CPU1用于经外部通讯总线接收到程序更新指令；
所述第一中央处理器CPU1还用于接收CPU1程序，并将所述CPU1程序存贮至第一闪存模块的CPU1应用程序暂存区，所述CPU1程序为所述第一中央处理器CPU1需要升级的最新程序；
所述第一中央处理器CPU1还用于在所述CPU1程序存贮至第一闪存模块的CPU1应用程序暂存区后，将所述外部通讯总线通信控制权交予所述第二中央处理器CPU2；
所述第二中央处理器CPU2用于经外部通讯总线接收CPU2程序，并将所述CPU2程序存贮至第二闪存模块的CPU2应用程序暂存区，所述CPU2程序为所述第二中央处理器CPU2需要升级的最新程序；
所述第二中央处理器CPU2还用于在所述CPU2程序存贮至第二闪存模块的CPU2应用程序暂存区后，通过所述内部总线通知所述第一中央处理器CPU1准备升级；
所述第一中央处理器CPU1还用于基于存贮于第一闪存模块的CPU1应用程序暂存区的所述CPU1程序进行程序升级；
所述第二中央处理器CPU2还用于基于存贮于第二闪存模块的CPU2应用程序暂存区的所述CPU2程序进行程序升级。
5.根据权利要求1-3任一所述的双核芯片的程序更新方法，其特征在于，其包括：
第一中央处理器CPU1经外部通讯总线接收到程序更新指令；
所述第一中央处理器CPU1接收CPU1程序，并将所述CPU1程序存贮至第一闪存模块的CPU1应用程序暂存区，所述CPU1程序为所述第一中央处理器CPU1需要升级的最新程序；
所述第一中央处理器CPU1将所述CPU1程序存贮至第一闪存模块的CPU1应用程序暂存区后，所述第一中央处理器CPU1将所述外部通讯总线通信控制权交予所述第二中央处理器CPU2；
所述第二中央处理器CPU2经外部通讯总线接收CPU2程序，并将所述CPU2程序存贮至第二闪存模块的CPU2应用程序暂存区，所述CPU2程序为所述第二中央处理器CPU2需要升级的最新程序；
所述第二中央处理器CPU2将所述CPU2程序存贮至第二闪存模块的CPU2应用程序暂存区后，所述第二中央处理器CPU2通过所述内部总线通知所述第一中央处理器CPU1准备升级；
所述第一中央处理器CPU1基于存贮于第一闪存模块的CPU1应用程序暂存区的所述CPU1程序进行程序升级，所述第二中央处理器CPU2基于存贮于第二闪存模块的CPU2应用程序暂存区的所述CPU2程序进行程序升级。
6.根据权利要求5所述的双核芯片的程序更新方法，其特征在于，“所述第一中央处理器CPU1接收CPU1程序，并将所述CPU1程序存贮至第一闪存模块的CPU1应用程序暂存区”步骤包括：
所述第一中央处理器CPU1接收到所述CPU1程序；
所述第一中央处理器CPU1对所述CPU1程序进行完整性校验，如果校验结果为程序完整，则将所述CPU1程序存贮至第一闪存模块的CPU1应用程序暂存区；否则，通过外部通讯总线发送升级失败指令。
7.根据权利要求5所述的双核芯片的程序更新方法，其特征在于，“所述第二中央处理器CPU2接收CPU2程序，并将所述CPU2程序存贮至第二闪存模块的CPU2应用程序暂存区”步骤包括：
所述第二中央处理器CPU2接收到所述CPU2程序；
所述第二中央处理器CPU2对所述CPU2程序进行完整性校验，如果校验结果为程序完整，则将所述CPU2程序存贮至第二闪存模块的CPU2应用程序暂存区；否则，通过外部通讯总线发送升级失败指令。
8.根据权利要求5所述的双核芯片的程序更新方法，其特征在于，“所述第一中央处理器CPU1基于存贮于第一闪存模块的CPU1应用程序暂存区的所述CPU1程序完成程序升级，所述第二中央处理器CPU2基于存贮于第二闪存模块的CPU2应用程序暂存区的所述CPU2程序完成程序升级”步骤包括：
所述第一中央处理器CPU1和第二中央处理器CPU2置高程序更新标志；
所述第一中央处理器CPU1和第二中央处理器CPU2重启进入各自的引导加载程序；
所述第一中央处理器CPU1和第二中央处理器CPU2均从各自对应的闪存模块中的程序暂存区搬运对应的CPU程序至程序执行区；
所述第一中央处理器CPU1和第二中央处理器CPU2重置程序更新标志位；
所述第一中央处理器CPU1和第二中央处理器CPU2再次重启进入各自的引导加载程序；
所述第一中央处理器CPU1和第二中央处理器CPU2加载各自对应的闪存模块中的应用程序执行区的CPU程序，开始正常运行；
通过外部通讯总线发送升级成功指令。
9.根据权利要求8所述的双核芯片的程序更新方法，其特征在于，
由所述第一中央处理器CPU1通过外部通讯总线发送升级成功指令。
10.根据权利要求5所述的双核芯片的程序更新方法，其特征在于，
“所述第一中央处理器CPU1通过更改系统配置，将所述外部通讯总线通信控制权交予所述第二中央处理器CPU2。
CN202011049758.6A 2020-09-29 2020-09-29 一种双核芯片及其程序更新方法 Pending CN112148339A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011049758.6A CN112148339A (zh) 2020-09-29 2020-09-29 一种双核芯片及其程序更新方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011049758.6A CN112148339A (zh) 2020-09-29 2020-09-29 一种双核芯片及其程序更新方法

Publications (1)

Publication Number Publication Date
CN112148339A true CN112148339A (zh) 2020-12-29

Family

ID=73894470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011049758.6A Pending CN112148339A (zh) 2020-09-29 2020-09-29 一种双核芯片及其程序更新方法

Country Status (1)

Country Link
CN (1) CN112148339A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826910A (zh) * 2021-01-29 2022-07-29 青岛海信宽带多媒体技术有限公司 一种光模块
CN114816464A (zh) * 2021-01-29 2022-07-29 青岛海信宽带多媒体技术有限公司 一种固件升级控制方法、固件升级控制装置及光模块

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214114A (zh) * 2011-06-24 2011-10-12 深圳市江波龙电子有限公司 一种双cpu系统客户机程序的升级方法及系统
CN104102518A (zh) * 2014-07-23 2014-10-15 江苏兆伏新能源有限公司 一种双cpu系统及其程序升级方法
CN106897090A (zh) * 2017-02-06 2017-06-27 山东鲁能智能技术有限公司 一种嵌入式设备程序升级方法及系统
CN110046050A (zh) * 2018-01-16 2019-07-23 华为技术有限公司 一种核间数据传输的装置和方法
CN110389772A (zh) * 2018-04-23 2019-10-29 中车株洲电力机车研究所有限公司 双核mcu应用程序升级方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102214114A (zh) * 2011-06-24 2011-10-12 深圳市江波龙电子有限公司 一种双cpu系统客户机程序的升级方法及系统
CN104102518A (zh) * 2014-07-23 2014-10-15 江苏兆伏新能源有限公司 一种双cpu系统及其程序升级方法
CN106897090A (zh) * 2017-02-06 2017-06-27 山东鲁能智能技术有限公司 一种嵌入式设备程序升级方法及系统
CN110046050A (zh) * 2018-01-16 2019-07-23 华为技术有限公司 一种核间数据传输的装置和方法
CN110389772A (zh) * 2018-04-23 2019-10-29 中车株洲电力机车研究所有限公司 双核mcu应用程序升级方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114826910A (zh) * 2021-01-29 2022-07-29 青岛海信宽带多媒体技术有限公司 一种光模块
CN114816464A (zh) * 2021-01-29 2022-07-29 青岛海信宽带多媒体技术有限公司 一种固件升级控制方法、固件升级控制装置及光模块
CN114826910B (zh) * 2021-01-29 2024-04-16 青岛海信宽带多媒体技术有限公司 一种光模块

Similar Documents

Publication Publication Date Title
JP4901095B2 (ja) 不揮発性ストレージにカスタム・ソフトウェア・イメージ・アップデートを適用するフェイルセーフな方法
US7765391B2 (en) Multiprocessor system and boot-up method of slave system
US10303459B2 (en) Electronic system with update control mechanism and method of operation thereof
US20110283274A1 (en) Firmware image update and management
US9846616B2 (en) Boot recovery system
US20070055969A1 (en) System and method for updating firmware
US10437580B2 (en) Software updating methods and systems
US9448889B2 (en) BIOS failover update with service processor
US20140304497A1 (en) Electronic device having function of booting operating system by bootloader, method of performing the same function, and storage medium
CN112148339A (zh) 一种双核芯片及其程序更新方法
US20220197746A1 (en) Combination bios with a/b recovery
US10803001B2 (en) Electronic device and operating method thereof
US11500648B2 (en) Method for fast booting processors in a multi-processor architecture
CN112148531A (zh) 一种双核芯片及其程序备份和恢复的方法
CN213751050U (zh) 一种双核芯片
CN113377425B (zh) Bmc固件生成方法和装置、bmc启动方法和装置及存储介质
WO2023109880A1 (zh) 一种业务恢复方法、数据处理单元及相关设备
US9880538B2 (en) Electronic device and method for loading program code thereof
WO2022188690A1 (zh) 升级电子设备的方法及装置
CN115904831A (zh) 一种服务器固件的启动方法及终端
CN213751052U (zh) 一种可进行程序备份和恢复的双核芯片
CN114741091A (zh) 固件加载方法、装置、电子设备及计算机可读存储介质
KR100775887B1 (ko) 임베디드시스템에서 하드디스크를 이용한 운영체계 로딩 및업데이트 방법
CN111258617A (zh) 一种电子设备
TWI777664B (zh) 嵌入式系統的開機方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination