CN110389772A - 双核mcu应用程序升级方法 - Google Patents

Abstract

本发明公开了一种双核MCU应用程序升级方法，包括上位机通过以太网将升级程序发送给双核MCU；双核MCU根据升级程序对对应的应用程序进行升级。上位机通过以太网将升级程序发送给双核MCU步骤具体包括：上位机通过以太网向所述双核MCU发出更新请求；双核MCU控制其内核CPU1和内核CPU2处于应用程序更新状态；上位机通过所述以太网将所述升级程序发送给所述内核CPU1和/或内核CPU2。本发明通过无线网即实现将升级程序发送给双核MCU，进一步实现双核MCU中应用程序的升级，不存在安全隐患，可操作性强且大大提高了升级程序的升级效率。

Description

双核MCU应用程序升级方法

技术领域

本发明涉及一种双核MCU应用程序升级方法，具体涉及基于以太网通信的双核MCU应用程序升级方法。

背景技术

微控制单元(MCU)是把中央处理器(CPU)的频率与规格做适当缩减，并将内存、计数器、USB、数电转换等周边接口，以及LCD驱动电路都整合在单一芯片上的单元，可为不同的应用场合做不同组合控制。而双核MCU即为包括两个中央处理器(CPU)的微控制单元。现有市场上的双核MCU具有强大的数据处理能力，同时稳定性好和精度高，在工业领域控制应用中占据重要地位。

而现如今的双核MCU应用程序更新的主要过程为：利用仿真器通过双核MCU的JTAG接口将应用程序下载到双核MCU内部闪存中，以对应用程序进行升级。然而该种更新方式需要拆开控制器才能使用仿真器连接双核MCU，可操作性不强；同时控制器若是从主电路取电的，在升级过程中则可能存在安全隐患，也容易出现应用程序更新失败的情况，从而使得程序升级方法工作效率偏低。

因此，亟须一种可操作性强、不存在安全隐患、升级效率高的双核MCU应用程序升级方法。

发明内容

本发明所要解决的技术问题是现如今还未存在一种可操作性强、不存在安全隐患、升级效率高且方便的双核MCU应用程序升级方法。

为了解决上述技术问题，本发明提供了一种双核MCU应用程序升级方法，其特征在于，包括：

上位机通过以太网将升级程序发送给双核MCU；

所述双核MCU根据所述升级程序对对应的应用程序进行升级。

优选的是，上位机通过以太网将升级程序发送给双核MCU步骤具体包括：

所述上位机通过以太网向所述双核MCU发出更新请求；

所述双核MCU控制其内核CPU1和内核CPU2处于应用程序更新状态；

所述上位机通过所述以太网将所述升级程序发送给所述内核CPU1和/或内核CPU2。

优选的是，所述双核MCU控制其内核CPU1和内核CPU2处于应用程序更新状态步骤具体包括：

所述双核MCU根据所述更新请求控制所述内核CPU1和内核CPU2中的应用程序停止运行，并控制所述内核CPU1和内核CPU2中的BOOT程序运行。

优选的是，所述上位机通过所述以太网将所述升级程序发送给所述内核CPU1步骤具体包括：

所述上位机将所述升级程序分为多页数据包，并依次将每页数据包发送给所述内核CPU1；

所述内核CPU1依次对所述数据包进行页校验；若页校验通过，则将进行校验的对应页数据包存储到所述内核CPU1中，否则所述上位机重新发送对应页数据包；若同一页数据包页校验三次均不通过，则停止升级；

当所述升级程序的所有页数据包均存储于所述内核CPU1中时，所述内核CPU1对接收到的所述升级程序进行程序校验；若程序校验通过，则所述升级程序发送完成，否则所述升级程序发送失败。

优选的是，所述内核CPU2接收对应的升级程序具体包括：

所述上位机将所述升级程序分为多页数据包，并依次将每页数据包发送给所述内核CPU1；

所述内核CPU1将接收到的所述数据包依次发送给所述内核CPU2；

所述内核CPU2依次对所述数据包进行页校验；若页校验通过，则将进行校验的对应页数据包存储到所述内核CPU2中，否则所述上位机重新发送对应页数据包；若同一页数据包页校验三次均不通过，则停止升级；

当所述升级程序的所有页数据包均存储于所述内核CPU2中时，所述内核CPU2对接收到的所述升级程序进行程序校验；若程序校验通过，则所述升级程序发送完成，否则所述升级程序发送失败。

优选的是，所述上位机将所述数据包发送给所述内核CPU1的发送周期与所述内核CPU1将所述数据包发送给所述内核CPU2的发送周期的比值大于等于2，且小于等于5。

优选的是，所述内核CPU1将接收到的所述数据包依次发送给所述CPU2步骤具体包括：

所述内核CPU1将接收到的所述数据包按第一预设规则发送给共享内存，所述内核CPU2按第二预设规则对所述共享内存中的所述数据包进行读取，以使得所述内核CPU2不对同一页数据包进行重复读取。

优选的是，所述页校验通过循环冗余校验法对每页所述数据包进行校验。

优选的是，所述程序校验通过分段求和校验法对接收到的所述升级程序进行校验。

优选的是，以太网通信通过以太网PHY芯片实现。

应用本发明实施例提供的双核MCU应用程序升级方法，仅通过无线网即实现将升级程序发送给双核MCU，进一步实现双核MCU中应用程序的升级。该过程不存在安全隐患，可操作性强且大大提高了升级程序的升级效率；同时本发明提供的通过以太网将升级程序发送给双核MCU中内核CPU1和内核CPU2的方法，可有效降低应用程序更新失败概率。对上位机发送数据包给内核CPU1与内核CPU1发送数据包给内核CPU2的发送周期比值的限定，有效的避免了对内核CPU2内应用程序更新过程中出现的丢包现象：同时数据包在发送过程中按第一预设规则和第二预设规则发送，可有效避免内核CPU2对共享内存中数据包读取过程中出现的重包现象出现，即防止内核CPU2对同一页数据包进行重复读取的现象出现。

本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例共同用于解释本发明，并不构成对本发明的限制。在附图中：

图1示出了本发明实施例中双核MCU应用程序升级方法的流程图；

图2示出了本发明实施例中上位机通过以太网将升级程序发送给内核CPU1的流程图；

图3示出了本发明实施例中上位机通过以太网将升级程序发送给内核CPU2的流程图；

图4示出了本发明实施例中内核CPU1将数据包按第一预设规则存储于共享内存中的流程图；

图5示出了本发明实施例中内核CPU2按第二预设条件对共享内存中的数据包进行读取的流程图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

双核MCU具有数据处理能力强，稳定性好以及精度高等优点，在工业领域得到了广泛的应用，并在其中占据重要地位。然而现有的双核MCU应用程序升级方式相对传统，即仅能通过仿真器将应用程序下载到双核MCU内部闪存中的方式来对应用程序进行升级。但该种方式的可操作性不强，即在现场装机后需要拆开控制器才能使用仿真器连接MCU，另外如果控制器从主电路取电，则升级程序存在安全隐患，容易出现应用程序升级失败等情况，从而对双核MCU应用程序的升级效率产生影响。

实施例一

为解决现有技术中存在的上述技术问题，本发明实施例提供了一种双核MCU应用程序升级方法。

为了更加明确的对本发明技术方案进行说明，先对现有的双核MCU进行如下说明：现有的双核MCU芯片均包括两个内核，在此限定为内核CPU1和内核CPU2，每个内核都有其独立的片内RAM和片内FLASH，供每个内核自身使用。同时现有双核MCU还包括共享RAM，该共享RAM只能被配置为一个内核可对其进行读写操作，另一个内核只能对其进行读操作；每个内核的片内FLASH分别存储有与其对应的boot程序和应用程序；内核CPU1可与上位机进行以太网通信，通过上位机实现将应用程序装载到片内FLASH中存储应用程序的区间。其中，RAM表示随机存取存储器，可以随时读写，且速度较快，但是其在断电时将丢失其存储内容。FLASH表示闪存，是一种不挥发性的内存，在没有电流的情况下，也可以长久地保存数据，存储特性相当于硬盘。

如图1所示，图1示出了本发明实施例中双核MCU应用程序升级方法的流程图。参考图1，本发明双核MCU应用程序升级方法包括如下步骤。

上位机通过以太网将升级程序发送给双核MCU，双核MCU根据升级程序对对应的应用程序进行升级。

具体地，设置以太网PHY芯片通过双核MCU的SPI接口与双核MCU连接，以使得上位机可通过以太网将升级程序发送给双核MCU，双核MCU接收到升级程序后，根据升级程序对对应的应用程序进行升级。

为了进一步对上位机通过以太网将升级程序的发送给双核MCU，以及双核MCU根据升级程序对对应的应用程序进行升级的过程进行详细的说明，以下对其进行进一步分步说明，具体包括：

步骤S101，上位机通过以太网向双核MCU发出更新请求。

具体地，当需要对双核MCU中的应用程序进行升级时，上位机通过以太网向双核MCU发出对应的更新请求。

步骤S102，双核MCU控制其内核CPU1和内核CPU2处于应用程序更新状态。

具体地，双核MCU接收到更新请求后，控制其内部的内核CPU1和内核CPU2中的所有应用程序停止运行，并分别控制内核CPU1和内核CPU2中的BOOT程序运行，以使得内核CPU1和内核CPU2均处于应用程序更新状态，应用程序更新状态即可对上位机发送过来的升级程序进行下载的状态。

步骤S103，上位机通过以太网将升级程序发送给内核CPU1和/或内核CPU2。

具体地，上位机发送的升级程序可能为仅可以对内核CPU1中的应用程序进行升级，此时上位机需要将升级程序发送到内核CPU1的片内RAM中；同时上位机发送的升级程序也可能为仅可以对内核CPU2中的应用程序进行升级，此时上位机需要将升级程序发送给内核CPU2的片内RAM；也可能为既要对内核CPU1中的应用程序进行升级，也要对内核CPU2中的应用程序进行升级，此时需实现将对应的升级程序分别发送到内核CPU1的片内RAM中和内核CPU2的片内RAM中。

步骤S104，双核MCU根据接收到的升级程序对对应的应用程序进行升级。

具体地，双核MCU中的内核CPU1和/或内核CPU2根据其接收并存储于各自片内FLASH中的升级程序对其内的应用程序进行升级。

为了便于理解本发明技术方案，以下分别对上位机将升级程序发送给内核CPU1和内核CPU2的具体过程进行详细的说明。

图2示出了本发明实施例中上位机通过以太网将升级程序发送给内核CPU1的流程图；参照图2，上位机通过以太网将升级程序发送给内核CPU1具体包括如下步骤。

步骤S201，上位机将升级程序分为多页数据包，并依次将每页数据包发送给内核CPU1。

具体地，上位机将待发送升级程序划分为多页数据包，每页数据包包括512字节数据。上位机将划分的数据包按页依次发送给内核CPU1的片内RAM中。

步骤S202，内核CPU1依次对数据包进行页校验；若页校验通过，则转到步骤S203，否则上位机重新发送对应页数据包；若同一页数据包页校验三次均不通过，则停止升级。步骤S203，将该页数据包存储到内核CPU1中。

具体地，内核CPU1接收到一页数据包后，通过循环冗余校验法对该数据包进行页校验。若页校验通过，则将该页数据包存储到内核CPU1中的片内FLASH中，并依次对下一页数据包进行接收和校验，直至将升级程序的所有页数据包均存储于内核CPU1中的片内FLASH中；若页校验不通过，则双核MCU通过以太网向上位机发送重新发送请求，上位机发送未通过的页数据包，重复上述页校验过程，若同一页数据包页校验三次均不通过，则停止升级，并显示应用程序升级失败。其中，页校验的具体过程为：循环冗余校验法又为CRC校验法，每页数据包均包括512个字节的数据体和9个字节的包头，共521个字节；内核CPU1将521个字节采用CRC校验生成2个字节的CRC校验码，再将该CRC校验码与上位机发送的原始CRC校验码进行比较，若相等，则校验通过。

需要说明的是，升级程序还可被划分为每页数据包包括1024字节数据，或其它合理的字节数据，本发明不在于此。

步骤S204，当升级程序的所有页数据包均存储于内核CPU1中时，内核CPU1对接收到的升级程序进行程序校验；若程序校验通过，则转步骤S205，否则转步骤S206。步骤S205，升级程序发送完成。步骤S206，升级程序发送失败。

具体地，当升级程序的所有页数据包均存储于内核CPU1中的片内FLASH中后，内核CPU1通过分段求和校验法对接收到的完整的升级程序进行程序校验；若程序校验通过，则向上位机发送升级程序发送完成信息，否则发送升级程序发送失败信息。其中，通过分段求和校验法对整个升级程序进行程序校验的具体过程为：假设整个升级程序包括N页数据包，则抽取其第一页、最后一页以及中间一页数据，将三页数据共1536个字节进行求和，生成一个校验码，将该校验码与上位机发送的原始校验码进行比较，若相等，则校验通过。

图3示出了本发明实施例中上位机通过以太网将升级程序发送给内核CPU2的流程图。参照图3，上位机通过以太网将升级程序发送给内核CPU2具体包括如下步骤。

步骤S301，上位机将升级程序分为多页数据包，并依次将每页数据包发送给内核CPU1。

步骤S302，内核CPU1将接收到的数据包依次发送给内核CPU2。

具体地，内核CPU1将接收到的数据包发送给共享内存，内核CPU2对共享内存中的数据包进行读取，以使得内核CPU2不对同一页数据包进行重复读取。

设定上位机将数据包发送给内核CPU1的发送周期T1，内核CPU1将数据包发送给内核CPU2的发送周期为T2。在实际运行过程中，如果上位机发送数据给内核CPU1过快，内核CPU2不能及时将数据存储到片内FLASH，则会出现丢包现象。为了避免丢包现象的出现，本发明设定上位机将数据包发送给内核CPU1的发送周期T1与内核CPU1将数据包发送给内核CPU2的发送周期T2的比值T1/T2大于等于2且小于等于5，即2≤T1/T2≤5。

同时如果上位机发送数据包给内核CPU1过慢，则会出现内核CPU2对同一页数据包进行读取，并将相同数据重复存储到片内FLASH，出现重包现象。为了避免重包现象的出现，内核CPU1按第一预设规则将接收到的数据包发送给共享内存，同时内核CPU2按第二预设规则对共享内存中的数据包进行读取。

本申请双核MCU中的共享RAM包括共享RAM1和共享RAM2。设定第一条件CPU1_FLAG等于1时，表示内核CPU1已向共享内存RAM1中存入数据；第一条件CPU1_FLAG等于2时，表示内核CPU1已向共享内存RAM2中存入数据。并设定第二条件CPU2_FLAG等于1时，表示内核CPU2已读取共享内存RAM2中数据；第二条件CPU2_FLAG等于2时，表示CPU2已读取共享内存RAM1中数据。以下对内核CPU1将接收到的数据包依次发送给内核CPU2的过程进行具体说明。图4示出了本发明实施例中内核CPU1将数据包按第一预设规则存储于共享内存中的流程图。参考图4，内核CPU1按第一预设规则将接收到的数据包发送给共享内存具体包括：内核CPU1判断共享RAM中的第一条件CPU1_FLAG是否等于2，若等于2，则将上位机发送的一页数据包存入RAM1中并将第一条件CPU1_FLAG置1，使得上位机下次发送的数据包存入RAM2，本次数据存储完成；若判断第一条件CPU1_FLAG不等于2，则直接将则将上位机发送的一页数据包存入RAM2中并将第一条件CPU1_FLAG置2，本次数据存储完成。同理依次对后续数据包进行存储。

图5示出了本发明实施例中内核CPU2按第二预设条件对共享内存中的数据包进行读取的流程图。参考图5，当内核CPU1按第一预设规则将接收到的数据包发送给共享内存RAM中的同时，内核CPU2也按第二预设规则对共享内存中的数据包进行读取。具体过程如下：内核CPU2判断共享内存中的第一条件CPU1_FLAG是否等于1，并且判断内核CPU2中的第二条件CPU2_FLAG是否等于1，当第一条件CPU1_FLAG和第二条件CPU2_FLAG均等于1时，则读取共享RAM1中存储的数据包并且将第二条件CPU2_FLAG置2，使得CPU2下次读取RAM2中数据，本次数据读取完成；当第一条件CPU1_FLAG和第二条件CPU2_FLAG不符合均等于1的条件时，则判断当第一条件CPU1_FLAG和第二条件CPU2_FLAG均等于2时，若第一条件CPU1_FLAG和第二条件CPU2_FLAG均等于2时，则读取共享RAM2中存储的数据包并且将第二条件CPU2_FLAG置1，使得CPU2下次读取RAM1中数据，本次数据读取完成。

需要说明的是，上述内核CPU1将接收到的数据包发送给共享内存，以及内核CPU2对共享内存中的数据包进行读取的过程是同时进行的，即内核CPU1将一页数据包发送给共享RAM1或共享RAM2后，内核CPU2随后即对共享RAM1或共享RAM2中的该页数据包进行读取，之后重复上述过程，直至读取完所有页数据包。

步骤S303，内核CPU2对读取的数据包进行页校验；若页校验通过，则转步骤S304，否则上位机重新发送对应页数据包；若同一页数据包页校验三次均不通过，则停止升级。步骤S304，将该页数据包存储到内核CPU2中。内核CPU2对数据包进行页校验的过程与内核CPU1对数据包进行页校验的过程原理相同，在此不再对其进行赘述。

步骤S305，当升级程序的所有页数据包均存储于内核CPU2中时，内核CPU2对接收到的升级程序进行程序校验；若程序校验通过，则转步骤S306，否则转步骤S307。步骤S306，升级程序发送失败。步骤S307，升级程序发送完成。内核CPU2对整个升级程序进行程序校验的过程与内核CPU1对整个升级程序进行程序校验的过程的原理也相同，在此也不再对其进行赘述。

应用本发明实施例提供的双核MCU应用程序升级方法，仅通过无线网即实现将升级程序发送给双核MCU，进一步实现双核MCU中应用程序的升级。该过程不存在安全隐患，可操作性强且大大提高了升级程序的升级效率；同时本发明提供的通过以太网将升级程序发送给双核MCU中内核CPU1和内核CPU2的方法，可有效降低应用程序更新失败概率。对上位机发送数据包给内核CPU1与内核CPU1发送数据包给内核CPU2的发送周期比值的限定，有效的避免了对内核CPU2内应用程序更新过程中出现的丢包现象：同时数据包在发送过程中按第一预设规则和第二预设规则发送，可有效避免内核CPU2对共享内存中数据包读取过程中出现的重包现象出现，即防止内核CPU2对同一页数据包进行重复读取的现象出现

虽然本发明所公开的实施方式如上，但所述的内容只是为了便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属技术领域内的技术人员，在不脱离本发明所公开的精神和范围的前提下，可以在实施的形式上及细节上作任何的修改与变化，但本发明的保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种双核MCU应用程序升级方法，其特征在于，包括：

上位机通过以太网将升级程序发送给双核MCU；

所述双核MCU根据所述升级程序对对应的应用程序进行升级。

2.根据权利要求1所述的方法，其特征在于，上位机通过以太网将升级程序发送给双核MCU步骤具体包括：

所述上位机通过以太网向所述双核MCU发出更新请求；

所述双核MCU控制其内核CPU1和内核CPU2处于应用程序更新状态；

所述上位机通过所述以太网将所述升级程序发送给所述内核CPU1和/或内核CPU2。

3.根据权利要求2所述的方法，其特征在于，所述双核MCU控制其内核CPU1和内核CPU2处于应用程序更新状态步骤具体包括：

所述双核MCU根据所述更新请求控制所述内核CPU1和内核CPU2中的应用程序停止运行，并控制所述内核CPU1和内核CPU2中的BOOT程序运行。

4.根据权利要求2所述的方法，其特征在于，所述上位机通过所述以太网将所述升级程序发送给所述内核CPU1步骤具体包括：

所述上位机将所述升级程序分为多页数据包，并依次将每页数据包发送给所述内核CPU1；

所述内核CPU1依次对所述数据包进行页校验；若页校验通过，则将进行校验的对应页数据包存储到所述内核CPU1中，否则所述上位机重新发送对应页数据包；若同一页数据包页校验三次均不通过，则停止升级；

当所述升级程序的所有页数据包均存储于所述内核CPU1中时，所述内核CPU1对接收到的所述升级程序进行程序校验；若程序校验通过，则所述升级程序发送完成，否则所述升级程序发送失败。

5.根据权利要求3所述的方法，其特征在于，所述内核CPU2接收对应的升级程序具体包括：

所述上位机将所述升级程序分为多页数据包，并依次将每页数据包发送给所述内核CPU1；

所述内核CPU1将接收到的所述数据包依次发送给所述内核CPU2；

所述内核CPU2依次对所述数据包进行页校验；若页校验通过，则将进行校验的对应页数据包存储到所述内核CPU2中，否则所述上位机重新发送对应页数据包；若同一页数据包页校验三次均不通过，则停止升级；

当所述升级程序的所有页数据包均存储于所述内核CPU2中时，所述内核CPU2对接收到的所述升级程序进行程序校验；若程序校验通过，则所述升级程序发送完成，否则所述升级程序发送失败。

6.根据权利要5所述的方法，其特征在于，所述上位机将所述数据包发送给所述内核CPU1的发送周期与所述内核CPU1将所述数据包发送给所述内核CPU2的发送周期的比值大于等于2，且小于等于5。

7.根据权利要求5所述的方法，其特征在于，所述内核CPU1将接收到的所述数据包依次发送给所述CPU2步骤具体包括：

所述内核CPU1将接收到的所述数据包按第一预设规则发送给共享内存，所述内核CPU2按第二预设规则对所述共享内存中的所述数据包进行读取，以使得所述内核CPU2不对同一页数据包进行重复读取。

8.根据权利要求4或5所述的方法，其特征在于，所述页校验通过循环冗余校验法对每页所述数据包进行校验。

9.根据权利要求4或5所述的方法，其特征在于，所述程序校验通过分段求和校验法对接收到的所述升级程序进行校验。

10.根据权利要求1-9中任一项所述的方法，其特征在于，以太网通信通过以太网PHY芯片实现。