CN101013704A - 非易失性半导体存储器件及其制造方法 - Google Patents

非易失性半导体存储器件及其制造方法 Download PDF

Info

Publication number
CN101013704A
CN101013704A CNA2007100079761A CN200710007976A CN101013704A CN 101013704 A CN101013704 A CN 101013704A CN A2007100079761 A CNA2007100079761 A CN A2007100079761A CN 200710007976 A CN200710007976 A CN 200710007976A CN 101013704 A CN101013704 A CN 101013704A
Authority
CN
China
Prior art keywords
mentioned
semiconductor
conductive area
semiconductor substrate
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007100079761A
Other languages
English (en)
Other versions
CN100533745C (zh
Inventor
木下敦宽
白田理一郎
渡边浩志
室冈贤一
古贺淳二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN101013704A publication Critical patent/CN101013704A/zh
Application granted granted Critical
Publication of CN100533745C publication Critical patent/CN100533745C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种非易失性半导体存储器件，包括半导体衬底；以矩阵状形成于半导体衬底上的多个半导体柱；在多个半导体柱之间、沿列方向以条带状形成于半导体衬底上的、作为字线的多个第一传导区域；分别形成于多个半导体柱的顶上的多个第二传导区域；沿行方向与多个第二传导区域相连接的多个位线；分别形成在第一和第二传导区域之间的多个半导体柱上的、与第一和第二传导区域相接触的多个沟道区域；在通过半导体衬底上方的第一绝缘膜连续形成的、在多个半导体柱之间沿列方向对着多个沟道区域的、并用作控制栅的多个第三传导区域；以及分别通过位于多个沟道区域上部的第二绝缘膜、在高于多个第三传导区域的位置上形成的多个电荷积累区域。

Description

非易失性半导体存储器件及其制造方法
对关联申请的交叉引用
本申请基于申请日为2006年2月1日的在先日本专利申请第2006-024884号，并享有其优先权，其所有内容均通过参考包含在本申请中。
技术领域
本发明涉及使用具有电荷积累层和控制栅的存储晶体管的可电改写的非易失性半导体存储器件(EEPROM)及其制造方法。
背景技术
众所周知，具有MOS晶体管结构的EEPROM的存储单元具有在栅部的电荷积累层和控制栅并使用隧道电流将电荷注入电荷积累层和将电荷从电荷积累层中释放。该存储单元存储因电荷积累层的电荷积累状态不同所导致的阈值电压的差，作为数据“0”和“1”。例如为了将电子注入至作为电荷积累层的浮栅中，源和漏扩散层以及衬底被接地以对控制栅施加高的正电压。此时，电子由隧道电流从衬底一侧注入至浮栅中。因为电子的注入，存储单元的阈值电压移向正电压方向。为了将浮栅中的电子释放，控制栅被接地以对源和漏扩散层或者衬底施加高的正电压。此时，电子由隧道电流从浮栅释放至衬底一侧。由于电子的释放，存储单元的阈值电压移向负电压方向。
随着近来信息化社会的显著发展和数字化，在上述非易失性半导体器件的微型化和大容量化方面进步很快，但是由于微型化所带来的诸如短沟道效应和单元间串扰效应等问题，产品开发逐渐变得困难。短沟道效应是最严重的问题之一，它引起例如开关比的恶化，导致存储器性能显著降低。
鉴于这些问题，为了通过微型化获得高密度同时抑制短沟道效应，提出了一种单元构造，其中垂直于衬底的柱状沟道由浮栅和控制栅包围(参照JP A 4-79369(公开))。
但是，在上述专利文献的单元结构中，为了提高控制栅和浮栅之间的电容耦合，控制栅和浮栅从沟道看去是互相层叠的，在这样的阵列结构中，单元之间的距离优选与单元自身的尺寸相同，以充分提高单元的密度。然而当采用实际应用的尺寸，例如45nm或者更小的单元尺寸和单元间距时，目前很难在极窄的区域内产生所提出的结构。
另外，在上述专利文献的提出的结构中，需要对单个单元使用共用的源和漏。但是，当采用此结构时，有要被读出的单元的等效电阻因其他电连接着的单元的信息(无论“0”或“1”)而变化，当某一实际数量(例如几百个或者几千个)的单元连接至一根字线时很难读出的问题。在此情况下，如果减少要连接至字线的单元数量，由例如外围电路所占据的区域会很大，使得不能增加单位面积的容量。
发明内容
如上所述，为了获得EEPROM的微型化和高容量化并有效抑制短沟道效应，存在诸如制造困难或者难以增加容量的问题。因此，期望在有效抑制短沟道效应的同时获得易于制造并能够增大容量的半导体非易失性存储器件。
根据本发明的第一方面，提供了一种非易失性半导体存储器件，包含：
半导体衬底；
以矩阵状形成于上述半导体衬底上的多个半导体柱；
在上述多个半导体柱之间、沿列方向以条带状形成于上述半导体衬底上的、作为字线的多个第一传导区域；
分别形成于上述多个半导体柱的顶上的多个第二传导区域；
沿行方向与上述多个第二传导区域相连接的多个位线；
分别形成在上述第一和第二传导区域之间的上述多个半导体柱上的、与上述第一和第二传导区域相接触的多个沟道区域；
在通过上述半导体衬底上方的第一绝缘膜连续形成的、在上述多个半导体柱之间沿列方向对着上述多个沟道区域的、并用作控制栅的多个第三传导区域；以及
分别通过位于上述多个沟道区域上部的第二绝缘膜、在高于上述多个第三传导区域的位置上形成的多个电荷积累区域。
根据本发明的第二方面，提供了一种制造非易失性半导体存储器件的方法，包括以下步骤：
在半导体衬底上散布覆盖有绝缘膜的半导体微粒；
在上述半导体衬底上生长与上述半导体衬底形成肖特基接触、并将上述半导体微粒嵌入在其中的传导层；
有选择地挖掘上述半导体衬底的表面，形成沿平行于位线方向排列的多个半导体板，在上述多个半导体板之间的空间里嵌入第一绝缘膜；
沿平行于与位线相交的字线方向设置多个平行凹槽，将上述半导体板加工成多个半导体柱；
向上述多个平行凹槽的底部注入杂质以形成多个字线；
通过第二绝缘膜在上述传导层下方的多个平行凹槽中形成控制栅线；
在上述多个平行凹槽中嵌入第三绝缘膜以将其表面形成为平坦的表面；并且
沿位线方向连接保留在上述多个半导体柱的顶端的上述传导层以在上述平坦表面上形成多个位线。
附图说明
图1为本发明的第一实施方式的非易失性半导体存储器件的平面示意图；
图2为第一实施方式的非易失性半导体存储器沿图1中的II-II线的剖面图；
图3A至3C用于解释第一实施方式的工作原理的示意图，其中图3A是结构示意图，图3B和3C以能带图表示在所述结构中电流流动的难易度；
图4为根据对本发明的第一实施方式的一种修改的非易失性半导体存储器的剖面示意图；
图5A和5B用于解释第一实施方式中制造半导体存储器件工序的示意图，其中图5B为平面图，图5A为沿图5B的5A-5A线剖面图；
图6A和6B为用于解释紧接图5A和5B的工序的示意图，其中图6B为平面视图，图6A为沿图6B的6A-6A线的剖面图；
图7为用于解释紧接图6A和6B的工序的剖面图；
图8A和8B为用于解释紧接图7的工序的示意图，其中图8B为平面视图，图8A为沿图8B的8A-8A线的剖面图；
图9为用于解释紧接图8A和8B的工序的示意图；
图10A和10B为用于解释紧接图9的工序的示意图，其中图10B为平面视图，图10A为沿图10B的10A-10A线的剖面图；
图11A和11B用于解释紧接图10A和10B的工序的示意图，其中图11B为平面视图，图11A为沿图11B的11A-11A线的剖面图；
图12为本发明的第二实施方式的非易失性半导体存储器件的剖面示意图；
图13是关于第三实施方式的原理结构示意图，其中本发明的半导体存储器件形成为多层次。
具体实施方式
本发明的实施方式中的非易失性半导体存储器件采用了柱状沟道，因此即使获得了微型化和高容量化，被缩放的不是沟道长度而是沟道截面积。这意味着对短沟道效应的抗耐性随着进一步微型化而更加提高，这样可以根本解决在高密度和短沟道效应之间的折中。
浮栅和控制栅从沟道角度看成平行排列，使得制造远比其层叠时容易。另外，由于读动作不是通过晶体管结构的表面沟道电阻进行，而是通过二极管的电阻变化进行的，即使大量单元连接至同一字线也不会难以读出。
如上所述，根据本发明的实施方式，可以获得易于制造且可以在有效抑制短沟道效应的同时提高容量的半导体非易失性存储器件。
下面结合附图说明根据本发明的实施方式。请注意本实施方式并不限定本发明。在随后的实施方式中，p型半导体器件可以替代为n型半导体，n型半导体器件可以替代为p型半导体。
第一实施方式
在第一实施方式中，使用p型硅衬底作为半导体衬底。如图1所示，在p型硅衬底1上形成由栅格状凹槽分开的多个柱状硅层(半导体柱)2(2a～2c)并作为沟道区域。另外，在作为漏极的金属层(第二传导区域)3(3a～3c)上形成接触层4(4a～4c)并被连接至位线9(9a～9e)。位线9被连接至多个位单元列，并在阵列的两端与位线接触10(10a～10e)相连接。
金属层3和沟道区域2形成为肖特基接触，因此金属层3使用诸如NiSi或CoSi的所谓中间能隙金属(midgap metal)(当接触沟道区域时，金属的费米势在形成沟道区域的半导体能带中间附近)。
作为公共源极的第一n+型杂质区域(第一传导区域)6(6a～6f)形成于柱状硅层2的底面上。该区域与连接至相同字线6的单元电连接，进而分别与各字线的独立的字线接触7(7a～7f)相连接。
另外，由n+型硅或者金属构成的控制栅5(5a～5f)(第三传导区域)形成于字线的顶上，使得单元列插入其间，并分别根据各个字线连接至独立的控制栅接触8(8a～8e)。
由导体构成的浮栅(第四传导区域)12(12a～12c)通过第一绝缘膜11(11a～11c)形成于柱状硅层2和金属层3之间。进而将第二绝缘膜13(13a～13d)分别嵌入至各柱状硅层之间。
在本实施方式中，浮栅的截面为圆形，但并不限于圆形，还可以是方形。另外，浮栅的位置应该被设置为，使整个浮栅在硅柱2或者金属层3内，浮栅的下端比控制栅5的上端高，且该下端至少存在于硅柱中。
另外，在工作时柱状硅层2必须完全耗尽。为此，沟道宽度W只需等于或者小于控制栅5的高度H的一半。具体地，W的实际范围只需为15nm或更小。
在本实施方式中，浮栅12中的电荷被用作信息“0”或者“1”。应该理解的是，不仅可以使用二值信息“0”和“1”，还可以使用多值信息。另外，交替地在字线6和控制栅5上形成接触，这样设计是为了减少电压降但并非必须使用这种方式。
本实施方式的读写以及擦除信息的动作按如下进行。
〔读〕
例如，当期望读取具有浮栅12b的单元时，对控制栅5b和5c施加正偏置。然后在沟道层2b中(同一半导体柱中的沟道)产生n型反型层。同时，对其他控制栅施加负偏置，从而在沟道中产生积累层。此时，选择偏置条件以使半导体柱2a和2c中不产生反型层。
接下来，将所有源电极接地并对位线9b施加负偏置，以使只具有12b的沟道成正向偏置状态的肖特基二极管。此时，该肖特基二极管的电流/电压特性受到浮栅中电荷的很大影响。即，当在浮栅中存储正电荷时流过大电流，而存储负电荷时仅流过极小电流。因此电流强度可以作为信息来读取。
参照图3，对上述动作进行详细说明。如图3A所示，当电荷存在于浮栅中(电荷积累区)时，会对周围的电位产生调制。当肖特基二极管如图所示由金属和半导体(本例中为n型半导体)构成时，其电势如图3A和3B中所示取决于存在于电荷积累区的电荷为正还是负。图3B表示存在于电荷积累区域的电荷为负的状况，图3C表示电荷为正的情况。由于流过肖特基二极管的电流受到电势形态的很大影响，即使对两端施加同样的负偏置，电流的量也会发生极大变化。在图3B的情形中，电流因负电荷的存在而不易流过。当如图3C所示存在正电荷时，电流易于流过。
〔写〕
在与读取类似的偏置条件下，如果对位线9b施加负向高电压，具有12b的沟道变成表面电荷型晶体管，其中对金属电极(漏极)附近施加了高电场。此时，由于冲击电离在栅极附近产生高能电子，电子因隧道效应穿过绝缘膜而注入浮栅。
〔擦除〕
在本实施方式中，整个块被集中擦除。对所有浮栅施加正偏置以在所有单元中形成n型反型层。如果对所有源电极施加负偏置并对所有漏电极施加正偏置，就对金属/半导体结施加了高电场，负电荷就会被拉出浮栅。
如上所述，在本发明中，只要是其电流/电压特性因结附近的电势的影响而产生很大差别的两端子器件，可自由使用任意的组合。
换句话说，如图4所示，可以使用pin(nip)二极管或者pnp(npn)二极管来代替肖特基二极管。即，在图4中，如果21为p型半导体，22为i型半导体，23为n型半导体，则产生一个pin二极管。另一方面，如果21为p型半导体，22为n型半导体，23为p型半导体，就形成一个pnp二极管。
另外，在pin二极管的情形下，浮栅的位置需要被设为使得整个浮栅在pin层中，浮栅的下端比控制栅5的上端高，其下端至少存在于n层23中。在pnp二极管的情形下，浮栅的位置需要被设为使得整个浮栅在pnp层中，浮栅的下端比控制栅5的上端高，其下端至少存在于n层22中。
此外，字线6用n+层制成，但也可以由金属制成。在此情况下，由于n型和p型可通过控制栅的偏置与字线电连接，故可以使用一种不同于上面方案的擦除方案。例如，如下所示的修改方案。
〔擦除的修改〕
对所有控制栅施加负偏置以在所有单元中形成p型积累层。如果对源电极施加负偏置并对漏电极施加正偏置，就对金属/半导体结施加了高电场，负电荷就会被拉出浮栅。
〔第一实施方式的制造方法〕
以下参照附图5A和5B～图11A和11B对制造如图2所示的非易失性半导体存储器件的方法进行说明。首先如图5A、5B中所示，在硅衬底1上散布覆盖有氧化硅膜11的纳米硅微粒12，并外延生长和嵌入硅，然后溅射Ni等并加热，以形成NiSi膜3作为肖特基二极管。另外，通过例如等离子CVD法形成用作掩模部件的氮化硅膜100。然后以已知的图案化技术沿平行于位线的方向加工上述层叠结构，并由氧化硅101所掩埋，然后用例如CMP平坦化。
然后，如图6A、6B所示，以已知的的图案化技术沿平行于字线的方向将该结构图案化，从而形成作为位单元的柱状结构(截面的一边为数十nm)，然后通过例如离子注入法形成作为字线的n+区域6。
然后，如图7所示，通过例如低压CVD(LPCVD)来淀积绝缘膜13，并且淀积作为控制栅的掺杂了磷(P)的多晶硅膜5，然后利用例如化学机械抛光(CMP)平坦化。
然后，如图8A和8B所示，掺杂了P的多晶硅膜5通过例如已知的各向异性蚀刻被加工至期望的深度，利用已知的图案化技术将不需要的部分和焊盘(PAD)部分图案化，以形成控制栅5。
然后如图9所示，用绝缘膜13’掩埋上述结构，并对其上部分通过例如CMP进行平坦化。然后，如图10A和10B所示，以已知的图案化技术对每个单元中的肖特基电极3、控制栅5以及字线6开接触孔，在接触孔中嵌入了诸如钨等，形成例如接触4。另外，在其上表面溅射例如铝等，并被图案化从而形成与接触4连接的位线9，这样就容易地形成了如图11A和11B的结构。
第二实施方式
用于积累电荷的浮栅无需按如上所述形成。图12给出了一个例子，其中形成于硅的侧壁上的(O)NO膜的氮化物用作电荷积累层以代替球状浮栅。其制造比第一实施方式简单。
尤其是，在图12中，31(31a～31c)表示n+型硅层(漏区)，32(32a～32c)表示氧化硅膜，33(33a～33c)表示氮化硅膜。其他部分与第一实施方式相类似，1表示p型硅衬底，2表示p型硅柱(沟道区)，6表示n+型硅层(源区)。即，在第二实施方式中，SONOS型非易失性半导体存储器件中的多晶栅(与5对应)和存储氮化物(对应于32)从层叠型变成并列型。应该注意的是氮化膜32和氧化膜33可如图12被设置于硅柱2的相对着的侧表面，或可形成为包围着硅柱2。
在图12中氮化膜32的上端与漏区31的下端对齐，但这并非限定如此。所需要的是氮化膜32至少部分地与沟道区域重合。
〔修改〕
在上述实施方式中使用的是单晶硅，但所需要的是可以通过本发明的动作中的浮栅中的电荷来检查二极管特性的调制，这样也可对单元使用单晶硅或者无定型硅。在此情况下，也可以以如图13所示的方式层叠的结构实现单元。这使得可以在不改变最小工艺尺寸的同时显著提高单位面积的信息量。此外，如果使用如图13所示的层次译码器111，外部端子可以仅电连接至由各层次选择线112所选择的层次的字线从而面积的增加可以最小化。另外，当使用本发明的层次译码器111时，层次1单独产生于单晶硅上，层次译码器111中的选择晶体管产生于层次1中，这样可以方便地使选择时的电压降和电阻变化最小化。
综上所述的实施方式，根据本发明可以很容易地制造出高密度的非易失性半导体存储器件。
对于本行业技术人员而言可以很容易得到附加的优点和修正。因此，在更宽的范围上本发明并不限于前述的具体实施细节和代表实施方式。相应地，在不偏离由后述权利要求及其等价物所限定的本发明概念的精神和范围的前提下可以进行各种修改。

Claims (20)

1.非易失性半导体存储器件，包括：
半导体衬底；
以矩阵状形成于上述半导体衬底上的多个半导体柱；
在上述多个半导体柱之间、沿列方向以条带状形成于上述半导体衬底上的、作为字线的多个第一传导区域；
分别形成于上述多个半导体柱的顶上的多个第二传导区域；
沿行方向与上述多个第二传导区域相连接的多个位线；
分别形成在上述第一和第二传导区域之间的上述多个半导体柱上的、与上述第一和第二传导区域相接触的多个沟道区域；
在通过上述半导体衬底上方的第一绝缘膜连续形成的、在上述多个半导体柱之间沿列方向对着上述多个沟道区域的、并用作控制栅的多个第三传导区域；以及
分别通过位于上述多个沟道区域上部的第二绝缘膜、在高于上述多个第三传导区域的位置上形成的多个电荷积累区域。
2.根据权利要求1的器件，其中，上述多个第二传导区域由金属形成，并在上述多个第二传导区域和上述多个沟道区域之间形成肖特基二极管。
3.根据权利要求1的器件，其中，上述多个电荷积累区域包括形成为由上述多个沟道区域中的绝缘体包围着的第四传导区。
4.根据权利要求3的器件，其中，上述第四传导区域由金属或添加了杂质的半导体构成。
5.根据权利要求1的器件，其中，上述多个沟道区域由硅制成，上述多个第二传导区域由CoSi或NiSi构成。
6.根据权利要求1的器件，其中，上述多个第二传导区域和上述多个沟道区域由p型硅制成；并由在上述多个第二传导区域和上述多个沟道区域之间形成的i型硅层和n型硅层形成了pin二极管。
7.根据权利要求6的器件，其中，上述多个电荷积累区包括绝缘地形成在上述半导体柱中、且具有至少绝缘地形成于上述i型硅层中的部分的第四传导区域。
8.根据权利要求7的器件，其中，上述第四传导区域由金属或者添加了杂质的半导体构成。
9.根据权利要求1的器件，其中，其中上述多个第二传导区域和上述多个沟道区域由p型硅制成；在上述多个第二传导区域和上述多个沟道区域之间形成了n型硅层，从而形成了pnp二极管。
10.根据权利要求9的器件，其中，上述多个电荷积累区包括形成于上述半导体柱中以由绝缘体所包围、且其具有由至少在上述n型硅层中的上述绝缘体包围着的部分的第四传导区域。
11.根据权利要求10的器件，其中，上述第四传导区域由金属或者添加了杂质的半导体构成。
12.根据权利要求1的器件，其中，上述多个第二传导区域由n型硅形成，上述多个沟道区域由p型硅形成，且上述电荷积累区域是通过形成于上述半导体柱的侧表面上的氧化硅膜形成以至少包括在上述多个第二传导区和上述多个沟道区域之间的p-n结表面的氮化硅膜。
13.根据权利要求1的器件，其中，在对上述控制栅施加控制电压时上述沟道区域完全耗尽。
14.根据权利要求1的器件，其中，上述第一传导区域是加入了杂质的半导体层。
15.根据权利要求1的器件，其中，上述第一传导区域是金属。
16.根据权利要求1的器件，其中，上述沟道区域的厚度小于等于上述控制栅高度的一半。
17.包括多个层叠层的非易失性半导体存储器件，其中每个层叠层包括如权利要求1所述的器件。
18.一种制造非易失性半导体存储器件的方法，包括以下步骤：
在半导体衬底上散布覆盖有绝缘膜的半导体微粒；
在上述半导体衬底上生长与上述半导体衬底形成肖特基接触的传导层，并将上述半导体微粒嵌入在其中；
有选择地挖掘上述半导体衬底的表面，形成沿平行于位线方向排列的多个半导体板，在上述多个半导体板之间的空间里嵌入第一绝缘膜；
沿平行于与位线相交的字线方向设置多个平行凹槽，将上述半导体板加工成多个半导体柱；
向上述多个平行凹槽的底部注入杂质以形成多个字线；
通过第二绝缘膜在上述传导层下方的多个平行凹槽中形成控制栅线；
在上述多个平行凹槽中嵌入第三绝缘膜以将其表面形成为平坦的表面；并且
沿位线方向连接保留在上述多个半导体柱的顶端的上述传导层以在上述平坦表面上形成多个位线。
19.根据权利要求18的方法，其中，上述半导体衬底和上述半导体微粒由硅制成。
20.根据权利要求19的方法，其中，上述传导层由CoSi和NiSi构成。
CNB2007100079761A 2006-02-01 2007-02-01 非易失性半导体存储器件及其制造方法 Expired - Fee Related CN100533745C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006024884 2006-02-01
JP2006024884A JP4599310B2 (ja) 2006-02-01 2006-02-01 不揮発性半導体記憶装置及びその製造方法

Related Child Applications (3)

Application Number Title Priority Date Filing Date
CNA2008101786745A Division CN101431081A (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件
CNA2008101786730A Division CN101431080A (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件
CN2008101786726A Division CN101431079B (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件

Publications (2)

Publication Number Publication Date
CN101013704A true CN101013704A (zh) 2007-08-08
CN100533745C CN100533745C (zh) 2009-08-26

Family

ID=38487188

Family Applications (4)

Application Number Title Priority Date Filing Date
CNA2008101786730A Pending CN101431080A (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件
CNA2008101786745A Pending CN101431081A (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件
CNB2007100079761A Expired - Fee Related CN100533745C (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件及其制造方法
CN2008101786726A Expired - Fee Related CN101431079B (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNA2008101786730A Pending CN101431080A (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件
CNA2008101786745A Pending CN101431081A (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2008101786726A Expired - Fee Related CN101431079B (zh) 2006-02-01 2007-02-01 非易失性半导体存储器件

Country Status (3)

Country Link
US (1) US7569879B2 (zh)
JP (1) JP4599310B2 (zh)
CN (4) CN101431080A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610612A (zh) * 2011-01-18 2012-07-25 力晶科技股份有限公司 垂直沟道晶体管阵列及其制造方法
CN103680611A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 3d nand存储器以及制作方法
CN107180835A (zh) * 2016-03-10 2017-09-19 东芝存储器株式会社 半导体存储装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8916920B2 (en) * 2011-07-19 2014-12-23 Macronix International Co., Ltd. Memory structure with planar upper surface
JP5715604B2 (ja) * 2012-09-12 2015-05-07 株式会社東芝 電力用半導体素子
CN109119425B (zh) * 2018-09-27 2024-05-10 长江存储科技有限责任公司 3d存储器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5006909A (en) 1989-10-30 1991-04-09 Motorola, Inc. Dram with a vertical capacitor and transistor
JP2877462B2 (ja) 1990-07-23 1999-03-31 株式会社東芝 不揮発性半導体記憶装置
KR960016773B1 (en) * 1994-03-28 1996-12-20 Samsung Electronics Co Ltd Buried bit line and cylindrical gate cell and forming method thereof
US5929477A (en) * 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
JP4064607B2 (ja) * 2000-09-08 2008-03-19 株式会社東芝 半導体メモリ装置
JP3957481B2 (ja) * 2001-06-22 2007-08-15 富士雄 舛岡 半導体記憶装置
US6756633B2 (en) * 2001-12-27 2004-06-29 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with horizontally oriented floating gate edges
US7241655B2 (en) * 2004-08-30 2007-07-10 Micron Technology, Inc. Method of fabricating a vertical wrap-around-gate field-effect-transistor for high density, low voltage logic and memory array

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610612A (zh) * 2011-01-18 2012-07-25 力晶科技股份有限公司 垂直沟道晶体管阵列及其制造方法
CN102610612B (zh) * 2011-01-18 2015-04-29 力晶科技股份有限公司 垂直沟道晶体管阵列及其制造方法
US9576963B2 (en) 2011-01-18 2017-02-21 Powerchip Technology Corporation Manufacturing method of vertical channel transistor array
CN103680611A (zh) * 2012-09-18 2014-03-26 中芯国际集成电路制造(上海)有限公司 3d nand存储器以及制作方法
CN103680611B (zh) * 2012-09-18 2017-05-31 中芯国际集成电路制造(上海)有限公司 3d nand存储器以及制作方法
CN107180835A (zh) * 2016-03-10 2017-09-19 东芝存储器株式会社 半导体存储装置
CN107180835B (zh) * 2016-03-10 2021-07-02 东芝存储器株式会社 半导体存储装置

Also Published As

Publication number Publication date
JP4599310B2 (ja) 2010-12-15
CN101431079A (zh) 2009-05-13
CN100533745C (zh) 2009-08-26
US7569879B2 (en) 2009-08-04
CN101431081A (zh) 2009-05-13
CN101431080A (zh) 2009-05-13
JP2007207993A (ja) 2007-08-16
CN101431079B (zh) 2010-10-06
US20070291539A1 (en) 2007-12-20

Similar Documents

Publication Publication Date Title
US6881626B2 (en) Method of fabricating a non-volatile memory device with a string select gate
US8114737B2 (en) Methods of forming memory cells on pillars and memories with memory cells on pillars
JP5086626B2 (ja) 不揮発性半導体記憶装置及びその製造方法
EP1265289A2 (en) Electrically erasable and programmable memory device
CN100533745C (zh) 非易失性半导体存储器件及其制造方法
US10692877B2 (en) Non-volatile memory with silicided bit line contacts
KR100914684B1 (ko) 플래시 메모리 셀 스트링, 셀 소자, 및 그 제조 방법
KR20080061259A (ko) 반도체 기억 장치 및 그 제조 방법
US6476439B2 (en) Double-bit non-volatile memory structure and corresponding method of manufacture
TW200527655A (en) Semiconductor memory device and method for making same
US7619278B2 (en) Semiconductor memory device
KR101073640B1 (ko) 고집적 수직형 반도체 메모리 셀 스트링, 셀 스트링 어레이, 및 그 제조 방법
CN101136414A (zh) 非易失性半导体存储装置及其制造方法
US7554151B2 (en) Low voltage non-volatile memory cell with electrically transparent control gate
CN104934432A (zh) 具有单层浮栅的非易失性存储器件
US20090184364A1 (en) Non-volatile semiconductor storage device and method of manufacturing the same
KR101091023B1 (ko) 메모리 셀 스트링 스택 및 이를 이용한 메모리 어레이
CN101901810A (zh) 记忆体元件以及制造与操作记忆体元件的方法
KR20110069305A (ko) 플래시 메모리 소자 및 그 제조 방법
US8779501B2 (en) Diode-based flash memory device cell string and fabricating method therefor
WO2014093654A2 (en) Process charging protection for split gate charge trapping flash
US20090140316A1 (en) Semiconductor memory device and method of fabricating the same
US8194445B2 (en) Semiconductor storage device comprising dot-type charge accumulation portion and control gate, and method of manufacturing the same
KR20050106848A (ko) 리세스 채널을 갖는 어시스트 게이트 앤드형 메모리 소자및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090826

Termination date: 20140201