CN101009247B - 多层半导体器件及其制造方法 - Google Patents
多层半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101009247B CN101009247B CN2007100040969A CN200710004096A CN101009247B CN 101009247 B CN101009247 B CN 101009247B CN 2007100040969 A CN2007100040969 A CN 2007100040969A CN 200710004096 A CN200710004096 A CN 200710004096A CN 101009247 B CN101009247 B CN 101009247B
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- transistor
- semiconductor layer
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 112
- 238000011049 filling Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims description 45
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 25
- 230000005855 radiation Effects 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 229910052732 germanium Inorganic materials 0.000 claims description 9
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- 239000010410 layer Substances 0.000 description 142
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 238000013459 approach Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8221—Three dimensional integrated circuits stacked in different levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
提供了一种制造半导体薄膜的方法，包括：在半导体衬底上形成绝缘层；蚀刻绝缘层以形成多个开口，其露出在开口底部的衬底；使用半导体籽晶层填充开口；在籽晶层和绝缘层上形成非晶层；通过将非晶层暴露于第一能级的第一照射，将非晶层转化为多晶层；以及通过利用第二能级的第二激光照射退火多晶层和半导体籽晶层，形成单晶半导体膜。
Description
本申请要求2006年1月24日提交的韩国专利申请2006-0007133的优先权，在此将其全部内容引入作为参考。本申请涉及2006年7月6日提交的US申请序列号11/481,633[代理卷号8729-268]，在此将其全部内容引入作为参考。
技术领域
本公开涉及多层半导体器件及其制造方法，具体地，本公开涉及具有接触结构的多层集成电路及其制造方法，该接触结构具有低的接触阻抗。
背景技术
晶体管通常形成在半导体集成电路的基于硅的衬底内。传统地，由衬底的可用表面面积限制每个集成电路的晶体管数目。因此，通过形成在两个或多个层上具有晶体管的器件，做出了对于增加集成电路的层的努力。
在两个或多个层上具有晶体管的多层器件包括位于衬底上的晶体管以及位于衬底上的一个或多个层上的晶体管。例如，在硅衬底以及在底晶体管上形成的层间介质(ILD)层上形成晶体管。在ILD层上形成提升的(elevated)衬底，并且在提升的衬底上形成上晶体管。
然后提供例如金属插头(stub)或导线的接触结构，以连接硅衬底上的晶体管和提升的衬底上的晶体管。例如，接触结构垂直地向下延伸到在(底)衬底上形成的晶体管的源区/漏区，并且水平地延伸到在提升的衬底上的晶体管的源区/漏区。接触结构与在提升的层的晶体管的源区/漏区的接触面积形成在接触结构的侧壁上。接触结构与底衬底的接触面积通常大于在提升的层的接触面积，由于接触结构的直径通常大于在提的升层的衬底的厚度。
通常通过执行CMP来形成提升层上的衬底，以使得覆盖较低层的晶体管的层间介质层水平，或者在某些情况下，通过生长有源半导体层。在两种情况下，提升层的整个衬底具有基本上相同的厚度。多层半导体器件的衬底趋于保持为薄的，使得可以制造更多的组件，或者器件更小。然而，提升层的衬底的厚度越薄，接触结构和源区/漏区之间的接触面积越小，导致更高的接触阻抗。
因此存在对于使得薄的有源层或衬底具有较低接触阻抗的连接的方法。
发明内容
提供了一种制造多层半导体集成电路的方法，包括：在第一有源半导体结构上形成第一多个晶体管，该第一多个晶体管具有设置在第一衬底上的各个栅结构以及设置在第一衬底内的源区或漏区；在第一衬底和栅结构上淀积第一绝缘层；蚀刻第一绝缘层以形成露出部分接触开口的底的第一衬底的多个开口；使用与第一衬底相同的半导体材料填充开口；在绝缘层以及被填充的开口上形成第二有源半导体层；使得第二有源半导体层经受至少一种激光照射的应用，以形成突起区域，其峰值位于或者接近于两个相邻开口的中间；在第二有源半导体结构上形成第二多个晶体管，该第二多个晶体管具有在第二有源半导体层上设置的各个栅结构以及在第二有源半导体层内的源区和漏区；在第二有源半导体层以及第二多个晶体管的栅结构上淀积第二绝缘层；蚀刻位于或者接近于突起区域的峰值的部分第二绝缘层，以形成延伸到第一衬底的表面的接触孔；以及在接触孔中淀积导电层，以形成将第一有源半导体结构的晶体管电连接到第二有源半导体结构的晶体管的接触结构，其中接触第二半导体结构的晶体管的接触结构具有大于远离接触结构的第二有源半导体层的厚度的接触面积长度。
优选地，第二有源半导体层是通过将非晶层暴露于第一能级的第一照射，然后第二能级的第二激光照射所形成的单晶半导体层，该第二能级大于第一能级，其中第一能级设置为部分地熔化非晶层的上部，但是使得接触所填充的开口的非晶层的下部处于固态，并且其中将开口的尺寸形成为与流过绝缘层的部分热量相比，促进主要部分的热量来自第二激光照射，由此形成具有峰值的突起区域。
根据本发明的实施例，非晶层的厚度小于1000nm。在峰值的突起区域的厚度为在开口的第二有源半导体层的厚度的大约1.5倍，并且在最薄部分的突起区域的厚度为峰值厚度的大约0.5倍。
根据本发明的实施例，填充开口的步骤包括从接触开口的底的部分第一衬底选择性的外延生长。第二有源半导体层、被填充的开口以及第一衬底具有单晶结构。半导体是硅或锗。
还提供了一种多层半导体集成电路(IC)，包括：第一有源半导体结构，具有第一多个晶体管，该第一多个晶体管具有在衬底上设置的各个栅结构以及在衬底内设置的源和漏；第一绝缘层，形成在衬底和栅结构上；第二有源半导体结构，形成在第一有源半导体结构的绝缘层上，该第二有源半导体结构具有第二多个晶体管，该第二多个晶体管具有形成在半导体晶体层上的各个栅结构和晶体半导体层内的源和漏，该半导体晶体层具有变化的厚度；以及接触结构，具有底和从衬底的表面垂直延伸的侧壁，该底形成与衬底的表面的第一接触，并且部分侧壁形成与半导体晶体层的第二接触，其中第二接触设置在半导体晶体层的最厚部分。
集成器件还包括多个通孔(via)，该通孔从衬底的表面延伸到半导体晶体层的底，其中接触结构设置在两个相邻通孔的中间。
根据本发明的实施例，半导体晶体层和衬底由相同材料制成，优选地为硅或锗。第二接触的长度大约是10nm至大约200nm。根据本发明的另一实施例，在第二有源半导体结构上设置具有第三多个晶体管的第三有源半导体结构。
根据本发明的另一实施例，提供一种多层半导体集成电路，包括：具有第一衬底和多个晶体管的第一层电路结构；具有第二衬底和在第一层电路结构上设置的多个晶体管的第二层电路，第二衬底具有变化的厚度；垂直地设置的接触结构，以将第一层电路结构的晶体管连接到第二层结构的晶体管，该接触结构接触在第二衬底的最深部分的第二层的晶体管。
集成电路器件包括从第一衬底的表面延伸到第二衬底的底的多个通孔，并在两个相邻通孔的中间设置接触结构。第一衬底和第二衬底由相同的材料制成，优选地为硅或锗。
根据本发明的另一实施例，提供一种制造多层半导体集成电路的方法，包括：在第一有源半导体结构上形成第一多个晶体管，该第一多个晶体管具有在第一衬底上设置的栅结构以及在第一衬底内设置的源区和漏区；在第一衬底和栅结构上淀积第一绝缘层；蚀刻绝缘层以形成多个开口，该开口露出接触开口的底的部分第一衬底；形成填充开口的半导体籽晶层；在籽晶层和绝缘层上形成非晶层；使得第一有源半导体结构经受至少一种激光照射的应用，以将非晶层转换为具有突起区域的晶体半导体层，该突起区域具有位于或者接近于两个相邻开口的中间的峰值；在第二有源半导体结构上形成第二多个晶体管，该第二多个晶体管具有在晶体半导体层上设置的各个栅结构以及晶体半导体层内的源和漏；在晶体半导体层以及第二多个晶体管的栅结构上淀积第二绝缘层；蚀刻位于或者接近于突起区域的峰值的部分第二绝缘层，以形成延伸到的第一衬底的表面的接触孔；以及在接触孔中淀积导电层以形成接触结构，以将第一有源半导体结构的晶体管电连接到第二有源半导体结构的晶体管。
优选地，晶体层是通过将非晶层暴露于第一能级的第一照射，然后第二能级的第二激光照射所形成的单晶半导体层，第二能级大于第一能级，其中第一能级设置为部分地熔化非晶层的上部但是使得接触籽晶层的非晶层的下部保持固体状态，并且其中使得开口的尺寸形成为与流过绝缘层的部分热量相比，促进主要部分的热量来自第二激光照射，由此形成具有峰值的突起区域。
根据本发明的实施例，通过使用与第一衬底相同的材料的选择性外延生长，或者通过使用与第一衬底相同的材料填充开口，形成本导体籽晶层。本导体材料优选地是硅或锗。
附图说明
图1A至1H是说明根据本发明的示例性实施例，制造多层半导体集成电路器件的处理步骤的截面图。
图2是说明在根据本发明的实施例的器件中以及传统器件中，接触结构中的接触阻抗的分布的图。
具体实施方式
参照附图说明本发明的优选实施例。
根据本发明的实施例，通过填充有相同半导体材料的多个开口，使得在其上设置有晶体管的第一层衬底热连接到在其上设置有晶体管的第二层有源层。因此，第一层衬底、第二层衬底和所填充的开口由相同半导体材料形成。根据本发明的实施例，相同的半导体材料还具有单晶结构。当将热量施加到该器件时，热量的主要部分从提升层有源层通过所填充的开口流到下层衬底，由此使得邻近于所填充开口的提升层的有源层的厚度变小并产生远离开口的突起区域，该突起区域在峰值的厚度大于在施加热量之前的提升层有源层的厚度。当位于或者接近于该突起形成接触结构时，在具有提升有源层的接触结构的侧壁上形成的接触具有大于如果该接触结构远离突起形成的接触的接触面积。
图1A至1H是说明根据本发明的示例性实施例，制造多层半导体集成电路器件的处理步骤的截面图。如图1A所示，第一栅结构12包括在有源半导体衬底10上形成的栅介质层12a和栅电极12b。晶体管可以形成为具有栅结构，使得第一栅结构12经由源区/漏区14连接到源和漏。源区/漏区设置在衬底10之内。在栅结构12和衬底10上形成第一层间介质层16。绝缘材料例如氧化物层可用作层间介质层16。使用光刻胶图形作为蚀刻掩模，在第一层间介质层16上执行蚀刻工序，以形成籽晶窗口17，该籽晶窗口17是通过其露出接触开口的衬底10的顶表面的开口。
参照图1B，使用半导体籽晶层18填充开口17。根据本实施例，使用通过开口17的底从半导体衬底10的露出部分生长，例如执行选择性外延生长(SEG)工序，来形成半导体籽晶层14。从半导体衬底10通过SEG所形成的籽晶层18是具有与半导体衬底10相同材料的单晶外延层。根据本发明的替换实施例，可以通过使用与衬底10的材料相同的材料填充开口17，来形成籽晶层18。然后，可以从所淀积的材料生长籽晶层18，以填充开口。半导体衬底10由半导体性质的材料例如硅和锗构成。为了说明本发明优选实施例的目的，将硅描述为在此使用的半导体材料。因此，通过SEG从半导体衬底10或者通过填充开口17所形成的籽晶层18是单晶硅。
在层间介质层16和籽晶层18上形成薄膜。薄膜将用作第二层晶体管的有源层。薄膜优选地由与衬底10中相同的半导体材料制成。根据本发明的实施例，薄膜是单晶结构，也与在衬底10和籽晶层18中相同。本领域技术人员可知，在单晶结构元件中，电迁移性和电导性是优异的。如图1C所示，使用例如化学汽相淀积(CVD)工序，在绝缘层16和籽晶层18上形成非单晶层，即不具有限定的晶体结构的层例如非晶硅层20。在本发明的说明性实施例中，在绝缘层16和籽晶层18上均匀地淀积非晶硅层，使得整个的厚度基本上相同。非晶硅层的厚度可以在大约10nm至大约1,000nm的范围内。优选地，非晶硅层在大约20nm至大约500nm之间。
使用激光照射19，通过热量的应用将非晶层20转化为单晶结构层。优选地，当在籽晶层18的顶上的非晶硅层20被加热到部分地融化的条件时，例如通过暴露于激光照射19，非晶层首先转化为具有多晶结构的层。可以将第二激光照射应用到多晶结构层以完全融化多晶结构和籽晶层18。当层重新结晶时，形成单晶结构层。根据本发明的实施例，非晶硅层20暴露于某能级的第一激光照射，以将非晶硅层20加热到等于或者高于非晶硅的熔点的温度。优选地，第一激光照射19设置为使得非晶层20在非晶层的上部融化而接触籽晶层18的非晶层的下部保持在固态的能级。当融化的非晶硅重新结晶时，形成具有多晶结构，即晶粒以具有多个限定的边界的大约规则图形对齐的硅层20。根据本说明性实施例，使用在每平方厘米大约200至大约2000毫焦耳的范围内的固态准分子激光照射；更优选，在每平方厘米大约200至大约700毫焦耳的范围内的激光照射。替换地，还可以使用固态或CW激光。
通过将多晶硅层20暴露于第二激光照射，形成单晶层。优选地，第二激光照射19设置为以比第一激光照射17更高的能级照射。根据本发明的实施例，第二激光照射19的较高能级应当将器件加热到超过多晶硅衬底的熔点的温度，足以退火多晶层20和籽晶层18。当重新结晶时，被融化的多晶硅结构和层18中的单晶硅籽晶材料的键合将多晶层转化为单晶层22，如图1D所示。根据本发明的示例性实施例，第二激光照射19设置为大于700毫焦耳/平方厘米的能级；更具体，该能级在800至3000毫焦耳/平方厘米的范围内。根据本发明的另一实施例，在开口的底部露出衬底10的开口17的直径、宽度和长度为大约10nm至大约100nm，而绝缘层的厚度为大约200nm至大约1,000nm。
应注意，在开口17中形成的硅籽晶层18起到多种功能，包括：(1)当由第二激光照射加热时，提供单晶硅籽晶材料，以与层20中的多晶硅材料键合，以及当重新结晶时，形成具有单晶结构的硅薄膜；以及(2)提供从多晶层通过籽晶层18到衬底10的热导管(conduit)。可以通过热导管将从激光照射生成的热量减缓到衬底10，该热量经常陷在顶层和绝缘层之间。在操作中，流过热导管的热量占流过绝缘层的热量的主要部分。因此，如图1D所示，单晶层22成形为在或者接近于籽晶层18具有较薄的部分，并在籽晶层18之间的中间具有突起区域34，该突起区域在其峰值的厚度大约是位于或者接近籽晶层18的区域的厚度的1.5至2倍。因此，以大约500nm至1,000nm的厚度开始的非晶层20在层22的峰值具有大约750nm至1,500nm的厚度。
为了形成多层集成电路，在第一电路结构的顶上形成第二层电路结构。参照图1E，单晶结构层22用作第二有源半导体衬底，并且在第二有源半导体衬底22上形成第二栅结构32，该第二栅结构32在第一栅结构12的顶上并基本上对应于第一栅结构12的位置淀积。对应于栅结构32的源和漏形成在第二有源半导体衬底22之中。优选地，在第二半导体衬底22上不执行CMP工序，使得保持突起区域34。
参照图1F，在第二半导体衬底22和栅结构32上形成第二层间介质层36。层36的淀积优选地通过化学汽相淀积。
为了将较低层的晶体管连接到较上层的晶体管，形成接触结构。参照图1G，通过在或者围绕突起区域的峰值蚀刻第二层间介质层36，形成接触孔37。接触孔37通过第一和第二层间介质层延伸，在接触孔37的底部露出第一半导体层10的上表面，并且在接触孔37的侧面露出第二半导体层22的侧壁。根据本实施例，接触孔37的底部接触第一半导体层10中的漏和源14。
参照图1H，使用电导性的材料填充接触孔，以形成接触结构38。因此接触结构将第一层的源区/漏区14电连接到第二层栅结构的源区/漏区34。可见，在接触结构38和第二半导体衬底22的侧壁之间形成的接触40位于先前的突起区域1处，形成接触40的面积大于如果接触40位于第二半导体衬底22的其他位置的。根据本发明的实施例，在接触40的接触面积的长度为大约20nm至大约400nm。使用更大的接触面积，接触40的接触阻抗降低，促使较小阻抗的电导通。
图2是说明与根据本发明的实施例所形成的接触面积相比，由传统工序所形成的接触面积的接触阻抗的分布的图。可以发现，对于根据本发明的实施例所形成的接触面积，接触阻抗最低。
可以通过重复上述形成第二层的工序，将第三层电路(未示出)添加到两层电路，即，通过蚀刻第二层间介质层36以在对应于籽晶层18的位置或者其他位置形成通孔或开口、形成将被用作第三衬底的有源层，在其上形成晶体管、然后形成接触孔结构以将第三层的晶体管连接到第二或第一层的晶体管。
在此描述的实施例是结构、系统或者方法的例子，具有对应于在权利要求书中所限定的本发明的元件的元件。文本说明书可以使得本领域技术人员做出并使用具有相似地对应于在权利要求中所限定的本发明的元件的替换元件的实施例。因此本发明的期望的范围包括并不与权利要求书的文字语言不同的其他结构、系统或方法，并进一部包括并非与权利要求的文字语言不实质不同的其他结构、系统或方法。
Claims (32)
1.一种制造多层半导体集成电路的方法，包括：
在第一有源半导体结构上形成第一多个晶体管，该第一多个晶体管具有设置在第一衬底上的各个栅结构以及设置在第一衬底内的源区或漏区；
在第一衬底和栅结构上淀积第一绝缘层；
蚀刻第一绝缘层以形成多个开口，该多个开口露出接触开口的底部的部分第一衬底；
使用与第一衬底相同的材料填充开口；
在绝缘层以及被填充的开口上形成第二有源半导体层；
使得第二有源半导体层经受至少一种激光照射的应用，以形成突起区域，其峰值位于两个相邻开口的中间；
在第二有源半导体结构上形成第二多个晶体管，该第二多个晶体管具有在第二有源半导体层上设置的各个栅结构以及在第二有源半导体层内的源和漏；
在第二有源半导体层以及第二多个晶体管的栅结构上淀积第二绝缘层；
蚀刻位于突起区域的峰值的部分第二绝缘层、第二有源半导体层和第一绝缘层，以形成延伸到第一衬底的表面的接触孔；以及
在接触孔中淀积导电层，以形成将第一有源半导体结构的晶体管电连接到第二有源半导体结构的晶体管的接触结构。
2.如权利要求1的方法，其中第二有源半导体层是通过将非晶层暴露于第一能级的第一照射，然后第二能级的第二激光照射所形成的单晶半导体层，该第二能级大于第一能级。
3.如权利要求2的方法，其中第一能级设置为部分地熔化非晶层的上部，但是使得接触所填充的开口的非晶层的下部处于固态。
4.如权利要求2的方法，其中将开口的尺寸形成为当施加第二能级的第二激光照射时，流过开口的热量占流过第一绝缘层的热量的主要部分，由此形成具有峰值的突起区域。
5.如权利要求2的方法，其中非晶层的厚度小于1000nm。
6.如权利要求1的方法，其中在峰值的突起区域的厚度为在开口的位置处的第二有源半导体层的厚度的1.5倍。
7.如权利要求1的方法，其中填充开口的步骤包括从接触开口的底的部分第一衬底选择性的外延生长。
8.如权利要求1的方法，其中第二有源半导体层、被填充的开口以及第一衬底具有单晶结构。
9.如权利要求1的方法，其中半导体是硅或锗。
10.如权利要求1的方法，其中接触第二半导体结构的晶体管的接触结构具有大于在开口的第二有源半导体层的厚度的接触面积长度。
11.一种多层半导体集成电路(IC)，包括：
第一有源半导体结构，具有第一多个晶体管，该第一多个晶体管具有在衬底上设置的各个栅结构以及在衬底内设置的源和漏；
第一绝缘层，形成在衬底和栅结构上；
第二有源半导体结构，形成在第一有源半导体结构的绝缘层上，该第二有源半导体结构具有第二多个晶体管，该第二多个晶体管具有形成在半导体晶体层上的各个栅结构和晶体半导体层内的源和漏，半导体晶体层在源和漏的位置处具有最厚部分；以及
接触结构，具有底和从衬底的表面垂直延伸的侧壁，该底形成与衬底的表面的第一接触，并且部分侧壁形成与半导体晶体层的第二接触，其中第二接触设置在半导体晶体层的最厚部分。
12.如权利要求11的IC，还包括多个通孔，从衬底的表面延伸到半导体晶体层的底并且暴露接触多个通孔的底部的部分衬底。
13.如权利要求12的IC，其中接触结构设置在两个相邻通孔的中间。
14.如权利要求11的IC，其中半导体晶体层和衬底由相同材料制成。
15.如权利要求11的IC，其中半导体是硅或锗。
16.如权利要求11的IC，其中第二接触的长度是10nm至200nm。
17.如权利要求11的IC，还包括第三有源半导体结构，具有在第二有源半导体结构上设置的第三多个晶体管。
18.一种多层半导体集成电路，包括：
具有第一衬底和多个晶体管的第一层电路结构；
具有第二衬底和在第一层电路结构上设置的多个晶体管的第二层电路，第二衬底在多个晶体管的源和漏的位置处具有最厚部分；以及
垂直地设置的接触结构，以将第一层电路结构的晶体管连接到第二层结构的晶体管，该接触结构接触在第二衬底的最厚部分的第二层的晶体管。
19.如权利要求18的IC，还包括从第一衬底的表面延伸到第二衬底的底的多个通孔并且暴露接触多个通孔的底部的部分第一衬底。
20.如权利要求18的IC，其中接触结构设置在两个相邻通孔的中间。
21.如权利要求18的IC，其中第一衬底和第二衬底由相同的材料制成。
22.如权利要求18的IC，其中半导体是硅或锗。
23.如权利要求18的IC，其中接触第二层结构的晶体管的部分接触结构的长度是10nm至200nm。
24.如权利要求18的IC，还包括第三有源半导体结构，具有在第二有源半导体结构上设置的第三多个晶体管。
25.一种制造多层半导体集成电路的方法，包括：
在第一有源半导体结构上形成第一多个晶体管，该第一多个晶体管具有在第一衬底上设置的各个栅结构以及在第一衬底内设置的源区和漏区；
在第一衬底和栅结构上淀积第一绝缘层；
蚀刻绝缘层以形成多个开口，其露出接触开口的底的部分第一衬底；
形成填充开口的半导体籽晶层；
在籽晶层和绝缘层上形成非晶层；
使得第一有源半导体结构经受至少一种激光照射的应用，以将非晶层转换为具有突起区域的晶体半导体层，该突起区域具有位于两个相邻开口的中间的峰值；
在第二有源半导体结构上形成第二多个晶体管，该第二多个晶体管具有在晶体半导体层上设置的各个栅结构以及晶体半导体层内的源和漏；
在晶体半导体层以及第二多个晶体管的栅结构上淀积第二绝缘层；
蚀刻位于突起区域的峰值的部分第二绝缘层、第二有源半导体层和第一绝缘层，以形成延伸到的第一衬底的表面的接触孔；以及
在接触孔中淀积导电层以形成将第一有源半导体结构的晶体管电连接到第二有源半导体结构的晶体管的接触结构。
26.如权利要求25的方法，其中晶体层是通过将非晶层暴露于第一能级的第一照射，然后第二能级的第二激光照射所形成的单晶半导体层，第二能级大于第一能级。
27.如权利要求26的方法，其中第一能级设置为部分地熔化非晶层的上部，但是使得接触籽晶层的非晶层的下部保持固态。
28.如权利要求26的方法，其中使得开口的尺寸形成为当施加第二能级的第二激光照射时，流过开口的热量占流过第一绝缘层的热量的主要部分，由此形成具有峰值的突起区域。
29.如权利要求25的方法，其中在峰值的突起区域的厚度为非晶层的厚度的1.5倍。
30.如权利要求25的方法，其中通过使用与第一衬底相同的材料的选择性外延生长形成半导体籽晶层。
31.如权利要求25的方法，其中通过使用与第一衬底的材料相同的材料填充开口，形成半导体籽晶层。
32.如权利要求25的方法，其中半导体是硅或锗。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2006-0007133 | 2006-01-24 | ||
| KR1020060007133A KR100681262B1 (ko) | 2006-01-24 | 2006-01-24 | 스택형 반도체 장치의 제조 방법 |
| KR1020060007133 | 2006-01-24 | ||
| US11/491,396 | 2006-07-22 | ||
| US11/491,396 US7674660B2 (en) | 2006-01-24 | 2006-07-22 | Multilevel semiconductor device and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101009247A CN101009247A (zh) | 2007-08-01 |
| CN101009247B true CN101009247B (zh) | 2011-08-24 |
Family
ID=38106072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100040969A Expired - Fee Related CN101009247B (zh) | 2006-01-24 | 2007-01-23 | 多层半导体器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7674660B2 (zh) |
| KR (1) | KR100681262B1 (zh) |
| CN (1) | CN101009247B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005029551A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions |
| US7648871B2 (en) * | 2005-10-21 | 2010-01-19 | International Business Machines Corporation | Field effect transistors (FETS) with inverted source/drain metallic contacts, and method of fabricating same |
| KR100833250B1 (ko) * | 2006-12-08 | 2008-05-28 | (주)실리콘화일 | 적층구조를 갖는 집적회로의 제조방법 및 그 집적회로 |
| KR101329352B1 (ko) | 2007-10-17 | 2013-11-13 | 삼성전자주식회사 | 반도체 장치의 제조방법 |
| US8247317B2 (en) * | 2009-09-16 | 2012-08-21 | Applied Materials, Inc. | Methods of solid phase recrystallization of thin film using pulse train annealing method |
| TWI459444B (zh) | 2009-11-30 | 2014-11-01 | Applied Materials Inc | 在半導體應用上的結晶處理 |
| KR20120073394A (ko) * | 2010-12-27 | 2012-07-05 | 삼성전자주식회사 | 반도체 소자 및 이의 제조방법 |
| JP5819614B2 (ja) * | 2011-02-02 | 2015-11-24 | 信越化学工業株式会社 | Ｓｏｉウェーハの製造方法 |
| KR102053348B1 (ko) | 2013-09-05 | 2019-12-06 | 삼성전자주식회사 | 반도체 소자 |
| US9281305B1 (en) * | 2014-12-05 | 2016-03-08 | National Applied Research Laboratories | Transistor device structure |
| CN109137063B (zh) * | 2017-06-27 | 2020-12-08 | 南京新创力光电科技有限公司 | 一种高质量多晶硅薄膜的制备方法和制备装置 |
| CN111584498B (zh) * | 2020-05-27 | 2023-03-24 | 上海集成电路研发中心有限公司 | 一种cmos片内三维结构的形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319879A (zh) * | 2000-03-30 | 2001-10-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US6943067B2 (en) * | 2002-01-08 | 2005-09-13 | Advanced Micro Devices, Inc. | Three-dimensional integrated semiconductor devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0164499B1 (ko) * | 1995-10-20 | 1999-02-01 | 김광호 | 반도체 장치의 제조방법 |
| US5770482A (en) * | 1996-10-08 | 1998-06-23 | Advanced Micro Devices, Inc. | Multi-level transistor fabrication method with a patterned upper transistor substrate and interconnection thereto |
| JP2000100829A (ja) | 1998-09-25 | 2000-04-07 | Sony Corp | 接合型電界効果トランジスタおよびその製造方法 |
| US6429484B1 (en) * | 2000-08-07 | 2002-08-06 | Advanced Micro Devices, Inc. | Multiple active layer structure and a method of making such a structure |
| KR20050065220A (ko) * | 2003-12-24 | 2005-06-29 | 동부아남반도체 주식회사 | 반도체 칩 제조 공정의 통합 방법 |
| KR100583972B1 (ko) * | 2004-11-26 | 2006-05-26 | 삼성전자주식회사 | 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들 |
| KR100621633B1 (ko) * | 2005-04-18 | 2006-09-19 | 삼성전자주식회사 | 적층된 트랜지스터들을 구비하는 반도체 장치의 형성 방법및 그에 의해 형성된 반도체 장치 |
-
2006
- 2006-01-24 KR KR1020060007133A patent/KR100681262B1/ko not_active IP Right Cessation
- 2006-07-22 US US11/491,396 patent/US7674660B2/en not_active Expired - Fee Related
-
2007
- 2007-01-23 CN CN2007100040969A patent/CN101009247B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1319879A (zh) * | 2000-03-30 | 2001-10-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US6943067B2 (en) * | 2002-01-08 | 2005-09-13 | Advanced Micro Devices, Inc. | Three-dimensional integrated semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101009247A (zh) | 2007-08-01 |
| KR100681262B1 (ko) | 2007-02-09 |
| US7674660B2 (en) | 2010-03-09 |
| US20070170433A1 (en) | 2007-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101009247B (zh) | 多层半导体器件及其制造方法 | |
| TWI411059B (zh) | 雙面絕緣層上半導體結構及其製造方法 | |
| KR101019986B1 (ko) | 성장 방식에 의해 형성되는 콘택 구조를 절연시키는 절연막을 포함하는 상변화 메모리 소자, 이를 포함하는 반도체 소자, 및 그들의 제조방법 | |
| KR100281262B1 (ko) | 반구 그레인을 구비한 캐패시터의 제조 방법 | |
| KR20080014453A (ko) | Ｆｉｎ 구조체 및 이를 이용한 핀 트랜지스터의 제조방법 | |
| US20040245583A1 (en) | Semiconductor device and manufacturing method thereof | |
| US7396744B2 (en) | Method of forming a semiconductor thin film | |
| EP0106458B1 (en) | Method of manufacturing a semiconductor device including a mis field effect transistor | |
| US5128732A (en) | Stacked semiconductor device | |
| US7432173B2 (en) | Methods of fabricating silicon-on-insulator substrates having a laser-formed single crystalline film | |
| US7268026B2 (en) | Method for manufacturing both a semiconductor crystalline film and semiconductor device | |
| US7470603B2 (en) | Methods of fabricating semiconductor devices having laser-formed single crystalline active structures | |
| KR100231020B1 (ko) | 집적 회로 장치들의 다결정 실리콘 저항기들 | |
| US5510642A (en) | Semiconductor device | |
| WO2019129257A1 (en) | Anti-fuse structure and method for fabricating same, as well as semiconductor device | |
| JP2006179778A (ja) | 半導体装置及びその製造方法 | |
| JPH0526341B2 (zh) | ||
| JPH10261712A (ja) | 導電領域の形成方法及び薄膜素子 | |
| JPS6362107B2 (zh) | ||
| CN112599495A (zh) | 半导体熔丝结构以及制造该半导体熔丝结构的方法 | |
| KR100839351B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| US6972218B2 (en) | Semiconductor device and fabricating method thereof | |
| KR100290014B1 (ko) | 실리콘 박막 결정화방법과 이를 이용한 박막 트랜지스터 및 그제조방법 | |
| JPH01168050A (ja) | 積層型半導体装置 | |
| JP3614522B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110824 Termination date: 20140123 |