KR0164499B1 - 반도체 장치의 제조방법 - Google Patents

Abstract

본 발명은 콘택홀의 측벽에 턱이 형성되는 것을 방지하여 양호한 콘택 프로파일을 얻을 수 있을 뿐만 아니라 후속의 금속배선막의 단차 피복성을 향상시키며, 콘택홀의 임계면적을 줄여 고집적소자에서의 게이트 라인과 콘택홀간의 마진을 충분히 확보할 수 있는 반도체 장치의 제조방법에 관한 것이다.

본 발명의 반도체 장치의 제조방법은 게이트 라인과 비트라인을 구비한 반도체 기판상에 HF에 대해 서로 다른 식각율을 갖는 다층의 층간 절연막을 형성하는 공정과, 층간 절연막을 식각하여 콘택홀을 형성하는 공정과, 판 전면에 걸쳐 절연막을 형성하는 공정과, 절연막으로 불순물을 이온주입하는 공정과, HF를 이용하여 콘택홀을 세정하는 공정을 포함한다.

Description

반도체 장치의 제조방법

제1도(a)-(g)는 종래의 반도체 장치의 제조공정도.

제2도(a)-(j)는 본 발명의 실시예에 따른 반조체장치의 제조공정도.

제3도는 제2도(h)의 이온주입공정후 산화막내에 이온주입된 불순물의 분표 상태를 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

11 : 반도체 기판 12 : 게이트 라인

13 : 절연막 14, 17 : 중간 절연막

15 : 비트 라인 16 : 캡핑 산화막

18 : 감광막 19 : 콘택홀

20 : 플라즈마 산화막 22 : Al 금속 배선막

21 : 플라즈마 산화막내로 이온주입되는 불순물

본 발명은 반도체 장치의 제조방법에 관한 것으로서, 특히 콘택홀의 축벽에 턱이 형성되는 것을 방지하여 양호한 콘택프로파일을 얻을 뿐만 아니라 후속의 금속막의 단차 피복성을 향상시키고, 콘택홀의 임계면적(critical dimension)을 줄여 고집적소자에서의 게이트 라인과 콘택홀간의 마진을 충분히 확보할 수 있는 반도체 장치의 콘택홀 형성방법에 관한 것이다.

제1도(a)-(g)는 종래의 반도체 장치의 제조공정도를 도시한 것이다.

제1도(a)와 같이, 반도체 기판(1)상에 통상의 게이트 형성공정으로 게이트 라인(2)을 형성하고, 도면상에는 도시되지 않았으나, 게이트 라인(2)을 마스크로 하여 불순물 이온주입공정을 수행하여 소오스/드레인 영역으로 작용하는 불순물 영역을 형성한다.

이어서, 절연막(3)을 중착하고, 패터닝하여 게이트(2)를 감싸준다.

제1도(b)와 같이 제1층간 절연막(4)을 기판 전면에 걸쳐 형성하고, 그위에 통상의 비트라인 공정으로 비트라인(5)을 형성하게 준다.

후속의 열처리 공정시 비트라인(5)이 플로팅되어 좌,우로 쉬프팅되는 것을 방지하기 위하여 열흐름성이 없는 절연막(6)을 이용하여 비트라인(5)을 캡핑시켜 준다.

제1도(c)와 같이, 캡핑용 절연막(6)상에 제2층간 절연막(7)을 형성하여 기판의 표면을 평탄화시켜 주고, 제1도(d)와 같이 감광막(8)을 도포하고, 패터닝하여 콘택홀이 형성될 부분의 제2층간 절연막(7)을 노출시켜 준다.

여기서, 캡핑용 절연막(6)으로 산화막을 플라즈마 PE-SiH₄개스를 이용하여 저압화학 기상증착법(LPCVD)으로 증착하고, 제1 및 제2층간 절연막(4, 7)으로는 열적 플로우 특성을 갖는 실리콘 산화계물질 즉, BPSG, SOG, 또는 USG와 같은 물질을 사용한다.

본 발명에서는 제1층간 절연막(4)으로 BPSG막을 사용하고, 제2층간 절연막(7)으로 USG막을 사용한다.

이어서, 감광막(8)을 마스크로 하여 노출된 제2층간 절연막(7)을 1차로 건식식간한후 습식식각하고, 상기 감광막(8)을 마스크로 하여 제2층간 절연막(7)의 습식식각된 부분(7-1)을 제1도(e)와 같이 2차로 건식식각하여 콘택홀(9)을 형성한다.

제1도(e)에서와 같이, 1차 건식식각/습식식각/2차 건식식각과 같은 3단계 식각법을 MRE(Modified Round Etch)법이라 하며, 콘택홀(9)이 단계적인 형태로 형성되는 것은 이와 같은 MRE법으로 식각하기 때문이다.

제1도(f)와 같이, 남아있는 감광막(8)을 제거하고, Al 금속 배선막과의 콘택특성을 좋게 하기 위하여 콘택홀의 저면을 HF 용액에 디핑(dipping)하여 세정하여 준다.

상기의 콘택홀(9)을 통해 도면상에는 도시되지 않았으나 기판내에 형성된 불순물 영역과 후속의 금속배선막이 콘택되어진다.

상기한 바와같이 HF를 이용한 습식식각공정으로 콘택홀의 저면을 세정하는 경우에는 다음과 같은 2가지의 커다른 문제점이 발생된다.

첫째, 열적 플로우 특성을 갖는 제1 및 제2층간 절연막(4), (7)과 열적 플로우 특성을 갖지 않는 캡핑용 절연막(6)간의 HF에 대한 식각율(etchrate)이 서로 다르다. 따라서, HF 세정시 제1 및 제2층간 절연막(4), (7)이 상대적으로 캡핑 절연막(6)보다는 식각율이 크기 때문에 콘택홀의 측벽에 캡핑 절연막(6)으로 된 턱(b)이 형성되게 된다.

이 턱(b)은 후 속의 금속배선막을 형성하기 위한 배리어 금 속의 스퍼터링 층착시 단차 피복성을 열악하게 할 뿐만 아니라 금속 배선막으로 사용되는 Al의 플로우공정시 콘택홀(9)내로 AL이 플로우되어 콘택홀내에 채워지는 데 장애요소로 작용하는 문제점이 있었다.

둘째, HF을 이용한 습식식각공정으로 콘택홀내부를 세정시 제1 및 제2층간 절연막(4, 7)과 캡핑 절연막(6)이 식각되는 경우에는 콘택홀(9)의 CD도 커지게 되고, 이에 따라 콘택홀(9)과 게이트 라인(2)간의 거리 마진(a)이 충분히 확보되지 못하는 문제점이 발생한다.

즉, HF 세정시 습식식각에 의해 게이트 라인(2)와 콘택홀(9)간의 거리 마진(a)이 충분히 확보되지 않는 경우에는 소자의 절연 특성이 열악해져 소자의 신뢰성에 치명적인 영향을 미치는 문제점이 있었다.

게다가, 이와같이 거리 마진을 충분히 확보하지 못하는 상기의 콘택홀 형성방법은 게이트 라인과 콘택홀간의 충분한 거리마진이 요구되어지는 16M, 64Mm 256M급 이상의 고집적 소자에 적용할 수 없는 문제점이 발생한다.

최종적으로 제1도(g)와 같이 도면상에는 도시되지 않았으나, 콘택홀내에 배리어 금속을 증착하고, 그 위에 Al 금속배선막(10)을 형성하여 종래의 반도체 장치를 얻을 수 있게 된다.

상기한 바와같은 종래의 방법으로 반도체 소자의 콘택홀을 형성하는 경우에는 콘택홀 형성후 세정공정에 의해 콘택홀의 측벽에 턱이 발생되어 후속의 금속배선막의 단차 피복성을 열악하게 하는 원인이 되는 문제점이 있었다.

또한, HF 식각공정에 의해 절연막이 한 번 더 식각되어 콘택홀과 게이트 라인간의 최소한의 마진 확보가 용이하지 못하고, 이에 따라 소자의 절연특성이 양호하지 못한 문제점이 있었다.

본 발명은 상기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 콘택홀과 게이트 라인간의 마진확보를 유리하고, 측벽에 형성되는 턱을 방지하여 상부의 금속배선막의 단차 피복성을 향상시킬 수 있는 콘택홀을 얻을 수 있는 반도체 장치의 제조방법을 제공하는 데 그 목적이 있다.

상기 목적을 달성하기 위한 본 발명의 반도체 장치의 제조방법은 게이트 라인과 비트라인을 구비한 반도체 기판상에 HF에 대해 서로 다른 식각율을 갖는 다층의 층간 절연막을 형성하는 공정과, 층간 절연막을 식각하여 콘택홀을 형성하는 공정과, 기판 전면에 걸쳐 절연막을 형성하는 공정과, 절연막을 불순물을 이온주입하는 공정과, HF를 이용하여 콘택홀을 세정하는 공정을 포함하는 것을 특징으로 한다.

이하 본 발명의 실시예를 첨부 도면에 의거하여 상세히 설명한다.

제2도(a)-(j)는 본 발명의 실시예에 따른 반도체 장치의 콘택홀 형성공정도를 도시한 것이다.

본 발명의 반도체 장치의 제조공정중 콘택홀(19)을 형성하기 까지의 공정인 제2도(a)-제2도(e)까지의 공저은 제1도(a)-제1도(e)까지의 공정과 공일하다.

즉, 제2도(a)와 같이, 반도체 기판(11)상에 통상의 게이트 형성공정으로 게이트 라인(12)을 형성하고, 도면상에는 도시되지 않았으나, 게이트 라인(12)을 마스크로 하여 반도체 기판(11)으로 불순물을 이온주입하여 소오스/드레인 영역으로 작용하는 불순물 영역을 반도체 기판내에 형성한다.

게이트(12)를 감싸주는 절연막(13)을 형성한 후, 제2도(b)와 같이 제1층간 절연막(14)을 기판 전면에 걸쳐 형성하고, 그 위에 통상의 비트라인 공정으로 비트라인(15)을 형성하며, 후속의 열처리 공정시 비트라인(15)이 플로팅되어 좌,우로 쉬프팅되는 것을 방지하기 위한 캡핑 절연막(16)으로 열적 플로우(reflow) 특성이 없는 절연막을 형성한다.

제2도(c)와 같이, 캡핑용 절연막(16)상에 평탄화용 제2층간 절연막(17)을 형성하고, 제2도(d)와 같이 그위에 감광막(18)을 도포하고, 패터닝하여 콘택홀이 형성될 부분의 제2층간 절연막(17)을 노출시켜 준다.

본 발명에서도, 캡핑용 절연막(16)으로 플라즈마 PE-SiH₄개스를 이용하여 저압화학 기상증착(LPCVD)된 산화막이 사용되고, 제1 및 제2층간 절연막(14, 17)으로는 각각 열적 플로우 특성을 갖는 BPSG 막과 USG 막을 각각 사용한다.

제2도(e)와 같이, 감광막(18)을 마스크로 하여 노출된 제2층간 절연막(17)을 1차로 건식식각후 습식식각하고, 이어서 상기의 감광막(18)을 마스크로 하여 제2층간 절연막(17)의 습식식각된 부분(17-1)을 2차로 건식식각하여 콘택홀(19)을 형성한다.

제2도에서는 감광막(18)을 마스크로 하여 제2층간 절연막(17)을 각각 1차 건식식각한 후 습식식각하고 2차로 건식식각하는 MRE공정을 한 번만 수행하였으나, 좀더 계단적으로 단차진 형태의 콘택홀을 제공하기 위하여 다수회에 걸쳐 습식식각과 건식식각공정을 수행할 수도 있다.

이어서, 콘택홀 형성을 위한 제2도(e)의 건식식각공정 후 남아있는 감광막(18)을 제2도(f)와 같이 제거한다.

제2도(g)와 같이 HF 세정공정을 진행하기 전에 플라즈마 산화막(20)을 콘택홀 저면 및 측벽을 포함한 기판 전면에 300A의 두께로 형성한다.

제2도(h)와 같이 플라즈마 산화막(20)으로 보론 또는 인과 같은 도펀트(dopant)(21)을 이온주입한다. 이때, 플라즈마 산화막(20)으로 주입된 도펀트의 분포상태를 보면, 제3도에 도시된 바와같이 콘택홀 내부의 플라즈마 산화막내로 주입된 도펀트는 콘택홀(19)중 저면(19-1)과 측벽(19-2)간에는 서로 다르나 분포를 갖는다.

제3도에서 보는 바와같이 콘택홀(19)의 저면(19-1)과 평행한 방향을 Y방향이라 하고, 콘택홀(19)의 저면(19-1)과 수직한 방향 즉 측벽을 X 방향이라 가정할 경우, X 방향에서의 플라즈마 산화막(20)내에 분포된 도펀트의 양은 차이가 발생된다.

즉, 이온주입되는 도펀트(21)는 이방성 특성 즉, 직진성을 갖으므로 콘택홀의 저면(19-1)에는 많은 양의 도펀트가 분포되고, 콘택홀(19-2)의 측벽에는 상대적으로 아주 적은 양의 도펀트가 분포된다.

상기 플라즈마 산화막(20)으로의 이온주입공정은 플라즈마 산화막(20)에 어떠한 도전성을 주기 위한 것이 아니라 후 속의 HF 세정공정시 콘택홀의 저면에 형성된 플라즈마 산화막과 콘택홀의 측벽에 형성된 플라즈마 산화막에 대하여 서로 다른 식각율을 제공하기기 위함이다.

즉, 플라즈마 산화막(20)중 도펀트가 이온주입된 부분에서는 그 결합이 파괴되므로 식각공정시 도펀트가 상대적으로 많이 주입된 부분(20-1)은 도펀트가 상대적으로 적게 주입된 부분(20-2)에 비하여 식각율이 높다.

따라서, HF 세정을 수행하면 플라즈마 산화막(20)이 식각되는데, 도편트가 상대적으로 많이 주입된 부분(20-1)이 도퍼트가 상대적으로 적게 주입된 부분(20-2)에 비하여 상대적으로 많이 식각되므로 제2도(I)와 같이 콘택홀의 측면(19-2)에서는 플라즈마 산화막(20)이 거의 식각되지 않고 콘택홀의 저면(19-1)에서는 완전히 식각되므로 완전한 콘택 프로파일을 얻을 수 있다.

비트라인 캡핑용 절연막(16)으로 사용된 산화막(16)이 콘택홀의 HF 세정시 플라즈마 산화막(20)에 의해 덮혀 보호되므로, 종래에서와 같이 HF 세정시 콘택홀의 측벽에 턱은 형성되지 않는다. 또한, HF 세정시 플라즈마 산화막(20)에 의해 층간 절연막(14), (17)의 일부가 식각되는 것이 방지되므로 소자간의 양호한 절연 특성을 얻을 수 있다.

게다가 제2도(i)에서 보는 바와같이 게이트 라인(12)와 콘택홀(19)간의 충분한 마진(a)을 확보할 수 있을 뿐만 아니라 일정한 마진을 확보한 상태에서 콘택홀(19)의 측벽에 형성된 플라즈마 산화막(20)의 두께의 2배에 해당하는 만큼 콘택홀의 CD를 감소시켜 줄수 있으므로, 고집적 소자의 콘택홀 형성공정에 적용 가능하다.

이어서, 제2도(j)와 같이 도면상에는 도시되지 않았으나, 배리어 금속을 형성한 후 Al 금속 배선막(22)을 형성하면 본 발명의 실시예에 따른 반도체 소자가 얻어진다.

상기한 바와같은 본 발명에 따르면, 콘택홀 형성후 HF 세정전에 폴라즈마 산화막을 형성하고, 플라즈마 산화막으로 불순물을 이온주입하여 플라즈마 산화막중 콘택홀의 측벽에 형성된 부분과 저면에 형성된 부분간의 식각율의 차이를 줌으로써 종래의 HF 세정시 발생되는 콘택홀의 측벽에서의 턱의 형성을 방지할 수 있다. 이에 따라 콘택홀의 프플로파일 특성이 향상되어 금속배선막 형성시 금속 배선막의 단차 피복성을 향상시킬 수 있다.

또한, 플라즈마 산화막에 의해 HF 세정시 절연막에 의해 콘택홀과 게이트 라인간의 충분한 마진을 확보할 수 있으므로,고집적 소비에 적용 가능한 이점이 있다.

Claims (12)

1. 게이트 라인과 비트라인을 구비한 반도체 기판상에 HF에 대해 서로 다른 식각율을 갖는 다층의 층간 절연막을 형성하는 공정과, 층간 절연막을 식각하여 콘택홀을 형성하는 공정파, 기판 전면에 걸쳐 절연막을 형성하는 공정파, 절연막으로 도펀트를 이온주입하는 공정파, HF를 이용하여 콘택홀을 세정하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
2. 제1항에 있어서, 다층의 층간 절연막은 게이트 라인과 비트라인간을 절연시켜 주기 위한 제1층간 절연막과, 제1층간 절연막상에 형성된 비트라인을 캡핑시켜 주기 위한 산화막과, 캡핑용 산화막에 형성된 제2층간 절연막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
3. 제2항에 있어서, 제1층간 절연막으로서 BPSG막을 사용하고, 제2층간 절연막으로 USG 막을 사용하는 것을 특징으로 하는 반도체 장치의 제조방법.
4. 제1항에 있어서, 절연막으로 플라즈마 산화막이 사용되는 것을 특징으로 하는 반도체 장치의 제조방법.
5. 제1항에 있어서, 절연막은 300Å 이상의 두께로 증착되는 것을 특징으로 하는 반도체 장치의 제조방법.
6. 제1항에 있어서, 절연막중 콘택홀 내부의 측벽에 형성된 부분보다 저면에 형성된 부분으로 상대적으로 도펀트가 높게 이온주입되는 것을 특징으로 하는 반도체 장치의 제조방법.
7. 제6항에 있어서, HF 세정시 상태적으로 도펀트가 높게 이온주입된 콘택홀 저면에 형성 된 절연막이 콘택홀의 측벽에 형성된 부분보다 상대적으로 높은 식각율을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
8. 제7항에 있어서, HF 세정시, 측벽에 식각되지 않고 남아있는 절연막은 층간절연막의 보호막으로서 작용하는 것을 특징으로 하는 반도체 장치의 제조방법.
9. 제1항에 있어서, 콘택홀은 감광막을 마스크로 하여 1차 건식식각, 습식식각과 2차 건식식각공정의 3단계 식각공정을 적어도 1회이상 반복하여 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
10. 제1항에 있어서, 이온주입되는 물질은 소정의 도전형을 갖는 불순물인 것을 특징으로 하는 반도체 소자의 제조방법.
11. 제10항에 있어서, 이온주입되는 불순물은 보론 또는 인중 하나인 것을 특징으로 하는 반도체 소자의 제조방법.
12. 제1항에 있어서, 콘택홀의 세정공정후 Al 금속 배선막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.