CN101006352A - 具有图样化导电层的基板 - Google Patents

具有图样化导电层的基板 Download PDF

Info

Publication number
CN101006352A
CN101006352A CNA2005800276078A CN200580027607A CN101006352A CN 101006352 A CN101006352 A CN 101006352A CN A2005800276078 A CNA2005800276078 A CN A2005800276078A CN 200580027607 A CN200580027607 A CN 200580027607A CN 101006352 A CN101006352 A CN 101006352A
Authority
CN
China
Prior art keywords
conductive material
probe
conductive
conducting wire
space convertor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800276078A
Other languages
English (en)
Inventor
巴哈德尔·图纳博伊卢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec SV Probe Pte Ltd
Original Assignee
SV Probe Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SV Probe Pte Ltd filed Critical SV Probe Pte Ltd
Publication of CN101006352A publication Critical patent/CN101006352A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09363—Conductive planes wherein only contours around conductors are removed for insulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

提供了一种处理基板的方法。该方法包括提供具有第一表面、第二表面、和从第一表面延伸到第二表面的导电路径的基板。该方法还包括(1)以导电材料覆盖第一表面的一部分，以及(2)去除导电材料的一部分，以在第一表面上限定导电线路。

Description

具有图样化导电层的基板
相关申请
本申请涉及并要求于2004年6月28日提交的美国临时申请第60/583,391号的优先权，其全部内容结合于此以供参考。
技术领域
本发明涉及一种基板，更具体地，涉及一种包括图样化导电层的空间转换器(space transformer)。
背景技术
包括存储芯片的探针卡(probe card)通常用于测试集成电路装置。可从Gilbert，AZ的Kulicke and Soffa Industries Inc.得到的示例性探针卡在一侧具有在被测试的芯片上通常以焊盘或突起(bump)的形式布置成与外部电接触的金属探针阵列。例如，可在探头中安装探针。其他探针卡具有直接安装到诸如空间转换器的基板的探针。探针卡通常还包括具有可连接到测试电路的线路的印刷电路板(PCB)。通常，PCB上线路的间隔基本上比现有集成电路上焊盘的间隔更宽。为了将探针电连接到PCB线路，探针卡通常包括空间转换器。例如，在包括探头的探针卡中，空间转换器(例如，MLO空间转换器、MLC空间转换器等)可设置在探头和PCB之间。在探针直接附着到基板一端的探针卡中，基板可以是空间转换器。
空间转换器通常为大致平面结构。空间转换器的一侧包括用于与探针接触的焊盘。接触焊盘的位置通常与探针尖端的位置相匹配。在其相对面上，空间转换器具有接触焊盘，以连接到PCB(例如，通过直接连接、通过插入件等)。PCB的接触焊盘可以比探针的接触焊盘的间隔更宽。例如，PCB焊盘可具有0.050”(1.25mm)的间距。为了连接两组接触焊盘，空间转换器的一种形式由堆叠的陶瓷层组成，该陶瓷层具有穿过层和层间金属化的轨迹或线路延伸的金属化通孔(导电过孔(via，导通孔))。过孔和轨迹或线路提供从探针焊盘到各个PCB焊盘的导电路径。沿着穿过且在层间的路径，导电路径可以从探针焊盘间隔延展到PCB焊盘间隔。
现有的空间转换器的一种形式包括多层陶瓷，其中，在烧制之前将敷金属法应用到陶瓷层。然后，堆叠层并烧制该组合。然而，当它们被烧制时，陶瓷材料将会收缩并变形。即使使用通常以低于1,000℃温度的烧结来烧制的低温共烧陶瓷(LTCC)材料，也会产生明显变形，导致了探针焊盘的变形。随着集成电路尺寸的减小，这一问题变得更加严重。
因此，期望提供一种改善的空间转换器，用于克服传统空间转换器的一个或多个缺陷。
发明内容
根据本发明的示例性实施例，提供了一种处理基板的方法。该方法包括提供具有第一表面、第二表面、以及从第一表面延伸到第二表面的导电路径的基板。该方法还包括：(1)用导电材料覆盖第一表面的一部分；以及(2)去除导电材料的一部分以在第一表面上限定导电线路。
根据本发明的另一示例性实施例，提供了一种处理空间转换器的方法。该方法包括提供具有第一表面、第二表面、以及从与第一表面相邻的导电过孔延伸到第二表面的导电路径的多层陶瓷空间转换器。该方法还包括用导电材料覆盖第一表面的至少一部分，使得导电过孔被导电材料覆盖。该方法还包括确定接触探针卡的探针的隔开的导电材料上的位置。该方法还包括去除导电材料的一部分，以限定(1)特定导电过孔与(2)导电材料上特定位置之间的导电线路。
根据本发明的再一示例性实施例，提供了一种用作探针卡组件的空间转换器。空间转换器包括第一表面、第二表面、以及从第一表面延伸到第二表面的导电路径，该导电路径包括与第一表面相邻的多个导电过孔。空间转换器还包括设置在第一表面和导电过孔上的导电线路，该导电线路彼此绝缘，并提供在(1)特定的导电过孔与(2)用于接触探针卡的探针的探针焊盘之间的相互电连接。
可以多种形式结合本发明的基本方面。各种构造的优选方面可以彼此结合使用或单独使用。各种特点提供了优于现有技术的特定优点。将在本文中描述这些优点，并且通过查看说明书和附图本领域技术人员将理解这些优点。
附图说明
为了示出本发明，在附图中示出了当前优选的本发明的形式；然而，应当理解，本发明不限于所示的特定配置和方法。
图1是根据本发明示例性实施例的包括空间转换器的探针卡的示意图。
图2是根据本发明示例性实施例的空间转换器的示意性截面图。
图3是根据本发明示例性实施例的空间转换器的部分探针表面的平面图。
图4是根据本发明示例性实施例的空间转换器的部分探针表面的视图。
图5A是根据本发明示例性实施例的包括接触焊盘的基板的仰视图。
图5B是图5A的基板的俯视图。
图5C是图5B一部分的详细视图。
具体实施方式
参照附图，其中，在各个附图中，相同的参考标号表示相同的元件，首先，在图1和图2中示出根据本发明的探针卡的一个实施例，由参考标号10整体表示。探针卡10包括印刷电路板(PCB)12、空间转换器14、和探头16。
探头16包括大量的探测针(probe pin)或探针(probe)18，在探针卡10的使用中，其将用于接合将被测试的集成电路装置(未示出)上的外部焊盘、突起、或其它电接触部。随着将集成电路芯片(die)设计的更小且更复杂，测试芯片(或者晶片上的多个芯片)将要求在几平方英寸上布置几千个探针18。在包括探头的探针卡中，探头还包括载体(carrier)，其用于容纳被适当隔开和定位的探针18，使得其可以与装置上接触部接合，而彼此不接触。这种探头可用于商业上，例如，由Gilbert，AZ的Kulicke and Soffa IndustriesInc.销售的一部分探针卡。
配置探针18的上端，使其与空间转换器14的探针侧23上的探针焊盘22(见图2)接合。图2中翻转示出了空间转换器14(图2中未示出探头)。因此，探头焊盘22具有通常与用于接触将被测试的集成电路装置的探针上端的间隔和位置相对应的间隔和位置。探针焊盘22的布置无需与将被测试的集成电路装置上接触部的布置完全相同，这是因为在很多情况下，探针具有非线性的形状(例如，具有弓形部分)。
空间转换器14的相对侧25(图2中的底面)具有接触部(contact)42，其被设计为电连接到PCB 12上的接触部。优选地，通过具有或不具有插入件的直接重叠来连接。PCB 12上接触部的位置和间隔通常与空间转换器14底面上的接触部的位置和间隔相对应；然而，PCB 12上的接触部和空间转换器14底面上的接触部之间的位置和间隔还可以改变。为了简化，底面25被称为空间转换器14的PCB侧。PCB 12上的导电(conductive，传导)线路24(见图1)将连接到空间转换器14的接触部与PCB上的接触焊盘26相连接，该接触部被充分隔开以易于外部测试。
在图2所示的实施例中，空间转换器14包括层状的陶瓷层28。每个层28优选地包括在陶瓷层表面上形成的导电线路30。堆叠多个层，以形成具有位于层间的线路的层状结构。镀金属通孔形式的过孔32穿过一个或多个陶瓷层28，以连接期望的线路30。在简化的配置中，穿过陶瓷28的顶层(与空间转换器14的探针侧23相邻)形成的每个通孔32通过线路和过孔的Z字型路径连接到穿过陶瓷28的底层(即，与空间转换器14的相对侧25相邻的层)的过孔，每条路径与其佘路径电隔离。可选地，考虑到一些路径可以具有分支，使得至少一个顶部过孔和一个底部过孔连接起来。例如，这有利于将一组顶部过孔连接到诸如电源或接地的单个电连接。如果需要，可以在空间转换器14的底面上安装电容器和其它组件。
在本发明的特定示例性实施例中，通过在绿色陶瓷(即，未烧制的)上生成导电线路30和过孔32来形成空间转换器。例如，可通过网印(screen-printing)来涂覆导电线路30。装配陶瓷层28以形成空间转换器14，然后加热装配的空间转换器以烧制陶瓷。优选地，选取的陶瓷材料是可以通过以低于1,000℃温度的烧结来“低温”烧制的材料。合适的玻璃陶瓷材料包括可在空气中烧制的DuPont 951、DuPont 943、和Ferro A6M/S。用于在N2气体中烧制的合适材料包括可从Kyocera公司获得的GL550、GL660、和GL771，其与铜线路一起使用。这些材料以绿色带(green tape)的形式使用，其可以直接用于每个层28。来自New York，NY的Heraeus Inc.的HeraLockTM是非常合适的新型材料，这是因为其在带的X-Y平面中具有非常小的收缩量。
低温烧制使其实际上使用高传导率的金属(例如，金、银、铜、金/铂合金、或金/钯合金)，其可在空气中被烧制，用于线路30和过孔32。在顶面23(即，空间转换器14的探针侧23)上，穿过陶瓷28的顶层形成过孔32。高温烧制通常使用诸如钨(钨)和钼的金属，该金属具有较低的导电率且通常不能在空气中烧制。因为金提供了较好的导电性，并且因为测试示出金和DuPont 951牢固地结合在一起，所以目前优选具有金线路和过孔的DuPont 951陶瓷。好的结合很重要，尤其是陶瓷和探针焊盘之间的结合，这是因为当将探针放入具有被测试的芯片的接触部以及将其从该接触部取出时，通过循环的机械压力对该结合施压。
现在，具体地参照图3，其中，示出了空间转换器探针侧23的放大部分，还示出了多条激光切割导电线路42。如下面更详细的论述，在诸如厚膜导电层38的导电层38中形成激光切割导电线路42。每条线路42通过对应的过孔32与相关的探针焊盘22(即，在导电材料上将安装探针的位置，或者在利用探头的实施例中，测试期间探针将接触的位置)相连接，从而提供了从探针焊盘22到过孔32的电连接。如本领域技术人员所理解的，探针焊盘22不必是“焊盘”结构，实际上优选为在导电层/材料上将作为探针接触点的位置，该位置与一个或多个导电过孔导电连接。
为了形成激光切割导电线路40，一个工艺包括在烧制之后加工空间转换器14的顶面使其平滑。将会发现，通过研磨和抛光工艺，示例性LTCC空间转换器14的表面可在4到5英寸(100到125mm)的面积上在1mil(25μm)范围内呈现光滑和平坦。诸如DuPont 951的玻璃陶瓷材料与诸如DuPont 943、Ferro A6M、或GL 771的结晶陶瓷相比更易于机械加工光滑。具有高平面性的高硬度陶瓷材料(DuPont 951陶瓷具有大约150 GPa的杨氏模量)使其可与探头非常平滑的接触。
然后，光滑表面被导电材料覆盖(例如，通过网印厚膜导电层38)，以导电连接穿过顶部陶瓷层28形成的所有过孔。在示例性实施例中，利用具有至少10μm厚度的厚膜。在本发明的网印实施例中，导电材料可为任一合适的材料(例如，Au、Ag等)，其可以被网印到例如陶瓷层。在一个优选实施例中，材料是金膜。网印工艺可与已经用来将导电线路涂覆到LTCC装置中的工艺类似。
可选地，在烧制之前，可在顶部陶瓷层28上网印厚膜层38。这可以提供导电层38与陶瓷更好的结合，但失去了在在烧制之后研磨和抛光陶瓷的机会。
然后，厚膜导电层38被激光切割，以形成将层38分割成单独线路42的间隙40。通过厚膜层38下的陶瓷基板，可以切割间隙40(例如，窄到1mil(25μm)的间隙)而不会有泄漏。在该实施例中，线路也可窄到25μm，以使探针间距可细到50μm。在本发明的一个实施例中，355nm波长的UV激光被用于在表面上切割具有金膜的LTCC上的线路。对于具有10-12μm厚度的金膜，采用两路激光，以在少于15分钟的时间内切割2000条线路。如果金膜的厚度增加到20μm，则可以采用大约3到4路激光。也可以采用附加光路来补偿金膜中的不均匀。根据结构可使用各种激光束尺寸。例如，使用尺寸为11μm和25μm的激光束来进行测试，它们在0.5mJ的平均能级处通常具有3μm的脉冲宽度。可以为不同的导电材料(例如，银或AgPd)和不同的膜厚改变和优化工艺。
因为在烧制之后可在陶瓷基板上形成线路，所以无论在烧制之前还是在烧制之后将导电层38涂覆到陶瓷基板，在烧制期间陶瓷的收缩都不影响线路。在图3所示的实施例中，每条线路42都连接到至少一个过孔32和至少一个探针焊盘22。然而，如果将利用的探针焊盘数量小于可用的顶部过孔32数量，则可以通过间隙40隔离一些过孔，并且这些过孔不连接到对应的探针焊盘。
如上所述，烧制用于空间转换器14的陶瓷造成了不能准确预知的收缩和变形，从而，限制了可将顶部过孔32定位到烧制的空间转换器上的精度。对于DuPont 951，通常在X-Y平面上的收缩是在线性维数中大约12.5％±0.4％。通过形成超大的绿色空间转换器来补偿平均收缩，但是通常在烧制的产品中存在收缩的变化。如图3所示，仅在烧制之后切割厚膜导电层38，以及同样地，可以通过形成比较宽的线路来调节过孔32位置的任意移动，从而提供了过孔位置改变的实际公差。例如，在该实施例中，可以5mil(125μm)的间距隔离过孔32。在所示的实例中，在一行中，过孔间距为31mil(过孔直径为5mil)，以及探针焊盘间距为130μm。在另一实例中，过孔间距为12.5mil，以及探针焊盘间距为123μm。通过例如宽度为1mil(25μm)的间隙40，使得与过孔32连接的部分线路42具有例如大约4mil(100μm)的宽度。
为了确保线路42的图样的对准以及对陶瓷整体收缩的补偿，优选地，在空间转换器中形成一个或多个通孔阵列(array)(例如，转角通孔)，并且其被用作激光切割的基准参考。通过以特有形状围绕选取的过孔或与该过孔相邻切割间隙40，可将选取的过孔标记为将使用的参考。例如，可通过以其为中心切割直径为5mil的小圆来标记过孔。几乎线路42的整个宽度都被用作相对于整个阵列的各个过孔位置的公差。对于标定宽度为4mil的线路，使用该系统成功地提供在过孔定位中达到±64μm(2.5mil)的误差。
MLC或LTCC的传统基准符号为在阵列的3个角但远离芯片处的3个对准标记。这些标记通常很大，其尺寸或直径至少为10mil。这种标记系统不能与该激光工艺一起很好的工作。三点对准基准通常使用定标，因此，可导致在通常不能接受的阵列的一些区域上未对准。使用激光查看和定位编码系统，本发明测量在每个角的LTCC过孔布置，以查看在特定装置系统上基于过孔间距的工艺的基板质量。例如，将两个转角过孔标记为基准，以及使用这些过孔作为参考点来处理绝对坐标。很大且在阵列外的对准标记可造成位置上的额外误差，这是不可取的。
另一可选实施例是过孔的整个光学检查与后续步骤相匹配，以通过激光使围绕每个过孔的线路合适。
如上所述，可通过激光切割来限定探针焊盘22(与探针接触的位置)，因此可以激光切割工艺确定的精度来定位探针焊盘，与在烧制陶瓷之后定位过孔32相比，这样将具有更高的精度。如图3所示，间隙40的精确定位通常具有很好的灵活性。此外，当厚膜38具有相当高的电导率时，不完全忽略其阻抗。相反，可以定形线路42，以使线路与其阻抗在相当大的范围内匹配。
为了减少燃烧来自激光切割工艺的碎片引起的空间转换器14的污染，在激光工艺之前，厚膜导电层38可被可去除的透明或半透明粘性聚合物膜所覆盖。NITTO带是适用的，并可从日本的NittoDenko，Osaka得到。具体地，可以使用具有2.5mil至6mil厚度的KC 100蓝色带。也可以使用其它带。
例如，可以将带均匀地置于将被修整的薄膜导电层(例如，Au膜)上。粘性的一侧与Au膜结合。激光切割带和Au膜下面的线路。带收集由切割造成的碎片。这也避免了在切割期间生成的碎片沉积回Au表面，从而提供针对碎片的表面保护。一旦完成了切割，就剥离带。然后，使用空气或氮气，来吹掉LTCC表面上任何残留的碎片。
可选地，可对导电材料(例如，厚膜层)使用激光，而不使用这种粘性膜或条纹，然后可使用清洁工艺(例如，诸如酸蚀刻、氰化物蚀刻等的化学蚀刻工艺)来去除碎片。
现在，参照图4，可将顶部过孔32布置在由间隔44分隔的区域中，其中，定位有探针焊盘22。如图4所示，可以两种不同的布置将相同的间隔44用于探针焊盘22A和22B的行(在图4中，虚线表示多个探针焊盘22B)。探针焊盘22A和22B的行可具有行间不同的间距46A、46B、沿行不同的间隔、或者两者都不同。因此，通过在过孔组之间布置合适的间隔44，可以装配并烧制“通用的”空间转换器14，其可以适当地用于可能芯片的任意范围。例如，当将测试具有相关配线的系列芯片(例如，具有不同容量的系列存储芯片)时，将可以产生单独的空间转换器14设计，其只有间隙40和实际探头16(或将安装到空间转换器的探针)的激光切割不同。
这种“通用的”基板或空间转换器特别有利于晶片族(family)。例如，可以根据晶片上装置(例如，DUT)的数量，将特定半导体晶片(例如，存储器晶片)分族。例如，可将晶片分为16 DUT、32 DUT、64 DUT、128 DUT、144 DUT等。通常，对于晶片族的接触焊盘行间隔可以完全相同。因此，普通的空间转换器可用于DUT族，其中，可通过期望的探针位置(探针焊盘位置)的激光来形成线路。使用这种通用空间转换器可节约制造时间(例如，架上组件(on shelf component))和成本。
如果线路42的图样被破坏，或者如果不再使用探针焊盘22的图样，则可通过机械加工去除线路42(或者以其他方式去除线路)以及重新涂覆厚膜涂层38来重新使用空间转换器14。然后，可将新的厚膜涂层38切割成具有间隙40，以形成与先前相同或不同的线路42图样。
例如，尽管实施例被描述为对顶层38使用≥10μm厚度的网印厚金属膜，但可以(例如，通过溅射或镀)将膜(例如，更薄的膜)涂覆到陶瓷的顶面。然后，可以如上所述的激光调整薄膜。还期望在工艺中使用光电可成像(photo-imageable)油墨。例如，在本发明中适于使用可由DuPont Company，Research Triangle，NC得到的Fodel5956金导体照片可影印厚膜材料，或者可由Heraeus Inc.，Hanau，Germany得到的TC230IPI油墨。代替形成连续导电膜，然后激光调整该膜以形成导电线路，可通过导电材料(例如，银膏、金膏、或者铂或钯的合金)的激光辅助沉积来直接形成导电线路。
如果将本发明的激光处理用于有机基板，则激光将对基板产生不期望的严重破坏，从而破坏线路边缘。将会发现，这种破坏可导致跨度为1mil(25μm)宽的泄漏。当通过激光处理形成间隙时，因此，尽管不是必需的，但优选使用陶瓷基板。通过用于在顶面上形成线路和间隙的图样可选工艺，可更适于有机基板。
尽管提到空间转换器14和探针卡10的各维的数值，但它们仅表示示例性的维，认为在写入时使用集成电路技术以及可在写入时通过LTCC和激光技术实现。可以认为，这些维将随着时间而改变，并且本发明不限于这些特定维，除非在独立权利要求中明确限定。
图5A是基板500(例如，MLC空间转换器)的仰视图。在基板500的所示底面上，具有通过从图5A所示的底面到图5B所示的基板500的上表面导电延伸的导电路径的接触焊盘502(例如，接点栅格阵列接触焊盘)。在图5A所示的示例性实施例中，接触焊盘502被布置在中心位置504和外围位置506，其中基板500底面的区域508没有任何接触焊盘。例如，可以这种定向来布置接触焊盘500，以提供期望的压力分配。
图5B为基板500的俯视图。在基板500的所示顶面上，具有多行导电过孔510。通过比较图5A和图5B可以看出，从接触焊盘502(在基板500的底面上)到导电过孔510(在基板500的顶面上)提供了穿过基板500的导电路径。导电过孔510和基板500顶面的一部分被导电材料512(例如，网印金材料)所覆盖。
图5C是图5B的部分514的详细视图。如图5C所示，导电过孔510沿路径520导电连接到探针位置518。基本上示出了路径520，简单地示出了在各个导电过孔510和探针位置518之间的导电连接。通过线路522提供这种导电路径520。如上所述，通过去除导电层(例如，网印金的厚膜)的一部分来提供线路522。通过间隙524示出导电层的去除部分，其提供了相邻线路522之间的电绝缘，从而提供了相邻导电过孔510和探针位置518之间的电绝缘。
虽然在图5C中以圆形示出了探针位置518，但应当清楚，位置518只是探针可通过给定线路522最终电连接到导电过孔510的位置。
在图5C中还示出了位于导电过孔510行末端的导电过孔510A。根据本发明的示例性实施例，在基板500顶面上的一个或多个过孔510A(优选地，但不必位于导电过孔510行的末端)可用作“基准”(即，参考点)。如图5C所示，为了提供期望的参考点，(例如，通过激光)去除导电过孔510A周围的导电材料(例如，用于提供线路522的厚膜金层)的一部分，以限定空白区域526。本领域技术人员应当理解，通过在导电通孔510A周围提供空白区域526(没有导电材料)，提供了改善的基准。
本领域技术人员应当理解，无需通过线路522将每个导电过孔510导电连接到单个探针位置518。然而，如果期望，可使用线路522使导电过孔组和/或探针位置组导电连接。例如，将期望分组电源信号或接地信号。
尽管本发明着重描述了空间转换器，更具体地，描述了MLC空间转换器，但本发明不限于此。文中公开的技术可用于连接任意多个基板(例如，MLC、MLO、PCB)，而不管空间转换器。此外，文中公开的技术可用于相对于诸如MLC和MLO的多层基板的单层基板中。
尽管本发明着重描述了用于连接探针卡的空间转换器，但本发明不限于此。文中所示的技术可应用于其它技术，例如，利用空间转换器测试半导体装置的封装。
通过特定的示例性实施例描述并示出了文中的本发明。本领域技术人员应当理解，在不背离本发明的精神和范围的情况下，可在其中和对其做出上述和各种其它修改、删减、和添加。

Claims (22)

1.一种处理基板的方法，包括以下步骤：
提供基板，所述基板具有第一表面、第二表面、和从所述第一表面延伸到所述第二表面的导电路径；
以导电材料覆盖所述第一表面的一部分；以及
去除所述导电材料的一部分，以在所述第一表面上限定导电线路。
2.根据权利要求1所述的方法，其中，所述提供步骤包括提供空间转换器基板，所述空间转换器基板具有所述第一表面、所述第二表面、以及包括与所述第一表面相邻的导电过孔的所述导电路径。
3.根据权利要求2所述的方法，其中，所述去除步骤包括激光修整。
4.根据权利要求2所述的方法，其中，所述覆盖步骤包括用层厚为至少10μm的所述导电材料覆盖所述第一表面的一部分。
5.根据权利要求2所述的方法，还包括在所述去除步骤之前，将粘合层涂覆到所述导电材料上，以及在所述去除步骤之后，去除所述粘合层和任何与其粘附的碎片。
6.根据权利要求1所述的方法，其中，所述提供步骤包括提供空间转换器基板，并且所述去除步骤包括去除所述导电材料的一部分，以限定在(1)所述空间转换器基板的导电过孔与(2)构成探针焊盘的所述导电材料的各个预定位置之间的所述导电线路。
7.根据权利要求6所述的方法，还包括选择多个导电过孔作为基准，以及通过参照所述基准来确定所述探针焊盘或所述导电线路中至少之一的位置。
8.根据权利要求1所述的方法，其中，所述提供步骤包括提供多层陶瓷基板，所述多层陶瓷基板具有所述第一表面、所述第二表面、以及包括延伸到所述第一表面的导电过孔的所述导电路径。
9.根据权利要求8所述的方法，还包括在烧制所述多层陶瓷基板之后但在所述覆盖步骤之前，使所述多层陶瓷基板的所述第一表面光滑。
10.根据权利要求1所述的方法，还包括在所述去除步骤之前，预先确定所述导电线路的宽度和形状中至少之一，使得所述导电线路的阻抗基本匹配。
11.根据权利要求1所述的方法，还包括(1)在所述去除步骤之后，从所述第一表面上清除所述导电材料的残余部分，(2)在所述清除步骤之后，用其它导电材料覆盖所述第一表面的一部分，以及(3)去除所述其它导电材料的一部分，以在所述第一表面上限定新的导电线路。
12.一种处理探针卡的空间转换器的方法，所述方法包括：
提供多层陶瓷空间转换器，所述多层陶瓷空间转换器具有第一表面、第二表面、以及从与所述第一表面相邻的导电过孔延伸到所述第二表面的导电路径；
用导电材料覆盖所述第一表面的至少一部分，使得所述导电过孔被所述导电材料覆盖；
确定接触所述探针卡的探针的隔开的所述导电材料的位置；以及
去除所述导电材料的一部分，以限定(1)特定的所述导电过孔与(2)所述导电材料上的特定的所述位置之间的导电线路。
13.根据权利要求1 2所述的方法，其中，所述去除步骤包括激光修整。
14.根据权利要求12所述的方法，其中，所述覆盖步骤包括用层厚至少为10μm的所述导电材料覆盖所述第一表面的一部分。
15.根据权利要求12所述的方法，还包括在所述去除步骤之前，将粘合层涂覆到所述导电材料上，以及在所述去除步骤之后，去除所述粘合层和任何与其粘附的碎片。
16.根据权利要求12所述的方法，还包括选择多个所述导电过孔作为基准，以及通过参照所述基准来确定(1)所述位置或(2)所述导电线路中至少之一的位置。
17.根据权利要求12所述的方法，还包括在所述去除步骤之前，预先确定所述导电线路的宽度和形状中至少之一，使得所述导电线路的阻抗基本匹配。
18.根据权利要求12所述的方法，还包括(1)在所述去除步骤之后，从所述第一表面上清除所述导电材料的残余部分，(2)在所述清除步骤之后，以另外的导电材料覆盖所述第一表面的一部分，使得所述另外的导电材料覆盖所述导电过孔，以及(3)去除所述其它导电材料的一部分，以限定(a)特定的所述导电过孔与(b)所述其他导电材料上的预定位置之间的新导电线路。
19.一种用作探针卡组件的空间转换器，所述空间转换器包括：
第一表面；
第二表面；
导电路径，从所述第一表面延伸到所述第二表面，所述导电路径包括与所述第一表面相邻的多个导电过孔；
导电线路，设置在所述第一表面和所述导电过孔上，所述导电线路彼此绝缘，并且提供(1)特定的所述导电过孔与
(2)被配置为接触所述探针卡的探针的探针焊盘之间的相互电连接。
20.根据权利要求19所述的空间转换器，其中，所述空间转换器包括多层陶瓷基板，所述多层陶瓷基板包括所述第一表面、所述第二表面、以及所述导电路径。
21.根据权利要求19所述的空间转换器，其中，所述导电线路包括厚度至少为10μm的层。
22.根据权利要求19所述的空间转换器，其中，提供所述导电线路的宽度和形状中至少之一，使得所述导电线路的阻抗基本匹配。
CNA2005800276078A 2004-06-28 2005-06-27 具有图样化导电层的基板 Pending CN101006352A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58339104P 2004-06-28 2004-06-28
US60/583,391 2004-06-28

Publications (1)

Publication Number Publication Date
CN101006352A true CN101006352A (zh) 2007-07-25

Family

ID=35124623

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800276078A Pending CN101006352A (zh) 2004-06-28 2005-06-27 具有图样化导电层的基板

Country Status (7)

Country Link
US (1) US7180315B2 (zh)
EP (1) EP1766427A1 (zh)
JP (1) JP2008504559A (zh)
KR (1) KR20070085202A (zh)
CN (1) CN101006352A (zh)
TW (1) TW200612500A (zh)
WO (1) WO2006004779A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101983004A (zh) * 2010-09-21 2011-03-02 深圳创维数字技术股份有限公司 Pcb板成品绝缘可靠性测试的图形结构及其方法
CN103063886A (zh) * 2011-10-21 2013-04-24 台湾积体电路制造股份有限公司 用于探测集成电路的探针卡
CN103769749A (zh) * 2013-12-30 2014-05-07 天津市德中技术发展有限公司 一种在覆金属箔绝缘基板上制作导电图案的方法
CN108738239A (zh) * 2017-04-17 2018-11-02 康达智株式会社 图案形成片、图案制造装置以及图案制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9533376B2 (en) 2013-01-15 2017-01-03 Microfabrica Inc. Methods of forming parts using laser machining
KR100688826B1 (ko) * 2005-01-20 2007-03-02 삼성전기주식회사 리지드-플렉시블 인쇄회로기판 제조방법
US8304849B2 (en) * 2005-12-29 2012-11-06 Intel Corporation Apparatus to send biological fluids through a printed wire board
JP5014878B2 (ja) * 2007-05-18 2012-08-29 日本メクトロン株式会社 多層プリント配線板の製造方法およびその配線板
JP2009177011A (ja) * 2008-01-25 2009-08-06 Ferrotec Ceramics Corp 導電性部材ならびにそれを用いた部品および装置
JP2012502274A (ja) * 2008-09-05 2012-01-26 トップ・エンジニアリング・カンパニー・リミテッド Ｍｅｍｓプローブ用カード及びその製造方法
KR100907864B1 (ko) * 2008-09-30 2009-07-14 주식회사 아이엠텍 격리 저항을 구비하는 프로브 카드용 스페이스 트랜스포머 및 그 제조 방법
KR101535785B1 (ko) * 2009-04-14 2015-07-13 인터내셔널 테스트 솔루션즈, 인코포레이티드 웨이퍼 제조 세정 장치, 방법 및 사용 방법
KR101043468B1 (ko) * 2009-05-06 2011-06-23 삼성전기주식회사 프로브 기판 및 이를 구비하는 프로브 카드
JP5561254B2 (ja) * 2011-07-29 2014-07-30 株式会社村田製作所 回路モジュール及び複合回路モジュール
JPWO2013108759A1 (ja) * 2012-01-18 2015-05-11 日本発條株式会社 スペーストランスフォーマおよびプローブカード
KR101279952B1 (ko) * 2013-03-26 2013-07-05 주식회사 기가레인 멀티레이어 컨택트 필름 및 그 제조 방법
IT201600124017A1 (it) * 2016-12-06 2018-06-06 Technoprobe Spa Testa di misura di un’apparecchiatura di test di dispositivi elettronici e relativo metodo di fabbricazione
DE102017106055B4 (de) * 2017-03-21 2021-04-08 Tdk Corporation Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
WO2018182719A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Ultra low-cost, low leadtime, and high density space transformer for fine pitch applications
US10843885B2 (en) 2018-02-23 2020-11-24 International Test Solutions, Inc. Material and hardware to automatically clean flexible electronic web rolls
TWI652486B (zh) * 2018-06-06 2019-03-01 中華精測科技股份有限公司 探針卡裝置及其平板式轉接結構
KR102322963B1 (ko) * 2019-04-17 2021-11-09 한국생산기술연구원 액체 금속이 침습된 베이스를 포함하는 도전성 패턴 기판
US11756811B2 (en) 2019-07-02 2023-09-12 International Test Solutions, Llc Pick and place machine cleaning system and method
US11318550B2 (en) 2019-11-14 2022-05-03 International Test Solutions, Llc System and method for cleaning wire bonding machines using functionalized surface microfeatures
US11211242B2 (en) 2019-11-14 2021-12-28 International Test Solutions, Llc System and method for cleaning contact elements and support hardware using functionalized surface microfeatures

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312674A (en) * 1992-07-31 1994-05-17 Hughes Aircraft Company Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
DE4345586B4 (de) * 1992-12-22 2009-04-23 Denso Corp., Kariya-shi Verfahren zum Erzeugen von Vielfach-Dickschichtsubstraten
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US5601673A (en) * 1995-01-03 1997-02-11 Ferro Corporation Method of making ceramic article with cavity using LTCC tape
US6050829A (en) * 1996-08-28 2000-04-18 Formfactor, Inc. Making discrete power connections to a space transformer of a probe card assembly
US6160412A (en) * 1998-11-05 2000-12-12 Wentworth Laboratories, Inc. Impedance-matched interconnection device for connecting a vertical-pin integrated circuit probing device to integrated circuit test equipment
US6255602B1 (en) * 1999-03-15 2001-07-03 Wentworth Laboratories, Inc. Multiple layer electrical interface
US6205032B1 (en) * 1999-03-16 2001-03-20 Cts Corporation Low temperature co-fired ceramic with improved registration
US6420887B1 (en) * 2000-06-13 2002-07-16 Kulicke & Soffa Investment, Inc. Modulated space transformer for high density buckling beam probe and method for making the same
WO2002015260A1 (en) 2000-08-16 2002-02-21 Nanomechatronics Inc Probe, probe card and probe manufacturing method
WO2002064301A2 (en) * 2001-02-12 2002-08-22 Johnson Morgan T Laser micromachining and electrical structures
US6815739B2 (en) * 2001-05-18 2004-11-09 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (MEMS) devices on low-temperature co-fired ceramic (LTCC) substrates
TW578910U (en) * 2003-05-21 2004-03-01 Mjc Probe Inc Integrated circuit probe card
US20030234660A1 (en) * 2002-06-24 2003-12-25 Jain Sunil K. Direct landing technology for wafer probe
US6897666B2 (en) * 2002-12-31 2005-05-24 Intel Corporation Embedded voltage regulator and active transient control device in probe head for improved power delivery and method
US7388424B2 (en) * 2004-04-07 2008-06-17 Formfactor, Inc. Apparatus for providing a high frequency loop back with a DC path for a parametric test

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101983004A (zh) * 2010-09-21 2011-03-02 深圳创维数字技术股份有限公司 Pcb板成品绝缘可靠性测试的图形结构及其方法
CN101983004B (zh) * 2010-09-21 2016-12-07 深圳创维数字技术有限公司 Pcb板成品绝缘可靠性测试的图形结构及其方法
CN103063886A (zh) * 2011-10-21 2013-04-24 台湾积体电路制造股份有限公司 用于探测集成电路的探针卡
CN103769749A (zh) * 2013-12-30 2014-05-07 天津市德中技术发展有限公司 一种在覆金属箔绝缘基板上制作导电图案的方法
CN108738239A (zh) * 2017-04-17 2018-11-02 康达智株式会社 图案形成片、图案制造装置以及图案制造方法

Also Published As

Publication number Publication date
EP1766427A1 (en) 2007-03-28
JP2008504559A (ja) 2008-02-14
US7180315B2 (en) 2007-02-20
US20050287789A1 (en) 2005-12-29
KR20070085202A (ko) 2007-08-27
WO2006004779A1 (en) 2006-01-12
TW200612500A (en) 2006-04-16

Similar Documents

Publication Publication Date Title
CN101006352A (zh) 具有图样化导电层的基板
US8114687B2 (en) Adapter board and method for manufacturing same, probe card, method for inspecting semiconductor wafer, and method for manufacturing semiconductor device
JP2996510B2 (ja) 電子回路基板
KR101339493B1 (ko) 프로브 카드용 공간 변환기 및 그 제조방법
US20110063066A1 (en) Space transformer for probe card and method of repairing space transformer
US20030160626A1 (en) Probe card and method of testing wafer having a plurality of semiconductor devices
US7825410B2 (en) Semiconductor device
JP2008124080A (ja) 基板、これを用いた半導体装置、半導体装置の検査方法および半導体装置の製造方法
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
JP4960854B2 (ja) 電子部品検査装置用配線基板
JPH0763786A (ja) プローブ構造
JP4585111B2 (ja) プローブカード
JP2955736B2 (ja) 半導体装置用多層セラミックパッケージ
JP2002289657A (ja) プローブカード
JPH0555327A (ja) 半導体素子のスクリーニング方法
KR100997986B1 (ko) 세라믹 프로브 카드 및 그의 제조 방법
JPH04228B2 (zh)
JP2002373924A (ja) プローブカード
JP3237613B2 (ja) プローブカードの製造方法
US20080037234A1 (en) Circuit board and circuit structure
JP4544236B2 (ja) Ｔａｂテープ
KR101097156B1 (ko) 프로브카드용 보조기판의 금속봉 접합방법
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
JPH07111177A (ja) 高密度積層形のコネクタ及びその製造方法
JPH06349976A (ja) 高密度配線基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication