CN101005075A - 非挥发性存储器及其制造方法 - Google Patents
非挥发性存储器及其制造方法 Download PDFInfo
- Publication number
- CN101005075A CN101005075A CN 200610005873 CN200610005873A CN101005075A CN 101005075 A CN101005075 A CN 101005075A CN 200610005873 CN200610005873 CN 200610005873 CN 200610005873 A CN200610005873 A CN 200610005873A CN 101005075 A CN101005075 A CN 101005075A
- Authority
- CN
- China
- Prior art keywords
- conduction type
- doped region
- grid structure
- volatility memorizer
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 42
- 238000003860 storage Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 230000015654 memory Effects 0.000 claims abstract description 27
- 229910045601 alloy Inorganic materials 0.000 claims description 43
- 239000000956 alloy Substances 0.000 claims description 43
- 238000005516 engineering process Methods 0.000 claims description 30
- 238000004519 manufacturing process Methods 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 26
- 238000002347 injection Methods 0.000 claims description 24
- 239000007924 injection Substances 0.000 claims description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims description 24
- 150000004706 metal oxides Chemical class 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 description 10
- 238000002955 isolation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
一种非挥发性存储器，其至少是由基底、第一掺杂区、第二掺杂区、第三掺杂区、第一栅极结构、第二栅极结构、第一浅掺杂区与第二浅掺杂区所构成。第一掺杂区、第二掺杂区以及第三掺杂区是设置于基底中，且第二掺杂区是位于第一掺杂区与该第三掺杂区之间。第一栅极结构设置于第一掺杂区与第二掺杂区间的基底上，第二栅极结构则设置于第二掺杂区与第三掺杂区间的基底上。第一浅掺杂区是位于第一栅极结构下方邻接第一掺杂区的基底中，第二浅掺杂区是位于第二栅极结构下方邻接第三掺杂区的基底中。
Description
技术领域
本发明涉及一种半导体元件，特别是涉及一种非挥发性存储器及其制造方法。
背景技术
非挥发性存储器可以依照数据存入的方式而细分为掩模式只读存储器(Mask ROM)、可抹除且可程序只读存储器(Erasable Programmable ROM；EPROM)、可电抹除且可程序只读存储器(Electrically Erasable ProgrammableROM；E2PROM)、单次可程序只读存储器(One Time Programmable ROM；OTPROM)等。
其中，由于可电抹除且可程序只读存储器与单次可程序只读存储器，这两种只读存储器能够与单一层多晶硅构成的互补式金属氧化物半导体晶体管的工艺兼容而相整合，可以节省存储器的工艺时间。而且，这两种只读存储器元件尺寸小、可节省布局空间，符合目前半导体工艺高密度的趋势，于产业上已逐渐受到重视。
现有的一种可电抹除可程序逻辑元件，如台湾专利第563247号所示，利用两PMOS晶体管串接，可减少芯片的使用面积，并得与标准互补式金属氧化物半导体晶体管工艺及逻辑工艺兼容。然而，在进入深次微米(DeepSub-Micron)的工艺时，由于通道长度缩短，此种存储器未设置浅掺杂漏极区(lightly doped drain，LDD)，故而容易产生短通道效应(short channel effect)，导致启始电压下滑(threshold voltage roll-off)与击穿(punch-through)等的问题。
另外，美国专利第6678190号揭露一种可抹除可程序只读存储器，以相邻而分离的两P型金属氧化物半导体晶体管作为选择栅极与浮置栅极。于P型金属氧化物半导体晶体管的通道区的两侧设置有浅掺杂区，以防止上述短通道效应等问题。然而，由于P型金属氧化物半导体晶体管下方浅掺杂区的形成，则串连两P型金属氧化物半导体晶体管的存储器，自漏极到源极的串连电阻(series resistance)会因此大幅升高，而降低漏极端电流并削弱浮置栅极的热载子效应。如此一来，将使得存储器需要更高的电压与较长的时间进行程序化操作，导致元件的操作效率与操作速度皆随的下降，且亦增加电力的消耗。
发明内容
有鉴于此，本发明的目的就是在提供一种非挥发性存储器，可以避免短通道效应，并能降低串联电阻，提高浮置栅极的热载子效应，而增进存储器的操作速度，并降低其耗电量。
本发明的另一目的是提供一种非挥发性存储器的制造方法，无须额外光掩模，即可于存储器中形成浅掺杂区，其工艺简单，且可与互补式金属氧化物半导体晶体管的工艺相整合。
本发明提出一种非挥发性存储器，其至少包括第一导电类型基底、第二导电类型第一掺杂区、第二导电类型第二掺杂区、第二导电类型第三掺杂区、第一栅极结构、第二栅极结构、第二导电类型第一浅掺杂区与第二导电类型第二浅掺杂区。第二导电类型第一掺杂区、第二导电类型第二掺杂区以及第二导电类型第三掺杂区是设置于第一导电类型基底中，其中第二导电类型第二掺杂区位于第二导电类型第一掺杂区与第二导电类型第三掺杂区之间。第一栅极结构是设置于第二导电类型第一掺杂区与第二导电类型第二掺杂区之间的第一导电类型基底上。第二栅极结构是设置于第二导电类型第二掺杂区与第二导电类型第三掺杂区之间的第一导电类型基底上。第二导电类型第一浅掺杂区是位于第一栅极结构下方邻接第二导电类型第一掺杂区的第一导电类型基底中。第二导电类型第二浅掺杂区是位于第二栅极结构下方邻接第二导电类型第三掺杂区的第一导电类型基底中。
依照本发明的优选实施例所述的非挥发性存储器，上述第一导电类型为P型，且第二导电类型为N型。或者第一导电类型为N型，而第二导电类型为P型。
依照本发明的优选实施例所述的非挥发性存储器，上述第一栅极结构包括浮置栅极，第二栅极结构包括选择栅极，浮置栅极与选择栅极的材料可以是掺杂多晶硅。于浮置栅极与第一导电类型基底，以及选择栅极与第一导电类型基底之间可以包括栅介电层。第一栅极结构与第二栅极结构的侧壁还可以包括间隙壁。
依照本发明的优选实施例所述的非挥发性存储器，上述非挥发性存储器为单次可程序化(One-Time Programmable)存储器。
本发明提出一种非挥发性存储器的制造方法，首先提供第一导电类型基底。接着，于第一导电类型基底上形成第一栅极结构与第二栅极结构。以第一栅极结构与第二栅极结构为掩模，进行倾斜角掺杂物注入工艺，以于第一栅极结构与第二栅极结构下方外侧的基底中形成第一浅掺杂区以及第二浅掺杂区，所注入的掺杂物为第二导电类型掺杂物。之后，以第一栅极结构与第二栅极结构为掩模，进行掺杂物注入工艺，以于第一栅极结构与第二栅极结构两侧的基底中形成第一掺杂区、第二掺杂区与第三掺杂区，注入的掺杂物为第二导电类型掺杂物，且其中第一掺杂区与第二掺杂区间的基底上为第一栅极结构，第二掺杂区与第三掺杂区间的基底上为第二栅极结构。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述倾斜角掺杂物注入工艺例如是在第一导电类型基底表面的垂直方向上为基准，顺时针选取倾斜角度进行掺杂物注入。以及以此垂直方向上为基准，逆时针选取倾斜角度进行掺杂物注入。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述于第一导电类型基底上形成第一栅极结构与第二栅极结构的方法，例如是先于第一导电类型基底上形成介电层，再于介电层上形成导体层，之后图案化导体层与介电层以定义出第一栅极结构与第二栅极结构。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述第一导电类型为P型，且第二导电类型为N型。或者第一导电类型为N型，而第二导电类型为P型。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，上述制造方法适用于形成单次可程序化存储器。
依照本发明的优选实施例所述的非挥发性存储器的制造方法，还可以于倾斜角掺杂物注入工艺之后，以及掺杂物注入工艺之前，分别于第一栅极结构与第二栅极结构的侧壁形成间隙壁。
本发明提出一种非挥发性存储器，至少包括两串接的金属氧化物半导体晶体管。其中第一金属氧化物半导体晶体管的第一端点(源极)连接至源极线电位(VSL)，第二端点(漏极)则串接至第二金属氧化物半导体晶体管的第一端点，第一金属氧化物半导体晶体管的栅极作为浮置栅极；第二金属氧化物半导体晶体管作为选择晶体管，其栅极耦合至选择栅极电位(VSG)，其第二端点(漏极)连接至位线电位(VBL)。上述非挥发性存储器的特征为具有二浅掺杂区，分别位于第一金属氧化物半导体晶体管的栅极下方且靠近其第一端点侧的基底中，以及第二金属氧化物半导体晶体管的栅极下方且靠近其第二端点侧的基底中。
本发明因采用不对称的浅掺杂区结构，仅于第一栅极结构邻接第一掺杂区与第二栅极结构邻接第三掺杂区之处，形成两个浅掺杂区。既可以避免击穿或启始电压下滑等问题，又可以改善串联电阻过高的现象。此外，由于串联电阻下降，还可以使存储器于操作时，加强浮置栅极下方的热载子效应，因而能够提高存储器的操作速度，降低电力消耗。再者，此种不对称浅掺杂区得以倾斜角度进行掺杂物注入而形成，无须使用额外的光掩模，能够节省成本与制造时间，并与互补式金属氧化物半导体晶体管的工艺相整合，相当有益于产业上的利用。
为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
附图说明
图1绘示为依照本发明一优选实施例的一种非挥发性存储器的结构剖面图。
图2A至图2E是绘示依照本发明一优选实施例的一种非挥发性存储器的制造流程剖面图。
图3A绘示本发明一实施例的一种非挥发性存储器编程模式的剖面示意图。
图3B绘示本发明另一实施例的一种非挥发性存储器编程模式的剖面示意图。
简单符号说明
100：P型基底
101：N型井区
110、120、130：P型掺杂区
140、150：栅极结构
141、151：栅介电层
143：浮置栅极
153：选择栅极
145、155：间隙壁
165、175：P型浅掺杂区
180：倾斜角掺杂物注入工艺
具体实施方式
图1绘示依照本发明一优选实施例的一种非挥发性存储器的结构剖面图。
请参照图1，此非挥发性存储器例如是一单次可程序化存储器，至少包括P型基底100、N型井区101、P型掺杂区110、P型掺杂区120、P型掺杂区130、栅极结构140、栅极结构150、P型浅掺杂区165与P型浅掺杂区175。其中，N型井区101例如是设置于P型基底100中，P型掺杂区110、P型掺杂区120以及P型掺杂区130例如是由左而右设置于N型井区101中。栅极结构140例如是设置于P型掺杂区110与P型掺杂区120间的P型基底100上，栅极结构150例如是是设置于P型掺杂区120与P型掺杂区130间的P型基底100上。P型浅掺杂区165例如是是位于栅极结构140下方邻接P型掺杂区110的P型基底100中，P型浅掺杂区175例如是位于栅极结构150下方邻接P型掺杂区120的P型基底100中。
栅极结构140由P型基底100起例如是栅介电层141与浮置栅极143，栅极结构150由P型基底100起例如是栅介电层151与选择栅极153。浮置栅极143与选择栅极153的材料例如是掺杂多晶硅或其它合适的导体材料。栅介电层141与栅介电层151的材料例如是氧化硅或其它介电材料。此外，栅极结构140与栅极结构150的侧壁还可以设置有间隙壁145与间隙壁155。间隙壁145与间隙壁155的材料例如是氧化硅等适当的绝缘材料。
上述非挥发性存储器的结构以P型基底、N型井区，搭配P型掺杂区，以及P型浅掺杂区为例作说明。惟依照所欲形成的元件型态的不同，本发明的非挥发性存储器，也可以是N型基底、P型井区，搭配N型掺杂区，以及N型浅掺杂区，其端视元件设计的不同而定。当然，上述实施例以有井区的设置为例作说明，然而井区可以视实际需要而选择性地设置。倘若未设置井区，则基底的导电类型与掺杂区的导电类型就不会是相同的导电类型，例如基底是P型而掺杂区为N型，或者基底是N型而掺杂区是P型。
上述的非挥发性存储器，采用不对称浅掺杂区的结构，可以避免短通道效应及所衍生的击穿或启始电压下滑等问题，因此得以缩短操作时间以及减少电力的消耗。此外，由于浅掺杂区的数目较少，因而能够降低串联电阻，提高浮置栅极的热载子效应，而增进存储器的操作速度，并降低其耗电量。
接着，说明本发明的非挥发性存储器的制造方法。图2A至图2D绘示图1的一种非挥发性存储器的制造流程剖面图。
首先请参照图2A，提供P型基底100，此P型基底100上已形成元件隔离结构(未图标)，用以定义出有源区。形成元件隔离结构例如是区域氧化法(local oxidation，LOCOS)或浅沟槽隔离法(shallow trench isolation，STI)。于P型基底100中形成N型井区101。N型井区101的形成方法例如是掺杂物注入法，所注入的掺杂物例如使N型掺杂物，如氮、磷、砷等。接着，于P型基底100上形成一层介电层103。介电层103的材料例如是氧化硅，其形成方法例如是热氧化法。介电层103的材料也可以是其它介电材料，其形成方法例如是化学气相沉积法。再于介电层103上形成一层导体层105。导体层105的材料例如是掺杂多晶硅，其形成方法例如是利用化学气相沉积法形成一层未掺杂多晶硅层后，进行离子注入步骤以形成之，当然也可以采用临场注入掺杂物的方式以化学气相沉积法形成掺杂多晶硅层。
然后，请参照图2B，图案化导体层105与介电层103以定义出相邻的栅极结构140与栅极结构150。图案化导体层105与介电层103的方法例如是进行光刻蚀刻工艺。
继而，请参照图2C，以栅极结构140与栅极结构150为掩模，进行倾斜角掺杂物注入工艺180，所注入的掺杂物例如为P型掺杂物。于栅极结构140与栅极结构150外侧的P型基底100中形成P型浅掺杂区165以及P型浅掺杂区175。倾斜角掺杂物注入工艺180例如是同时以P型基底100表面的垂直方向为基准，于顺时针方向选取倾斜角度θ进行掺杂物注入，以及于逆时针方向选取倾斜角度θ进行掺杂物注入。
之后，请参照图2D，于倾斜角掺杂物注入工艺180完成之后，还可以于栅极结构140与栅极结构150的侧壁分别形成间隙壁145与间隙壁155。间隙壁145与间隙壁155的材料例如是氧化硅等适当的绝缘材料。其形成方法例如是先沉积一层间隙壁材料层(未绘示)，再进行各向异性蚀刻以形成之。当然，本实施例中以设置有间隙壁145、155为例作说明，但是间隙壁145、155的设置是可视实际需要而选择性的设置。
接着，请参照图2E，以具有间隙壁145的栅极结构140与具有间隙壁155的栅极结构150为掩模，进行掺杂物注入工艺，注入的掺杂物为例如是P型掺杂物。于栅极结构140与栅极结构150两侧的P型基底100中形成P型掺杂区110、P型掺杂区120，以及P型掺杂区130。其中P型掺杂区110与P型掺杂区120之间的P型基底100上为栅极结构140，P型掺杂区120与P型掺杂区130之间的P型基底100上为栅极结构150。上述制造方法可以是适用于形成一单次可程序化存储器。
上述非挥发性存储器的制造方法为于P型基底上形成N型井区，并以P型掺杂物进行掺杂物注入，而形成P型掺杂区以及P型浅掺杂区为例作说明。惟依照所欲形成的元件型态的不同，本发明的非挥发性存储器，也可以是于N型基底上形成P型井区，并以N型掺杂物进行掺杂物注入工艺，而形成N型掺杂区与N型浅掺杂区，其端视元件设计的不同而定。此外，上述实施例中虽以设置有井区来作说明，然而井区的设置可视实际需要而选择性地设置。倘若未设置井区，则基底的导电类型与掺杂区的导电类型就不会是相同的导电类型，例如基底是P型而掺杂区为N型，或者基底是N型而掺杂区是P型。
上述非挥发性存储器的制造方法，利用倾斜角掺杂物注入工艺180，仅需以栅极结构140、栅极结构150为掩模，以P型基底100表面的垂直方向为基准，于顺、逆时针方向选取倾斜角度进行注入。此工艺的步骤简单，无须额外的光掩模即可形成不对称的P型浅掺杂区165、175，能够节省成本与制造时间，且可与互补式金属氧化物半导体晶体管的工艺相整合，相当有益于产业上的利用。此外，不对称P型浅掺杂区165、175，还可以达到提高存储器操作速度、减少电力消耗的功用。
以下说明本发明的非挥发性存储器的操作示意图。图3A绘示本发明一实施例的一种非挥发性存储器编程模式的剖面示意图。图3B绘示本发明另一实施例的一种非挥发性存储器编程模式的剖面示意图。
请参照图3A与图3B，本发明提出一种非挥发性存储器，至少包括两串接的金属氧化物半导体晶体管。其中第一金属氧化物半导体晶体管的第一端点(源极)连接至源极线电位(VSL)，第二端点(漏极)则串接至第二金属氧化物半导体晶体管的第一端点，第一金属氧化物半导体晶体管的栅极作为浮置栅极；第二金属氧化物半导体晶体管作为选择晶体管，其栅极耦合至选择栅极电位(VSG)，其第二端点(漏极)连接至位线电位(VBL)。
上述非挥发性存储器的特征为具有二浅掺杂区，分别位于第一金属氧化物半导体晶体管的栅极下方且靠近其第一端点侧的基底中，以及第二金属氧化物半导体晶体管的栅极下方且靠近其第二端点侧的基底中。此浅掺杂区的设置可以避免击穿或启始电压下滑的问题，降低串联电阻，进而提高存储器的操作速度。
本发明提出的非挥发性存储器，其串接的金属氧化物半导体晶体管可以是如图3A所示的P型金属氧化物半导体晶体管。请参照图3A，在一实施例中，被选取的位线为零电位，源极偏压5伏特，被选取的字线(选择栅极)为零电位，N井偏压5伏特，未被选取的位线偏压5伏特，未被选取的字线偏压5伏特。在此条件下，被选择的选择晶体管呈开启状态，载子注入第一晶体管的浮置栅极中。
本发明提出的非挥发性存储器，其串接的金属氧化物半导体晶体管可以是如图3B所示的N型金属氧化物半导体晶体管。请参照图3B，在一实施例中，被选取的位线偏压为5伏特，源极为零电位，被选取的字线(选择栅极)偏压为5伏特，P井为零电位，未被选取的位线为零电位，未被选取的字线为零电位。在此条件下，被选择的选择晶体管呈开启状态，载子注入第一晶体管的浮置栅极中。
当然，上述的电位仅为实施例中的说明，并非用以限定本发明，因此本领域技术人员当可以调整操作电压而得到近似的结果。至于上述存储器的读取与抹除的操作偏压，当为本领域技术人员所得推知，于此不再赘述。
综上所述，本发明因采用不对称的浅掺杂区结构，既可以避免击穿或启始电压下滑等问题，又可以改善串联电阻过高的现象。此外，由于串联电阻下降，又得以加强浮置栅极下方的热载子效应，因而能够提高存储器的操作速度，降低电力消耗。再者，此种不对称浅掺杂区是以倾斜角度进行掺杂物注入而形成的，这种工艺无须使用额外的光掩模，能够节省成本与制造时间，且可与互补式金属氧化物半导体晶体管的工艺相整合，相当有益于产业上的利用。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (23)
1、一种非挥发性存储器，至少包括
第一导电类型基底；
第二导电类型第一掺杂区、第二导电类型第二掺杂区以及第二导电类型第三掺杂区，设置于该第一导电类型基底中，其中该第二导电类型第二掺杂区位于该第二导电类型第一掺杂区与该第二导电类型第三掺杂区之间；
第一栅极结构，设置于该第二导电类型第一掺杂区与该第二导电类型第二掺杂区之间的该第一导电类型基底上，
第二栅极结构，设置于该第二导电类型第二掺杂区与该第二导电类型第三掺杂区之间的该第一导电类型基底上；
第二导电类型第一浅掺杂区，位于该第一栅极结构下方邻接该第二导电类型第一掺杂区的该第一导电类型基底中；以及
第二导电类型第二浅掺杂区，位于该第二栅极结构下方邻接该第二导电类型第三掺杂区的该第一导电类型基底中。
2、如权利要求1所述的非挥发性存储器，其中第一导电类型为P型。
3、如权利要求2所述的非挥发性存储器，其中第二导电类型为N型。
4、如权利要求1所述的非挥发性存储器，其中第一导电类型为N型。
5、如权利要求4所述的非挥发性存储器，其中第二导电类型为P型。
6、如权利要求1所述的非挥发性存储器，其中该第一栅极结构包括浮置栅极。
7、如权利要求1所述的非挥发性存储器，其中该第二栅极结构包括选择栅极。
8、如权利要求6或7所述的非挥发性存储器，其中该浮置栅极与该选择栅极的材料包括掺杂多晶硅。
9、如权利要求1所述的非挥发性存储器，还包括二栅介电层，分别设置于该浮置栅极与该第一导电类型基底，以及该选择栅极与该第一导电类型基底之间。
10、如权利要求9所述的非挥发性存储器，其中该二栅介电层的材料包括氧化硅。
11、如权利要求1所述的非挥发性存储器，其中该第一栅极结构与该第二栅极结构的侧壁还包括间隙壁。
12、如权利要求1所述的非挥发性存储器，其中该非挥发性存储器为单次可程序化存储器。
13、一种非挥发性存储器的制造方法，包括：
提供第一导电类型基底；
于该第一导电类型基底上形成第一栅极结构与第二栅极结构；
以该第一栅极结构与该第二栅极结构为掩模，进行倾斜角掺杂物注入工艺，以于该第一栅极结构与该第二栅极结构外侧的该基底中形成第一浅掺杂区以及第二浅掺杂区，所注入的掺杂物为第二导电类型掺杂物；以及
以该第一栅极结构与该第二栅极结构为掩模，进行掺杂物注入工艺，以于该第一栅极结构与该第二栅极结构两侧的该基底中形成第一掺杂区、第二掺杂区与第三掺杂区，注入的掺杂物为第二导电类型掺杂物。
14、如权利要求13所述的非挥发性存储器的制造方法，其中该倾斜角注入工艺包括在该第一导电类型基底表面的垂直方向上为基准，顺时针选取倾斜角度进行掺杂物注入。
15、如权利要求14所述的非挥发性存储器的制造方法，其中该倾斜角注入工艺包括在该第一导电类型基底表面的垂直方向上为基准，逆时针选取该倾斜角度进行掺杂物注入。
16、如权利要求13所述的非挥发性存储器的制造方法，其中于该第一导电类型基底上形成该第一栅极结构与该第二栅极结构的方法，包括：
于该第一导电类型基底上形成介电层；
于该介电层上形成导体层；以及
图案化该导体层与该介电层以定义出该第一栅极结构与该第二栅极结构。
17、如权利要求13所述的非挥发性存储器的制造方法，其中该第一导电类型为P型。
18、如权利要求17所述的非挥发性存储器的制造方法，其中该第二导电类型为N型。
19、如权利要求13所述的非挥发性存储器的制造方法，其中该第一导电类型为N型。
20、如权利要求19所述的非挥发性存储器的制造方法，其中该第二导电类型为P型。
21、如权利要求13所述的非挥发性存储器的制造方法，还包括于该倾斜角掺杂物注入工艺之后，以及该掺杂物注入工艺之前，分别于该第一栅极结构与该第二栅极结构的侧壁形成间隙壁。
22、如权利要求13所述的非挥发性存储器的制造方法，适用于形成单次可程序化存储器。
23、一种非挥发性存储器，包括：
两串接的金属氧化物半导体晶体管，其中第一金属氧化物半导体晶体管的第一端点连接至源极线电位(VSL)，第二端点则串接至第二金属氧化物半导体晶体管的第一端点，该第一金属氧化物半导体晶体管的栅极作为浮置栅极，该第二金属氧化物半导体晶体管作为选择晶体管，其栅极耦合至选择栅极电位(VSG)，其第二端点连接至位线电位(VBL)，上述非挥发性存储器的特征为具有二浅掺杂区，分别位于该第一金属氧化物半导体晶体管的栅极下方且靠近其第一端点侧的基底中，以及该第二金属氧化物半导体晶体管的栅极下方且靠近其第二端点侧的基底中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610005873 CN101005075A (zh) | 2006-01-19 | 2006-01-19 | 非挥发性存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200610005873 CN101005075A (zh) | 2006-01-19 | 2006-01-19 | 非挥发性存储器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101005075A true CN101005075A (zh) | 2007-07-25 |
Family
ID=38704092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200610005873 Pending CN101005075A (zh) | 2006-01-19 | 2006-01-19 | 非挥发性存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101005075A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104045B (zh) * | 2009-12-18 | 2013-01-09 | 上海华虹Nec电子有限公司 | P型otp器件及其制造方法 |
| CN103094284A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | Eeprom存储器及其制作方法 |
| CN106449387A (zh) * | 2016-11-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种通过结形貌改善闪存耐久性的方法 |
| CN110828305A (zh) * | 2018-08-08 | 2020-02-21 | 长鑫存储技术有限公司 | 晶体管的制造方法及晶体管结构 |
-
2006
- 2006-01-19 CN CN 200610005873 patent/CN101005075A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102104045B (zh) * | 2009-12-18 | 2013-01-09 | 上海华虹Nec电子有限公司 | P型otp器件及其制造方法 |
| CN103094284A (zh) * | 2011-10-31 | 2013-05-08 | 中芯国际集成电路制造(上海)有限公司 | Eeprom存储器及其制作方法 |
| CN106449387A (zh) * | 2016-11-30 | 2017-02-22 | 上海华力微电子有限公司 | 一种通过结形貌改善闪存耐久性的方法 |
| CN110828305A (zh) * | 2018-08-08 | 2020-02-21 | 长鑫存储技术有限公司 | 晶体管的制造方法及晶体管结构 |
| CN110828305B (zh) * | 2018-08-08 | 2024-06-07 | 长鑫存储技术有限公司 | 晶体管的制造方法及晶体管结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602008B2 (en) | Split gate non-volatile memory devices and methods of forming the same | |
| US7315057B2 (en) | Split gate non-volatile memory devices and methods of forming same | |
| US7320913B2 (en) | Methods of forming split-gate non-volatile memory devices | |
| US6635531B2 (en) | Method of manufacturing non-volatile semiconductor memory device | |
| CN100444389C (zh) | 非易失双晶体管半导体存储单元及其制造方法 | |
| JPH11330280A (ja) | チャネル消去／書込によるフラッシュメモリ―セル構造の製造方法およびその操作方法 | |
| JP2008060421A (ja) | 不揮発性半導体メモリ | |
| US20060231888A1 (en) | Programmable and erasable digital switch device and fabrication method and operating method thereof | |
| CN101005075A (zh) | 非挥发性存储器及其制造方法 | |
| JP2008047726A (ja) | スプリットゲート型不揮発性メモリとその製造方法 | |
| US6368911B2 (en) | Method for manufacturing a buried gate | |
| KR100585097B1 (ko) | 이이피롬 소자 및 그 제조방법 | |
| KR20050030099A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US5899718A (en) | Method for fabricating flash memory cells | |
| CN100565843C (zh) | 半导体存储装置及其制造方法 | |
| KR100777525B1 (ko) | 반도체 장치의 제조 방법 | |
| US8188536B2 (en) | Memory device and manufacturing method and operating method thereof | |
| JP3152749B2 (ja) | 半導体装置の製造方法 | |
| TWI406397B (zh) | 非揮發性記憶體 | |
| KR100433489B1 (ko) | 플래시 메모리 셀 구조 및 그 제조 방법 | |
| KR100688489B1 (ko) | 비휘발성 메모리 및 그 제조방법 | |
| KR100399415B1 (ko) | 비휘발성 메모리소자 및 그의 제조방법 | |
| JP5236910B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2006261668A (ja) | スプリットゲート型不揮発性メモリ装置及びその製造方法 | |
| CN105990365B (zh) | 存储元件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |