CN101005045A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101005045A CN101005045A CNA2007100039181A CN200710003918A CN101005045A CN 101005045 A CN101005045 A CN 101005045A CN A2007100039181 A CNA2007100039181 A CN A2007100039181A CN 200710003918 A CN200710003918 A CN 200710003918A CN 101005045 A CN101005045 A CN 101005045A
- Authority
- CN
- China
- Prior art keywords
- dielectric film
- high voltage
- electrode layer
- semiconductor device
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 90
- 238000003860 storage Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims description 21
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 19
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229920005591 polysilicon Polymers 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 7
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 239000010410 layer Substances 0.000 description 53
- 239000011229 interlayer Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种具有不同类型电容器的半导体器件的制造方法，以及使用该方法形成的半导体器件。在制造工艺中，在制备包括存储电容器区和高电压电阻电容器区的衬底之后，在存储电容器区和高电压电阻电容器区上可以形成下电极层。第一介电膜可以形成于下电极层上，并且可以选择性地去除存储电容器区的第一介电膜从而暴露存储电容器区的下电极层。在第一介电膜和被暴露的存储电容器区的下电极层上形成第二介电膜之后，可以在第二介电膜上形成上电极层。
Description
技术领域
本发明涉及一种半导体器件的制造方法以及使用所述方法制造的半导体器件。具体地涉及一种具有不同类型电容器的半导体器件的制造方法以及使用所述方法制造的半导体器件。
背景技术
应用于半导体器件的电容器可以用于存储电荷，滤波、阻挡DC信号和/或去偶。这些广泛使用的电容器根据其功能可以需要不同的条件。因而，当单个半导体器件被装备各种用途的电容器时，工艺因素(例如电极类型和/或介电膜的类型和厚度)可以被多种多样从而形成电容器。从制造成本考虑，在单个衬底上形成的电容器可以使用相同的制造工艺形成。这可以限制所述工艺因素的多样化。各种类型的电容器可以在相同的层上具有相同的结构。
发明内容
本发明的示范性实施例提供了一种具有电容器的半导体器件的制造方法以及使用所述方法制造的半导体器件，所述电容器在相同层上满足不同电条件，而无需增加工艺步骤的数量。
根据本发明的示范性实施例，提供了一种制造半导体器件的方法。在制备包括存储电容器区和高电压电阻电容器区的衬底之后，可以在存储电容器区和高电压电阻电容器区上形成下电极层。可以在下电极层上形成第一介电膜，并且可以选择性地去除存储电容器区的第一介电膜从而暴露存储电容器区的下电极层。可以在第一介电膜和被暴露的存储电容器区的下电极层上形成第二介电膜，并且可以在第二介电膜上形成上电极层。
第一介电膜和第二介电膜可以由相同材料构成。第一介电膜和第二介电膜可以由SiO2构成。或者，第一介电膜和第二介电膜可以由不同的材料构成。第一介电膜可以由从SiO2、SiNx、Ta2O5、Al2O3、HfO2及这些材料的组合构成的组中所选择的介电材料构成。第二介电膜可以由氧化硅构成。
可以在第二介电膜上形成第三介电膜。第二介电膜可以由氧化硅构成，并且第三介电膜可以由SiNx构成。可以在第三介电膜上形成第四介电膜，并且第四介电膜可以由SiO2构成。第一介电膜可以由从SiO2、SiNx、Ta2O5、Al2O3、HfO2及这些材料的组合构成的组中所选择的介电材料构成。
高电压电阻电容器区的高电压电阻电容器可以是去偶电容器。下电极层和上电极层可以由多晶硅构成。可以通过湿法蚀刻去除存储电容器区的第一介电膜。在形成上电极层之前，可以构图介电膜和下电极层从而形成第一结构和第二结构，第一结构具有在存储电容器区上层叠的存储下电极和第二介电膜，第二结构具有在高电压电阻电容器区上层叠的高电压电阻下电极、第一介电膜和第二介电膜。
衬底还可以包括低电压区和高电压区。可以在低电压区和高电压区上形成上电极层。并且可以构图上电极层，从而在存储电容器区和高电压电阻电容器区的介电膜上形成上电极。同时，可以在低电压区和高电压区上分别形成低电压栅极和高电压栅极。可以在低电压区和高电压区上形成下电极层和介电膜。在形成上电极层之前，可以构图介电膜和下电极层从而形成第一结构和第二结构，第一结构具有在存储电容器区上层叠的存储下电极和第二介电膜，第二结构具有在高电压电阻电容器区上层叠的高电压电阻下电极、第一介电膜和第二介电膜。可以同时暴露低电压区和高电压区的衬底。可以在被暴露的高电压区的衬底上形成高电压栅极绝缘层，并且可以在被暴露的低电压区的衬底上形成低电压栅极绝缘层。此后，可以在栅极绝缘层上形成上电极。
根据本发明的另一示范性实施例，提供了一种半导体器件。半导体器件可以包括具有存储电容器区和高电压电阻电容器区的衬底。下电极可以分别布置在存储电容器区和高电压电阻电容器区上，并且第一介电膜可以选择性地布置在高电压电阻电容器区的下电极上。第二介电膜可以布置在第一介电膜和存储电容器区的下电极上，并且上电极可以布置在第二介电膜上从而分别对应下电极。
衬底还可以具有低电压区和高电压区。可以在低电压区和高电压区上分别布置由相同材料构成的低电压栅极和高电压栅极。
附图说明
结合附图，从下列本发明的详细描述可以更清楚地理解本发明的示范性实施例。图1A-1C代表在此描述的非限制性的示范性实施例。
图1A至1C是示出根据本发明示范性实施例的半导体器件的制造方法的图。
具体实施方式
此后将参考附图更充分地描述本发明的示范性实施例，附图中示出了本发明的示范性实施例。但是，本发明可以以不同的形式实施，并不仅局限于在此所公开的示范性实施例；而是提供这些实施例使得本公开彻底和完整，并且对本领域的技术人员更充分地传达示范性实施例的构思。这里相似的参考标号指示相似的元件。在附图中，为清楚起见可以夸大层和区的尺寸和相对尺寸。
应当理解元件或层被指称为在另一元件或层“上”、“连接”或“耦合”到另一元件或层时，其可以直接在所述其它元件或层上、连接或耦合到其它元件或层上或者也可以存在插入其间的元件或层。反之，当元件被指称“直接”在另一元件或层“上”、“直接”“连接”或“耦合”到另一元件或层时，则不存在插入其间的元件或层。如同在此所使用的，术语“和/或”包括任意和一个或更多相关列举项的所有组合。
应当理解，尽管为了描述各种元件、部件、区、层和/或部分，可以在此使用术语第一、第二、第三等，但是这些元件、部件、区、层和/或部分不应受到这些术语的限制。这些术语仅用于将一元件、部件、区、层或部分区分于其它区、层或部分。因而，下述讨论的第一元件、部件、区、层或部分可以被冠以第二元件、部件、区、层或部分，而不偏离本发明的技术。
空间相对的术语，例如“下”、“上”之类，可以在此使用以方便地描述在图中所示出的一个元件或特征与其它元件或特征的关系。应当理解空间相对术语试图包括在图中所示出的取向之外，在使用或运行中所述装置的不同取向。例如，如果在图中的装置被倒置，则被表达为相对于其它元件或特征“下”的元件就要被表达为在相对于其它元件或特征“上”。因而，示范性术语“下”可以包括上和下的取向。所述装置还可以另外取向(旋转90度或另外的取向)并且因此而表达在此使用的空间相对描述术语。
在此使用的术语仅用于描述具体的实施例，并不试图限制本发明。如同在此所使用的，单数形式“一”、“一个”和“该”也试图包括复数形式，除非上下文另外清楚地指出。还应当理解当在本文中使用术语“包括”和/或“包含”时，表明所陈述的特征、整数、步骤、操作、元件、和/和部件的存在，但是不应排除一个或多个其它特征、整数、步骤、操作、元件、部件、和/和其组合的存在或添加。
除非另外界定，所有在此使用的术语(包括技术和科学术语)具有示范性实施例所属领域普通技术人员通常理解的含义。还应当理解，例如在通常使用的字典中所定义的术语应当理解为具有与在相关领域的上下文中一致的含义，而不应理解为理想化或过分正式的含义，除非在此明确地定义。
图1A至1C是示出根据本发明示范性实施例的制造方法的图。参考图1A，半导体衬底100可以具有存储电容器区、低电压区、高电压区和/或高电压电阻电容区。在衬底100内可以形成器件隔离层从而界定有源区。根据示范性实施例，器件隔离层105可以使用局部硅氧化法(LOCOS)形成，但并不仅限于此，而是还可以使用沟道隔离形成。
下电极层110可以形成于具有器件隔离层105的衬底100上。下电极层110可以是导电层，可以由金属和/或例如多晶硅的半导体构成。如果下电极层110由多晶硅构成，则可以将杂质掺杂到下电极层110中从而调整导电性。可以离子注入磷(P)或砷(As)。在下电极层110上可以形成第一介电膜121。暴露存储电容器区的第一介电膜121的第一光刻胶图案201可以形成于其它区的第一介电膜121上。参考图1B，被暴露的第一介电膜121可以使用第一光刻胶图案201作为掩膜而被蚀刻。在存储电容器区，下电极层110可以被暴露。第一介电膜121可以被湿法蚀刻。在第一介电膜121的蚀刻期间，对下电极层110的损伤可以被最小化或减小。可以去除第一光刻胶图案201。
第二介电膜123可以形成于被暴露的下电极层110和第一介电膜121上。第一介电膜121和第二介电膜123可以分别由SiO2、SiNx、Ta2O5、Al2O3、HfO2和/或这些材料的复合物构成。第一介电膜121和第二介电膜123可以由相同材料构成。第一介电膜121和/或第二介电膜123可以由SiO2构成。第一介电膜121和/或第二介电膜123可以由不同材料构成。第一介电膜121可以由具有相对高介电常数，例如从包括Ta2O5、Al2O3、HfO2和/或这些材料的复合物层的组中所选择的介电膜构成。此外，第二介电膜123可以由氧化硅构成。第一介电膜121和第二介电膜123可以使用化学气相沉积法(CVD)形成。
第三介电膜125可以形成于第二介电膜123上。第三介电膜125可以由SiO2、SiNx、Ta2O5、Al2O3、HfO2和/或这些材料的复合物层构成。第三介电膜125可以是SiNx。第四介电膜127可以在第三介电膜125上形成。第四介电膜127可以由SiO2、SiNx、Ta2O5、Al2O3、HfO2和/或这些材料的复合物层构成。第四介电膜127可以是氧化硅。第二光刻胶图案202可以形成于第四介电膜127上从而部分遮蔽存储电容器区和高电压电阻电容器区。
参考图1C，可以使用第二光刻胶图案202作为掩膜顺序蚀刻第四介电膜127、第三介电膜125、第二介电膜123、第一介电膜121和下电极层110。可以形成第一结构和第二结构，第一结构具有在存储电容器区上层叠的存储下电极110a和存储介电膜120a，第二结构具有在高电压电阻电容器区上层叠的高电压电阻下电极110b和高电压电阻介电膜120b。存储介电膜120a可以包括第二介电膜123、第三介电膜125和第四介电膜127。高电压电阻介电膜120b可以包括第一介电膜121、第二介电膜123、第三介电膜125和第四介电膜127。衬底100可以在低电压区和高电压区内被暴露。
可以在高电压区的衬底100上形成高电压栅极绝缘层133。此外，可以在低电压区的衬底100上形成低电压栅极绝缘层131。高电压栅极绝缘层133和低电压栅极绝缘层131可以是通过热氧化衬底100而形成的热氧化层。上电极层可以形成于衬底100上，可以在衬底100上分别形成低电压栅极绝缘层131和高电压栅极绝缘层133。上电极层可以是导电层，可以由金属和/或例如多晶硅的半导体构成。当上电极由多晶硅构成时，则可以将杂质掺杂到上电极层内从而调整导电性。可以使用POCl3工艺掺杂磷(P)杂质。
通过构图上电极层，在存储电容器区的存储介电膜120a上可以形成存储上电极140a，在高电压电阻电容器区的高电压电阻介电膜120b上可以形成高电压电阻上电极140b，在低电压区和高电压区的低电压栅极绝缘层131和高电压栅极绝缘层133上可以分别形成低电压栅极140c和高电压栅极140d。可以形成存储上电极140a和高电压电阻上电极140b从而分别部分暴露存储介电膜120a和高电压电阻介电膜120b。
存储下电极110a、存储介电膜120a和存储上电极140a可以构成存储电容器。高电压电阻下电极110b、高电压电阻介电膜120b和高电压电阻上电极140b可以构成高电压电阻电容器。因为与存储介电膜120a相比，在高电压电阻介电膜120b内包括了第一介电膜121，所以高电压电阻介电膜120b可以比存储介电膜120a厚。因而，高电压电阻电容器可以具有较高的击穿电压。既便当更高的电场持续施加到高电压电阻上电极140b和高电压电阻下电极110b之间，也可以保持希望的电特性，从而可以保证改善了的长期可靠性。存储电容器可以比高电压电阻电容器具有较高的电容。如果第一介电膜121由具有较高介电常数的材料构成，则既便增加高电压电阻介电膜120b的厚度，高电压电阻电容器的电容也不会减小。
如上所述，满足不同电要求的高压电阻电容器和存储电容器可以在单层内形成，而无需增加制造步骤。所述电容器的上电极140a、140b可以由多晶硅构成，使得当形成上电极140a、140b时可以同时形成栅极140c、140d，由此减少了制造步骤的数量。隔离绝缘层可以层叠在存储上电极140a、高电压电阻上电极140b、低电压栅极140c和高电压栅极140d上。隔离绝缘层可以各向异性蚀刻从而形成沿存储上电极140a和高电压电阻上电极140b、存储介电膜120a和高电压电阻介电膜120b、存储下电极110a和高电压电阻下电极110b、以及低电压栅极140c和高电压栅极140d的侧壁形成的隔离物145。在其上具有隔离物145的衬底100上可以形成层间绝缘层150从而覆盖存储上电极140a、高电压电阻上电极140b、低电压栅极140c和高电压栅极140d。
可以在层间绝缘层150内形成接触孔。在接触孔内可以填充导电层。可以构图导电层从而形成存储线160a和电源线160b。存储线160a之一可以贯穿层间绝缘层150和存储介电膜120a从而连接到存储下电极110a。另一存储线160a可以贯穿层间绝缘层150从而连接到存储上电极140a。电源线160b之一可以贯穿层间绝缘层150和高电压电阻介电膜120b从而连接到高电压电阻下电极110b。另一电源线160b可以贯穿层间绝缘层150从而连接到高电压电阻上电极140b。
存储电容器可以用于存储电荷，并且高电压电阻电容器可以是缓冲电源电压突然增加和/或减小的去偶电容器。当半导体器件需要特定的电源电压时，去偶电容器可以布置在电源电压和接地电源电压之间。根据上述示范性实施例，满足相互不同电要求的电容器可以形成于相同层内而不需大量增加处理步骤的数量。
虽然在上面以形成第一至第四介电膜来相应地形成各电容器，但是本领域的普通技术人员可以理解，在一定条件下，第三和第四介电膜之一或二者也可以不形成。
尽管具体示出和描述了本发明的示范性实施例，但是本领域的普通技术人员应当理解在不偏离在权利要求中所界定的本发明的精神和范围的前提下，可以进行各种形式和细节上的变更。
Claims (30)
1.一种制造半导体器件的方法，包括：
制备包括存储电容器区和高电压电阻电容器区的衬底；
在所述存储电容器区和所述高电压电阻电容器区上形成下电极层；
在所述下电极层上形成第一介电膜；
选择性地去除所述存储电容器区的第一介电膜从而暴露所述存储电容器区的下电极层；
在所述第一介电膜和被暴露的存储电容器区的下电极层上形成第二介电膜；和
在所述第二介电膜上形成上电极层。
2.根据权利要求1的方法，其中所述第一介电膜和第二介电膜的形成包括由相同材料形成所述第一介电膜和第二介电膜。
3.根据权利要求2的方法，其中所述第一介电膜和第二介电膜的形成包括由氧化硅形成所述第一介电膜和第二介电膜。
4.根据权利要求1的方法，其中所述第一介电膜和第二介电膜的形成包括由不同材料形成所述第一介电膜和第二介电膜。
5.根据权利要求4的方法，其中所述第一介电膜的形成包括由从SiO2、SiNX、Ta2O5、Al2O3、HfO2及这些材料的组合构成的组中所选择的介电材料形成所述第一介电膜。
6.根据权利要求4的方法，其中所述第二介电膜的形成包括形成SiO2的第二介电膜。
7.根据权利要求1的方法，在形成所述上电极层之前，还包括：
在所述第二介电膜上形成第三介电膜。
8.根据权利要求7的方法，其中所述第二介电膜的形成包括形成SiO2的第二介电膜，并且所述第三介电膜的形成包括形成氮化硅的第三介电膜。
9.根据权利要求8的方法，在形成所述上电极层之前，还包括：
在所述第三介电膜上形成第四介电膜，其中所述第四介电膜的形成包括形成SiO2的第四介电膜。
10.根据权利要求8的方法，其中所述第一介电膜的形成包括由从SiO2、SiNX、Ta2O5、Al2O3、HfO2及这些材料的组合构成的组中所选择的介电材料形成所述第一介电膜。
11.根据权利要求1的方法，其中所述高电压电阻电容器区的高电压电阻电容器是去偶电容器。
12.根据权利要求1的方法，其中所述下电极层和所述上电极层的形成包括形成多晶硅的下电极层和上电极层。
13.根据权利要求1的方法，其中去除所述存储电容器区的第一介电膜包括通过湿法蚀刻去除。
14.根据权利要求1的方法，在形成上电极层之前，还包括：
构图所述介电膜和下电极层从而形成第一结构和第二结构，所述第一结构具有在所述存储电容器区上层叠的存储下电极和第二介电膜，所述第二结构具有在所述高电压电阻电容器区上层叠的高电压电阻下电极、第一介电膜和第二介电膜。
15.根据权利要求1的方法，其中所述衬底的制备包括：
提供低电压区和高电压区；
在所述低电压区和所述高电压区上形成所述上电极层；并且
构图所述上电极层从而在所述存储电容器区和高电压电阻电容器区的介电膜上形成上电极，并且同时在所述低电压区和高电压区上分别形成低电压栅极和高电压栅极。
16.根据权利要求15的方法，其中所述下电极层和介电膜的形成包括在所述低电压区和高电压区上形成所述下电极层和介电膜。
17.根据权利要求15的方法，在形成所述上电极层之前，还包括：
构图所述介电膜和下电极层从而形成第一结构和第二结构，所述第一结构具有在所述存储电容器区上层叠的存储下电极和第二介电膜，所述第二结构具有在所述高电压电阻电容器区上层叠的高电压电阻下电极、第一介电膜和第二介电膜，并且同时暴露所述低电压区和高电压区的衬底；
在被暴露的高电压区的衬底上形成高电压栅极绝缘层；和
在被暴露的低电压区的衬底上形成低电压栅极绝缘层；并且
其中在所述低电压区和高电压区上形成的上电极层在所述高电压栅极绝缘层和低电压栅极绝缘层上形成。
18.一种半导体器件，包括：
具有存储电容器区和高电压电阻电容器区的衬底；
在所述存储电容器区和所述高电压电阻电容器区上的下电极；
在所述高电压电阻电容器区的下电极上的第一介电膜；
在所述第一介电膜和所述存储电容器区的下电极上的第二介电膜；和
在所述第二介电膜上以便分别对应所述下电极的上电极。
19.根据权利要求18的半导体器件，其中所述第一介电膜和第二介电膜由相同材料构成。
20.根据权利要求19的半导体器件，其中所述第一介电膜和第二介电膜由SiO2构成。
21.根据权利要求18的半导体器件，其中所述第一介电膜和第二介电膜由不同材料构成。
22.根据权利要求21的半导体器件，其中所述第一介电膜由从SiO2、SiNX、Ta2O5、Al2O3、HfO2及这些材料的组合构成的组中所选择的介电材料构成。
23.根据权利要求21的半导体器件，其中所述第二介电膜由SiO2构成。
24.根据权利要求18的半导体器件，还包括：
在所述第二介电膜上形成的第三介电膜。
25.根据权利要求24的半导体器件，其中所述第二介电膜由SiO2构成，并且所述第三介电膜由SiNX构成。
26.根据权利要求25的半导体器件，还包括：
在所述第三介电膜上的第四介电膜，其中所述第四介电膜由SiO2构成。
27.根据权利要求25的半导体器件，其中所述第一介电膜由从SiO2、SiNX、Ta2O5、Al2O3、HfO2及这些材料的组合构成的组中所选择的介电材料构成。
28.根据权利要求18的半导体器件，其中所述高电压电阻电容器区的高电压电阻电容器是去偶电容器。
29.根据权利要求18的半导体器件，其中所述衬底还包括：
低电压区和高电压区；和
分别布置在所述低电压区和高电压区的低电压栅极和高电压栅极，并且由相同材料构成所述上电极。
30.根据权利要求18的半导体器件，其中所述下电极和上电极由多晶硅构成。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR5413/06 | 2006-01-18 | ||
| KR1020060005413A KR100771865B1 (ko) | 2006-01-18 | 2006-01-18 | 스토리지 캐패시터와 고내압 캐패시터를 구비하는 반도체소자의 제조방법 및 그를 사용하여 제조된 반도체 소자 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101005045A true CN101005045A (zh) | 2007-07-25 |
Family
ID=38219903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100039181A Pending CN101005045A (zh) | 2006-01-18 | 2007-01-18 | 半导体器件及其制造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7517752B2 (zh) |
| JP (1) | JP2007194635A (zh) |
| KR (1) | KR100771865B1 (zh) |
| CN (1) | CN101005045A (zh) |
| DE (1) | DE102007003450A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200629421A (en) * | 2005-01-12 | 2006-08-16 | Sanyo Electric Co | Method of producing semiconductor device |
| JP2011249609A (ja) * | 2010-05-27 | 2011-12-08 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
| JP5621362B2 (ja) * | 2010-07-07 | 2014-11-12 | 株式会社デンソー | 容量素子の製造方法 |
| US8896096B2 (en) * | 2012-07-19 | 2014-11-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process-compatible decoupling capacitor and method for making the same |
| JP2015133392A (ja) * | 2014-01-10 | 2015-07-23 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP6398288B2 (ja) * | 2014-04-22 | 2018-10-03 | 富士通セミコンダクター株式会社 | 半導体装置および半導体装置の製造方法 |
| US10204898B2 (en) | 2014-08-08 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| US9570539B2 (en) * | 2015-01-30 | 2017-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integration techniques for MIM or MIP capacitors with flash memory and/or high-κ metal gate CMOS technology |
| US10164003B2 (en) * | 2016-01-14 | 2018-12-25 | Taiwan Semiconductor Manufacturing Company Ltd. | MIM capacitor and method of forming the same |
| US11171199B2 (en) * | 2019-08-23 | 2021-11-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal capacitors with high breakdown voltage |
| CN115223985A (zh) * | 2021-04-21 | 2022-10-21 | 联华电子股份有限公司 | 电容器结构的制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500387A (en) | 1994-02-16 | 1996-03-19 | Texas Instruments Incorporated | Method of making high performance capacitors and/or resistors for integrated circuits |
| JP3199004B2 (ja) | 1997-11-10 | 2001-08-13 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US6126847A (en) | 1997-11-24 | 2000-10-03 | Micron Technology Inc. | High selectivity etching process for oxides |
| KR100309644B1 (ko) | 1999-08-23 | 2001-11-01 | 김영환 | 커패시터의 제조방법 |
| US6566191B2 (en) | 2000-12-05 | 2003-05-20 | International Business Machines Corporation | Forming electronic structures having dual dielectric thicknesses and the structure so formed |
| KR20020045270A (ko) | 2000-12-08 | 2002-06-19 | 박종섭 | 반도체 소자의 커패시터 제조 방법 |
| KR100456554B1 (ko) | 2002-01-04 | 2004-11-09 | 삼성전자주식회사 | 반도체 장치의 커패시터 및 그 제조 방법 |
| JP4451594B2 (ja) * | 2002-12-19 | 2010-04-14 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びその製造方法 |
| US6936881B2 (en) * | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
| KR100591170B1 (ko) | 2003-12-27 | 2006-06-19 | 동부일렉트로닉스 주식회사 | 산화막/질화막/산화막 구조 및 고전압 소자를 갖는 반도체소자의 제조 방법 |
| KR101060703B1 (ko) * | 2004-03-18 | 2011-08-30 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
-
2006
- 2006-01-18 KR KR1020060005413A patent/KR100771865B1/ko active IP Right Grant
-
2007
- 2007-01-17 DE DE102007003450A patent/DE102007003450A1/de not_active Ceased
- 2007-01-17 US US11/654,010 patent/US7517752B2/en active Active
- 2007-01-18 CN CNA2007100039181A patent/CN101005045A/zh active Pending
- 2007-01-18 JP JP2007009234A patent/JP2007194635A/ja active Pending
-
2009
- 2009-01-30 US US12/320,626 patent/US8507967B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US8507967B2 (en) | 2013-08-13 |
| KR20070076252A (ko) | 2007-07-24 |
| KR100771865B1 (ko) | 2007-11-01 |
| US7517752B2 (en) | 2009-04-14 |
| JP2007194635A (ja) | 2007-08-02 |
| DE102007003450A1 (de) | 2007-07-26 |
| US20090140311A1 (en) | 2009-06-04 |
| US20070166943A1 (en) | 2007-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101005045A (zh) | 半导体器件及其制造方法 | |
| CN104465521B (zh) | 半导体器件的制造方法和半导体器件 | |
| US6919244B1 (en) | Method of making a semiconductor device, and semiconductor device made thereby | |
| KR20000053364A (ko) | Ｂｅｏｌ 감결합 커패시터 | |
| US7411270B2 (en) | Composite capacitor and method for forming the same | |
| US6507063B2 (en) | Poly-poly/MOS capacitor having a gate encapsulating first electrode layer | |
| US20080001256A1 (en) | Semiconductor device comprising passive components | |
| US20040135189A1 (en) | Semiconductor device | |
| JP2004228188A (ja) | 半導体装置 | |
| US8664111B2 (en) | Method of patterning a semiconductor device with hard mask | |
| CN103077949A (zh) | 绝缘体上硅射频器件及其制作方法 | |
| US7365412B2 (en) | Vertical parallel plate capacitor using spacer shaped electrodes and method for fabrication thereof | |
| KR20010098549A (ko) | 반도체장치 및 그의 제조방법 | |
| KR20070009285A (ko) | 반도체 소자의 커패시터 및 그 제조 방법 | |
| WO2001084607A1 (en) | Capacitor stack structure and method of fabricating | |
| CN116093068A (zh) | 单次可编程存储器电容结构及其制作方法 | |
| CN102222702B (zh) | 电容器及其形成方法 | |
| US20060216895A1 (en) | Power semiconductor device having buried gate bus and process for fabricating the same | |
| TW468271B (en) | Thin film resistor used in a semiconductor chip and its manufacturing method | |
| TW200952155A (en) | Capacitor over bit line structure and manufacturing method for the same | |
| JPH01220856A (ja) | 半導体装置 | |
| CN104779250A (zh) | 半导体器件及其制造方法 | |
| TWI536574B (zh) | 半導體裝置及其製造方法 | |
| KR20100078599A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| TW201036110A (en) | Method for fabricating a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070725 |