CN101002298A - 存储器电路 - Google Patents
存储器电路 Download PDFInfo
- Publication number
- CN101002298A CN101002298A CNA200580027152XA CN200580027152A CN101002298A CN 101002298 A CN101002298 A CN 101002298A CN A200580027152X A CNA200580027152X A CN A200580027152XA CN 200580027152 A CN200580027152 A CN 200580027152A CN 101002298 A CN101002298 A CN 101002298A
- Authority
- CN
- China
- Prior art keywords
- tungsten
- memory circuitry
- metal layer
- memory
- contained
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 153
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 239000002184 metal Substances 0.000 claims abstract description 129
- 239000004020 conductor Substances 0.000 claims abstract description 80
- 239000003990 capacitor Substances 0.000 claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 64
- 229920005591 polysilicon Polymers 0.000 claims abstract description 59
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 47
- 239000010937 tungsten Substances 0.000 claims abstract description 47
- 238000003860 storage Methods 0.000 claims abstract description 45
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 29
- 229910001080 W alloy Inorganic materials 0.000 claims abstract description 24
- -1 tungsten nitride Chemical class 0.000 claims abstract description 24
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 23
- 150000004767 nitrides Chemical class 0.000 claims description 51
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 11
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 7
- 239000005368 silicate glass Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 61
- 239000000463 material Substances 0.000 description 15
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 239000005380 borophosphosilicate glass Substances 0.000 description 5
- 239000012634 fragment Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000428 dust Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000007669 thermal treatment Methods 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- QDMRQDKMCNPQQH-UHFFFAOYSA-N boranylidynetitanium Chemical compound [B].[Ti] QDMRQDKMCNPQQH-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 210000001161 mammalian embryo Anatomy 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明包括存储器电路。在一个实施方式中，存储器电路包括具有多个存储器单元电容器的存储器阵列。单个的电容器包括存储节点电极、电容器电介质区和单元电极。单元电极在存储器阵列中的多个存储器单元电容器中至少一部分之间共用。存储器阵列中的单元电极包括导体金属层，所述导体金属层包括元素钨、钨合金、硅化钨和氮化钨中至少一项。多晶硅容纳于导体金属层之上。导体金属层和多晶硅容纳于多个存储器单元电容器中所述至少一部分的存储节点电极之上。其它方面和实施方式是可以预料的。
Description
技术领域
本发明涉及存储器电路。
背景技术
存在多种不同种类的存储器集成电路。其中一些电路使用多个存储器单元电容器，它们容纳于由这种电容器组成的存储器阵列(包括子阵列的含义)中。单个的电容器包括存储节点电极、单元电极和容纳于上述两者之间的电容器电介质区。此外，在一些存储器电路中，存储器阵列中的电容器之间共用单元电极。仅作为示例，一种现有的该类型的存储器电路是动态随机存取存储器(DRAM)。无论如何，所制造的存储器单元电容器可以具有任意各种形状，包括堆叠形、沟槽形、平面形，并包括至少使其电容器存储节点形成为容器或类似杯形的形状。
现有技术的存储器单元电容器的构造形成了氮化钛的存储节点电极，而且电容器电介质区包括氧化铝和氧化铪之一或其组合。另外，单元电极由三种材料组成，即容纳于电容器电介质区上面的氮化钛层、容纳于氮化钛上面的导电性掺杂多晶硅以及容纳于导电性掺杂多晶硅上面的硅化钨。使用氮化钛是因为它在向容器开口内沉积期间具有非常高的阶梯覆盖(step coverage)，并且向掺杂的硅酸盐玻璃提供良好的附着力和阻挡层，其中存储节点的容器开口典型地形成于所述掺杂的硅酸盐玻璃中。多晶硅也提供了沉积期间良好的共形阶梯覆盖(conformal step coverage)，而且部分地用作氧化阻挡部。此外，典型地使用导电性单元电极层来制造存储器阵列的外围电路中的其它导电性组件或部分导电性组件。这种组件中的多晶硅提供了良好的蚀刻停止功能，用于蚀刻出与存储器阵列的外围电路中的这些导电性材料的触点。在多晶硅之上使用硅化钨是因为：与导电性掺杂多晶硅的电导率相比，硅化钨的电导率要高得多。典型地，以物理气相沉积的方式来沉积硅化钨。
上述现有技术的典型存储器单元电容器的构造以连续层的形式形成了单元电极的氮化钛，其中在电容器电介质区之上将所有沟槽排成一行。之后，导电性掺杂多晶硅层完全填充了容器中的剩余容积，并且与阵列中的所有容器互相连接。硅化钨层容纳于导电性掺杂多晶硅层之上，因而不在容器内。典型地，在存储器阵列的外部形成与这个单元极板层的一个或多个导电性触点，这些触点典型地用于将单元电极设置为贯穿于阵列的公共电势。
氧化铝和/或氧化铪的使用将会限制衬底随后能经受的温度。特别地，典型的温度上限是700℃。硼磷硅酸盐玻璃(BPSG)是一种典型的夹层/层间电介质，通常在氧化铝和/或氧化铪的沉积之前和之后进行沉积。BPSG通常会经受快速热处理，并且在沉积后进行炉内退火，这些过程典型地在800℃或更高的温度上发生。这种高温处理还有利地提供了对多晶硅中的导电性增强杂质掺杂剂的激活，这在很大程度上提高了掺杂多晶硅的电导率。然而，在氧化铝和/或氧化铪的沉积后，当前温度限制在700℃，这使得随后对BPSG进行沉积时不会经历炉内退火或快速热处理。这导致了多晶硅中的掺杂剂激活程度小于期望的程度，并且相应地使得多晶硅中的阻抗高于期望的阻抗。
虽然上述问题的提出促成了本发明，但是本发明不限于此。本发明仅由所附权利要求的字面含义并根据等同物的原则来限制，不应按照说明书来解释或受到其它限制。
发明内容
本发明包括存储器电路。在一种实施方式中，存储器电路包括具有多个存储器单元电容器的存储器阵列。单个的电容器包括：存储节点电极、电容器电介质区和单元电极。单元电极在存储器阵列中的多个存储器单元电容器中至少一部分之间共用。存储器阵列中的单元电极包括导体金属层，所述导体金属层包括元素钨、钨合金、硅化钨和氮化钨中至少一项。多晶硅容纳于导体金属层之上。导体金属层和多晶硅容纳于多个存储器单元电容器中所述至少一部分的存储节点电极之上。
其它方面和实施方式是可以预料的。
附图说明
下文参考附图对本发明的优选实施例进行描述。
图1是根据本发明方面的部分半导体晶片片段的示意性俯视图。
图2是沿着图1中线2-2的示意性截面图。
图3是图2所示实施例的替代实施例的视图。
具体实施方式
参考图1和2，首先描述优选实施例的存储器电路(例如DRAM电路)，其中参考数字10一般地指示半导体衬底片段。在该文件的上下文中，所定义的术语“半导体衬底”的含义是包括半导体材料的任意构造，包括但不限于，诸如半导体晶片(要么是单个的，要么位于其上包括其它材料的部件中)的体半导体材料以及半导体材料层(要么是单个的，要么位于包括其它材料的部件中)。术语“衬底”是指任意的支撑结构，包括但不限于上述半导体衬底。衬底片段10包括体单晶硅12，体单晶硅12具有形成于其中的沟槽隔离区14。当然，其它半导体衬底(例如绝缘体上的半导体)是可以预料的，不论已经出现还是尚待开发。
所示出的具体的典型存储器电路描述了DRAM电路(特别是具有埋入式数字线路的DRAM电路)中的两个存储单元。然而，任意的存储器电路都是可以预料的，不论已经出现还是尚待开发，该电路至少包括具有多个存储器单元电容器的存储器阵列，这将在下文中变得明显。衬底片段10描述了包括多个电容器的部分存储器阵列15，其中示出了两个这种电容器16和18。所描绘的一对字线20和22容纳于半导体材料12之上。仅作为示例，所描述的字线包括：栅极电介质层24、容纳于层24之上的导电性掺杂多晶硅层26、容纳于层26之上的导电性更好的难熔金属或难熔金属硅化物层28以及容纳于层28之上的绝缘盖30(即氮化硅)。所示出的各向异性蚀刻的侧壁隔离部32使字线20和22的侧壁绝缘。在半导电材料1 2中设置有导电性扩散区34、36和38。扩散区36容纳于字线20与22之间，并组成了两个存储器单元的共用比特节点/结。扩散区34和38分别横向地容纳于字线20和22的外部，并且包括两个所述存储器单元的存储节点结。
在所示典型实施例中，包括字线20和22的衬底12之上形成了一种或多种绝缘材料40。典型的优选材料包括二氧化硅，最优选地包括诸如BPSG和磷硅酸盐玻璃(PSG)的绝缘性硅酸盐玻璃。在所示的示例中，不论是一种材料还是不同材料的汇集，材料40典型地会在多个步骤中进行沉积。所示出的导电性触点或插塞42、43和44容纳于材料40中，并分别向扩散区34、36和38延伸。它们可能包括一种或多种导电性材料，例如导电性掺杂多晶硅、氮化钛和硅化钛。材料42、43和44可以彼此相同或不同。仅作为示例，它们可以形成于触点开口内，其中触点开口在初始沉积未掺杂的二氧化硅、随后沉积BPSG之后形成。图1和2还示出了关于所述典型存储器电路的埋入式数字线路46。
所示单个的电容器16和18包括存储节点电极48、电容器电介质区50和单元电极52。单元电极52在存储器阵列中的多个存储器单元电容器中至少一部分之间共用，图2示出了单元电介质52由存储器阵列15中的存储器单元电容器16和18共用。
典型的优选存储节点电极材料是导电性金属氮化物，例如氮化钛。这种电极可能包括(本质上包括)典型的导电性金属氮化物。仅作为示例，其它典型的导电性金属氮化物包括氮化钨、钛硼氮化物和氮化钽。存储节点48的典型优选厚度范围在50埃至100埃之间。此外无论如何，在所示的优选实施例中，存储节点电极48包括容器形状。在另外一个优选实施例中，这种容器形存储节点电极容纳于在例如所示典型材料40的绝缘硅酸盐玻璃中所形成的容器开口中。
典型的优选电容器电介质区50包括氧化铝和氧化铪中至少一项。仅作为示例，其它典型的优选电介质包括氧化钽、钽酸盐、诸如钡锶钛酸盐(barium strontium titante)的钛酸盐以及氧化物-氮化物-氧化物(ONO)材料。
在所示优选实施例中，单元电极52包括导电性金属氮化物层54和导体金属层56，其中导体金属层56包括元素钨、钨合金、硅化钨和氮化钨中至少一项，导体金属层的成分与导电性金属氮化物层54不同。一种典型的钨合金是钛钨合金。在所示的示例中，导体金属层56容纳于导电性金属氮化物层54之上(在某层“上面”的含义是至少与该层具有某种程度上的物理接触关系)。然而在次要的优选实施例中，本发明预料到相反的情况，即导电性金属氮化物层54容纳于导体金属层之上，包括在该层上面。
无论如何，典型的优选导电性金属氮化物层是上文联系优选存储节点材料所描述的层。导电性金属氮化物层54的典型优选厚度范围是从100埃至300埃，而200埃是特别的优选示例。
按照“背景技术”部分所述的现有技术，导体金属层56可以容纳于多个存储器单元电容器中的每一个单个的存储节点电极48的全体(未示出)之上。然而所示的情况是，导体金属层56仅容纳于电容器16和18的每一个单个的存储节点电极48的一部分上。例如并仅作为示例，所示导体金属层56没有容纳于所述容器形状底部的存储节点48的中心部分60之上。在其它的优选方式中，导电性金属氮化物层54容纳于多个存储单元电容器中至少一部分的每一个单个的存储节点电极48的全体之上，所示的层54容纳于电容器16和18的存储节点电极48的全体之上。导体金属层56的典型优选厚度范围是从100埃至1000埃。
在所示的优选实施例中，多晶硅62容纳于导电性金属氮化物层54和导体金属层56之上，而导电性金属氮化物层54、导体金属层56和多晶硅62容纳于存储器单元电容器16和18的存储节点电极48之上。在另外一个优选实施例中，其中导体金属层56容纳于导电性金属氮化物层54之上，多晶硅62容纳于导体金属层56的元素钨、钨合金、硅化钨或氮化钨中至少一项上面。另外，在所示实施例中，尤其是导体金属层56仅容纳于每一个单个的存储节点电极48的一部分之上，多晶硅62也容纳于导电性金属氮化物54的上面。如果导体金属层56容纳于多个存储器单元电容器中的每一个单个的存储节点电极48的全体之上，那么多晶硅62可以仅容纳于导电性金属氮化物层或导体金属层之一的上面。无论如何，多晶硅62的典型优选厚度范围是从50埃至600埃，并优选地填充所述存储节点容器形状的剩余容积。另外，在所示优选实施例中，至少在存储器阵列15中，多晶硅62与导电性金属氮化物54横向互延(co-extensive)，例如图2所示。
例如，可以使用导电性增强杂质对多晶硅62进行导电性掺杂，因此多晶硅62可以包括单元电极的有效导电性部分。另外仅作为示例，可以使用导电性增强杂质对多晶硅进行掺杂，该导电性增强杂质不足以使多晶硅表现出有效的导电性以包括单元电极中的导电性部分，而且在一个实施例中，可能不会使用任何导电性增强杂质进行导电性掺杂。
无论如何，即使或无论是否具有导电性金属氮化物层54，本发明还预料到了多晶硅容纳于导体金属层56之上的情况(如所述的那样容纳于每一个单个的存储节点电极的一部分之上，或是如未描述的那样容纳于每一个单个的存储节点电极全部之上)。然而，图2中具有层54的所述实施例是优选的，而且导体金属层56容纳于导电性金属氮化物层54之上。
另外仅作为示例，本发明预料到导体金属层包括元素钨、钨合金、硅化钨和氮化钨中至少两项，包括其中任意两项、三项或四项。仅作为示例，图3示出了替代实施例半导体晶片片段10a。在适合的地方使用与所述第一实施例相同的数字，而利用后缀“a”或不同的数字指示不同之处。图3示出了包括导体金属层55a的单元电极52a，导体金属层56a包括由元素钨、钨合金、硅化钨和氮化钨中任意两项所组成的两层55、57。其它优选属性如上所述，当然，可以使用三个或四个这样的层(包括更多个其它层)。
如这里所述，使用现有技术的多晶硅已经被确定能够减小电介质泄露，而且可以确信的是，在形成所述电容器之后的处理期间，多晶硅提供了应力缓冲或阻止了氮化钛和硅化钨的氧化。
Claims (62)
1.一种存储器电路，包括：
存储器阵列，包括多个存储器单元电容器，单个的所述电容器包括存储节点电极、电容器电介质区和单元电极；所述单元电极在所述存储器阵列中的所述多个存储器单元电容器中至少一部分之间共用；而且所述存储器阵列中的单元电极包括导体金属层，所述导体金属层包括元素钨、钨合金、硅化钨和氮化钨中至少一项；多晶硅容纳于所述导体金属层之上；所述导体金属层和所述多晶硅容纳于所述多个存储器单元电容器中所述至少一部分的存储节点电极之上。
2.根据权利要求1所述的存储器电路，其中所述导体金属层包括元素钨。
3.根据权利要求1所述的存储器电路，其中所述导体金属层包括硅化钨。
4.根据权利要求1所述的存储器电路，其中所述导体金属层包括氮化钨。
5.根据权利要求1所述的存储器电路，其中所述导体金属层包括钨合金。
6.根据权利要求1所述的存储器电路，其中所述导体金属层包括元素钨、钨合金、硅化钨和氮化钨中至少两项。
7.根据权利要求1所述的存储器电路，其中使用导电性增强杂质对所述多晶硅进行导电性掺杂。
8.根据权利要求1所述的存储器电路，其中不使用任何导电性增强杂质对所述多晶硅进行导电性掺杂。
9.根据权利要求1所述的存储器电路，其中所述多晶硅不构成所述单元电极的导电性部分。
10.根据权利要求1所述的存储器电路，其中所述多晶硅容纳于所述导体金属层的元素钨、钨合金、硅化钨或氮化钨中至少一项的上面。
11.根据权利要求1所述的存储器电路，其中所述电容器电介质区包括氧化铝和氧化铪中至少一项。
12.根据权利要求1所述的存储器电路，其中除了所述导体金属层之外，所述单元电极还包括成分与所述导体金属层不同的导电性金属氮化物。
13.根据权利要求12所述的存储器电路，其中所述多晶硅容纳于所述导电性金属氮化物的上面。
14.根据权利要求12所述的存储器电路，其中所述多晶硅容纳于所述导电性金属氮化物的上面，而且容纳于所述导体金属层的元素钨、钨合金、硅化钨或氮化钨中至少一项的上面。
15.根据权利要求14所述的存储器电路，其中所述多晶硅至少在所述存储器阵列中与所述导电性金属氮化物实质上横向互延。
16.根据权利要求1所述的存储器电路，其中，
所述存储节点电极包括导电性金属氮化物；以及
所述电容器电介质区包括氧化铝和氧化铪中至少一项。
17.根据权利要求1所述的存储器电路包括DRAM电路。
18.根据权利要求1所述的存储器电路，其中所述导体金属层仅容纳于所述多个存储器单元电容器中所述至少一部分的每一个单个的所述存储节点电极的一部分之上。
19.根据权利要求1所述的存储器电路，其中所述多个存储器单元电容器中所述至少一部分的存储节点电极包括容器形状，所述导体金属层仅容纳于所述多个存储器单元电容器中所述至少一部分的所述每一个容器形状的存储节点电极的一部分之上。
20.根据权利要求1所述的存储器电路，其中所述多个存储器单元电容器中所述至少一部分的存储节点电极包括容器形状，使用多晶硅填充所述容器形状的最后剩余的容积。
21.一种存储器电路，包括：
存储器阵列，包括多个存储器单元电容器，单个的所述电容器包括存储节点电极、电容器电介质区和单元电极；所述单元电极在所述存储器阵列中的所述多个存储器单元电容器中至少一部分之间共用；
所述存储器阵列中的单元电极包括：
导电性金属氮化物层；以及
导体金属层，所述导体金属层包括元素钨、钨合金、硅化钨和氮化钨中至少一项；所述导体金属层的成分与所述导电性金属氮化物层不同；以及
多晶硅容纳于所述导电性金属氮化物层以及所述导体金属层之上；所述导电性金属氮化物层、所述导体金属层和所述多晶硅容纳于所述多个存储器单元电容器中所述至少一部分的存储节点电极之上。
22.根据权利要求21所述的存储器电路，其中所述多晶硅至少在所述存储器阵列中与所述导电性金属氮化物层实质上横向互延。
23.根据权利要求21所述的存储器电路，其中所述导体金属层容纳于所述导电性金属氮化物层之上。
24.根据权利要求23所述的存储器电路，其中所述导体金属层容纳于所述导电性金属氮化物层的上面。
25.根据权利要求21所述的存储器电路，其中所述导电性金属氮化物层容纳于所述导体金属层之上。
26.根据权利要求25所述的存储器电路，其中所述导电性金属氮化物层容纳于所述导体金属层的上面。
27.根据权利要求21所述的存储器电路，其中所述多晶硅容纳于以下至少一项的上面：a)所述导电性金属氮化物层，以及b)所述导体金属层的元素钨、钨合金、硅化钨或氮化钨中至少一项。
28.根据权利要求27所述的存储器电路，其中所述多晶硅容纳于所述导电性金属氮化物层的上面。
29.根据权利要求27所述的存储器电路，其中所述多晶硅容纳于所述导体金属层的元素钨、钨合金、硅化钨或氮化钨中至少一项的上面。
30.根据权利要求21所述的存储器电路，其中所述多晶硅容纳于以下两项的上面：a)所述导电性金属氮化物层，以及b)所述导体金属层的元素钨、钨合金、硅化钨或氮化钨中至少一项。
31.根据权利要求21所述的存储器电路，其中所述多晶硅仅容纳于以下两项之一的上面：a)所述导电性金属氮化物层，以及b)所述导体金属层的元素钨、钨合金、硅化钨或氮化钨中至少一项。
32.根据权利要求31所述的存储器电路，其中所述多晶硅容纳于所述导电性金属氮化物层的上面。
33.根据权利要求31所述的存储器电路，其中所述多晶硅容纳于所述导体金属层的元素钨、钨合金、硅化钨或氮化钨中至少一项的上面。
34.根据权利要求21所述的存储器电路，其中所述导体金属层包括元素钨。
35.根据权利要求21所述的存储器电路，其中所述导体金属层包括硅化钨。
36.根据权利要求21所述的存储器电路，其中所述导体金属层包括氮化钨。
37.根据权利要求21所述的存储器电路，其中所述导体金属层包括钨合金。
38.根据权利要求21所述的存储器电路，其中所述导体金属层包括元素钨、钨合金、硅化钨和氮化钨中至少两项。
39.根据权利要求21所述的存储器电路，其中使用导电性增强杂质对所述多晶硅进行导电性掺杂。
40.根据权利要求21所述的存储器电路，其中不使用任何导电性增强杂质对所述多晶硅进行导电性掺杂。
41.根据权利要求21所述的存储器电路，其中所述多晶硅不构成所述单元电极的导电性部分。
42.根据权利要求41所述的存储器电路，其中所述多晶硅至少在所述存储器阵列中与所述导电性金属氮化物层实质上横向互延。
43.根据权利要求21所述的存储器电路，其中所述导体金属层仅容纳于所述多个存储器单元电容器中所述至少一部分的每一个单个的所述存储节点电极的一部分之上。
44.根据权利要求43所述的存储器电路，其中所述导电性金属氮化物层容纳于所述多个存储器单元电容器中所述至少一部分的每一个单个的所述存储节点电极的全体之上。
45.根据权利要求43所述的存储器电路，其中，
所述导体金属层容纳于所述导电性金属氮化物层之上；以及
所述导电性金属氮化物层容纳于所述多个存储器单元电容器中所述至少一部分的每一个单个的所述存储节点电极的全体之上。
46.根据权利要求21所述的存储器电路，其中所述多个存储器单元电容器中所述至少一部分的存储节点电极包括容器形状，所述导体金属层仅容纳于所述多个存储器单元电容器中所述至少一部分的所述每一个容器形状的存储节点电极的一部分之上。
47.根据权利要求46所述的存储器电路，其中所述导电性金属氮化物层容纳于所述多个存储器单元电容器中所述至少一部分的每一个单个的所述存储节点电极的全体之上。
48.根据权利要求46所述的存储器电路，其中，
所述导体金属层容纳于所述导电性金属氮化物层之上；以及
所述导电性金属氮化物层容纳于所述多个存储器单元电容器中所述至少一部分的每一个单个的所述存储节点电极的全体之上。
49.根据权利要求21所述的存储器电路，其中所述多个存储器单元电容器中所述至少一部分的存储节点电极包括容器形状，使用所述多晶硅填充所述容器形状的最后剩余的容积。
50.根据权利要求21所述的存储器电路包括DRAM电路。
51.一种存储器电路，包括：
存储器阵列，包括多个存储器单元电容器，单个的所述电容器包括存储节点电极、电容器电介质区和单元电极；所述单元电极在所述存储器阵列中的所述多个存储器单元电容器中至少一部分之间共用；所述存储节点电极是容器形状，并且容纳于在绝缘硅酸盐玻璃中形成的容器开口之中；
所述存储器阵列中的单元电极包括：
具有容器形状的导电性金属氮化物层；
导体金属层，容纳于所述导电性金属氮化物层的上面，所述导体金属层包括与所述导电性金属氮化物层相接触的元素钨、钨合金、硅化钨和氮化钨中至少一项；所述导体金属层的成分与所述导电性金属氮化物层不同；以及
多晶硅，容纳于所述导体金属层的元素钨、钨合金、硅化钨或氮化钨中至少一项的上面；所述导电性金属氮化物层、所述导体金属层和所述多晶硅容纳于所述多个存储器单元电容器中所述至少一部分的存储节点电极之上；所述多晶硅填充了所述容器形状的存储节点电极的最后剩余的容积。
52.根据权利要求51所述的存储器电路，其中所述导体金属层包括元素钨。
53.根据权利要求51所述的存储器电路，其中所述导体金属层包括硅化钨。
54.根据权利要求51所述的存储器电路，其中所述导体金属层包括氮化钨。
55.根据权利要求51所述的存储器电路，其中所述导体金属层包括钨合金。
56.根据权利要求51所述的存储器电路，其中所述导体金属层包括元素钨、钨合金、硅化钨和氮化钨中至少两项。
57.根据权利要求51所述的存储器电路，其中使用导电性增强杂质对所述多晶硅进行导电性掺杂。
58.根据权利要求51所述的存储器电路，其中不使用任何导电性增强杂质对所述多晶硅进行导电性掺杂。
59.根据权利要求51所述的存储器电路，其中所述多晶硅不构成所述单元电极的导电性部分。
60.根据权利要求51所述的存储器电路，其中所述多晶硅至少在所述存储器阵列中与所述导电性金属氮化物层实质上横向互延。
61.根据权利要求51所述的存储器电路，其中所述导体金属层仅容纳于所述多个存储器单元电容器中所述至少一部分的每一个单个的所述存储节点电极的一部分之上。
62.根据权利要求51所述的存储器电路，其中，
所述多晶硅至少在所述存储器阵列中与所述导电性金属氮化物层实质上横向互延；以及
所述导体金属层仅容纳于所述多个存储器单元电容器中所述至少一部分的每一个单个的所述存储节点电极的一部分之上。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/918,613 US7126182B2 (en) | 2004-08-13 | 2004-08-13 | Memory circuitry |
| US10/918,613 | 2004-08-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101002298A true CN101002298A (zh) | 2007-07-18 |
Family
ID=35520704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200580027152XA Pending CN101002298A (zh) | 2004-08-13 | 2005-08-11 | 存储器电路 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7126182B2 (zh) |
| EP (1) | EP1787317A2 (zh) |
| JP (1) | JP5417596B2 (zh) |
| CN (1) | CN101002298A (zh) |
| TW (1) | TWI285941B (zh) |
| WO (1) | WO2006020828A2 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104081522A (zh) * | 2012-01-27 | 2014-10-01 | 美光科技公司 | 用于在多芯片模块中提供电容的设备及方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7126182B2 (en) * | 2004-08-13 | 2006-10-24 | Micron Technology, Inc. | Memory circuitry |
| KR100791339B1 (ko) * | 2006-08-25 | 2008-01-03 | 삼성전자주식회사 | 평탄화 저항 패턴을 포함하는 복합칩 반도체 소자 및 그제조 방법 |
| US20080274615A1 (en) * | 2007-05-02 | 2008-11-06 | Vaartstra Brian A | Atomic Layer Deposition Methods, Methods of Forming Dielectric Materials, Methods of Forming Capacitors, And Methods of Forming DRAM Unit Cells |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5930639A (en) * | 1996-04-08 | 1999-07-27 | Micron Technology, Inc. | Method for precision etching of platinum electrodes |
| US5843830A (en) * | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
| JP4056588B2 (ja) * | 1996-11-06 | 2008-03-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5766994A (en) * | 1997-04-11 | 1998-06-16 | Vanguard International Semiconductor Corporation | Dynamic random access memory fabrication method having stacked capacitors with increased capacitance |
| US6093617A (en) * | 1997-05-19 | 2000-07-25 | Taiwan Semiconductor Manufacturing Company | Process to fabricate hemispherical grain polysilicon |
| US6146961A (en) * | 1997-06-23 | 2000-11-14 | Micron Technology, Inc. | Processing methods of forming a capacitor |
| TW359868B (en) * | 1997-08-21 | 1999-06-01 | United Microelectronics Corp | DRAM capacitors and production process therefor |
| US5960294A (en) * | 1998-01-13 | 1999-09-28 | Micron Technology, Inc. | Method of fabricating a semiconductor device utilizing polysilicon grains |
| US6083803A (en) * | 1998-02-27 | 2000-07-04 | Micron Technology, Inc. | Semiconductor processing methods of forming a conductive projection and methods of increasing alignment tolerances |
| US6033950A (en) * | 1998-04-10 | 2000-03-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual layer poly deposition to prevent auto-doping in mixed-mode product fabrication |
| US6265260B1 (en) * | 1999-01-12 | 2001-07-24 | Lucent Technologies Inc. | Method for making an integrated circuit capacitor including tantalum pentoxide |
| US6348709B1 (en) * | 1999-03-15 | 2002-02-19 | Micron Technology, Inc. | Electrical contact for high dielectric constant capacitors and method for fabricating the same |
| US6696718B1 (en) * | 1999-04-06 | 2004-02-24 | Micron Technology, Inc. | Capacitor having an electrode formed from a transition metal or a conductive metal-oxide, and method of forming same |
| KR100358066B1 (ko) * | 1999-06-25 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6358857B1 (en) | 1999-07-23 | 2002-03-19 | Micron Technology, Inc. | Methods of etching insulative materials, of forming electrical devices, and of forming capacitors |
| KR100338110B1 (ko) * | 1999-11-09 | 2002-05-24 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| JP3464956B2 (ja) * | 1999-12-09 | 2003-11-10 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| US6492241B1 (en) * | 2000-04-10 | 2002-12-10 | Micron Technology, Inc. | Integrated capacitors fabricated with conductive metal oxides |
| US6482736B1 (en) * | 2000-06-08 | 2002-11-19 | Micron Technology, Inc. | Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers |
| JP3983960B2 (ja) * | 2000-07-14 | 2007-09-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| US6682969B1 (en) * | 2000-08-31 | 2004-01-27 | Micron Technology, Inc. | Top electrode in a strongly oxidizing environment |
| US6518117B2 (en) * | 2001-03-29 | 2003-02-11 | Micron Technology, Inc. | Methods of forming nitrogen-containing masses, silicon nitride layers, and capacitor constructions |
| KR100401503B1 (ko) * | 2001-04-30 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 제조방법 |
| KR100417855B1 (ko) * | 2001-04-30 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 제조방법 |
| US6825081B2 (en) * | 2001-07-24 | 2004-11-30 | Micron Technology, Inc. | Cell nitride nucleation on insulative layers and reduced corner leakage of container capacitors |
| JP2003273230A (ja) * | 2002-03-19 | 2003-09-26 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| KR100464650B1 (ko) * | 2002-04-23 | 2005-01-03 | 주식회사 하이닉스반도체 | 이중 유전막 구조를 가진 반도체소자의 캐패시터 및 그제조방법 |
| US6967154B2 (en) * | 2002-08-26 | 2005-11-22 | Micron Technology, Inc. | Enhanced atomic layer deposition |
| KR100477807B1 (ko) * | 2002-09-17 | 2005-03-22 | 주식회사 하이닉스반도체 | 캐패시터 및 그의 제조 방법 |
| KR100469158B1 (ko) * | 2002-12-30 | 2005-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| JP2004247559A (ja) * | 2003-02-14 | 2004-09-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP4227615B2 (ja) * | 2003-05-29 | 2009-02-18 | 富士通株式会社 | データリストア方法，情報処理装置およびデータリストアプログラム |
| US6993916B2 (en) * | 2004-06-08 | 2006-02-07 | General Electric Company | Burner tube and method for mixing air and gas in a gas turbine engine |
| KR100587082B1 (ko) * | 2004-06-30 | 2006-06-08 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
| US7126182B2 (en) * | 2004-08-13 | 2006-10-24 | Micron Technology, Inc. | Memory circuitry |
-
2004
- 2004-08-13 US US10/918,613 patent/US7126182B2/en not_active Expired - Fee Related
-
2005
- 2005-08-11 CN CNA200580027152XA patent/CN101002298A/zh active Pending
- 2005-08-11 JP JP2007525812A patent/JP5417596B2/ja not_active Expired - Fee Related
- 2005-08-11 WO PCT/US2005/028670 patent/WO2006020828A2/en active Application Filing
- 2005-08-11 EP EP05785656A patent/EP1787317A2/en not_active Withdrawn
- 2005-08-12 TW TW094127599A patent/TWI285941B/zh not_active IP Right Cessation
-
2006
- 2006-07-05 US US11/481,660 patent/US7495277B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104081522A (zh) * | 2012-01-27 | 2014-10-01 | 美光科技公司 | 用于在多芯片模块中提供电容的设备及方法 |
| CN104081522B (zh) * | 2012-01-27 | 2017-08-22 | 美光科技公司 | 用于在多芯片模块中提供电容的设备及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1787317A2 (en) | 2007-05-23 |
| TWI285941B (en) | 2007-08-21 |
| US20060249772A1 (en) | 2006-11-09 |
| JP5417596B2 (ja) | 2014-02-19 |
| TW200620564A (en) | 2006-06-16 |
| WO2006020828A3 (en) | 2006-04-13 |
| US7126182B2 (en) | 2006-10-24 |
| JP2008510306A (ja) | 2008-04-03 |
| WO2006020828A2 (en) | 2006-02-23 |
| US20060033140A1 (en) | 2006-02-16 |
| US7495277B2 (en) | 2009-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102406719B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7321150B2 (en) | Semiconductor device precursor structures to a double-sided capacitor or a contact | |
| KR102306515B1 (ko) | 개선된 강유전체 랜덤 액세스 메모리(FeRAM)에 관한 방법 및 구조 | |
| US6686620B2 (en) | FRAM and method of fabricating the same | |
| US10741562B2 (en) | Semiconductor device | |
| US6737696B1 (en) | DRAM capacitor formulation using a double-sided electrode | |
| US9230966B2 (en) | Capacitor and method of manufacturing the same | |
| CN111180506B (zh) | 半导体器件 | |
| US10910382B2 (en) | Method for fabricating semiconductor device | |
| US8106438B2 (en) | Stud capacitor device and fabrication method | |
| CN101002298A (zh) | 存储器电路 | |
| US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
| KR20090070910A (ko) | 필라형 스토리지노드를 구비한 캐패시터의 제조 방법 | |
| KR100578671B1 (ko) | 스택형 캐패시터 메모리 셀 및 그 제조방법 | |
| KR100888123B1 (ko) | 메모리 회로 | |
| US7682898B2 (en) | Semiconductor device and method for fabricating the same | |
| KR100678641B1 (ko) | 반도체 집적 회로 장치와 그 제조 방법 | |
| KR20060039641A (ko) | 반도체소자의 제조방법 | |
| KR20100026328A (ko) | 습식배리어막을 이용한 캐패시터 제조 방법 | |
| KR20050002381A (ko) | 반도체 메모리 장치의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070718 |