CN100595819C - 晶体管阵列基板和显示面板 - Google Patents
晶体管阵列基板和显示面板 Download PDFInfo
- Publication number
- CN100595819C CN100595819C CN200510106398A CN200510106398A CN100595819C CN 100595819 C CN100595819 C CN 100595819C CN 200510106398 A CN200510106398 A CN 200510106398A CN 200510106398 A CN200510106398 A CN 200510106398A CN 100595819 C CN100595819 C CN 100595819C
- Authority
- CN
- China
- Prior art keywords
- electrode
- source electrode
- power supply
- transistor
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明的晶体管阵列基板降低布线的电压降。该晶体管阵列基板,具备:基板;多个驱动晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入栅极绝缘膜;多个信号线,与所述多个驱动晶体管的栅极一起布图,排列成在所述基板上沿规定方向延伸;多个供给线,与所述多个驱动晶体管的源极、漏极一起布图,隔着所述栅极绝缘膜与所述多个信号线交叉排列,与驱动晶体管的源极与漏极中的一个导通;多个供电布线,沿所述多个供给线分别层叠在所述多个供给线上。
Description
技术领域
本发明涉及一种具备晶体管的晶体管阵列基板、和一种使用了通过利用晶体管阵列基板流通电流来自发光的发光元件的显示面板。
背景技术
有机场致发光显示面板大致可分为无源驱动方式和有源矩阵驱动方式两种,但有源矩阵驱动方式的有机场致发光显示面板在高对比度、高精细等方面比无源驱动方式好。例如,在专利文献1中记载的现有的有源矩阵驱动方式的有机场致发光显示面板中,对每个象素都设置了有机场致发光元件(下面称为有机EL元件)、向栅极施加对应于图像数据的电压信号来在有机EL元件中流通电流的驱动晶体管、和执行用于向该驱动晶体管的栅极提供对应于图像数据的电压信号的开关的开关用晶体管。在该有机场致发光显示面板中,若选择扫描线,则开关用晶体管导通,此时,经信号线将表示亮度的电平的电压施加于驱动晶体管的栅极上。由此,驱动晶体管导通,大小对应于栅极电压的电平的驱动电流经驱动晶体管的源极-漏极,从电源流到有机EL元件,有机EL元件以对应于电流大小的亮度发光。在从扫描线的选择结束起到选择下一扫描线为止的期间,即便开关用晶体管截止,也继续保持驱动晶体管的栅极电压的电平,有机EL元件以按照对应于电压的驱动电流的大小的亮度发光。
为了驱动有机场致发光显示面板,在有机场致发光显示面板的外围设置驱动电路,向铺设于有机场致发光显示面板中的扫描线、信号线、电源线等施加电压。
另外,在现有的有源矩阵驱动方式的有机场致发光显示面板中,使用开关用晶体管、驱动晶体管等薄膜晶体管的材料,与薄膜晶体管的布图工序同时布图电源线等在有机EL元件中流通电流的布线。即,当制造有机场致发光显示面板时,通过对构成薄膜晶体管电极的导电性薄膜执行光刻法、蚀刻法,利用该导电性薄膜来形状加工薄膜晶体管的电极,同时,还形状加工同时与电极连接的布线。因此,若由导电性薄膜来形成布线,则布线与薄膜晶体管的电极厚度相同。
专利文献1:特开平8-330600号公报。
但是,由于以用作晶体管为前提来设计薄膜晶体管的电极,换言之,由于不是以在发光元件中流过电流为前提来设计,所以如其名称所述,为薄膜,因此,若从布线向多个发光元件流过电流,则由于布线的电阻而产生电压降,产生通过布线的电流流动延迟。虽然为了抑制电压降和电流延迟而期望使布线低电阻化,但为此,构成晶体管的源极、漏极电极的金属层或构成栅极电极的金属层变厚,或以充分流过电流的程度的宽度布图这些金属层来形成低电阻布线时,布线与其它布线或导电体等俯视时重叠的面积增加,其间产生寄生电容,发生延迟电流流过的因素,或者,在从晶体管阵列基板侧射出EL光的所谓底部发射构造的情况下,布线会遮光来自EL元件的发光,所以导致作为发光面积比例的数值孔径变小。另外,若为了低电阻化而增厚薄膜晶体管的栅极电极,则必需增厚至用于平坦化栅极电极的级差的平坦化膜(例如在薄膜晶体管为逆交错构造(逆スタガ構造)的情况下,相当于栅极绝缘膜),晶体管特性有可能会大大变化,另外,若增厚源极、漏极电极,则由于源极、漏极电极的蚀刻精度下降,所以有可能对晶体管的特性造成坏影响。
发明内容
因此,本发明的目的在于抑制电压降、信号延迟,良好地驱动发光元件。
为了解决以上课题,本发明的晶体管阵列基板,具备:
基板;
多个驱动晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入栅极绝缘膜;
多个信号线,与所述多个驱动晶体管的栅极一起布图,排列成在所述基板上沿规定方向延伸;
多个供给线,与所述多个驱动晶体管的源极、漏极一起布图,隔着所述栅极绝缘膜与所述多个信号线交叉排列,与驱动晶体管的源极与漏极中的一个导通;和
多个供电布线,沿所述多个供给线分别层叠在所述多个供给线上。
最好是,所述晶体管阵列基板还具备多个扫描线,与所述多个驱动晶体管的源极、漏极一起布图,隔着所述栅极绝缘膜与所述多个供给线交叉排列。
最好是,所述晶体管阵列基板还具备多个开关晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入所述栅极绝缘膜,
所述多个驱动晶体管的源极和漏极中的另一个分别与所述多个开关晶体管的源极和漏极中的一个导通,
所述多个开关晶体管的栅极经形成于所述栅极绝缘膜中的接触孔与所述扫描线导通,
所述多个开关晶体管的源极和漏极中的另一个经形成于所述栅极绝缘膜中的接触孔与所述信号线导通。
最好是,所述晶体管阵列基板还具备多个保持晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入所述栅极绝缘膜,
所述多个保持晶体管的源极与漏极中的一个经形成于所述栅极绝缘膜中的接触孔,分别与所述多个驱动晶体管的栅极导通,
所述多个保持晶体管的源极与漏极中的另一个与所述供给线或所述扫描线导通,
所述多个保持晶体管的栅极经形成于所述栅极绝缘膜中的接触孔,与所述扫描线导通。
本发明的显示面板,具备:
基板;
多个驱动晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入栅极绝缘膜;
多个信号线,与所述多个驱动晶体管的栅极一起布图,排列成在所述基板上沿规定方向延伸;
多个供给线,与所述多个驱动晶体管的源极、漏极一起布图,隔着所述栅极绝缘膜与所述多个信号线交叉排列,与驱动晶体管的源极与漏极中的一个导通;
多个供电布线,沿所述多个供给线分别与所述多个供给线连接;
多个象素电极,分别与所述多个驱动晶体管的源极与漏极的另一个导通;
多个发光层,成膜于所述多个象素电极的各象素电极上;和
覆盖所述多个发光层的相对电极。
最好是,所述显示面板还具备多个扫描线,所述多个扫描线与所述多个晶体管的源极、漏极一起布图,经所述栅极绝缘膜与所述多个供给线交叉排列。
根据本发明,信号线与驱动晶体管的栅极一起布图,但在将供电布线层叠在供给线上之后,在驱动晶体管的漏极、源极、栅极之外形成供电布线。因此,可不使供电布线的宽度变宽的情况下增厚供电布线,可使供电布线低电阻化。因此,即便在通过供电布线向驱动晶体管、象素电极输出信号的情况下,也可在抑制电压降的同时,抑制信号延迟。
另外,在通过电镀来成膜供电布线的情况下,由于供给线成为信号线的上层,所以通过在晶体管阵列基板、显示面板的制造过程中在向供给线施加电压的状态下浸渍在电镀液中,可使层叠于供给线上的供电布线生长。
根据本发明,因为可增厚供电布线,所以可使供电布线低电阻化。可利用供电布线的低电阻化来抑制信号延迟、电压降。
显示面板的制造方法具有以下工序:
在面板上,按照排列成矩阵状的方式布图象素电极;
在所述象素电极之间形成由金属构成的布线;
在所述布线的表面覆盖疏液导通层;
通过在所述电极上涂布有机化合物含有液,成膜有机化合物层。
通过增厚布线,抑制电压降,并且用于成膜有机化合物含有液时的隔壁。因此,由于疏液导通层示出疏液性,所以可良好地布图有机化合物层。另外,例如三嗪化合物等疏液导通层有选择地在金属表面覆盖到示出疏液性的程度,但在绝缘物或金属氧化物的表面未覆盖到示出疏液性的程度,并且在金属的表面极薄地覆盖,所以金属表面的导电性不会丧失。
附图说明
图1是与绝缘基板2一起表示EL显示面板1的电路构成的图。
图2是EL显示面板1的象素电路Pi,j的等效电路图。
图3是表示EL显示面板1的象素电路Pi,j的电极的平面图。
图4是表示EL显示面板1的象素电路Pi,j的电极的平面图。
图5是图3所示的V-V线的箭头截面图。
图6是图3所示的VI-VI线的箭头截面图。
图7是图3所示的VII-VII线的箭头截面图。
图8是图3所示的VIII-VIII线的箭头截面图。
图9是布图栅极层的状态的平面图。
图10是布图漏极层的状态的平面图。
图11是在布图后的栅极层上重叠漏极层的状态的平面图。
图12是表示EL显示面板1的有机EL层的布局的示意平面图。
图13是用于说明EL显示面板1的驱动方法的时间图。
图14是用于说明EL显示面板1的另一驱动方法的时间图。
图15是表示各象素电路P1,1-Pm,n的驱动晶体管23和有机EL元件20的电流-电压特性的曲线。
图16是表示32英寸的EL显示面板1的供电布线90和共同布线91各自的最大电压降与布线电阻率ρ/截面积S的相关性的曲线。
图17是表示32英寸的EL显示面板1的供电布线90和共同布线91各自的截面积与电流密度的相关性的曲线。
图18是表示40英寸的EL显示面板1的供电布线90和共同布线91各自的最大电压降与布线电阻率ρ/截面积S的相关性的曲线。
图19是表示40英寸的EL显示面板1的供电布线90和共同布线91各自的截面积与电流密度的相关性的曲线。
图20是与绝缘基板2一起表示EL显示面板1的电路构成的图。
图21是EL显示面板1的象素电路Pi,j的等效电路图。
图22是表示EL显示面板1的象素电路Pi,j和象素电路Pi,j+1的电极的平面图。
图23是沿垂直于驱动晶体管23的沟道宽度的面截断的截面图。
图24是图3所示的XXIV-XXIV线的箭头截面图。
图25是图3所示的XXV-XXV线的箭头截面图。
图26是表示疏液性导通膜55的覆膜构造的模式图。
图27是表示EL显示面板1的有机EL层的布局的示意平面图。
图28是用于说明EL显示面板1的动作的时间图。
具体实施方式
[第1实施方式]
下面,参照附图来说明实施本发明的实施方式。但是,在下述的实施方式中,为了实施本发明,而最好在技术上附加各种限定,但发明范围不限于下面的实施方式和图示例。
[EL显示面板的整体构成]
图1中示出有源矩阵驱动方式的EL显示面板1的示意图。如图1所示,EL显示面板1具备具有透光性的可挠性薄片状或刚性板状的绝缘基板2;彼此平行地排列在绝缘基板2上的n条(多条)信号线Y1-Yn;俯视绝缘基板2时与信号线Y1-Yn正交地排列在绝缘基板2上的m条(多条)扫描线X1-Xm;在扫描线X1-Xm各自间与扫描线X1-Xm平行且彼此不同地排列在绝缘基板2上的m条(多条)供给线Z1-Zm;沿信号线Y1-Yn和扫描线X1-Xm成矩阵状地排列在绝缘基板2上的(m×n)组象素电路P1,1-Pm,n;俯视时与供给线Z1-Zm平行地设计的多个供电布线90、90、...;和沿俯视时与信号线Y1-Yn平行的方向上设置的共同布线91、91、...。
下面,将信号线Y1-Yn延伸的方向称为垂直方向(列方向),将扫描线X1-Xm延伸的方向称为水平方向(行方向)。另外,m、n为2以上的自然数,在扫描线X下标的数字在图1中表示从上到下的排列顺序,在供给线Z下标的数字在图1中表示从上到下的排列顺序,在信号线Y下标的数字在图1中表示从左到右的排列顺序,在象素电路P下标的数字的前侧表示从上到下的排列顺序,后侧表示从左到右的排列顺序。即,在将1-m中任意自然数设为i、将1-n中任意自然数设为j的情况下,扫描线Xi为从上开始的第i行,供给线Zi为从左开始的第i行,信号线Yj为从左开始的第j列,象素电路Pi,j为从上开始的第i行、从左开始的第j列,象素电路Pi,j连接于扫描线Xi、供给线Zi和信号线Yj上。
供电布线90、90、...的总数为m条,各供电布线90从绝缘基板2的左侧端子90b与右侧端子90c两侧施加流通后述写入电流的电压VL和流通驱动电流的电压VH,所以与仅从左侧端子90b和右侧端子90c之一施加电压VL和电压VH相比,可进一步抑制供电布线90的电压降,使其较小。各供电布线90、90、...在各供给线Z1-Zm上形成为与各供给线Z1-Zm电连接。
共同布线91、91、...的总数为n+1条,在行方向上邻接的共同布线91、91还用作在成膜时分隔夹在其间的有机EL元件(发光元件)20的有机EL层20b的隔壁。共同布线91、91、...在前侧与绕回布线91a连接,在后侧与绕回布线91b连接,绕回布线91a、91b的膜厚与共同布线91、91、...相同,也用作在成膜时沿前后方向分隔有机EL层20b的隔壁。共同布线91、91、...通过布线端子91c与外部连接,施加共同电位Vcom。
在该EL显示面板1中,由扫描线X1-Xm和信号线Y1-Yn区分成矩阵状的各个区域构成象素,对一个象素仅设置1组象素电路P1,1-Pm,n。
[象素电路的电路构成]
因为任一象素电路P1,1-Pm,n都相同地构成,所以说明象素电路P1,1-Pm,n中的任意象素电路Pi,j。图2是象素电路Pi,j的等效电路图,图3、图4是主要表示象素电路Pi,j的电极的平面图。另外,为了容易看图,图3中省略象素电路Pi,j的象素电极20a的图示,图4中省略象素电路Pi,j的下层侧电极的图示。
象素电路Pi,j具备作为象素的有机EL元件20、配置在有机EL元件20周围的3个N沟道型非晶硅薄膜晶体管(下面简称为晶体管)21、22、23、和电容24。下面,将晶体管21称为开关晶体管21,将晶体管22称为保持晶体管22,将晶体管23称为驱动晶体管23。
如图2所示,在象素电路Pi,j中,就开关晶体管21而言,源极21s与信号线Yj导通,漏极21d与有机EL元件20的象素电极20a、驱动晶体管23的源极23s与电容24的上层电极24B导通,栅极21g与保持晶体管22的栅极22g和扫描线Xi导通。
就保持晶体管22而言,源极22s与驱动晶体管23的栅极23g和电容24的下层电极24A导通,漏极22d与驱动晶体管23的漏极23d和供给线Zi导通,栅极22g与开关晶体管21的栅极21g和扫描线Xi导通。
就驱动晶体管23而言,源极23s与有机EL元件20的象素电极20a、开关晶体管21的漏极21d和电容24的电极24B导通,漏极23d与保持晶体管22的漏极22d和供给线Zi导通,栅极23g与保持晶体管22的源极22s和电容24的下层电极24A导通。
[平面布局]
如图1-图4所示,在俯视EL显示面板1的情况下,扫描线X1-Xm与供给线Z1-Zm交替排列,供电布线90、90、...分别重合在供给线Z1-Zm上。另外,信号线Y1-Yn与共同布线91、91、...交替排列。
如图3-图4所示,在着眼于象素电路P1,1-Pm,n中的任意象素电路Pi,j的情况下,俯视时,在信号线Yj与共同布线91之间、即扫描线Xi与供给线Zi之间,形成由它们包围的矩形区域,在该矩形区域内配置有机EL元件20的象素电极20a。因此,在俯视时EL显示面板1整体的情况下,多个象素电极20a被排列成矩阵状。另外,象素电极20a在俯视时的情况下,设置成在垂直方向上长的矩形。
俯视时,沿信号线Yj配置开关晶体管21,该开关晶体管21重合在象素电极20a的边缘部分。
另外,俯视时,沿扫描线Xi配置保持晶体管22,该保持晶体管22重合在象素电极20a的边缘部分。
另外,俯视时,驱动晶体管23配置成重合于共同布线91上。
另外,俯视时,电容24沿共同布线91、供给线Zi和信号线Yj重合在象素电极20a的边缘部分。
另外,若俯视EL显示面板1整体时,仅着眼于象素电路P1,1-Pm,n的开关晶体管21,则多个开关晶体管21在绝缘基板2上排列成矩阵状,俯视时,若俯视时仅着眼于象素电路P1,1-Pm,n的保持晶体管22,则多个保持晶体管22在绝缘基板2上排列成矩阵状,若俯视时仅着眼于象素电路P1,1-Pm,n的驱动晶体管23,则多个驱动晶体管23在绝缘基板2上排列成矩阵状。
[EL显示面板的层构造]
说明EL显示面板1的层构造。首先,用图5-图8来说明晶体管21-23的层构造。这里,图5是沿图3所示的V-V线、沿绝缘基板2的厚度方向切断的箭头截面图,图6是沿图3所示的VI-VI线、沿绝缘基板2的厚度方向切断的箭头截面图,图7是沿图3所示的VII-VII线、沿绝缘基板2的厚度方向切断的箭头截面图,图8是沿图3所示的VIII-VIII线、沿绝缘基板2的厚度方向切断的箭头截面图。另外,图5-图7中,还局部示出象素电路Pi,j的相邻象素电路Pi,j-1。
如图5所示,开关晶体管21由形成于绝缘基板2上的栅极21g;形成于栅极21g上的栅极绝缘膜31;夹持栅极绝缘膜31、并面对栅极21g的半导体膜21c;形成于半导体膜21c的中央部上的沟道保护膜21p;在半导体膜21c的两端部上彼此间隔形成、局部重合于沟道保护膜21p上的杂质半导体膜21a、21b;形成于杂质半导体膜21a上的漏极21d;和形成于杂质半导体膜21b上的源极21s构成。另外,漏极21d和源极21s可以是单层构造,也可以是二层以上的层叠构造。
如图8所示,保持晶体管22包括:形成于绝缘基板2上的栅极22g;形成于栅极22g上的栅极绝缘膜31;夹持栅极绝缘膜31、并面对栅极22g的半导体膜22c;形成于半导体膜22c的中央部上的沟道保护膜22p;在半导体膜22c的两端部上彼此间隔形成、局部重合于沟道保护膜22p上的杂质半导体膜22a、22b;形成于杂质半导体膜22a上的漏极22d;和形成于杂质半导体膜22b上的源极22s。另外,漏极22d和源极22s可以是单层构造,也可以是二层以上的层叠构造。
如图5所示,驱动晶体管23包括:形成于绝缘基板2上的栅极23g;形成于栅极23g上的栅极绝缘膜31;夹持栅极绝缘膜31、并面对栅极23g的半导体膜23c;形成于半导体膜23c的中央部上的沟道保护膜23p;在半导体膜23c的两端部上彼此间隔形成、局部重合于沟道保护膜23p上的杂质半导体膜23a、23b;形成于杂质半导体膜23b上的漏极23d;和形成于杂质半导体膜23a上的源极23s。在俯视时的情况下,通过将驱动晶体管23的源极23s设置成ユ字状,驱动晶体管23的沟道宽度变宽。另外,晶体管21-23的各漏极21d-23d和源极21s-23s布图相同材料层来形成。
下面,说明电容24的层构造。如图5、图8所示,电容24由形成于绝缘基板2上的下层电极24A、形成于下层电极24A上的栅极绝缘膜31、和夹持栅极绝缘膜31而面对上层电极24A的电极24B构成。
下面,用图5-图11来说明晶体管21-23和电容24的各层与信号线Y1-Yn、扫描线X1-Xm和供给线Z1-Zm的关系。图9-图11是晶体管21-23等的电极的平面图。
如图5-图8、图9所示,象素电路P1,1-Pm,n的开关晶体管21的栅极21g、保持晶体管22的栅极22g、驱动晶体管23的栅极23g和电容24的下层电极24A及信号线Y1-Yn,是通过光刻法、蚀刻法在绝缘基板2上对整面成膜的相同导电性膜进行布图来形成的。下面,将构成开关晶体管21的栅极21g、保持晶体管22的栅极22g、驱动晶体管23的栅极23g和电容24的电极24A及信号线Y1-Yn的导电性膜称为栅极层。这里,图9表示布图栅极层的状态的平面图。
如图5-图8所示,栅极绝缘膜31为对象素电路P1,1-Pm,n的开关晶体管21、保持晶体管22、驱动晶体管23和电容24全部共同的膜,在面内整面成膜。因此,栅极绝缘膜31覆盖开关晶体管21的栅极21g、保持晶体管22的栅极22g、驱动晶体管23的栅极23g和电容24的电极24A及信号线Y1-Yn。
如图5-图8、图10所示,象素电路P1,1-Pm,n的开关晶体管21的漏极21d、源极21s、保持晶体管22的漏极22d、源极22s、驱动晶体管23的栅极漏极23d、源极23s和电容24的电极24B及扫描线X1-Xm和供给线Z1-Zm,是通过光刻法、蚀刻法在栅极绝缘膜31上对整面成膜的相同导电性膜进行布图而形成的。下面,将构成开关晶体管21的漏极21d、源极21s、保持晶体管22的漏极22d、源极22s、驱动晶体管23的漏极23d、源极23s和电容24的电极24B及扫描线X1-Xm和供给线Z1-Zm的导电性膜称为漏极层。
这里,图10表示布图漏极层的状态的平面图。另外,图11表示在已布图的栅极层上重合已布图的漏极层的状态的平面图。
如图3、图7、图9、图10所示,扫描线Xi经形成于栅极绝缘膜31中的接触孔92与开关晶体管21的栅极21g和保持晶体管22的栅极22g导通,信号线Yj经形成于栅极绝缘膜31中的接触孔94与开关晶体管21的源极21s导通,保持晶体管22的源极22s经形成于栅极绝缘膜31中的接触孔93与驱动晶体管23的栅极23g导通。
如图5-图8所示,开关晶体管21、保持晶体管22和驱动晶体管23以及扫描线X1-Xm和供给线Z1-Zm被整面成膜的保护绝缘膜32所覆盖。另外,细节如后所述,保护绝缘膜32在与供给线Zi-Zm重合的部位被分断成长方形。
在保护绝缘膜32上层叠平坦化膜33,开关晶体管21、保持晶体管22和驱动晶体管23以及扫描线X1-Xm和供给线Z1-Zm所形成的凹凸被平坦化膜33消除。即,平坦化膜33的表面变平坦。平坦化膜33是固化树脂来形成的。另外,细节如后所述,平坦化膜33与保护绝缘膜32一起在重合于供给线Z1-Zm的部位被分断成矩形。
另外,在将该EL显示面板1用作底部发射型的情况下,即将绝缘基板2用作显示面的情况下,在栅极绝缘膜31、保护绝缘膜32和平坦化膜33中使用透明材料。
在保护绝缘膜32和平坦化膜33中,分别重合于供给线Z1-Zm来形成沿供给线Z1-Zm在水平方向延伸的长的多个沟34(图8中示出),保护绝缘膜32和平坦化膜33被在垂直方向上邻接的沟34、34分断成在水平方向上延伸的矩形。在沟34中分别埋入供电布线90,在沟34内,与供给线Z1-Zm电连接地分别层叠供电布线90。供电布线90利用电镀法来形成,所以比信号线Y1-Yn、扫描线X1-Xm和供给线Z1-Zm以及晶体管21-23的栅极电极或源极、漏极电极厚得多。具体而言,供电布线90的厚度与保护绝缘膜32与平坦化膜33的厚度总计大致相等。供电布线90由金或镍或它们的层叠体构成。
将从绝缘基板2至平坦化膜33的层叠构造称为晶体管阵列基板50。就该晶体管阵列基板50而言,俯视时,开关晶体管21、保持晶体管22和驱动晶体管23排列成矩阵状。
下面,说明层叠在晶.体管阵列基板50的表面中的层构造。在晶体管阵列基板50的表面上、即平坦化膜33的表面上,将多个象素电极20a排列成矩阵状。另外,在平坦化膜33和保护绝缘膜32中,与象素电极20a和电容24的电极24B的一部分重合地形成多个接触孔95,在这些接触孔95中埋入导电性衬垫。因此,象素电极20a经形成于平坦化膜33和保护绝缘膜32中的接触孔95,与电容24的电极24B、开关晶体管21的漏极21d和驱动晶体管23的源极23s导通。另外,利用电镀法来形成接触孔95内的导电性衬垫。
象素电极20a是用作有机EL元件20的阳极的电极。即,象素电极20a的功函数最好较高,最好向后述的有机EL层20b中高效注入空穴。另外,象素电极20a在底部发射构造的情况下,对可视光具有透射性。作为象素电极20a,例如有以锡掺杂氧化铟(ITO)、锌掺杂氧化铟、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)或镉锡氧化物(CTO)为主的金属氧化物。
另外,在将该EL显示面板1用作底部发射型的情况下、即将绝缘基板2的相反侧用作显示面的情况下,最好在象素电极20a与平坦化膜33之间成膜导电性和可视光反向性高的反射膜。
这些象素电极20a是利用光刻法、蚀刻法在平坦化膜33上对整面成膜的导电性膜(在底部发射的情况下,为透明导电性膜)来进行布图来形成的。在垂直方向上相邻的象素电极20a之间的供电布线90上,每隔一列象素电极20a布图沿供电布线90与供电布线90电连接的导电性线51,导电性线51是通过对构成象素电极20a的导电性膜进行蚀刻,与象素电极20a一起布图而成的。因为各导电性线51的宽度比下方的供电布线90的宽度宽,所以供电布线90不露出地分别覆盖供电布线90,并保护供电布线90不受导电性线51的腐蚀剂等的腐蚀。
在这些象素电极20a之间,布图由氮化硅等构成的网状绝缘膜52。具体而言,绝缘膜52不露出导电性线51地沿行方向延伸并覆盖导电性线51,此外,作为后述的共同布线91的底部层,形成为沿列方向延伸的格子状。在水平方向上相邻的象素电极20a、20a之间的绝缘膜52上,沿列方向分别层叠共同布线91。
因为共同布线91通过电镀法形成,所以比信号线Y1-Yn、扫描线X1-Xm和供给线Z1-Zm以及晶体管21-23的栅极电极或源极、漏极电极厚得多。共同布线91包含铝、金、镍中的至少一个。
在共同布线91的表面中,成膜具有疏水性、疏油性的疏液性导通膜55。疏液性导通膜55中,下面的化学式(1)所示的三嗪三硫醇的巯基(-SH)的氢原子还原脱离,硫原子(S)氧化吸附在共同布线91的表面。
[化学式1]
由于三嗪三硫醇分子在共同布线91的表面上极薄地成膜,所以疏液性导通膜55在厚度方向上电阻非常低,基本上不具有绝缘性。另外,为了使疏液性、疏油性显著,最好代替三嗪三硫醇来使用将三嗪三硫醇的1或2巯基置换成氟化烷基的三嗪三硫醇电介质。这种三嗪化合物可有选择地覆盖并结合在共同布线91等金属上。具体而言,在将6-二甲基氨基-1,3,5三嗪-2,4二流醇钠盐(6-ジメチルアミノ-1、3、5-トリアジン一2,4-ジチオ一ル一ナトリウム塩)调整为浓度为10-3mol/l水溶液之后,在液温26度、浸渍时间30分钟的条件下,将共同布线91浸渍在该水溶液中时,在共同布线91的表面上覆盖膜厚为0.7nm左右的疏液性导通膜55(膜厚为由椭圆偏振计测定的测定值)。另外,在将6-二甲基氨基-1,3,5三嗪-2,4二流醇钠盐调整为浓度为10-3mol/l水溶液之后,在液温46度、浸渍时间30分钟的条件下,将共同布线91浸渍在该水溶液中时,在共同布线91上覆盖膜厚为1.8nm左右的疏液性导通膜55(膜厚为由椭圆偏振计测定的测定值)。
另外,不限于此,也可在共同布线91上涂布由下面的化学式所示的、以纯水为溶媒的三嗪三硫醇电介质(例如下面的化学式)的氢氧化钠水溶液,来覆盖三嗪三硫醇电介质。该水溶液中,将三嗪三硫醇电介质的浓度设为2.0×10-3mol/l,将氢氧化钠水溶液的浓度设为2.0×10-3mol/l。
这样,由氟基来置换烷基的氢的至少一部分的氟类三嗪三硫醇化合物比不包含氟的三嗪三硫醇化合物的疏液性强。
在象素电极20a上,成膜有机EL元件20的有机EL层20b。有机EL层20b是广义的发光层,在有机EL层20b中含有作为有机化合物的发光材料(荧光体)。有机EL层20b具有按从象素电极20a依次空穴传输层、狭义的发光层的顺序层叠的双层构造。空穴传输层由作为导电性高分子的PEDOT(聚二氧乙基噻吩)和作为掺杂物的PSS(聚对苯乙烯磺酸)构成,狭义的发光层由聚芴系列发光材料构成。
有机EL层20b在疏液性导通膜55涂布后,利用湿式涂布法(例如喷墨法)来成膜。此时,在象素电极20a上涂布含有构成有机EL层20b的有机化合物的有机化合物含有液,该有机化合物含有液的液面比绝缘膜52的顶部高。因为在水平方向上相邻的象素电极20a之间设置顶部比绝缘膜52的顶部高得多的膜厚的共同布线91,所以防止涂布在象素电极20a上的有机化合物含有液漏到水平方向上相邻的象素电极20a。另外,因为在共同布线91上涂布疏水性、疏油性的疏液性导通膜55,所以拔落涂布在象素电极20a上的有机化合物含有液,涂布在象素电极20a上的有机化合物含有液在绝缘线52的角部附近堆积得比象素电极20a的中央部厚得多,所以可以均匀的膜厚来成膜有机化合物含有液干燥后构成的有机EL层20b。
这样,通过在共同布线91、91之间成膜有机EL层20b,如图12所示,构成按成膜有发红光的有机EL层20b的区域R、成膜有发绿光的有机EL层20b的区域G、成膜有发蓝光的有机EL层20b的区域B的顺序排列所述各区域的带构造,同列的多个象素发出相同颜色。
在俯视时,由于被涂布的有机化合物含有液在水平方向的左右侧被分别分给共同布线91、91之一,所以沿垂直方向每个列均一样分布,故沿垂直方向排列的多个有机EL层20b均为相同的层构造,发出相同颜色光。另外,象素电极20a和有机EL层20b也可以不是沿垂直方向带状的长条,而是水平方向上的长条。
另外,有机EL层20b除双层构造外,可以是从象素电极20a开始依次为空穴传输层、狭义的发光层、电子传输层的三层构造,或是由狭义的发光层构成的单层构造,或是在这些层构造中在适当的层间夹入电子或空穴的注入层的层叠构造,或是其它的层叠构造。
在有机EL层20b上,成膜有用作有机EL元件20的阳极的相对电极20c。相对电极20c是在全部象素中共同形成的共同电极,整面成膜。通过将相对电极20c整面成膜,相对电极20c夹持疏液性导通膜55来覆盖共同布线91。因此,如图2的电路图所示,相对电极20c与共同布线91导通。
相对电极20c由功函数比象素电极20a低的材料形成,例如由包含镁、钙、锂、钯、铟、稀土类金属的至少一种的单体或合金来形成。另外,相对电极20c可以是层叠上述各种材料的层的层叠构造,也可以是除以上的各种材料层外、还为了降低薄片电阻而堆积了难以氧化的金属层的层叠构造,具体而言,如设置在与有机EL层20b相接的界面侧中的低功函数的高纯度钯层、和覆盖钯层而设置的铝层的层叠构造,或在下层设置锂层、在上层设置铝层的层叠构造。另外,在顶部发射构造的情况下,相对电极20c也可以是层叠上述低功函数的薄膜并在其上层叠了ITO等透明导电膜的透明电极。
在相对电极20c上成膜有密封绝缘膜56。密封绝缘膜56覆盖相对电极20c整体,是为了防止相对电极20c恶化而设置的无机膜或有机膜。
另外,以前,顶部发射型构造的EL显示面板中,相对电极20c的至少一部分使用金属氧化物等电阻值高的透明电极,但由于这种材料若不足够厚,则薄片电阻不够低,所以增厚必然会使有机EL元件的透射率下降,画面越大,则越难以在面内形成均匀的电位,显示特性变低。
但是,在本实施方式中,为了保证在垂直方向上的足够厚度,设置低电阻的多个共同布线91、91、...,所以与相对电极20c一致地降低有机EL元件20、20、...的阴极电极整体的薄片电阻值,可充分且在面内均匀地流通大电流。并且,在这种构造中,由于共同布线91、91...降低作为阴极电极的薄片电阻,所以可将相对电极20c形成为薄膜,提高透射率。另外,在顶部发射构造中,象素电极20a也可以是反射性材料。
[晶体管阵列基板和EL显示面板的制造方法]
说明晶体管阵列基板50和EL显示面板1的制造方法。
利用CVD、PVD、溅射等气相生长法来在绝缘基板2上,整面成膜栅极层。之后,通过对该栅极层依次实施光刻法、蚀刻法,布图各象素电路P1,1-Pm,n的栅极21g、栅极22g、栅极23g和电极24A以及信号线Y1-Yn。
接着,利用气相生长法,整面成膜栅极绝缘膜31。之后,利用光刻法、蚀刻法等,在栅极绝缘膜31中形成各象素电路P1,1-Pm,n的接触孔92-94。
之后,通过依次实施气相生长法、光刻法、蚀刻法,布图各象素电路P1,1-Pm,n的半导体膜21c、22c、23c。之后,通过依次实施气相生长法、光刻法、蚀刻法,布图各象素电路P1,1-Pm,n的沟道保护膜21p、22p、23p。之后,通过依次实施气相生长法、光刻法、蚀刻法,布图各象素电路P1,1-Pm,n的杂质半导体膜21a、22a、23a和杂质半导体膜21b、22b、23b。
之后,利用气相生长法,在栅极绝缘膜31上,整面成膜漏极层。由此,在各象素电路P1,1-Pm,n的接触孔92-94中埋入漏极层的一部分。
之后,通过对该漏极层依次实施光刻法、蚀刻法,布图各象素电路P1,1-Pm,n的漏极21d、22d、23d、源极21s、22s、23s和电极24B以及扫描线X1-Xm和供给线Z1-Zm。
之后,利用气相生长法,整面成膜保护绝缘膜32。之后,在保护绝缘膜32整体中涂布树脂,并使该树脂干燥,由此整面成膜平坦化膜33。
之后,在保护绝缘膜32和平坦膜33中形成各象素电路P1,1-Pm,n的接触孔95的同时,在重合于保护绝缘膜32和平坦膜33的各供给线Z1-Zm的位置上,分别形成沟34。
之后,通过向供给线Z1-Zm和电极23B施加电压来实施电镀法,使供电布线90在沟34中生长,并且使导电性衬垫在接触孔95中生长。由此,在沟34内,在各供给线Z1-Zm上层叠供电布线90,在接触孔95内,在电极23B上层叠导电性衬垫。
利用以上步骤,完成晶体管阵列基板50。
下面,利用气相生长法,在晶体管阵列基板50表面的整面成膜透明导电性膜。之后,通过对该透明导电性膜依次实施光刻法、蚀刻法,布图各象素电路P1,1-Pm,n的象素电极20a和导电性线51。
之后,利用气相生长法,整面成膜绝缘膜。之后,在水平方向上相邻的象素电极20a之间的该绝缘膜上,利用电镀法使共同布线91生长。
接着,通过在表面整体中涂布三嗪三硫醇溶液,或通过将该面板浸渍在三嗪三硫醇溶液中,对共同布线91的表有面选择地形成疏液性导通膜55。另外,由于三嗪三硫醇的性质,在共同布线91的表面中形成疏液性导通膜55,但在绝缘膜的表面中不形成疏液性导通膜。
之后,通过对绝缘膜依次执行光刻法、蚀刻法,将该绝缘膜布图成开口成矩阵状的绝缘膜52。由此,露出象素电极20a。
之后,利用湿式涂布法,布图有机EL层20b。因为在水平方向上相邻的象素电极20a之间设置厚膜的共同布线91,还因为在共同布线91中涂布疏水性、疏油性的疏液性导通膜55,所以涂布在象素电极20a上的有机化合物含有液不会漏到相邻的象素电极20a。另外,由于疏液性导通膜55的疏水性、疏油性,涂布在象素电极20a上的有机化合物含有液在象素电极20a的周围不厚,所以可以均匀的膜厚来成膜有机EL层20b。
之后,利用气相生长法,整面成膜相对电极20c。之后,利用气相生长法,整面成膜密封绝缘膜56。
利用以上步骤,EL显示面板1完成。
[EL显示面板的驱动方法]
以有源矩阵方式来驱动EL显示面板1如下所示。即,如图13所示,利用连接于扫描线X1-Xm上的选择驱动器,按从扫描线X1至扫描线Xm的顺序(扫描线Xm之后为扫描线X1)依次输出高电平的移位脉冲,由此,依次选择扫描线X1-Xm。另外,在各供电布线90上连接供电驱动器,以在选择期间,施加用于经各供电布线90向分别连接于供给线Z1-Zm上的驱动晶体管23流通写入电流的写入供电电压VL,并在发光期间,施加用于经驱动晶体管23向有机EL元件20流通驱动电流的驱动供电电压VH。利用该供电驱动器,与选择驱动器同步地按从供给线Z1至供给线Zm的顺序(供给线Zm之后为供给线Z1)依次输出低电平(比有机EL元件20的相对电极的电压低的电平)的写入供电电压VL,由此,依次选择供给线Z1-Zm。另外,在选择驱动器选择各扫描线X1-Xm时,数据驱动器将作为写入电流的写入电流(电流信号)经规定行的驱动晶体管23的源极-漏极间流入全部信号线Y1-Yn。此时,供电驱动器将低电平的写入供电电压VL从布线端子90b、90c双方也输出到与供给线Z1-Zm连接的供电布线90。另外,相对电极20c和共同布线91通过布线端子91c与外部连接,保持在一定的共同电位Vcom(例如,接地=0伏)。
在扫描线Xi的选择期间,因为向第i行的扫描线Xi输出高电平的移位脉冲,所以开关晶体管21和保持晶体管22变为导通状态。在各选择期间,数据驱动器侧的电位在输出给供电布线90、90、...及供给线Z1-Zm的写入供电电压VL以下,并且该写入供电电压VL被设定在共同电位Vcom以下。因此,此时由于不从有机EL元件20流入信号线Y1-Yn,所以如图2所示,利用数据驱动器,对应于灰度的电流值的写入电流(写入电流)如箭头A所示,流入信号线Y1-Yn,在象素电路Pi,j中流过从供电布线90和供给线Zi经驱动晶体管23的源极-漏极间、开关晶体管21的源极-漏极间流向信号线Yj的写入电流(写入电流)。这样,流过驱动晶体管23的源极-漏极间的电流的电流值由数据驱动器来唯一地控制,数据驱动器对应于从外部输入的灰度来设定写入电流(写入电流)的电流值。在流过写入电流(写入电流)期间,尽管流过各个信号线Y1-Yn的写入电流(写入电流)的电流值、即驱动晶体管23的Vg-Ids特性随时间变化,但第i行的Pi,1-Pi,n的各驱动晶体管23的栅极23g-源极23s之间的电压被强制设定成仍与流过驱动晶体管23的漏极23d-源极23s之间的写入电流(写入电流)的电流值一致,将大小基于该电压电平的电荷充电到电容24,将写入电流(写入电流)的电流值变换为驱动晶体管23的栅极23g-源极23s之间的电压电平。在之后的发光期间,扫描线Xi变为低电平,开关晶体管21和保持晶体管22变为截止状态,但利用截止状态的保持晶体管22,电容24的电极24A侧的电荷封闭,变为浮游状态,驱动晶体管23的源极23s的电压在从选择期间移动到发光期间时即便调制,驱动晶体管23的栅极23g-源极23s之间的电位差也保持不变。在该发光期间,供给线Zi和连接于其上的供电布线90的电位成为驱动供电电压VH,比有机EL元件20的相对电极20c的电位Vcom高,由此驱动电流沿箭头B的方向从供给线Zi和连接于其上的供电布线90经驱动晶体管23流向有机EL元件20,有机EL元件20发光。由于驱动电流的电流值取决于驱动晶体管23的栅极23g-源极23s之间的电压,所以发光期间的驱动电流的电流值等于选择期间的写入电流(拉拔电流)的电流值。
EL显示面板1的其它有源矩阵驱动方法如下所示。即,如图14所示,利用振荡电路向供电布线90、90、...和供给线Z1-Zm输出时钟信号。另外,利用选择驱动器,按从扫描线X1至扫描线Xm的顺序(扫描线Xm之后为扫描线X1)依次输出高电平的移位脉冲,由此,依次选择扫描线X1-Xm,但在选择驱动器向扫描线X1-Xm之一输出移位脉冲时,振荡电路的时钟信号成为低电平。另外,在选择驱动器选择各扫描线X1-Xm时,数据驱动器将作为写入电流的拉拔电流(电流信号)经驱动晶体管23的源极-漏极间流向全部信号线Y1-Yn。另外,相对电极20c和供电布线90保持在一定的共同电位Vcom(例如,接地=0伏)。
在扫描线Xi的选择期间,因为向第i行的扫描线Xi输出移位脉冲,所以开关晶体管21和保持晶体管22成为导通状态。在各选择期间,数据驱动器侧的电位在输出给供电布线90、90、...及供给线Z1-Zm的时钟信号的低电平以下,并且该时钟信号的低电平被设定在共同电位Vcom以下。因此,此时由于不从有机EL元件20流入信号线Y1-Yn,所以如图2所示,利用数据驱动器,对应于灰度的电流值的写入电流(拉拔电流)如箭头A所示,流入信号线Y1-Yn,在象素电路Pi,j中流过从供电布线90和供给线Zi经驱动晶体管23的源极-漏极间、开关晶体管21的源极-漏极间流向信号线Yj的写入电流(拉拔电流)。这样,流过驱动晶体管23的源极-漏极间的电流的电流值由数据驱动器来唯一控制,数据驱动器对应于从外部输入的灰度来设定写入电流(拉拔电流)的电流值。在流过写入电流(拉拔电流)的期间,尽管流过各个信号线Y1-Yn的写入电流(拉拔电流)之电流值、即驱动晶体管23的Vg-Ids特性随时间变化,但第i行的Pi,1-Pi,n的各驱动晶体管23的栅极23g-源极23s之间的电压被强制设定成仍与流过驱动晶体管23的漏极23d-源极23s之间的写入电流(拉拔电流)的电流值一致,将大小基于该电压电平的电荷充电到电容24,将写入电流(拉拔电流)的电流值变换为驱动晶体管23的栅极23g-源极23s之间的电压电平。在之后的发光期间,扫描线Xi成为低电平,开关晶体管21和保持晶体管22成为截止状态,但利用截止状态的保持晶体管22,电容24的电极24A侧的电荷封闭,变为浮游状态,驱动晶体管23的源极23s的电压在从选择期间移动到发光期间时即便调制,驱动晶体管23的栅极23g-源极23s之间的电位差也维持不变。在该发光期间中,在不是任一行的选择期间时,即时钟信号为供电布线90和供给线Zi的电位比有机EL元件20的相对电极20c和供电布线90的电位Vcom高的高电平的期间,驱动电流沿箭头B的方向从较高电位的供电布线90和供给线Zi经驱动晶体管23的源极-漏极间流向有机EL元件20,有机EL元件20发光。由于驱动电流的电流值取决于驱动晶体管23的栅极23g-源极23s之间的电压,所以发光期间的驱动电流的电流值等于选择期间的写入电流(拉拔电流)的电流值。另外,在发光期间,在任一行的选择期间中,即时钟信号为低电平时,由于供电布线90和供给线Zi的电位为相对电极20c和供电布线90的电位Vcom以下,所以不向有机EL元件20流过驱动电流,不发光。
在任一驱动方法中,开关晶体管21用于执行驱动晶体管23的源极23s与信号线Yj之间的电流导通(选择期间)、截止(发光期间)。另外,保持晶体管22在选择期间变为在驱动晶体管23的源极23s-漏极23d之间流过电流的状态,在发光期间保持施加于驱动晶体管23的栅极23g上的电压。另外,驱动晶体管23具有这样的功能:在发光期间中供给线Zi和供电布线90变为高电平时,将大小对应于灰度的电流流入有机EL元件20,驱动有机EL元件20。
如上所述,因为流过供电布线90的电流的大小为流过连接于一列扫描线Xi的n个有机EL元件20的驱动电流的大小之和,所以在用于按VGA以上的象素数来动画驱动的选择期间设定的情况下,供电布线90的寄生电容会增大,薄膜晶体管的栅极电极或源极、漏极电极等薄膜中,为了向n个有机EL元件20流入写入电流(即驱动电流),电阻变高,但在本实施方式中,由于利用与象素电路P1,1-Pm,n的薄膜晶体管的栅极电极或源极、漏极电极不同的导电层来构成供电布线90,所以供电布线90产生的电压降变小,即便在短的选择期间,也可不延迟地充分流过写入电流(拉拔电流)。另外,通过增厚供电布线90,使供电布线90低电阻化,所以可变窄供电布线90的宽度。因此,在底部发射的情况下,可将象素数值孔径的减少抑制到最小限度。
同样,因为在发光期间流过共同布线91的驱动电流的大小与在选择期间流过供电布线90的写入电流(拉拔电流)的大小相同,所以因将与象素电路P1,1-Pm,n的薄膜晶体管的栅极电极或源极、漏极电极不同的导电层连接于相对电极20c,故可将布线91作成厚膜,使共同布线91低电阻化,并且即便相对电极20c自身因薄膜化而变为高电阻,也可在面内使相对电极20c的电压一样。因此,即便假设向全部象素电极20a施加相同电位的情况下,任一有机EL层20b的发光强度也基本上相等,可使面内的发光强度一样。
另外,在将EL显示面板1用作顶部发射型的情况下,由于可进一步薄膜化相对电极20c,所以有机EL层20b发出的光在透过相对电极20c时难以衰减。并且,由于在俯视时在水平方向上相邻的象素电极20a之间设置共同布线91,所以可将象素数值孔径的减少抑制到最小限度。
另外,由于供给线Z1-Zm变为信号线Y1-Yn的上层,所以在晶体管阵列基板50、EL显示面板1的制造过程中,可将供给线Z1-Zm作为底部层,在向供给线Z1-Zm施加电压的状态下,浸渍在电镀液中,从而使层叠在供给线Z1-Zm上的供电布线90生长。
这里,当将EL显示面板1的象素设为WXGA(768×1366)时,定义供电布线90和共同布线91的期望宽度、截面积。图15表示各象素电路P1,1-Pm,n的驱动晶体管23和有机EL元件20的电流-电压特性曲线。
图15中,纵轴是流过一个驱动晶体管23的源极23s-漏极23d之间的写入电流的电流值或流过一个有机EL元件20的阳极-阴极之间的驱动电流的电流值,横轴是一个驱动晶体管23的源极23s-漏极23d间的电压(同时是一个驱动晶体管23的栅极23g-漏极23d之间的电压)。图中,实线Ids max是最高亮度灰度(最亮的显示)时的写入电流和驱动电流,点划线Ids mid是最高亮度灰度与最低亮度灰度之间的中间亮度灰度时的写入电流和驱动电流,双点划线Vpo是驱动晶体管23的不饱和区域(线性区域)与饱和区域的阈值、即夹断电压,三点划线Vds是流过驱动晶体管23的源极23s-漏极23d之间的写入电流,虚线IEL是流过有机EL元件20的阳极-阴极间的驱动电流。
这里,电压VP1是最高亮度灰度时驱动晶体管23的夹断电压,电压VP2是驱动晶体管23流过最高亮度灰度的写入电流时的源极-漏极间电压,电压VELmax(电压VP4-电压VP3)是有机EL元件20以电流值与最高亮度灰度的写入电流相等的最高亮度灰度的驱动电流发光时的阳极-阴极间电压。电压VP2’是驱动晶体管23流过中间亮度灰度的写入电流时的源极-漏极间电压,电压(电压VP4’-电压VP3’)是有机EL元件20以电流值与中间亮度灰度的写入电流相等的中间亮度灰度的驱动电流发光时的阳极-阴极间电压。
为了使驱动晶体管23和有机EL元件20都在饱和区域驱动,从(供电布线90的发光期间时的驱动供电电压VH)减去(共同布线91的发光期间时的电压Vcom)的值VX满足下式(2)。
VX=Vpo+Vth+Vm+VEL...(2)
Vth(最高亮度时等于VP2-VP1)是驱动晶体管23的阈值电压,VEL(最高亮度时等于VELmax)是有机EL元件20的阳极-阴极间电压,Vm是对应于灰度位移的允许电压。
从图中可知,电压VX中,亮度灰度越高,则晶体管23的源极-漏极间所需的电压(Vpo+Vth)越高,并且,有机EL元件20的阳极-阴极间所需的电压VEL越高。因此,允许电压Vm在亮度灰度越高时变得越低,最小允许电压Vmin为VP3-VP2。
有机EL元件20不管是低分子EL材料还是高分子EL材料,一般都会随时间恶化、高电阻化。确认10000小时后的阳极-阴极间电压为初始时的1.4倍-数倍左右。即,即便在相同亮度灰度时,时间越长电压VEL越高。因此,因为驱动初始时的允许电压Vm在长时间后动作变稳定,所以将电压VX设定成使电压VEL为8V以上,最好是13V以上。
该允许电压Vm中,不仅包含有机EL元件20的高电阻化、还包含供电布线90引起的电压降部分。
为了供电布线90的布线电阻,当电压降大时,EL显示面板1的功耗明显增大,所以最好将供电布线90的电压降设定在1V以下。一个有机EL元件20在EL显示面板1的面板尺寸为32英寸的情况下,在最大亮度灰度下发光时的电流值被设定成约为5.4μA-6.8μA,在40英寸的情况下,被设定成8.5μA-11.0μA。
考虑了作为行方向的一个象素长度的象素宽度Wp、行方向的象素数(1366)、左侧非象素区域中的从供电布线90至布线端子90b的延长部分、和右侧非象素区域中的从供电布线90至布线端子90c的延长部分的结果,在EL显示面板1的面板尺寸为32英寸、40英寸的情况下,供电布线90的全长分别为706.7mm、895.2mm。这里,若供电布线90的线宽WL和共同布线91的线宽WL变宽,则构造上,有机EL层20b的面积变小,并且,与其它布线重合,产生寄生电容,进而造成电压降,所以期望将供电布线90的线宽WL和共同布线91的线宽WL分别抑制到象素宽度Wp的1/5以下。当如此考虑时,在EL显示面板1的面板尺寸为32英寸、40英寸的情况下,供电布线90的线宽WL和共同布线91的线宽WL分别在34微米以内、44微米以内。另外,若考虑纵横比,则供电布线90和共同布线91的最大膜厚Hmax为晶体管21-23的最小加工尺寸4微米的1.5倍,即6微米。因此,供电布线90和共同布线91的最大截面积Smax在32英寸、40英寸下分别为204平方微米、264平方微米。
就这种32英寸的EL显示面板1而言,为了将全点亮以流过最大电流时的供电布线90和共同布线91各自的最大电压降设为1V以下,如图16所示,需要将供电布线90和共同布线91各个的布线电阻率ρ/截面积S设定在4.7Ω/cm以下。图17中表示32英寸的EL显示面板1的供电布线90和共同布线91各自的截面积与电流密度的相关关系。另外,上述供电布线90和共同布线91的最大截面积Smax时允许的电阻率在32英寸时为9.6μΩcm,在40英寸时为6.4μΩcm。
另外,就40英寸的EL显示面板1而言,为了将全点亮以流过最大电流时的供电布线90和共同布线91各自的最大电压降设为1V以下,如图18所示,需要将供电布线90和共同布线91各个的布线电阻率ρ/截面积S设定在2.4Ω/cm以下。图19中表示40英寸的EL显示面板1的供电布线90和共同布线91各自的截面积与电流密度的相关关系。
因供电布线90和共同布线91的故障而不能动作的故障寿命MTF满足下式(3)。
MTF=Aexp(Ea/KbT)/ρJ2...(3)
Ea为激活能量,KbT=8.617×10-5eV,ρ为供电布线90和共同布线91的电阻率,J为电流密度。
供电布线90和共同布线91的故障寿命MTF在电阻率增大或电子迁移下决定速度(律速する)。将供电布线90和共同布线91设定成Al类(Al单体或AlTi或AlNd等合金),MTF为10000小时、85度的动作温度下进行试算时,电流密度J需要在2.1×104A/cm2以下。同样,若将供电布线90和共同布线91设定成Cu,则电流密度J需要在2.1×106A/cm2以下。另外,前提是Al合金内的Al以外的材料的电阻率比Al低。
考虑这些因素后,在32英寸的EL显示面板1中,在全点亮状态下,在10000小时供电布线90和共同布线91不故障的Al类供电布线90和共同布线91各自的截面积S从图17可知,需要为57平方微米以上,同样,Cu的供电布线90和共同布线91各自的截面积S从图17可知,需要为43平方微米以上。
另外,在40英寸的EL显示面板1中,在全点亮状态下,在10000小时供电布线90和共同布线91不故障的Al类供电布线90和共同布线9l各自的截面积S从图19可知,需要为92平方微米以上,同样,Cu的供电布线90和共同布线91各自的截面积S从图19可知,需要为0.69平方微米以上。
在Al类的供电布线90和共同布线91中,若设Al类的电阻率为4.00μΩcm,则32英寸的EL显示面板1中,如上所述,布线电阻率ρ/截面积S为4.7Ω/cm以下,所以最小截面积Smin为85.1平方微米。此时,如上所述,供电布线90和共同布线91的布线宽度WL为34微米以内,所以供电布线90和共同布线91的最小膜厚Hmin为2.50微米。
另外,在Al类的供电布线90和共同布线91的40英寸的EL显示面板1中,如上所述,布线电阻率ρ/截面积S为2.4Ω/cm以下,所以最小截面积Smin为167平方微米。此时,如上所述,供电布线90和共同布线91的布线宽度WL为44微米以内,所以供电布线90和共同布线91的最小膜厚Hmin为3.80微米。
在Cu的供电布线90和共同布线91中,若设Cu的电阻率为2.10μΩcm,则32英寸的EL显示面板1中,如上所述,布线电阻率ρ/截面积S为4.7Ω/cm以下,所以最小截面积Smin为44.7平方微米。此时,如上所述,供电布线90和共同布线91的布线宽度WL为34微米以内,所以供电布线90和共同布线91的最小膜厚Hmin为1.31微米。
另外,在Cu的供电布线90和共同布线91的40英寸的EL显示面板1中,如上所述,布线电阻率ρ/截面积S为2.4Ω/cm以下,所以最小截面积Smin成为87.5平方微米。此时,如上所述,供电布线90和共同布线91的布线宽度WL为44微米以内,所以供电布线90和共同布线91的最小膜厚Hmin为1.99微米。
从上述可知,为了使EL显示面板1正常且以低功耗工作,最好将供电布线90和共同布线91中的电压降设为1V以下,为了实现这种条件,在供电布线90和共同布线91为Al类的32英寸的面板中,膜厚H为2.50微米-6微米,宽度WL为14.1微米-34.0微米,电阻率为4.0μΩcm-9.6μΩcm,在供电布线90和共同布线91为Al类的40英寸的面板中,在供电布线90和共同布线91为Al类的情况下,膜厚H为3.80微米-6微米,宽度WL为27.8微米-44.0微米,电阻率为4.0μΩcm-9.6μΩcm。
总之,在Al类的供电布线90和共同布线91的情况下,膜厚H为2.50微米-6微米,宽度WL为14.1微米-44.0微米,电阻率为4.0μΩcm-9.6μΩcm。
同样,在供电布线90和共同布线91为Cu的32英寸的面板中,膜厚H为1.31微米-6微米,宽度WL为7.45微米-34微米,电阻率为2.1μΩcm-9.6μΩcm,在供电布线90和共同布线91为Cu的40英寸的面板中,在供电布线90和共同布线91为Cu类的情况下,膜厚H为1.99微米-6微米,宽度WL为14.6微米-44.0微米,电阻率为2.1μΩcm-9.6μΩcm。
总之,在Cu的供电布线90和共同布线91的情况下,膜厚H为1.31微米-6微米,宽度WL为7.45微米-44微米,电阻率为2.1μΩcm-9.6μΩcm。
因此,在适用Al类材料或Cu作为供电布线90和共同布线91的情况下,EL显示面板1的供电布线90和共同布线91中,膜厚H为1.31微米-6微米,宽度WL为7.45微米-44微米,电阻率为2.1μΩcm-9.6μΩcm。
[第2实施方式]
[EL显示面板的整体构成]
图20中示出有源矩阵驱动方式的EL显示面板1的示意图。如图20所示,EL显示面板1具备具有透光性的可挠性薄片状或刚性板状的绝缘基板2;彼此平行地排列在绝缘基板2上的n条(多条)信号线Y1-Yn;俯视时绝缘基板2、相对信号线Y1-Yn正交地排列在绝缘基板2上的m条(多条)扫描线X1-Xm;在各扫描线X1-Xm之间与扫描线X1-Xm平行且彼此不同地排列在绝缘基板2上的m条(多条)供给线Z1-Zm;沿信号线Y1-Yn和扫描线X1-Xm成矩阵状地排列在绝缘基板2上的(m×n)组象素电路P1,1-Pm,n;连接于供给线Z1-Zm且在与俯视时的相对信号线Y1-Yn平行的方向上分支成多个的多个供电布线90、90、...;和在各供电布线90、90、...之间与供电布线90平行且彼此不同地设置的共同布线91、91、...。
供电布线90、90、...的总数与共同布线91、91、...的总数之和为(n+1),在各信号线Y1-Yn的延伸方向上分割各组象素电路P1,1-Pm,n的左右两侧而设置供电布线90或共同布线91之一。
供电布线90、90、...利用配置在绝缘基板2的一个周边上的绕回布线90a来彼此导通,所以如后所述,利用来自外部的时钟信号变为等电位。并且,绕回布线90a在绝缘基板2的两端部分别与布线端子90b、90c连接。由于从外部驱动电路施加于布线端子90b、90c上的电压均为等电位,所以可迅速地向供电布线90、90、...整体提供电流。绕回布线90a如后所述,还与供电布线90和共同布线91一起用作成膜时切割有机EL层20b的隔壁。
共同布线91、91、...由配置在绝缘基板2的与设有布线90a的周边相对的周边上的绕回布线91a来彼此连接,施加共同电压Vcom。绕回布线91a如后所述,与供电布线90和共同布线91一起用作成膜时切割有机EL层20b的隔壁。
下面,将信号线Y1-Yn延伸的方向称为垂直方向(列方向),将扫描线X1-Xm延伸的方向称为水平方向(行方向)。另外,m、n为2以上的自然数,在扫描线X下标的数字在图20中表示从上到下的排列顺序,在供给线Z下标的数字在图20中表示从上到下的排列顺序,在信号线Y下标的数字在图20中表示从左到右的排列顺序,在象素电路P下标的数字的前侧表示从上到下的排列顺序,后侧表示从左到右的排列顺序。即,在将1-m中任意自然数设为i、将1-n中任意自然数设为j的情况下,扫描线Xi为从上开始的第i行,供给线Zi为从左开始的第i行,信号线Yj为从左开始的第j列,象素电路Pi,j为从上开始的第i行、从左开始的第j列,象素电路Pi,j连接于扫描线Xi、供给线Zi和信号线Yj上。
在该EL显示面板1中,由扫描线X1-Xm与信号线Y1-Yn区分成矩阵状的各个区域构成象素,对一个区域象素仅设置1组象素电路P1,1-Pm,n。
[象素电路的电路构成]
因为任一象素电路P1,1-Pm,n都相同地构成,所以说明象素电路P1,1-Pm,n中的任意象素电路Pi,j。图21是象素电路Pi,j的等效电路图,图22是主要表示象素电路Pi,j和象素电路Pi,j+1的电极的平面图。
象素电路Pi,j具备作为象素的有机EL元件20、配置在有机EL元件20周围的3个N沟道型薄膜晶体管(下面简称为晶体管)21、22、23、和电容24。下面,将晶体管21称为开关晶体管21,将晶体管22称为保持晶体管22,将晶体管23称为驱动晶体管23。
如图21所示,在象素电路Pi,j中,就开关晶体管21而言,源极21s导通于信号线Yj,漏极21d与有机EL元件20的象素电极20a、驱动晶体管23的源极23s和电容24的一个电极24B导通,栅极21g与扫描线Xi和保持晶体管22的栅极22g导通。
就保持晶体管22而言,源极22s与驱动晶体管23的栅极23g和电容24的另一个电极24A导通,漏极22d与供给线Zi和驱动晶体管23的漏极23d导通,栅极22g与开关晶体管21的栅极21g和扫描线Xi导通。
就驱动晶体管23而言,源极23s与有机EL元件20的象素电极20a、开关晶体管21的漏极21d和电容24的电极24B导通,漏极23d与保持晶体管22的漏极22d和供给线Zi导通,栅极23g与保持晶体管22的源极22s和电容24的电极24A导通。
另外,俯视EL显示面板1整体时,若仅着眼于象素电路P1,1-Pm,n的开关晶体管21,则多个开关晶体管21在绝缘基板2上排列成矩阵状,若俯视时仅着眼于象素电路P1,1-Pm,n的保持晶体管22,则多个保持晶体管22在绝缘基板2上排列成矩阵状,若俯视时仅着眼于象素电路P1,1-Pm,n的驱动晶体管23,则多个驱动晶体管23在绝缘基板2上排列成矩阵状。
[EL显示面板的层构造]
说明EL显示面板1的层构造。首先,说明晶体管21-23的层构造。
图23是驱动晶体管23的截面图。如图23所示,驱动晶体管23包括:形成于绝缘基板2上的栅极23g;形成于栅极23g上的栅极绝缘膜31;形成于栅极绝缘膜31上的半导体膜23c;形成于半导体膜23c的中央部上的沟道保护膜23p;在半导体膜23c的两端部上彼此间隔形成、局部重合于沟道保护膜23p上的杂质半导体膜23a、23b;形成于杂质半导体膜23s上的漏极23d;和形成于杂质半导体膜23a上的源极23s。另外,漏极23d和源极23s可以是单层构造,也可以是二层以上的层叠构造。
开关晶体管21和保持晶体管22也为与驱动晶体管23一样的层构造,所以省略它们的截面图。
下面,用图23-图25来说明晶体管21-23和电容24的各层与信号线Y1-Yn、扫描线X1-Xm和供给线Z1-Zm之间的关系。这里,图24是沿图22所示的XXIV-XXIV线在绝缘基板2的厚度方向切断的箭头截面图,图25是沿图22所示的XXV-XXV线在绝缘基板2的厚度方向切断的箭头截面图。
如图23-图25所示,开关晶体管21的栅极21g、保持晶体管22的栅极22g、驱动晶体管23的栅极23g和电容24的电极24A及信号线Y1-Yn,是通过光刻法、蚀刻法在绝缘基板2上对整面成膜的导电性膜进行布图来形成的。信号线Y1-Yn是流过对应于显示灰度的电流值的灰度电流信号的布线。
栅极绝缘膜31为开关晶体管21、保持晶体管22和驱动晶体管23全部共同的膜,在面内整面成膜。该栅极绝缘膜31还兼作夹在电容24的电极24A与电极24B之间的电介质,并还覆盖信号线Y1-Yn。在信号线Y1-Yn上分别设置对构成半导体膜23c的膜布图而形成的保护膜35a,在保护膜35a上,形成对构成杂质半导体膜23a、23b的膜进行布图而形成的保护膜35b。保护膜35a和保护膜35b在栅极绝缘膜31中形成针孔时,经针孔来保护信号线Y1-Yn与扫描线X1-Xm之一或供给线Z1-Zm之一不短路。
开关晶体管21的漏极21d、源极21s、保持晶体管22的漏极22d、源极22s、驱动晶体管23的栅极漏极23d、源极23s和电容24的电极24B及扫描线X1-Xm和供给线Z1-Zm,是通过光刻法、蚀刻法在栅极绝缘膜31上对整面成膜的导电性膜进行布图而形成的。另外,如图22所示,扫描线Xi经形成于栅极绝缘膜31中的接触孔92,与连接在开关晶体管21的栅极21g和保持晶体管22的栅极22g上的接触部C1导通,信号线Yj经形成于栅极绝缘膜31中的接触孔94,与开关晶体管21的源极21s导通,保持晶体管22的源极22s经形成于栅极绝缘膜31中的接触孔93,与连接于驱动晶体管23的栅极23g上的接触部C3导通。
如图23-图25所示,开关晶体管21、保持晶体管22和驱动晶体管23以及扫描线X1-Xm和供给线Z1-Zm被整面成膜的保护绝缘膜32所覆盖。保护绝缘膜32由氮化硅或氧化硅构成,对晶体管21-23、扫描线X1-Xm和供给线Z1-Zm进行绝缘保护。
在保护绝缘膜32上层叠平坦化膜33,开关晶体管21、保持晶体管22和驱动晶体管23以及扫描线X1-Xm和供给线Z1-Zm所形成的凹凸被平坦化膜33消除。即,平坦化膜33的表面变平坦。平坦化膜33是使聚酰亚胺等树脂固化而成的。
将从绝缘基板2至平坦化膜33的层叠构造称为晶体管阵列基板50。就该晶体管阵列基板50而言,俯视时,开关晶体管21、保持晶体管22和驱动晶体管23排列成矩阵状。
另外,在将该EL显示面板1用作底部发散型的情况下,即从绝缘基板2射出有机EL元件20的光,来将绝缘基板2用作显示面的情况下,在栅极绝缘膜31、保护绝缘膜32和平坦膜33使用透明材料。
下面,说明层叠在晶体管阵列基板50的表面中的层构造。在晶体管阵列基板50的表面上、即平坦化膜33的表面上,对每个象素电路P1,1-Pm,n都将象素电极20a排列成矩阵状。俯视时,象素电路Pi,j的象素电极20a形成于由相邻的扫描线Xi和供给线Zi以及相邻的信号线Yj和信号线Yj+1区分的区域中。另外,象素电极20a经形成于平坦化膜33和保护绝缘膜32中的接触孔,与电容24的电极24B、开关晶体管21的漏极21d和驱动晶体管23的源极23s导通。
象素电极20a是用作有机EL元件20的阳极的电极。即,象素电极20a的功函数最好较高,向后述的有机EL层20b中高效注入空穴。另外,象素电极20a对可视光具有透射性。作为象素电极20a,例如有以锡掺杂氧化铟(ITO)、锌掺杂氧化铟、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)或镉锡氧化物(CTO)为主的金属氧化物。
另外,在将该EL显示面板1用作底部发射型的情况下、即将绝缘基板2的相反侧用作显示面的情况下,最好在象素电极20a与平坦化膜33之间成膜导电性和可视光反向性高的反射膜。
这些象素电极20a是利用光刻法、蚀刻法在平坦化膜33上对整面成膜的透明导电性膜进行布图来形成的。在水平方向上相邻的象素电极20a之间,与象素电极20a电气间隔并沿垂直方向延伸的导电性线51如信号线Y(j-2k)、...、Y(j-2)、Yj、Y(j+2)、...(k为自然数)那样,即与供电布线90一样,每隔一列来布图。导电性线51通过对构成象素电极20a的透明导电性膜进行蚀刻,与象素电极20a一起布图。在导电性线51的左右两侧的周边部分,分别形成在垂直方向上长的沟状绝缘线57、57、...。在从绝缘线57、57间露出的导电性线51上,分别层叠供电布线90、90、...。
在水平方向上相邻的象素电极20a之间,与象素电极20a电气绝缘并沿垂直方向延伸的绝缘线52如信号线Y(j-2k+1)、...、Y(j-1)、Y(j+1)、Y(j+3)、...(k为自然数)那样,即与共同布线91一样,每隔象素电极20a的一列来布图。为了提高数值孔径,这些绝缘线52设计成两侧与象素电极20a的周边部分局部重合,但也可以是不与象素电极20a的周边部分重合的构造。在这些绝缘线52中不与导电性线51重合的绝缘线52上,层叠共同布线91。
供电布线90比绝缘线52厚得多,从绝缘线52上隆起。另外,由于供电布线90通过电镀法来形成,所以比信号线Y1-Yn、扫描线X1-Xm和供给线Z1-Zm以及晶体管21-23的栅极、源极和漏极厚得多。如图22、图25所示,俯视时,在各供电布线90与供给线Z1-Zm交叉的部位,在平坦化膜33和保护绝缘膜32中形成接触孔53,在该接触孔53中埋入导电性衬垫58,在导电性衬垫58上依次重合导电性线51和供电布线90。因此,如图21的电路图所示,供电布线90通过接触部C2与供给线Z1-Zm电导通,经供给线Zi与象素电路Zi,1-Zi,n的晶体管22、23的漏极22d、23d牢固地导通。另外,利用电镀法来形成接触孔53内的导电性衬垫58。
共同布线91也与供电布线90一起通过电镀法形成,所以比信号线Y1-Yn、扫描线X1-Xm和供给线Z1-Zm以及晶体管21-23的栅极或源极、漏极厚得多。共同布线91和供电布线由铜、金、镍或它们的层叠体构成。
在供电布线90的表面成膜具有疏水性、疏油性的疏液性绝缘膜54。该疏液性绝缘膜54由氟树脂电解淀积涂料构成,利用电解淀积涂布来成膜。
在共同布线91的表面成膜具有疏水性、疏油性的疏液性导通膜55。疏液性导通膜55中,下面的化学式(1)所示的三嗪三硫醇的1或2巯基(-SH:有时也称为硫醇基。)的氢(H)原子还原脱离,硫原子(S)氧化吸附在作为金属的共同布线91的表面。
[化学式1]
疏液性导通膜55由于极薄的三嗪三硫醇分子单元在共同布线91的表面上极薄地成膜,所以疏液性导通膜55在厚度方向上电阻非常低,基本上不具有绝缘性。另外,为了使疏液性、疏油性显著,最好代替三嗪三硫醇,使用将三嗪三硫醇的1或2巯基置换成氟化烷基的三嗪三硫醇电介质。这种三嗪化合物可有选择地覆盖并结合在疏液性导通膜55等金属上。具体而言,在将6-二甲基氨基-1,3,5三嗪-2,4二流醇钠盐调整为浓度为10-3mol/l水溶液之后,在液温26摄氏度、浸渍时间30分钟的条件下,将共同布线91浸渍在该水溶液中时,在共同布线91的表面覆盖膜厚为0.7nm左右的疏液性导通膜55(膜厚为由椭圆偏振计测定的测定值)。另外,在将6-二甲基氨基-1,3,5三嗪-2,4二流醇钠盐调整为浓度为10-3mol/l水溶液之后,在液温46摄氏度、浸渍时间30分钟的条件下,将共同布线91浸渍在该水溶液中时,在共同布线91上覆盖膜厚为1.8nm左右的疏液性导通膜55(膜厚为由椭圆偏振计测定的测定值)。
另外,图26模式地示出疏液性导通膜55的覆盖构造。图26中,置换基R例如是二甲基氨基或二(十二烷基)氨基。
在象素电极20a上,成膜有机EL元件20的有机EL层20b。有机EL层20b是广义的发光层,在有机EL层20b中含有作为有机化合物的发光材料(荧光体)。有机EL层20b是从象素电极20a依次按空穴传输层、狭义的发光层的顺序层叠的双层构造。空穴传输层由作为导电性高分子的PEDOT(聚二氧乙基噻吩)和作为掺杂物的PSS(聚对苯乙烯磺酸)构成,狭义的发光层由聚芴系列发光材料构成。
有机EL层20b在疏液性绝缘膜54和疏液性导通膜55涂布之后,利用湿式涂布法(例如喷墨法)来成膜。此时,在象素电极20a上涂布含有构成有机EL层20b的有机化合物的有机化合物含有液,该有机化合物含有液的液面比绝缘线52的顶部和绝缘线57的顶部高。因为在水平方向上相邻的象素电极20a之间,交替设置顶部比绝缘膜52的顶部和绝缘线57的顶部高得多的供电布线90和共同布线91,所以防止涂布在象素电极20a上的有机化合物含有液漏到水平方向上相邻的象素电极20a。另外,因为在供电布线90上涂布疏水性、疏油性的疏液性绝缘膜54,还在共同布线91上涂布疏水性、疏油性的疏液性导通膜55,所以涂布在象素电极20a上的有机化合物含有液被疏液性绝缘膜54和疏液性导通膜55拔落,涂布在象素电极20a上的有机化合物含有液在绝缘线52的角部附近堆积得比象素电极20a的中央部厚得多。所以,可以均匀的膜厚来成膜有机化合物含有液干燥后构成的有机EL层20b。
这样,通过成膜有机EL层20b,如图27所示,构成成膜有发红光的有机EL层20b的区域R、成膜有发绿光的有机EL层20b的区域G、成膜有发蓝光的有机EL层20b的区域B的带构造,同列的多个象素发出相同颜色。
在俯视时的情况下,由于被涂布的有机化合物含有液左右被分别分给供电布线90和共同布线91、91之一,所以沿垂直方向每个列均一样分布,故沿垂直方向排列的多个有机EL层20b均为相同的层构造,发出相同颜色。另一方面,按使在水平方向上排列成一列的多个有机EL层20b按发红光、发绿光、发蓝光的顺序重复的方式,排列狭义的发光层。空穴传输层也可以在发出不同光的象素彼此中使用彼此相同的材料。
另外,有机EL层20b除双层构造外,可以是从象素电极20a开始依次为空穴传输层、狭义的发光层、电子传输层的三层构造,或是由狭义的发光层构成的单层构造,或是在这些层构造中在适当的层间夹入电子或空穴的注入层的层叠构造,或是其它的层叠构造。
在有机EL层20b上,成膜用作有机EL元件20的阴极的相对电极20c。相对电极20c是在全部象素中共同形成的共同电极。通过将相对电极20c成膜在整面中,相对电极20c夹持疏液性导通膜55来覆盖共同布线91,并且,夹持疏液性绝缘膜54来覆盖供电布线90。因此,如图21的电路图所示,相对电极20c与共同布线91导通。相反,相对电极20c与供电布线90绝缘。
如图23-图25所示,相对电极20c由功函数比象素电极20a低的材料形成,例如由包含镁、钙、锂、钯、铟、稀土类金属的至少一种的单体或合金来形成。另外,相对电极20c可以是层叠上述各种材料的层的层叠构造,也可以是除以上的各种材料层外、还为了降低薄片电阻而堆积难氧化的金属层的层叠构造,具体而言,如设置在与有机EL层20b相接的界面侧中的低功函数的高纯度钯层、和覆盖钯层而设置的铝层的层叠构造,或在下层设置锂层、在上层设置铝层的层叠构造。另外,在顶部发射的情况下,相对电极20c也可以是层叠上述低功函数的薄膜并在其上层叠ITO等透明导电膜的透明电极。
在相对电极20c上成膜有密封绝缘膜56。密封绝缘膜56覆盖相对电极20c整体,是为了防止相对电极20c恶化而设置的无机膜或有机膜。
另外,以前,顶部发射型构造的EL显示面板中,相对电极的至少一部分使用金属氧化物等电阻值高的透明电极,但由于这种材料若不足够厚,则薄片电阻不够低,所以增厚必需会使有机EL元件的透射率下降,画面越大,则越难以在面内形成均匀的电位,显示特性降低。但是,在本实施方式中,为了保证在垂直方向上的足够厚度,设置低电阻的多个共同布线91、91、...,所以与相对电极20c一致地降低有机EL元件20、20、...的阴极电极整体的薄片电阻值,可充分且在面内均匀地流过大电流。并且,在这种构造中,由于共同布线91、91...降低作为阴极电极的薄片电阻,所以可将相对电极20c形成为薄膜,来提高透射率。另外,在顶部发射构造中,象素电极20a也可以是反射性材料。
[EL显示面板的驱动方法]
以有源矩阵方式来驱动EL显示面板1如下所示。即,如图28所示,由振荡电路向供电布线90、90、...和供给线Z1-Zm输出时钟信号。另外,利用扫描侧驱动器,按从扫描线X1至扫描线Xm的顺序(扫描线Xm之后为扫描线X1)依次输出高电平的移位脉冲,由此,依次选择扫描线X1-Xm,在扫描侧驱动器向扫描线X1-Xm之一输出移位脉冲时,振荡电路的时钟信号变为低电平。另外,在扫描侧驱动器选择各扫描线X1-Xm时,数据侧驱动器将作为写入电流的拉拔电流(电流信号)经驱动晶体管23的源极-漏极间流入全部信号线Y1-Yn。另外,相对电极20c和供电布线90保持在一定的共同电位Vcom(例如,接地=0伏)。
在扫描线Xi的选择期间,因为向第i行的扫描线Xi输出移位脉冲,所以开关晶体管21和保持晶体管22变为导通状态。在各选择期间,数据侧驱动器侧的电位在输出给供电布线90、90、...及供给线Z1-Zm的时钟信号的低电平以下,并且该时钟信号的低电平被设定在共同电位Vcom以下。因此,此时由于不从有机EL元件20流入信号线Y1-Yn,所以如图21所示,利用数据侧驱动器,对应于灰度的电流值的写入电流(拉拔电流)如箭头A所示,流入信号线Y1-Yn,在象素电路Pi,j中从供电布线90和供给线Zi经驱动晶体管23的源极-漏极间、开关晶体管21的源极-漏极间向信号线Yj的流通写入电流(拉拔电流)。这样,流过驱动晶体管23的源极-漏极间的电流的电流值由数据侧驱动器来唯一控制,数据侧驱动器对应于从外部输入的灰度来设定写入电流(拉拔电流)的电流值。在流过写入电流(拉拔电流)期间,尽管流过各个信号线Y1-Yn的写入电流(拉拔电流)之电流值、即驱动晶体管23的Vg-Ids特性随时间变化,但第i行的Pi,1-Pi,n的各驱动晶体管23之栅极23g-源极23s之间的电压仍与流过驱动晶体管23的漏极23d-源极23s之间的写入电流(写入电流)之电流值一致地强制设定,将大小基于该电压电平的电荷充电到电容24,将写入电流(拉拔电流)之电流值变换为驱动晶体管23的栅极23g-源极23s之间的电压电平。在之后的发光期间,扫描线Xi变为低电平,开关晶体管21和保持晶体管22变为截止状态,但利用截止状态的保持晶体管22,电容24的电极24A侧的电荷封闭,变为浮游状态,驱动晶体管23的源极23s的电压在从选择期间移动到发光期间时即便调制,驱动晶体管23的栅极23g-源极23s之间的电位差也维持不变。在该发光期间中,在不是任一行的选择期间时,即时钟信号是供电布线90和供给线Zi的电位比有机EL元件20的相对电极20c和供电布线90的电位Vcom高的高电平时,驱动电流沿箭头B的方向从较高电位的供电布线90和供给线Zi经驱动晶体管23的源极-漏极间流向有机EL元件20,有机EL元件20发光。由于驱动电流的电流值取决于驱动晶体管23的栅极23g-源极23s之间的电压,所以发光期间的驱动电流之电流值等于选择期间的写入电流(拉拔电流)的电流值。另外,在发光期间,在任一行的选择期间时,即时钟信号为低电平时,供电布线90和供给线Zi的电位为相对电极20c和供电布线90的电位Vcom以下,所以不向有机EL元件20流过驱动电流,不发光。
即,在选择期间中,开关晶体管21形成电流路径,以在驱动晶体管23的源极23s与信号线Yj之间流过写入电流(拉拔电流),保持晶体管22形成电流路径,以在供电布线90与驱动晶体管23的漏极23d之间流过写入电流(拉拔电流)。
另外,发光期间中,开关晶体管21关闭电流路径,以使从驱动晶体管23的源极23s流出的驱动电流不流入信号线Yj,保持晶体管22保持驱动晶体管23的栅极23g-源极23s之间的电压,使驱动电流的电流值恒定。另外,在发光期间供给线Zi和供电布线90变为高电平时,驱动晶体管23根据在选择期间充电到栅极23g-源极23s间的电荷,在有机EL元件20中流过大小对应于灰度的电流,驱动有机EL元件20。
[变形例1]
另外,本发明不限于上述实施方式,在不脱离本发明精神的范围下,可进行各种改良和设计的变更。
另外,在上述实施方式中,将晶体管21-23作为N沟道型场效应晶体管来进行了说明。晶体管21-23也可以是P沟道型场效应晶体管。此时,在图2的电路构成中,晶体管21-23的源极21s、22s、23s与晶体管21-23的漏极21d、22d、23d的关系相反。例如,在驱动晶体管23是P沟道型场效应晶体管的情况下,驱动晶体管23的漏极23d与有机EL元件20的象素电极20a导通,源极23s与供给线Zi导通。
[变形例2]
另外,在上述各实施方式中,每隔一个象素来设置3个晶体管21-23,但只要是具备源极或漏极串联连接于有机EL元件上的驱动晶体管的有机EL显示面板,则不限制晶体管的数量或电流驱动、电压驱动,均可适用本发明。
[变形例3]
另外,在上述各实施方式中,将晶体管21-23作为N沟道型场效应晶体管来进行了说明。晶体管21-23也可以是P沟道型场效应晶体管。此时,在图2的电路构成中,晶体管21-23的源极21s、22s、23s与晶体管21-23的漏极21d、22d、23d的关系相反。另外,各信号的高电平低电平逆转。
[变形例4]
另外,在上述各实施方式中,将各保持晶体管22的漏极22d连接于供给线Z1-Zm之一上,但不限于此,也可将各象素电路Pi,1、Pi,1、Pi,1、...Pi,n的保持晶体管22的漏极22d连接于扫描线Xi上。
[变形例5]
另外,在上述各实施方式中,从布线端子90b、90c将构成写入电流的写入供电电压VL和构成驱动电流的驱动供电电压VH提供给供电布线90,以降低了供电布线90的电压降,但只要是电压降高的设计,则也可仅从布线端子90b、90c之一来提供。
[变形例6]
另外,在上述各实施方式中,晶体管21-23是非晶硅晶体管,但不限于此,也可以是多晶硅。
[变形例7]
另外,在上述第2实施方式中,在供电布线90的表面上覆盖疏液性绝缘膜54,但不限于此,也可不设计疏液性绝缘膜54,在共同布线91与供电布线90的表面上覆盖疏液性导通膜55,将共同布线91和供电布线90作为疏液性隔壁,覆盖有机EL层20b的至少一层,之后,去除供电布线90的表面,在有机EL层20b和共同布线91的表面成膜相对电极20c。
另外,只要具有整合性,也可组合多个上述变形例。
Claims (16)
1、一种晶体管阵列基板,其特征在于,具备:
基板;
多个驱动晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入栅极绝缘膜;
多个信号线,与所述多个驱动晶体管的栅极一起布图,排列成在所述基板上沿规定方向延伸;
多个供给线,与所述多个驱动晶体管的源极、漏极一起布图,隔着所述栅极绝缘膜与所述多个信号线交叉排列,与驱动晶体管的源极与漏极中的一个导通;
多个供电布线,沿所述多个供给线分别层叠在所述多个供给线上;
发光元件,具有象素电极、EL层和相对电极,并连接于所述驱动晶体管上;和
导电性线,连接于所述供电布线,并通过对构成所述象素电极的导电性膜进行蚀刻并布图而成。
2、根据权利要求1所述的晶体管阵列基板,其特征在于,
还具备多个扫描线,与所述多个驱动晶体管的源极、漏极一起布图,隔着所述栅极绝缘膜与所述多个供给线交叉排列。
3、根据权利要求2所述的晶体管阵列基板,其特征在于,
还具备多个开关晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入所述栅极绝缘膜,
所述多个驱动晶体管的源极和漏极中的另一个分别与所述多个开关晶体管的源极和漏极中的一个导通,
所述多个开关晶体管的栅极经形成于所述栅极绝缘膜中的接触孔与所述扫描线导通,
所述多个开关晶体管的源极和漏极中的另一个经形成于所述栅极绝缘膜中的接触孔与所述信号线导通。
4、根据权利要求2所述的晶体管阵列基板,其特征在于,
还具备多个保持晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入所述栅极绝缘膜,
所述多个保持晶体管的源极与漏极中的一个经形成于所述栅极绝缘膜中的接触孔,分别与所述多个驱动晶体管的栅极导通,
所述多个保持晶体管的源极与漏极中的另一个与所述供给线或所述扫描线导通,
所述多个保持晶体管的栅极经形成于所述栅极绝缘膜中的接触孔,与所述扫描线导通。
5、根据权利要求1所述的晶体管阵列基板,其特征在于,
还具有数据驱动器,该数据驱动器经所述供给线向所述驱动晶体管的栅极-源极间流通写入电流。
6、根据权利要求3所述的晶体管阵列基板,其特征在于,
还具有选择驱动器,选择所述扫描线并导通所述开关晶体管。
7、根据权利要求1所述的晶体管阵列基板,其特征在于,
具有供电驱动器,连接于所述供电布线上,在选择期间,施加用于经所述供电布线向所述驱动晶体管流通写入电流的写入供电电压,并根据在所述选择期间、在所述驱动晶体管的栅极-源极间保持的电压,在发光期间,施加经所述驱动晶体管向发光元件流通驱动电流的驱动供电电压。
8、根据权利要求1所述的晶体管阵列基板,其特征在于,
所述供电布线的膜厚为1.31-6微米。
9、根据权利要求1所述的晶体管阵列基板,其特征在于,
所述供电布线的宽度为7.45-44微米。
10、根据权利要求1所述的晶体管阵列基板,其特征在于,
所述供电布线的电阻率为2.1-9.6μΩcm。
11、根据权利要求1所述的晶体管阵列基板,其特征在于,
通过对与构成所述象素电极的材料膜和构成所述相对电极的材料膜不同的材料膜进行布图来形成所述供电布线,并且所述供电布线比所述驱动晶体管的栅极膜厚厚,比所述驱动晶体管的源极、漏极的膜厚厚。
12、一种显示面板,其特征在于,具备:
基板;
多个驱动晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入栅极绝缘膜;
多个信号线,与所述多个驱动晶体管的栅极一起布图,排列成在所述基板上沿规定方向延伸;
多个供给线,与所述多个驱动晶体管的源极、漏极一起布图,隔着所述栅极绝缘膜与所述多个信号线交叉排列,与驱动晶体管的源极与漏极中的一个导通;
多个供电布线,沿所述多个供给线分别与所述多个供给线连接;
多个象素电极,分别与所述多个驱动晶体管的源极与漏极的另一个导通;
多个发光层,成膜于所述多个象素电极的各象素电极上;
覆盖所述多个发光层的相对电极;和
导电性线,连接于所述供电布线,并通过对构成所述象素电极的导电性膜进行蚀刻并布图而成。
13、根据权利要求12所述的显示面板,其特征在于,
还具备多个扫描线,与所述多个晶体管的源极、漏极一起布图,隔着所述栅极绝缘膜与所述多个供给线交叉排列。
14、根据权利要求13所述的显示面板,其特征在于,
还具备多个开关晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入所述栅极绝缘膜;
所述多个驱动晶体管的源极和漏极中的另一个分别与所述多个开关晶体管的源极和漏极中的一个导通;
所述多个开关晶体管的栅极经形成于所述栅极绝缘膜中的接触孔,与所述扫描线导通;
所述多个开关晶体管的源极与漏极中的另一个经形成于所述栅极绝缘膜中的接触孔,与所述信号线导通。
15、根据权利要求13所述的显示面板,其特征在于,
还具备多个保持晶体管,在所述基板上排列成矩阵状,在栅极与源极、漏极之间夹入所述栅极绝缘膜;
所述多个保持晶体管的源极与漏极中的一个经形成于所述栅极绝缘膜中的接触孔,分别与所述多个驱动晶体管的栅极导通;
所述多个保持晶体管的源极与漏极中的另一个与所述供给线或所述扫描线导通;
所述多个保持晶体管的栅极经形成于所述栅极绝缘膜中的接触孔,与所述扫描线导通。
16、根据权利要求12所述的显示面板,其特征在于,
通过对与构成所述象素电极的材料膜和构成所述相对电极的材料膜不同的材料膜进行布图来形成所述供电布线,并且所述供电布线比所述驱动晶体管的栅极膜厚厚,比所述驱动晶体管的源极、漏极的膜厚厚。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004273580 | 2004-09-21 | ||
JP273532/2004 | 2004-09-21 | ||
JP273580/2004 | 2004-09-21 | ||
JP2004273532A JP4379278B2 (ja) | 2004-09-21 | 2004-09-21 | トランジスタアレイ基板及びディスプレイパネル |
JP2005269434A JP5017826B2 (ja) | 2004-09-21 | 2005-09-16 | ディスプレイパネル及びその駆動方法 |
JP269434/2005 | 2005-09-16 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100832178A Division CN101266945B (zh) | 2004-09-21 | 2005-09-21 | 显示面板的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1770243A CN1770243A (zh) | 2006-05-10 |
CN100595819C true CN100595819C (zh) | 2010-03-24 |
Family
ID=36232215
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100832178A Expired - Fee Related CN101266945B (zh) | 2004-09-21 | 2005-09-21 | 显示面板的制造方法 |
CN200510106398A Expired - Fee Related CN100595819C (zh) | 2004-09-21 | 2005-09-21 | 晶体管阵列基板和显示面板 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100832178A Expired - Fee Related CN101266945B (zh) | 2004-09-21 | 2005-09-21 | 显示面板的制造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4379278B2 (zh) |
CN (2) | CN101266945B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4415971B2 (ja) * | 2006-05-10 | 2010-02-17 | カシオ計算機株式会社 | 表示装置及びその製造方法 |
JP5153015B2 (ja) * | 2008-07-02 | 2013-02-27 | シャープ株式会社 | 面発光表示装置 |
WO2011052582A1 (ja) * | 2009-10-29 | 2011-05-05 | 住友化学株式会社 | 有機薄膜太陽電池モジュールの製造方法 |
JP4941572B2 (ja) * | 2010-03-31 | 2012-05-30 | カシオ計算機株式会社 | 半導体装置及び発光装置並びに電子機器 |
US8378742B2 (en) * | 2011-01-10 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Driver for a semiconductor chip |
JP6099336B2 (ja) * | 2011-09-14 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 発光装置 |
JP6459316B2 (ja) * | 2014-09-03 | 2019-01-30 | セイコーエプソン株式会社 | 有機エレクトロルミネッセンス装置および電子機器 |
CN104952905A (zh) * | 2015-05-06 | 2015-09-30 | 京东方科技集团股份有限公司 | 有机发光显示面板及其制备方法、显示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3520396B2 (ja) * | 1997-07-02 | 2004-04-19 | セイコーエプソン株式会社 | アクティブマトリクス基板と表示装置 |
JP2000349298A (ja) * | 1999-03-26 | 2000-12-15 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
JP2003133079A (ja) * | 2001-10-26 | 2003-05-09 | Sharp Corp | アクティブマトリクス駆動型有機ledパネルとその製造方法 |
JP2003195810A (ja) * | 2001-12-28 | 2003-07-09 | Casio Comput Co Ltd | 駆動回路、駆動装置及び光学要素の駆動方法 |
JP2003330387A (ja) * | 2002-03-05 | 2003-11-19 | Sanyo Electric Co Ltd | 表示装置 |
JP2004101948A (ja) * | 2002-09-10 | 2004-04-02 | Dainippon Printing Co Ltd | 表示装置およびその製造方法 |
-
2004
- 2004-09-21 JP JP2004273532A patent/JP4379278B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-21 CN CN2008100832178A patent/CN101266945B/zh not_active Expired - Fee Related
- 2005-09-21 CN CN200510106398A patent/CN100595819C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101266945B (zh) | 2012-02-22 |
CN101266945A (zh) | 2008-09-17 |
JP2006091119A (ja) | 2006-04-06 |
CN1770243A (zh) | 2006-05-10 |
JP4379278B2 (ja) | 2009-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100735977B1 (ko) | 트랜지스터 어레이 기판, 그 제조방법 및 디스플레이 패널 | |
CN100595819C (zh) | 晶体管阵列基板和显示面板 | |
TWI293853B (en) | Display panel | |
JP7033070B2 (ja) | 有機発光ダイオードアレイ基板及びその製造方法、表示装置 | |
CN100553394C (zh) | 显示面板 | |
JP5017826B2 (ja) | ディスプレイパネル及びその駆動方法 | |
CN100544017C (zh) | 显示面板 | |
JP4706296B2 (ja) | ディスプレイパネル | |
JP4217834B2 (ja) | ディスプレイパネル | |
JP4747543B2 (ja) | ディスプレイパネル | |
JP4687179B2 (ja) | ディスプレイパネル | |
JP4192879B2 (ja) | ディスプレイパネル | |
JP4379285B2 (ja) | ディスプレイパネル | |
CN218039214U (zh) | 显示面板 | |
JP4893753B2 (ja) | ディスプレイパネル | |
CN115642168A (zh) | 显示设备及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170123 Address after: Irish Ross Kang Wangjun Patentee after: Soras OLED Address before: Tokyo, Japan Patentee before: CASIO COMPUTER Co.,Ltd. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100324 Termination date: 20210921 |