CN115642168A - 显示设备及其制造方法 - Google Patents

显示设备及其制造方法 Download PDF

Info

Publication number
CN115642168A
CN115642168A CN202210696011.2A CN202210696011A CN115642168A CN 115642168 A CN115642168 A CN 115642168A CN 202210696011 A CN202210696011 A CN 202210696011A CN 115642168 A CN115642168 A CN 115642168A
Authority
CN
China
Prior art keywords
electrode
light emitting
emitting element
contact
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210696011.2A
Other languages
English (en)
Inventor
河宪植
金洸炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN115642168A publication Critical patent/CN115642168A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2512—Layout
    • H01L2224/25175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95121—Active alignment, i.e. by apparatus steering
    • H01L2224/95133—Active alignment, i.e. by apparatus steering by applying an electromagnetic field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请涉及显示设备和显示设备的制造方法。显示设备包括：衬底；发光元件，在衬底上，并且包括第一端部和第二端部，第一端部和第二端部在与衬底的上表面基本上平行的第一方向上对准；第一接触电极，与发光元件的第一端部接触；第一电极，在第一接触电极上，并且通过第一接触电极电连接到发光元件的第一端部；以及第二电极，电连接到发光元件的第二端部。

Description

显示设备及其制造方法
相关申请的交叉引用
本申请要求于2021年7月19日在韩国知识产权局提交的第10-2021-0094442号韩国专利申请的优先权和权益，所述韩国专利申请的全部内容通过引用并入本文中。
技术领域
本公开涉及显示设备及其制造方法。
背景技术
最近，对信息显示的兴趣正在增加。因此，正持续进行对显示设备的研究和开发。
发明内容
本公开提供一种可以减少或防止像素缺陷的显示设备及其制造方法。
本公开的方面不限于上述方面，并且本领域普通技术人员可以使用以下描述清楚地理解未提及的其他方面。
本公开的一个或多个实施方式提供了一种显示设备，该显示设备包括：衬底；发光元件，在衬底上，并且包括第一端部和第二端部，第一端部和第二端部在与衬底的上表面基本上平行的第一方向上对准；第一接触电极，与发光元件的第一端部接触；第一电极，在第一接触电极上，并且通过第一接触电极电连接到发光元件的第一端部；以及第二电极，电连接到发光元件的第二端部。
显示设备还可以包括：堤，在非发光区域中在衬底上，并且限定像素的发光区域，其中，发光元件在发光区域中在第一电极与第二电极之间。
第一接触电极可以包括非晶硅。
第一接触电极可以掺杂有n型杂质。
第一接触电极可以掺杂有p型杂质。
第一接触电极的厚度可以为约
Figure BDA0003702231910000021
或更小。
显示设备还可以包括：第一对准电极和第二对准电极，在衬底上，并且在第一方向上彼此间隔开；以及第一绝缘图案，覆盖第一对准电极和第二对准电极，其中，发光元件在第一对准电极与第二对准电极之间在第一绝缘图案上。
显示设备还可以包括第二绝缘图案，第二绝缘图案在发光元件上并且暴露发光元件的第一端部和第二端部。
第一接触电极的一个端部和第一电极的一个端部可以与第二绝缘图案的侧表面接触，其中，第一接触电极的一个端部和第一电极的一个端部具有相同的蚀刻轮廓。
第二绝缘图案可以具有反向锥形截面形状。
第二绝缘图案可以局部地在第一电极上。
第一接触电极可以与第二绝缘图案间隔开，其中第一电极覆盖第一接触电极。
显示设备还可包括与发光元件的第二端部接触的第二接触电极，其中，第二电极在第二接触电极上，并且通过第二接触电极电连接到发光元件的第二端部。
第一接触电极和第二接触电极可以在相同的层上。
第一电极和第二电极可以在相同的层上。
第一电极和第二电极可以在不同的层上。
第一接触电极和第二接触电极可以在不同的层上，且绝缘图案插置在第一接触电极和第二接触电极之间。
本公开的一个或多个其他实施方式提供了一种显示设备的制造方法，该方法包括：使用第一对准电极和第二对准电极在衬底上对准发光元件；使用化学气相沉积方法在衬底上形成接触电极层；通过蚀刻接触电极层形成第一接触电极，第一接触电极与发光元件中的至少一个的第一端部接触；以及在第一接触电极上形成第一电极。
形成第一电极可以包括：在接触电极层上形成电极层；以及通过共同蚀刻接触电极层和电极层来同时形成第一接触电极和第一电极。
形成第一电极可以包括：在由第一接触电极暴露的发光元件中的至少一个上形成绝缘图案；形成覆盖第一接触电极和绝缘图案的电极层；以及通过蚀刻电极层形成第一电极。
其他实施方式的细节包括在详细描述和附图中。
在根据本公开的实施方式的显示设备及其制造方法中，可以包括与发光元件的端部接触的接触电极，并且接触电极可以通过化学气相沉积形成。通过化学气相沉积形成的接触电极可以具有相对高的台阶覆盖性特性。因此，可以充分确保发光元件相对于接触电极的横向接触面积，并且因此可减小或防止发光元件与接触电极之间的接触电阻的增加或接触缺陷。
根据本公开的实施方式的方面不受以上所示的内容的限制，并且本说明书中包括了更多的各种效果。
附图说明
图1示出了根据一个或多个实施方式的发光元件的示意性立体图。
图2示出了图1的发光元件的剖视图。
图3示出了根据本公开的一个或多个实施方式的显示设备的示意性俯视平面图。
图4示出了根据一个或多个实施方式的图3中所示的一个像素中所包括的组成元件之间的电连接关系的电路图。
图5示出了图4的像素的示意性俯视平面图。
图6A和图6B示出了沿着图5的线I-I'截取的像素的剖视图。
图7A至图7C示出了沿着图5的线II-II'截取的像素的各种实施方式的剖视图。
图8示出了根据比较例的像素。
图9A和图9B示出了沿着图5的线II-II'截取的像素的各种实施方式的剖视图。
图10示出了沿着图5的线II-II'截取的像素的一个或多个其他实施方式的剖视图。
图11A至图11D示出了沿着图5的线II-II'截取的像素的一个或多个其他实施方式的剖视图。
图12A至图12D示出了根据本公开的一个或多个实施方式的显示设备的制造方法的示意性剖视图。
图13A至图13C示出了根据本公开的一个或多个其他实施方式的显示设备的制造方法的示意性剖视图。
图14示出了根据本公开的一个或多个其他实施方式的显示设备的制造方法的示意性剖视图。
具体实施方式
因为本公开可以各种修改并且可以具有各种形式，所以下面将详细说明和描述实施方式。然而，这并非将本公开限制于所公开的实施方式，并且应当理解为包含本公开的精神和范围中所全部包括的改变、等同和替代。
在描述每个附图时，相同的附图标记用于相同的组成元件。在附图中，为了本公开的清楚起见，夸大并示出了结构的尺寸。诸如第一、第二等的术语将仅用于描述各种组成元件，并且不应被解释为限制这些组成元件。这些术语仅用于将一个组成元件和其他组成元件区分开。例如，在不脱离本公开的范围的情况下，第一组成元件可以被称为第二组成元件，并且类似地，第二组成元件可以被称为第一组成元件。单数形式旨在包括复数形式，除非上下文另外清楚地指出。
在本申请中，应当理解，术语“包括”、“包含”、“具有”或“配置”表示存在说明书中描述的特征、数量、步骤、操作、组成元件、部分或其组合，但不事先排除一个或多个其他特征、数量、步骤、操作、组成元件、部分或其组合的存在或添加的可能性。应当理解，当诸如层、膜、区域、区或衬底的元件被称为在另一元件“上”时，它可以直接在另一元件上，或者也可以存在居间元件。此外，在本说明书中，当层、膜、区域、区、板等的元件被称为形成在另一元件“上”时，所形成的方向不限于上方向，而是包括横向方向或下方向。相反，当层、膜、区域、板等的元件被称为在另一元件“下方”时，它可以直接在另一元件下方，或者可以存在居间元件。
应当理解，在本申请中，当描述一个组成元件(例如，第一组成元件)与另一组成元件(例如，第二组成元件)(功能上或通信上)“联接或连接”/(功能上或通信上)“联接或连接到”另一组成元件(例如，第二组成元件)时，该一个组成元件可以与另一组成元件直接联接或连接/直接联接或连接到另一组成元件，或者可以通过另一组成元件(例如，第三组成元件)与另一组成元件联接或连接/联接或连接到另一组成元件。相反，应当理解，当描述一个组成元件(例如，第一组成元件)与另一组成元件(例如，第二组成元件)“直接联接或连接”/“直接联接或连接到”另一组成元件(例如，第二组成元件)时，在一个组成元件和另一组成元件之间不存在其他组成元件(例如，第三组成元件)。
在下文中，参考附图，将更详细地描述本领域技术人员用于理解本公开的内容的本公开的实施方式。在下面的描述中，单数形式包括复数形式，除非上下文清楚地仅指示单数。
通过参考实施方式的详细描述和附图，可以更容易地理解本公开的一些实施方式的方面和实现本公开的方法。然而，所描述的实施方式可以具有各种修改并且可以以各种不同的形式来实施，并且不应被解释为仅限于本文中所示的实施方式。相反，提供这些实施方式作为示例，使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达本公开的方面，并且应当理解，本公开涵盖在本公开的构思和技术范围内的所有修改、等同和替换。因此，可以不描述对于本领域普通技术人员用于完全理解本公开的方面而言不是必需的工艺、元件和技术。
在本文中，参考作为实施方式和/或中间结构的示意图的剖视图来描述各种实施方式。如此，应预期例如由于制造技术和/或公差而导致的、图中的形状的变型。另外，本文中公开的特定结构性或功能性描述仅仅是说明性的，以用于描述根据本公开构思的实施方式的目的。因此，本文中所公开的实施方式不应该解释为受限于具体示出的区域形状，而是应包括例如由制造而导致的形状的偏差。
例如，示出为矩形的植入区域将通常在其边缘处具有圆化的或曲化的特征和/或植入浓度的梯度，而不是从植入区域到非植入区域的二元变化。同样地，通过植入而形成的埋置区域可能导致在埋置区域与通过其发生植入的表面之间的区域中的一些植入。
因此，图中示出的区域本质上是示意性的，并且它们的形状不旨在示出设备的区域的实际形状，并且不旨在进行限制。此外，如本领域技术人员将认识到的，在均不背离本公开的精神或范围的情况下，所描述的实施方式可以以各种不同的方式进行修改。
在详细描述中，出于解释的目的，阐述了许多具体细节以提供对各种实施方式的透彻理解。然而，显而易见的是，可以在没有这些具体细节或具有一个或多个等同布置的情况下实践各种实施方式。在其它情况下，以框图形式示出了公知的结构和设备，以便避免不必要地模糊各种实施方式。
为了易于解释，可以在本文中使用空间相对术语，诸如“下面”、“下方”、“下”、“之下”、“上方”、“上”等来描述如图中所示的一个元件或特征与另一元件(多个元件)或特征(多个特征)的关系。应当理解，除了图中描绘的定向之外，空间相对术语旨在包含设备在使用或操作中的不同定向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”或“之下”的元件将随之被定向在其他元件或特征“上方”。因此，示例性术语“下方”和“之下”可以包含上方和下方两种定向。设备可以另外定向(例如，旋转90度或处于其他定向)，并且本文中使用的空间相对描述语应相应地进行解释。类似地，当第一部分被描述为布置在第二部分“上”时，这表示第一部分布置在第二部分的上侧或下侧处，而不限于第二部分的基于重力方向的上侧。
此外，在本说明书中，短语“在平面上”或“平面图”意味着从顶部观察目标部分，并且短语“在截面上”意味着从侧面观察通过竖直切割目标部分而形成的截面。
出于本公开的目的，当位于一列表的元素之后时，诸如“…中的至少一个”的表述修饰整个列表的元素而不修饰该列表中的个别元素。例如，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的群组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、X、Y和Z中的两个或更多个的任意组合(诸如例如XYZ、XYY、YZ和ZZ)或其任何变型。类似地，诸如“A和B中的至少一个”的表述可以包括A、B或者A和B。如本文中所使用的，“或”通常表示“和/或”，并且术语“和/或”包括相关列出项目中的一个或多个的任何和所有组合。例如，诸如“A和/或B”的表述可以包括A、B或者A和B。
在示例中，DR1轴、DR2轴和/或DR3轴不限于直角坐标系的三个轴，并且可以以更宽泛的意义来解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。这同样适用于第一方向、第二方向和/或第三方向。
如本文中所使用的，术语“基本上”、“约”、“近似”和类似的术语用作近似术语而不用作程度术语，并且旨在为将由本领域普通技术人员认识到的测量值或计算值中的固有偏差留有余量。如本文中所使用的，“约”或“近似”包括所述值以及如由本领域普通技术人员在考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)时所确定的特定值的可接受偏差范围内的平均值。例如，“约”可表示在一个或多个标准偏差内，或在所述值的±30％、±20％、±10％、±5％内。另外，在描述本公开的实施方式时使用的“可”表示“本公开的一个或多个实施方式”。
当一个或多个实施方式可以不同地实现时，可以与所描述的顺序不同地执行特定的工艺顺序。例如，两个连续描述的工艺可以基本上同时执行，或者以与所描述的顺序相反的顺序执行。
除非另有定义，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的含义相同的含义。还应理解的是，术语，诸如在常用字典中定义的那些术语，应被解释为具有与其在相关领域和/或本说明书的上下文中的含义一致的含义，并且除非在本文中明确地如此定义，否则不应以理想化或过于形式化的含义进行解释。
图1示出了根据一个或多个实施方式的发光元件的示意性立体图。图2示出了图1的发光元件的剖视图。在本公开的一个或多个实施方式中，发光元件的类型和/或形状不限于图1和图2中所示的实施方式。
参考图1和图2，发光元件LD包括第一半导体层SCL1和第二半导体层SCL2以及插置在第一半导体层SCL1和第二半导体层SCL2之间的有源层ACT。例如，发光元件LD可以包括沿着长度L方向顺序堆叠的第一半导体层SCL1、有源层ACT和第二半导体层SCL2。
发光元件LD可以设置成具有沿一个方向延伸的杆形状。当发光元件LD的延伸方向是长度L方向时，发光元件LD可以具有沿着长度L方向的第一端部EP1和第二端部EP2。
第一半导体层SCL1和第二半导体层SCL2中的一个可以位于发光元件LD的第一端部EP1上。此外，第一半导体层SCL1和第二半导体层SCL2中剩余一个可以位于发光元件LD的第二端部EP2上。例如，第二半导体层SCL2可以位于发光元件LD的第一端部EP1上，并且第一半导体层SCL1可以位于发光元件LD的第二端部EP2上。
在一个或多个实施方式中，发光元件LD可以是通过蚀刻方法等制造成杆形状的杆形状发光元件(也称为“杆形状发光二极管”)。在本说明书中，“杆形状”是指在长度L方向上相对长的杆状形状或棒状形状(即，纵横比大于1)，诸如圆柱体或多边形圆柱体，但其截面的形状不受特别限制。例如，发光元件LD的长度L可以大于其直径D(或其横向截面的宽度)。
发光元件LD可以具有小至纳米级或微米级的尺寸。例如，发光元件LD可以各自具有在从纳米级到微米级的范围内的直径D(或宽度)和/或长度L。然而，本公开中的发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用发光元件LD作为光源的各种设备(例如，显示设备)的设计条件而改变。
第一半导体层SCL1可以是第一导电半导体层。例如，第一半导体层SCL1可以包括N型半导体层。例如，第一半导体层SCL1可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的一种的半导体材料，并且可以包括掺杂有第一导电掺杂剂(诸如Si、Ge、Sn等)的N型半导体层。此外，第一半导体层SCL1可以由各种材料形成。
有源层ACT位于第一半导体层SCL1上，并且可以形成为具有单量子阱结构或多量子阱结构。有源层ACT的位置可以根据发光元件LD的类型而各种改变。有源层ACT可以发射波长为约400nm至约900nm的光，并且可以具有双异质结构。
在一个或多个实施方式中，掺杂有导电掺杂剂的包覆层可以形成在有源层ACT的上部和/或下部处。例如，包覆层可以形成为AlGaN层或InAlGaN层。在一个或多个实施方式中，可以使用诸如AlGaN和AlInGaN的材料来形成有源层ACT，并且此外，有源层ACT可以由各种材料形成。
第二半导体层SCL2在有源层ACT上，并且可以包括与第一半导体层SCL1的类型不同的类型的半导体层。例如，第二半导体层SCL2可以包括P型半导体层。例如，第二半导体层SCL2可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种半导体材料，并且可以包括掺杂有诸如Mg的第二导电掺杂剂的P型半导体层。此外，第二半导体层SCL2可以由各种材料形成。
在一个或多个实施方式中，第一半导体层SCL1和第二半导体层SCL2可以在发光元件LD的长度L方向上具有不同的长度(或厚度)。例如，沿着发光元件LD的长度L方向，第一半导体层SCL1可以具有比第二半导体层SCL2的长度(或厚度)更长的长度(或更厚的厚度)。因此，相比于第二端部EP2，发光元件LD的有源层ACT可以更靠近第一端部EP1。
当阈值电压或更高的电压施加到发光元件LD的相应端时，发光元件LD在电子-空穴对在有源层ACT中复合的同时发光。通过使用该原理控制发光元件LD的发光，发光元件LD可以用作各种发光设备以及显示设备的像素的光源。
在一个或多个实施方式中，除了第一半导体层SCL1、有源层ACT和第二半导体层SCL2之外，发光元件LD还可以包括附加的组成元件。例如，发光元件LD可以另外包括位于第一半导体层SCL1、有源层ACT和/或第二半导体层SCL2的一端侧上的磷光体层、有源层、半导体层和电极层中的一个或多个。
例如，发光元件LD还可以包括位于第二半导体层SCL2的一端侧处的电极层。在这种情况下，电极层可以位于发光元件LD的第一端部EP1处。
此外，发光元件LD还可以包括位于第一半导体层SCL1的一端侧处的另一电极层。例如，电极层可以位于发光元件LD的第一端部EP1和第二端部EP2处。
电极层可以是欧姆接触电极，但不限于此。例如，电极层可以是肖特基接触电极。
电极层可以包括金属或导电氧化物。例如，电极层可以通过单独使用或混合使用铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、其氧化物或其合金以及ITO来形成。包括在电极层中的每个中的材料可以彼此相同或不同。
电极层可以是基本上透明的或半透明的。因此，由发光元件LD产生的光可以穿过电极层以发射到发光元件LD的外部。在一个或多个其他实施方式中，当由发光元件LD产生的光不透射通过电极层并且通过除发光元件LD的相应端部之外的区域发射到发光元件LD的外部时，电极层可以是不透明的。
在一个或多个实施方式中，发光元件LD还可以包括设置在其表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上，以至少围绕有源层ACT的外圆周表面，并且还可以围绕第一半导体层SCL1和/或第二半导体层SCL2的相应区域。
当发光元件LD包括电极层时，绝缘膜INF可以至少部分地覆盖电极层的外圆周表面或者可以不至少部分地覆盖电极层的外圆周表面。也就是说，绝缘膜INF可以选择性地形成在电极层的表面上。
绝缘膜INF可以暴露发光元件LD的在发光元件LD的长度L方向上的相应端部。例如，绝缘膜INF可以在发光元件LD的第一端部EP1和第二端部EP2处暴露第一半导体层SCL1和第二半导体层SCL2中的至少一个和/或电极层中的至少一个。此外，在一个或多个其他实施方式中，绝缘膜INF可以不设置在发光元件LD中。
当绝缘膜INF设置成覆盖发光元件LD的表面(例如，有源层ACT的外圆周表面)时，可以降低或防止有源层ACT与至少一个电极(例如，稍后将描述的对准电极和/或像素电极)短路的可能性。因此，可以确保发光元件LD的电稳定性。
绝缘膜INF可以包括透明绝缘材料。例如，绝缘膜INF可以包括SiO2或未由此确定的氧化硅(SiOx)、Si3N4或未由此确定的氮化硅(SiNx)、Al2O3或未由此确定的氧化铝(AlxOy)以及TiO2或未由此确定的氧化钛(TiOx)中的至少一种绝缘材料，但不限于此。也就是说，包括在绝缘膜INF中的材料不受特别限制。
当绝缘膜INF设置在发光元件LD的表面上时，可以通过减少或最小化发光元件LD的表面缺陷来改善其寿命和效率。此外，当绝缘膜INF形成在每个发光元件LD的表面上时，即使当多个发光元件LD彼此紧密接触定位时，也可以减小或防止在发光元件LD之间发生不希望的短路的可能性。
在本公开的一个或多个实施方式中，发光元件LD可以通过表面处理工艺制造。例如，当将多个发光元件LD与流体溶液(或溶剂)混合并提供给每个发光区域(例如，每个像素的发光区域)时，可以对每个发光元件LD进行表面处理，使得发光元件LD在溶液中并非不均匀地聚集并且均匀分布。作为这一方面的非限制性示例，绝缘膜INF本身可以使用疏水材料形成为疏水膜，或者可以在绝缘膜INF上另外形成由疏水材料制成的疏水膜。
绝缘膜INF可以形成为单层或多层。例如，绝缘膜INF可以形成为双膜。
绝缘膜INF可以在至少一个区域(例如，上区域和下区域中的至少一个)中被部分蚀刻。在这种情况下，绝缘膜INF可以在至少一个区域中具有圆形形状，但不限于此。
例如，在绝缘膜INF的上区域和下区域中的至少一个中，绝缘膜INF的一部分可以被部分地或完全地去除。因此，第一半导体层SCL1、第二半导体层SCL2和电极层中的至少一个可以部分暴露。
发光元件LD可以用在需要光源的各种类型的设备(包括显示设备)中。例如，多个发光元件LD可以位于显示面板的每个像素中，并且发光元件LD可以用作每个像素的光源。然而，发光元件LD的应用领域不限于上述示例。例如，发光元件LD可以用在需要光源的其他类型的设备(诸如照明设备)中。
图3示出了根据本公开的一个或多个实施方式的显示设备的示意性俯视平面图。图3示出了使用图1和图2中示出的发光元件LD作为光源的显示设备DD的示意性俯视平面图。在图3中，为了方便起见，基于其中显示图像的显示区域DA简要地示出了显示设备DD的结构。
参考图1至图3，显示设备DD可以包括衬底SUB、设置在衬底SUB上并且分别包括至少一个发光元件LD的多个像素PXL、设置在衬底SUB上用于驱动像素PXL的驱动器以及连接像素PXL和驱动器的布线部分。
当显示设备DD是其中显示表面应用到其至少一个表面上的显示设备(诸如智能电话、电视、平板PC、移动电话、图像电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、便携式多媒体播放器(PMP)、MP3播放器、医疗设备、相机或可穿戴设备)时，本公开可以应用于其。
根据驱动发光元件LD的方法，显示设备DD可以被分类为无源矩阵型显示设备或有源矩阵型显示设备。例如，当显示设备DD实现为有源矩阵型显示设备时，像素PXL中的每个可以包括用于控制提供给发光元件LD的电流量的驱动晶体管、用于向驱动晶体管传输数据信号的开关晶体管等。
显示设备DD可以设置成各种形状，并且作为示例，显示设备DD可以设置成具有彼此平行的两对边的矩形板形状，但是本公开不限于此。当显示设备DD设置成矩形板形状时，两对边中的一对边可以比另一对边长。为了更好地理解和易于描述，示出了显示设备DD具有拥有一对长边和一对短边的矩形形状的情况，并且长边的延伸方向被表示为第二方向DR2，短边的延伸方向被表示为第一方向DR1，并且垂直于长边的延伸方向和短边的延伸方向的方向被表示为第三方向DR3。在一个或多个实施方式中，在设置成矩形板的形状的显示设备DD中，一个长边和一个短边彼此接触(或相交)的拐角部可以具有圆润形状。
显示设备DD可以包括显示区域DA和非显示区域NDA。
显示区域DA可以是其中设置用于显示图像的像素PXL的区域。非显示区域NDA可以是其中设置用于驱动像素PXL的驱动器以及连接驱动器和像素PXL的布线部分的一部分的区域。为了更好地理解和易于描述，在图3中仅示出了一个像素PXL，但是多个像素PXL可以在衬底SUB上设置在显示区域DA中。
非显示区域NDA可以设置在显示区域DA的至少一侧处。非显示区域NDA可以围绕显示区域DA的周边(或边缘)。非显示区域NDA可以设置有连接到像素PXL的布线部分以及连接到布线部分并且用于驱动像素PXL的驱动器。
布线部分可以电连接驱动器和像素PXL。布线部分可以向每个像素PXL提供信号，并且可以是连接到每个像素PXL的信号线，例如，连接到扫描线、数据线、发光控制线等的扇出线。此外，布线部分是连接到与每个像素PXL连接的信号线(例如，连接到控制线、感测线等)的扇出线，以实时补偿每个像素PXL的电特性的变化。
衬底SUB可以包括透明绝缘材料以透射光。衬底SUB可以是刚性衬底或柔性衬底。
衬底SUB的一个区域设置为其中定位有像素PXL的显示区域DA，并且衬底SUB的剩余区域可以设置为非显示区域NDA。
像素PXL中的每个可以在衬底SUB上设置在显示区域DA中。在本公开的一个或多个实施方式中，像素PXL可以以条纹或
Figure BDA0003702231910000131
布置结构(
Figure BDA0003702231910000132
是韩国三星显示有限公司的注册商标)布置在显示区域DA中，但是本公开不限于此。
每个像素PXL可以包括由相应的扫描信号和数据信号驱动的至少一个发光元件LD。发光元件LD具有小至微米级或纳米级的尺寸，并且可以与定位成相邻的发光元件LD并联相互连接，但是本公开不限于此。发光元件LD可以形成每个像素PXL的光源。
每个像素PXL包括由信号(例如，预定信号，诸如例如扫描信号和数据信号)和/或电源(例如，预定电源，诸如例如第一驱动电源和第二驱动电源)驱动的至少一个光源，例如，图1和图2中示出的发光元件LD。然而，在本公开的一个或多个实施方式中，可以用作每个像素PXL的光源的发光元件LD的类型不限于此。
驱动器可以通过布线部分向像素PXL中的每个提供预定信号和预定电力，并且因此可以控制像素PXL的驱动。驱动器可以包括扫描驱动器、发光驱动器和数据驱动器以及时序控制器。
图4示出了根据一个或多个实施方式的图3中示出的一个像素中所包括的组成元件之间的电连接关系的电路图。
例如，图4示出了根据一个或多个实施方式的可应用于有源显示设备的像素PXL中所包括的组成元件之间的电连接关系。然而，本公开的一个或多个实施方式可应用于的像素PXL中所包括的组成元件的类型不限于此。
参考图3和图4，像素PXL可以包括产生具有与数据信号对应的亮度的光的发光单元EMU。此外，像素PXL还可以选择性地包括用于驱动发光单元EMU的像素电路PXC。
像素电路PXC可以连接到像素PXL的扫描线和数据线。例如，当像素PXL位于显示区域DA的第i(i是正整数)行和第j(j是正整数)列中时，像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。此外，像素电路PXC可以连接到显示区域DA的第i控制线CLi和第j感测线SENj。
上述像素电路PXC可以包括第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第二晶体管T2(开关晶体管)的第一端子可以连接到第j数据线Dj，并且其第二端子可以连接到第一节点N1。这里，第二晶体管T2的第一端子和第二端子是不同的端子，并且例如，当第一端子是漏电极时，第二端子可以是源电极。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。
当从第i扫描线Si提供能够导通第二晶体管T2的电压的扫描信号时，第二晶体管T2导通以电连接第j数据线Dj和第一节点N1。在这种情况下，相应帧的数据信号被提供给第j数据线Dj，并且因此，数据信号被传输到第一节点N1。传输到第一节点N1的数据信号充入存储电容器Cst中。
第一晶体管T1(驱动晶体管)的第一端子可以连接到第一驱动电源VDD，并且其第二端子可以电连接到发光单元EMU的第一电极CNE1。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制提供给发光元件LD的驱动电流量。
第三晶体管T3可以连接在第一晶体管T1和第j感测线SENj之间。例如，第三晶体管T3的第一端子可以连接到第一晶体管T1的连接到第一电极CNE1的第二端子，并且第三晶体管T3的第二端子可以连接到第j感测线SENj。第三晶体管T3的栅电极可以连接到第i控制线CLi。在感测周期(例如，预定感测周期)期间，第三晶体管T3通过提供给第i控制线CLi的栅极导通电压的控制信号导通，以将第j感测线SENj电连接到第一晶体管T1。
感测周期可以是用于提取位于显示区域DA中的像素PXL中的每个的特性信息(例如，第一晶体管T1的阈值电压)的周期。
存储电容器Cst的一个电极可以连接到第一晶体管T1的第二端子，并且另一个电极可以连接到第一节点N1。存储电容器Cst可以充入与提供给第一节点N1的数据信号对应的电压，并且可以保持充电的电压，直到提供下一帧的数据信号。
发光单元EMU可以包括并联连接在施加有第一驱动电源VDD的电压的第一电力线PL1和施加有第二驱动电源VSS的电压的第二电力线PL2之间的多个发光元件LD。例如，发光单元EMU可以包括经由像素电路PXC和第一电力线PL1连接到第一驱动电源VDD的第一电极CNE1、通过第二电力线PL2连接到第二驱动电源VSS的第二电极CNE2以及在相同的方向上并联连接在第一电极CNE1和第二电极CNE2之间的多个发光元件LD。
发光单元EMU中所包括的发光元件LD中的每个可以包括通过第一电极CNE1连接到第一驱动电源VDD的一个端部以及通过第二电极CNE2连接到第二驱动电源VSS的另一端部。第一驱动电源VDD和第二驱动电源VSS可以具有不同的电势。例如，第一驱动电源VDD可以设置为高电势电源，并且第二驱动电源VSS可以设置为低电势电源。在这种情况下，在像素PXL的发光周期期间，第一驱动电源VDD和第二驱动电源VSS之间的电势差可以设置为等于或高于发光元件LD的阈值电压。
如上所述，在相同的方向(例如，正向方向)上并联连接在分别被提供有不同电势的电压的第一电极CNE1和第二电极CNE2之间的相应的发光元件LD可以形成相应的有效光源。这些有效光源可以聚集以形成像素PXL的发光单元EMU。
发光单元EMU的发光元件LD可以发射具有与通过相应的像素电路PXC提供的驱动电流对应的亮度的光。例如，在每个帧周期期间，像素电路PXC可以向发光单元EMU提供与相应帧数据的灰度级值对应的驱动电流。提供给发光单元EMU的驱动电流可以被分流以在发光元件LD中的每个中流动。因此，当每个发光元件LD发射具有与其中流动的电流对应的亮度的光时，发光单元EMU可以发射具有与驱动电流对应的亮度的光。
在一个或多个实施方式中，除了形成相应有效光源的发光元件LD之外，发光单元EMU还可以包括至少一个无效光源，例如，反向发光元件LDr。反向发光元件LDr与形成有效光源的发光元件LD一起并联连接在第一电极CNE1和第二电极CNE2之间，但是可以在相对于发光元件LD的相反方向上连接在第一电极CNE1和第二电极CNE2之间。即使当驱动电压(例如，预定驱动电压，诸如例如，正向方向上的驱动电压)施加在第一电极CNE1和第二电极CNE2之间时，反向发光元件LDr也保持非有效状态，因此电流基本上不会在反向发光元件LDr中流动。
每个发光单元EMU可以配置为包括至少一个串联级，串联级包括彼此并联连接的多个发光元件LD。也就是说，发光单元EMU可以配置成如图4中所示的串联/并联混合结构。
发光单元EMU可以包括顺序连接在第一驱动电源VDD和第二驱动电源VSS之间的第一串联级SET1和第二串联级SET2。第一串联级SET1和第二串联级SET2中的每一个可以分别包括配置相应串联级的电极对的两个电极(CNE1和CTE1以及CTE2和CNE2)以及在相同的方向上并联连接在两个电极(CNE1和CTE1以及CTE2和CNE2)中的相应电极之间的多个发光元件LD。
第一串联级SET1包括第一电极CNE1和第一中间电极CTE1，并且它可以包括连接在第一电极CNE1和第一中间电极CTE1之间的至少一个第一发光元件LD1。此外，第一串联级SET1可以包括在与第一发光元件LD1相反的方向上连接在第一电极CNE1和第一中间电极CTE1之间的反向发光元件LDr。
第二串联级SET2包括第二中间电极CTE2和第二电极CNE2，并且可以包括连接在第二中间电极CTE2和第二电极CNE2之间的至少一个第二发光元件LD2。此外，第二串联级SET2可以包括在与第二发光元件LD2相反的方向上连接在第二电极CNE2和第二中间电极CTE2之间的反向发光元件LDr。
第一串联级SET1的第一中间电极CTE1和第二串联级SET2的第二中间电极CTE2彼此一体连接。也就是说，第一中间电极CTE1和第二中间电极CTE2可以共同形成电连接连续的第一串联级SET1和第二串联级SET2的中间电极CTE。当第一中间电极CTE1和第二中间电极CTE2一体设置时，第一中间电极CTE1和第二中间电极CTE2可以是中间电极CTE的不同区域。
在上述实施方式中的一个或多个中，第一串联级SET1的第一电极CNE1可以是每个像素PXL的发光单元EMU的阳极电极，并且第二串联级SET2的第二电极CNE2可以是发光单元EMU的阴极电极。
图4示出了其中第一晶体管T1至第三晶体管T3中的全部是N型晶体管的一个或多个实施方式，但本公开不限于此。例如，上述第一晶体管T1至第三晶体管T3中的至少一个可以改变为P型晶体管。此外，尽管图4公开了其中发光单元EMU连接在像素电路PXC和第二驱动电源VSS之间的一个或多个实施方式，但是在一个或多个其他实施方式中，发光单元EMU也可以连接在第一驱动电源VDD和像素电路PXC之间。
像素电路PXC的结构可以各种改变。例如，像素电路PXC可以另外包括其他电路元件，诸如至少一个晶体管元件(诸如用于初始化第一节点N1的晶体管元件和/或用于控制发光元件LD的发光时间的晶体管元件)和/或诸如用于提高第一节点N1的电压的升压电容器。
可应用于本公开的像素PXL的结构不限于图4中所示出的一个或多个实施方式，且相应的像素PXL可以具有各种结构。例如，每个像素PXL可以配置在无源发光显示设备等内部。在这种情况下，可以省略像素电路PXC，并且发光单元EMU中所包括的发光元件LD的相应端部可以直接连接到第i扫描线Si、第j数据线Dj、施加有第一驱动电源VDD的电压的第一电力线PL1、施加有第二驱动电源VSS的电压的第二电力线PL2和/或控制线(例如，预定控制线)。
图4示出了其中发光单元EMU(或像素PXL)包括彼此串联连接的第一发光元件LD1和第二发光元件LD2(或第一串联级SET1和第二串联级SET2)的结构，但本公开不限于此。例如，发光单元EMU可以仅包括第一发光元件LD1或第二发光元件LD2(或第一串联级SET1或第二串联级SET2)。也就是说，发光单元EMU可以仅包括并联连接的发光元件LD。在这种情况下，可以省略中间电极CTE，并且第一发光元件LD1和/或第二发光元件LD2可以通过第一电极CNE1连接到像素电路PXC，并且可以通过第二电极CNE2连接到第二电力线PL2。
图5示出了图4的像素的示意性俯视平面图。
为了方便起见，在图5中，基于位于其中第j像素列和第i像素行交叉的区域中的一个像素PXL示出了连接到像素PXL的扫描线Si、控制线CLi、数据线Dj、电力线PL1和PL2以及初始化电力线IPL。这里，初始化电力线IPL可以是参考图4描述的第j感测线SENj。
此外，为了更好地理解和易于描述，在设置在像素PXL中的布线中，施加有数据信号的第j列的数据线Dj被称为“数据线Dj”，第i行的扫描线被称为“扫描线Si”，施加有第一驱动电源VDD的电压的电力线被称为“第一电力线PL1”，并且施加有第二驱动电源VSS的电压的电力线被称为“第二电力线PL2”。
图4和图5示出了其中每个像素PXL的发光区域EA包括位于两个串联级中的发光元件LD的一个或多个实施方式，但是本公开不限于此，并且根据一个或多个实施方式，位于发光区域EA中的串联级的数量可以各种改变。
此外，在本公开的一个或多个实施方式中，除非另外描述，否则“形成和/或设置在相同的层上”意指在相同的工艺中形成，并且“形成和/或设置在另一层上”意指在不同工艺中形成。
参考图5，根据本公开的一个或多个实施方式的像素PXL可以在像素区域PXA处，像素区域PXA设置在衬底SUB的上述显示区域DA中。
多个绝缘层和多个导电层可以位于衬底SUB上。导电层可以设置和/或形成在上述绝缘层之间。导电层可以包括例如设置在衬底SUB上的第一导电层(例如，底部金属层BML)、设置在栅极绝缘层上的第二导电层(例如，晶体管的栅电极)、设置在层间绝缘层之间的第三导电层(例如，晶体管的源电极和/或漏电极)以及设置在层间绝缘层上的第四导电层(例如，连接晶体管和发光单元EMU的桥接图案)。导电层中的每一个可以形成为具有选自由铜(Cu)、钼(Mo)、钨(W)、铝钕(AlNd)、钛(Ti)、铝(Al)、银(Ag)及其合金构成的群组中的单个或其混合物的单膜结构，或者为了降低布线电阻，导电层中的每一个可以形成为具有作为低电阻材料的钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)或银(Ag)的双膜或多膜结构。将单独描述包含具有特定特性的导电材料的导电层。
然而，设置在衬底SUB上的绝缘层和导电层不限于上述实施方式，并且在一些实施方式中，除上述绝缘层和导电层之外的其他绝缘层和其他导电层可以设置在衬底SUB上。
电连接到像素PXL的布线部分可以位于衬底SUB的上表面(例如，第三方向DR3上的表面)上。布线部分可以包括用于向像素PXL传输信号(例如，预定信号或预定电压)的多个信号线。信号线可以包括扫描线Si、数据线Dj、控制线CLi、第一电力线PL1、第二电力线PL2和初始化电力线IPL。
扫描线Si可以在第一方向DR1(或水平方向)上延伸。扫描信号可以施加到扫描线Si。扫描线Si可以是参考图4描述的第i扫描线Si。
数据线Dj可以在第二方向DR2(或竖直方向)上延伸。数据信号可以施加到数据线Dj。数据线Dj可以是参考图4描述的第j数据线Dj。数据线Dj可以电连接到像素PXL的第二晶体管T2。
控制线CLi可以沿着第一方向DR1延伸，以与扫描线Si间隔开。控制信号可以施加到控制线CLi。控制线CLi可以是参考图4描述的第i控制线CLi。控制线CLi可以设置和/或形成在与扫描线Si相同的层上。
第一驱动电源VDD的电压可以施加到第一电力线PL1。第一电力线PL1可以是参考图4描述的第一电力线PL1。第一电力线PL1可以沿着第二方向DR2延伸，并且可以在第一方向DR1上在像素区域PXA中与数据线Dj间隔开。第一电力线PL1可以设置在与数据线Dj相同的层上。
第二驱动电源VSS的电压可以施加到第二电力线PL2。第二电力线PL2可以是参考图4描述的第二电力线PL2。第二电力线PL2可以沿着第一方向DR1延伸。第二电力线PL2可以通过接触孔CH电连接到第四对准电极EL4。
初始化电力线IPL可以在第一方向DR1上延伸，并且可以与控制线CLi间隔开。初始化电力线IPL可以是参考图4描述的第j感测线SENj。初始化电力线IPL可以电连接到位于像素区域PXA中的第三晶体管T3。初始化电源的电压可以施加到初始化电力线IPL。扫描线Si、控制线CLi和初始化电力线IPL可以设置和/或形成在相同的层上。
发光元件LD可以位于像素区域PXA的发光区域EA中，并且用于驱动发光元件LD的电路元件可以位于像素区域PXA的外围区域中。
在一个或多个实施方式中，像素区域PXA可以包括沿着一个方向(例如，第二方向DR2)划分的第一区域A1和第二区域A2。像素电路部分PCL可以位于第一区域A1中，并且显示元件部分DPL可以位于第二区域A2中。第一区域A1可对应于与发光区域EA相邻的外围区域，并且第二区域A2可对应于发光区域EA。这里，外围区域可以包括从其不发射光的非发光区域。
为方便起见，将首先描述像素电路部分PCL，并且然后将描述显示元件部分DPL。
像素电路部分PCL可以包括位于第一区域A1中的底部金属层BML、像素电路(参见图4中的“PXC”)以及电连接到像素电路PXC的信号线。
底部金属层BML可以设置和/或形成在衬底SUB上。底部金属层BML可以是光阻挡膜，其阻挡通过衬底SUB的下表面引入的光前进到像素PXL的第一晶体管T1。例如，底部金属层BML可以通过阻挡通过衬底SUB的下表面引入的光前进到第一晶体管T1的半导体层来减小或防止第一晶体管T1的错误操作的可能性。为此，底部金属层BML可以位于衬底SUB上以与第一晶体管T1重叠。例如，底部金属层BML可以位于衬底SUB上以与第一晶体管T1的第一栅电极GE1重叠。
底部金属层BML可以通过穿过多个绝缘层的接触孔电连接和/或物理连接到存储电容器Cst的上电极UE。
当在平面图和剖视图中观察时，上电极UE可以与底部金属层BML重叠。上电极UE可以设置在与数据线Dj和第一电力线PL1相同的层上，可以包括与数据线Dj和第一电力线PL1相同的材料，并且可以与数据线Dj和第一电力线PL1通过相同的工艺形成。
上电极UE的一个区域可以通过穿过多个绝缘层的接触孔连接到底部金属层BML。此外，上电极UE的另一个区域可以通过穿过多个绝缘层的接触孔连接到第一晶体管T1的第一源区域SE1。因此，底部金属层BML可以连接到第一晶体管T1的第一源区域SE1。
如上所述，当底部金属层BML连接到第一晶体管T1的第一源区域SE1时，可以确保第二驱动电源VSS的摆动宽度余量。在这种情况下，可以加宽施加到第一晶体管T1的第一栅电极GE1的栅极电压的驱动范围。
像素电路PXC可以包括设置在衬底SUB上的第一晶体管T1至第三晶体管T3以及存储电容器Cst。
第一晶体管T1可以是参考图4描述的第一晶体管T1，第二晶体管T2可以是参考图4描述的第二晶体管T2，并且第三晶体管T3可以是参考图4描述的第三晶体管T3。
第一晶体管T1可以包括第一栅电极GE1、第一有源图案ACT1、第一源区域SE1和第一漏区域DE1。
第一栅电极GE1可以通过穿过多个绝缘层的接触孔连接到第二晶体管T2的第二源区域SE2。
第一有源图案ACT1、第一源区域SE1和第一漏区域DE1可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第一有源图案ACT1、第一源区域SE1和第一漏区域DE1可以形成为其中未掺杂杂质或其中掺杂杂质的半导体层。例如，第一源区域SE1和第一漏区域DE1可以形成为其中掺杂杂质的半导体层，并且第一有源图案ACT1可以形成为其中未掺杂杂质的半导体层。例如，可以使用n型杂质作为杂质。
第一有源图案ACT1是与第一栅电极GE1重叠的区域，并且可以是第一晶体管T1的沟道区域。当第一有源图案ACT1形成为长的时，第一晶体管T1的沟道区域可以形成为长的。在这种情况下，可以加宽施加到第一晶体管T1的栅极电压(或栅极信号)的驱动范围。因此，可以精细地控制从发光元件LD发射的光的灰度级。
第一源区域SE1可以连接到(或者可以接触)第一有源图案ACT1的一端。此外，第一源区域SE1可以通过穿过多个绝缘层的接触孔电连接到上电极UE。
第一漏区域DE1可以连接到(或者可以接触)第一有源图案ACT1的另一端。此外，第一漏区域DE1可以通过穿过多个绝缘层的接触孔连接到第一电力线PL1。因此，第一驱动电源VDD的电压可以施加到第一漏区域DE1。
第二晶体管T2可以包括第二栅电极GE2、第二有源图案ACT2、第二源区域SE2和第二漏区域DE2。
第二栅电极GE2可以与扫描线Si一体设置。在这种情况下，第二栅电极GE2可以设置为扫描线Si的一部分，或者可以设置成从扫描线Si突出的形状。
在上述实施方式中的一个或多个中，第二栅电极GE2与扫描线Si一体设置以电连接到扫描线Si，但本公开不限于此。在一个或多个实施方式中，第二栅电极GE2可以与扫描线Si非一体设置，以通过单独的连接装置等电连接到扫描线Si。
第二有源图案ACT2、第二源区域SE2和第二漏区域DE2可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第二有源图案ACT2、第二源区域SE2和第二漏区域DE2可以形成为其中未掺杂杂质或其中掺杂杂质的半导体层。例如，第二源区域SE2和第二漏区域DE2可以形成为其中掺杂杂质的半导体层，并且第二有源图案ACT2可以形成为其中未掺杂杂质的半导体层。例如，可以使用n型杂质作为杂质。
第二有源图案ACT2是与第二栅电极GE2重叠的区域，并且可以是第二晶体管T2的沟道区域。
第二源区域SE2可以连接到(或者可以接触)第二有源图案ACT2的一端。此外，第二源区域SE2可以通过穿过多个绝缘层的接触孔连接到第一晶体管T1的第一栅电极GE1。
第二漏区域DE2可以连接到(或者可以接触)第二有源图案ACT2的另一端。此外，第二漏区域DE2可以通过穿过多个绝缘层的接触孔连接到数据线Dj。
第三晶体管T3可以包括第三栅电极GE3、第三有源图案ACT3、第三源区域SE3和第三漏区域DE3。
第三栅电极GE3可以与控制线CLi一体设置。在这种情况下，第三栅电极GE3可以设置为控制线CLi的一部分，或者可以设置成从控制线CLi突出的形状。
在上述实施方式中的一个或多个中，第三栅电极GE3与控制线CLi一体设置以电连接到控制线CLi，但本公开不限于此。在一个或多个实施方式中，第三栅电极GE3可以与控制线CLi非一体地设置，以通过单独的连接装置等电连接到控制线CLi。
第三有源图案ACT3、第三源区域SE3和第三漏区域DE3可以是由多晶硅、非晶硅、氧化物半导体等制成的半导体图案。第三有源图案ACT3、第三源区域SE3和第三漏区域DE3可以形成为其中未掺杂杂质或其中掺杂杂质的半导体层。例如，第三源区域SE3和第三漏区域DE3可以形成为其中掺杂杂质的半导体层，并且第三有源图案ACT3可以形成为其中未掺杂杂质的半导体层。例如，可以使用n型杂质作为杂质。
第三有源图案ACT3是与第三栅电极GE3重叠的区域，并且可以是第三晶体管T3的沟道区域。
第三源区域SE3可以连接到(或者可以接触)第三有源图案ACT3的一端。此外，第三源区域SE3可以连接到第一晶体管T1的第一源区域SE1。
第三漏区域DE3可以连接到(或者可以接触)第三有源图案ACT3的另一端。此外，第三漏区域DE3可以通过连接布线CNL(或第一桥接图案)电连接到初始化电力线IPL。
连接布线CNL的一端可以通过穿过多个绝缘层的接触孔电连接到第三漏区域DE3。连接布线CNL的另一端可以通过穿过多个绝缘层的接触孔电连接到初始化电力线IPL。
存储电容器Cst可以包括下电极LE和上电极UE。这里，存储电容器Cst可以是参考图4描述的存储电容器Cst。
下电极LE可以与第一栅电极GE1一体设置。当下电极LE与第一栅电极GE1一体设置时，下电极LE可以是第一栅电极GE1的一区域。
在平面图中，上电极UE可以与下电极LE重叠，并且可以设计成具有比下电极LE更大的面积(或尺寸)。在平面图中，上电极UE可以与第一源区域SE1重叠，并且可以与底部金属层BML重叠。上电极UE可以设置和/或形成在与数据线Dj和第一电力线PL1相同的层上。
上电极UE可以电连接到第一晶体管T1的第一源区域SE1、第三晶体管T3的第三源区域SE3和底部金属层BML。
像素电路部分PCL还可以包括位于像素区域PXA的第一区域A1中的第二桥接图案BRP2。
第二桥接图案BRP2可以是像素电路部分PCL的一部分，例如，存储电容器Cst和显示元件部分DPL的一部分，例如，用于电连接第一对准电极EL1的中间介质。
第二桥接图案BRP2的一端可以通过穿过多个绝缘层的接触孔电连接到上电极UE。第二桥接图案BRP2的另一端可以电连接到第一对准电极EL1。
在上述实施方式中的一个或多个中，数据线Dj和第一电力线PL1可以设置在像素区域PXA的第一区域A1和第二区域A2两者中。
堤BNK可以设置和/或形成在图5中所示的像素电路部分PCL上。
堤BNK可以是限定(或划分)相应像素PXL和与其相邻的每个像素PXL的像素区域PXA或发光区域EA的结构，并且例如可以是像素限定膜。堤BNK可以是在向像素PXL提供发光元件LD的工艺中限定其中提供发光元件LD的发光区域EA的像素限定膜或坝结构。例如，像素PXL的发光区域EA通过堤BNK分隔，使得包括目标量和/或类型的发光元件LD的混合溶液(例如，墨水)可以提供到(或注入到)发光区域EA中。
堤BNK可以配置为包括至少一种光阻挡材料和/或反射材料，以减少或防止光在每个像素PXL和与其相邻的相应像素PXL之间泄漏的光泄漏缺陷。在一个或多个实施方式中，堤BNK可以包括透明材料(或物质)。透明材料可以包括例如聚酰胺树脂、聚酰亚胺树脂等，但本公开不限于此。根据一个或多个其他实施方式，反射材料层可以单独设置和/或形成在堤BNK上，以进一步改善从像素PXL中的每个发射的光的效率。
堤BNK可包括暴露在像素PXL的像素区域PXA中位于堤BNK之下的组件的至少一个开口OP。像素PXL的发光区域EA可以由堤BNK的开口OP限定。像素PXL的发光区域EA可以对应于堤BNK的开口OP。
堤BNK的开口OP可以位于像素区域PXA的第二区域A2中。开口OP可以与发光元件LD重叠，并且可以与用于向发光元件LD施加电信号的电极重叠。
在下文中，将描述像素PXL的显示元件部分DPL。
显示元件部分DPL可以包括位于像素PXL所在的像素区域PXA的第二区域A2中的第一对准电极EL1至第四对准电极EL4、发光元件LD、第一接触电极CEL1至第四接触电极CEL4、第一电极CNE1和第二电极CNE2(或第一像素电极和第二像素电极)以及中间电极CTE。
第一对准电极EL1、第二对准电极EL2、第三对准电极EL3和第四对准电极EL4可以设置和/或形成在衬底SUB上。
第一对准电极EL1、第二对准电极EL2、第三对准电极EL3和第四对准电极EL4可以沿着第一方向DR1顺序布置。第一对准电极EL1、第二对准电极EL2、第三对准电极EL3和第四对准电极EL4可以在与第一方向DR1不同的方向(例如，与第一方向DR1交叉的第二方向DR2)上延伸。在显示设备DD的制造工艺期间在像素区域PXA中提供并对准发光元件LD之后，第一对准电极EL1至第四对准电极EL4可以与其他电极(例如，设置在第二方向DR2上相邻的相邻像素PXL中的电极)分离。
在像素PXL的发光区域EA中，第一对准电极EL1至第四对准电极EL4中的每一个可以沿着第一方向DR1与相邻电极间隔开。例如，第一对准电极EL1可以与第二对准电极EL2间隔开，第二对准电极EL2可以与第三对准电极EL3间隔开，并且第三对准电极EL3可以与第四对准电极EL4间隔开。第一对准电极EL1和第二对准电极EL2之间的距离、第二对准电极EL2和第三对准电极EL3之间的距离以及第三对准电极EL3和第四对准电极EL4之间的距离可以大致相同，但本公开不限于此。在一个或多个实施方式中，第一对准电极EL1和第二对准电极EL2之间的距离、第二对准电极EL2和第三对准电极EL3之间的距离以及第三对准电极EL3和第四对准电极EL4之间的距离可以彼此不同。
在一个或多个实施方式中，第一对准电极EL1至第四对准电极EL4可以由具有恒定反射率的导电材料(或物质)制成。导电材料(或物质)可以包括不透明金属(或不透明导电材料)。不透明金属可以包括例如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金。在一个或多个实施方式中，第一对准电极EL1至第四对准电极EL4可以包括透明导电材料(或物质)。透明导电材料(或物质)可以包括导电氧化物和导电聚合物，导电氧化物诸如为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟镓锌(IGZO)和氧化铟锡锌(ITZO)，导电聚合物诸如为聚(3,4-乙烯二氧噻吩)(PEDOT)。当第一对准电极EL1至第四对准电极EL4包括透明导电材料(或物质)时，可以增加由不透明金属制成的单独的导电层，以用于在显示设备的图像显示方向上反射从发光元件LD发射的光。
第一对准电极EL1至第四对准电极EL4中的每一个可以设置和/或形成为单个膜，但是本公开不限于此。在一个或多个实施方式中，第一对准电极EL1至第四对准电极EL4中的每一个可以设置和/或形成为多层膜，在多层膜中堆叠有金属、合金、导电氧化物和导电聚合物中的至少两种。第一对准电极EL1至第四对准电极EL4中的每一个可以由至少双层膜的多层膜形成，以减小或最小化在将信号(或电压)传输到发光元件LD中的每个的相应端部时由信号延迟引起的失真。
第一对准电极EL1可以部分地延伸到像素PXL的第一区域A1，以与第二桥接图案BRP2重叠。例如，第一对准电极EL1的一部分可以在第一区域A1中设置在第二桥接图案BRP2上。第一对准电极EL1可以通过接触孔电连接和/或物理连接到第二桥接图案BRP2。
第四对准电极EL4的一部分可以延伸到像素PXL的第一区域A1，以与第二电力线PL2重叠。例如，第四对准电极EL4的一部分可以在第一区域A1中设置在第二电力线PL2上。第四对准电极EL4可以通过接触孔CH电连接和/或物理连接到第二电力线PL2。
在发光元件LD在像素PXL的发光区域EA中对准之前，第一对准电极EL1至第四对准电极EL4中的每一个可以接收对准信号(例如，预定对准信号)，使得它可以从相应的焊盘电极接收对准信号(例如，预定对准信号或对准电压)，以用作用于对准发光元件LD的对准电极(或对准线)。
分别传输到第一对准电极EL1至第四对准电极EL4的对准信号(或对准电压)可以是具有可以使发光元件LD在第一对准电极EL1至第四对准电极EL4之间对准的电压差和/或相位差的信号。分别传输到第一对准电极EL1至第四对准电极EL4的对准信号(或对准电压)中的至少一个可以是AC信号(或电压)，但本公开不限于此。
在像素PXL的发光区域EA中，第一对准电极EL1和第二对准电极EL2连同并联连接在其之间的多个发光元件LD一起可以配置第一串联级(参见图4中的“SET1”)，并且第三对准电极EL3和第四对准电极EL4连同并联连接在其之间的多个发光元件LD可以配置第二串联级(参见图4中的“SET2”)。
在一个或多个实施方式中，第一串联级SET1和第二串联级SET2位于像素PXL的发光区域EA中，并且第一串联级SET1和第二串联级SET2可以配置相应像素PXL的发光单元EMU。
包括在第一串联级SET1中的第一对准电极EL1可以是发光单元EMU的阳极，并且包括在第二串联级SET2中的第四对准电极EL4可以是发光单元EMU的阴极。
发光元件LD可以是使用具有无机晶体结构的材料的、例如具有小至纳米级或微米级的尺寸的超小发光二极管。发光元件LD中的每个可以是通过蚀刻方法制造的超小发光二极管或通过生长方法制造的超小发光二极管。
至少两个至数十个发光元件LD可以对准和/或设置在像素PXL的发光区域EA中，但是发光元件LD的数量不限于此。在一个或多个实施方式中，在发光区域EA中对准和/或设置的发光元件LD的数量可以各种改变。
发光元件LD中的每个可以发射彩色光和/或白光。在一个或多个实施方式中，发光元件LD中的每个可以发射第一颜色的光。这里，第一颜色的光可以是相对短波长带的蓝光。
发光元件LD中的每一个可以在第一对准电极EL1至第四对准电极EL4中的两个相邻电极之间对准，使得当在平面图中观察时，延伸方向(或图1的长度L方向)基本上平行于第一方向DR1。发光元件LD可以制备成以溶液喷射的形式，并且然后放置在每个像素PXL的像素区域PXA中。
发光元件LD可以通过喷墨印刷方法、狭缝涂布方法或其他方法注入到每个像素PXL的像素区域PXA中。例如，发光元件LD可以与挥发性溶剂混合以通过喷墨印刷方法或狭缝涂布方法提供在像素区域PXA中。在这种情况下，当相应的对准信号施加到设置在像素区域PXA中的第一对准电极EL1至第四对准电极EL4中的每一个时，可以在第一对准电极EL1至第四对准电极EL4中的两个相邻电极之间形成电场。因此，发光元件LD可以在第一对准电极EL1至第四对准电极EL4中的两个相邻电极之间对准。
在布置发光元件LD之后，通过使溶剂挥发或通过以另一方式去除溶剂，发光元件LD最终布置和/或设置在每个像素PXL的像素区域PXA中。
示出了发光元件LD在基本上平行于第一方向DR1的长度(参见图1中的“L”)方向上在第一对准电极EL1至第四对准电极EL4中的两个相邻电极之间对准，但是本公开不限于此。在一个或多个实施方式中，发光元件LD中的一些可以在两个相邻电极之间对准成使得其长度L方向与第二方向DR2基本上平行和/或与倾斜于第二方向DR2的方向基本上平行。此外，在一些实施方式中，可以进一步定位在反向方向上连接在两个相邻电极之间的至少一个反向发光元件(指图4中的“LDr”)。
在一个或多个实施方式中，发光元件LD可以包括多个第一发光元件LD1和多个第二发光元件LD2。
第一发光元件LD1可以位于第一对准电极EL1和第二对准电极EL2之间。第二发光元件LD2可以位于第三对准电极EL3和第四对准电极EL4之间。
第一发光元件LD1可以在相同的方向上在第一对准电极EL1和第二对准电极EL2之间对准。例如，第一发光元件LD1中的每个的一个端部(例如，第一端部EP1，参见图2)可以连接到第一对准电极EL1，并且其另一端部(例如，第二端部EP2，参见图2)可以连接到第二对准电极EL2。第一对准电极EL1和第二对准电极EL2与并联连接并且在相同的方向上连接在它们之间的第一发光元件LD1一起可以配置第一串联级SET1。
第二发光元件LD2可以在相同的方向上在第三对准电极EL3和第四对准电极EL4之间对准。例如，第二发光元件LD2中的每个的一个端部可以连接到第三对准电极EL3，并且其另一端部可以连接到第四对准电极EL4。第三对准电极EL3和第四对准电极EL4与并联连接并且在相同的方向上连接在它们之间的第二发光元件LD2一起可以配置第二串联级SET2。
第一接触电极CEL1至第四接触电极CEL4可以分别与第一对准电极EL1至第四对准电极EL4重叠。此外，第一电极CNE1和第二电极CNE2以及中间电极CTE可以与第一接触电极CEL1至第四接触电极CEL4重叠。中间电极CTE可以包括第一中间电极CTE1和第二中间电极CTE2。第一电极CNE1、第一中间电极CTE1、第二中间电极CTE2和第二电极CNE2定位成分别与第一接触电极CEL1至第四接触电极CEL4重叠，并且在一些实施方式中，第一电极CNE1、第一中间电极CTE1、第二中间电极CTE2和第二电极CNE2可以分别与第一接触电极CEL1至第四接触电极CEL4完全重叠。
在平面图中，第一接触电极CEL1至第四接触电极CEL4、第一电极CNE1和第二电极CNE2以及第一中间电极CTE1和第二中间电极CTE2中的每一个具有在第二方向DR2上延伸的棒形状，并且第一接触电极CEL1至第四接触电极CEL4可以在第一方向DR1上彼此间隔开。并且第一电极CNE1和第二电极CNE2以及第一中间电极CTE1和第二中间电极CTE2可以在第一方向DR1上彼此间隔开。然而，本公开不限于此。在一个或多个实施方式中，第一接触电极CEL1至第四接触电极CEL4、第一电极CNE1和第二电极CNE2以及第一中间电极CTE1和第二中间电极CTE2的形状可以在稳定地电连接到发光元件LD中的每个的范围内各种改变。此外，第一接触电极CEL1至第四接触电极CEL4、第一电极CNE1和第二电极CNE2以及第一中间电极CTE1和第二中间电极CTE2中的每一个的形状可以考虑与位于其下方和/或其上方的电极的连接关系而各种改变。
第一接触电极CEL1至第四接触电极CEL4、第一电极CNE1和第二电极CNE2以及中间电极CTE可以具有用于将第一对准电极EL1至第四对准电极EL4和发光元件LD更可靠地电连接的结构。
例如，第一接触电极CEL1可以与第一对准电极EL1重叠，并且可以将第一对准电极EL1和第一发光元件LD1中的每个的相应端部(例如，第一端部EP1，参见图2)电连接。第二接触电极CEL2可以与第二对准电极EL2重叠，并且可以将第二对准电极EL2和第一发光元件LD1中的每个的相应端部(例如，第二端部EP2，参见图2)电连接。第三接触电极CEL3可以与第三对准电极EL3重叠，并且可以将第三对准电极EL3和第二发光元件LD2中的每个的相应端部(例如，第一端部EP1，参见图2)电连接。第四接触电极CEL4可以与第四对准电极EL4重叠，并且可以将第四对准电极EL4和第二发光元件LD2中的每个的相应端部(例如，第二端部EP2，参见图2)电连接。
例如，第一电极CNE1可以与第一接触电极CEL1和/或第一对准电极EL1重叠，并且可以与第一接触电极CEL1一起将第一对准电极EL1和第一发光元件LD1中的每个的相应端部(例如，第一端部EP1，参考图2)电连接。第一中间电极CTE1可以与第二接触电极CEL2和/或第二对准电极EL2重叠，并且可以与第二接触电极CEL2一起将第二对准电极EL2和第一发光元件LD1中的每个的相对的相应端部(例如，第二端部EP2，参考图2)电连接。第二中间电极CTE2可以与第三接触电极CEL3和/或第三对准电极EL3重叠，并且可以与第三接触电极CEL3一起将第三对准电极EL3和第二发光元件LD2中的每个的相应端部(例如，第一端部EP1，参考图2)电连接。第二电极CNE2可以与第四接触电极CEL4和/或第四对准电极EL4重叠，并且可以与第四接触电极CEL4一起将第四对准电极EL4和第二发光元件LD2中的每个的相对的相应端部(例如，第二端部EP2，参考图2)电连接。
稍后将参考图6A和图6B描述第一接触电极CEL1至第四接触电极CEL4、第一电极CNE1和第二电极CNE2、中间电极CTE、第一对准电极EL1至第四对准电极EL4和发光元件LD之间的更具体的连接配置。
第一中间电极CTE1和第二中间电极CTE2可以彼此一体连接。第一中间电极CTE1和第二中间电极CTE2可以是中间电极CTE的不同区域。第一中间电极CTE1可以具有与参考图4所描述的第一中间电极CTE1相同的配置，并且第二中间电极CTE2可以具有与参考图4所描述的第二中间电极CTE2相同的配置。中间电极CTE可以用作将第一发光元件LD1的另一/相对的相应端部和第二发光元件LD2的相应端部电连接的桥接电极(或连接电极)。也就是说，中间电极CTE可以是连接第一串联级SET1和第二串联级SET2的桥接电极(或连接电极)。
图6A和图6B示出了沿着图5的线I-I'截取的像素的剖视图。因为图5中示出的第一晶体管T1至第三晶体管T3彼此基本上相同或相似，所以作为第一晶体管T1至第三晶体管T3的示例，在图6A和图6B中示出了第一晶体管T1。此外，因为第一串联级SET1(参见图4)和第二串联级SET2(参见图4)彼此基本上相同或相似，所以作为第一串联级SET1和第二串联级SET2的示例，在图6A和图6B中示出了与第一串联级SET1对应的配置。
在图6A和图6B中，通过将每个电极仅示出为单个膜的电极，并且将多个绝缘层仅示出为单个膜的绝缘层，简化一个像素PXL，但是本公开不限于此。
参考图5、图6A和图6B，像素PXL和包括像素PXL的显示设备DD(参见图3)可以包括位于衬底SUB的一个表面上的像素电路部分PCL(或像素电路层)和显示元件部分DPL(或显示元件层)。
配置像素PXL的像素电路PXC(参考图4)的电路元件(例如，第一晶体管T1)以及连接到其的各种布线可以位于像素电路部分PCL中。此外，第一对准电极EL1和第二对准电极EL2(以及第三对准电极EL3和第四对准电极EL4)、第一发光元件LD1(或发光元件LD)、第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)、第一电极CNE1(和第二电极CNE2)以及第一中间电极CTE1(和第二中间电极CTE2)(其配置像素PXL的发光单元EMU(参考图4))可以位于显示元件部分DPL中。
除了电路元件和布线之外，像素电路部分PCL可以包括多个绝缘膜(或绝缘层)。例如，像素电路部分PCL可以包括依次堆叠在衬底SUB的一个表面上的缓冲层BFL、栅极绝缘膜GI、第一层间绝缘膜ILD1、第二层间绝缘膜ILD2和/或钝化膜PSV。
多个绝缘层中的每一个可以设置成包括有机绝缘膜、无机绝缘膜或位于无机绝缘膜上的有机绝缘膜的形式。无机绝缘膜可以包括例如氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅(SiOxNy)和诸如氧化铝(AlOx)的金属氧化物中的至少一种。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。
底部金属层BML位于衬底SUB和缓冲层BFL之间，并且可以与第一晶体管T1的第一栅电极GE1和/或第一有源图案ACT1中的至少一个重叠。
缓冲层BFL可以位于衬底SUB的其上选择性地形成有底部金属层BML一个表面上。缓冲层BFL可以减少或防止杂质扩散到每个电路元件中。
半导体层可以位于缓冲层BFL上。半导体层可以包括第一晶体管T1的第一有源图案ACT1。第一有源图案ACT1可以包括与第一栅电极GE1重叠的沟道区域以及位于沟道区域的相应侧处的第一导电区域和第二导电区域(例如，第一源区域SE1(参见图5)和第一漏区域DE1(参见图5))。
栅极绝缘膜GI可以位于半导体层上。
第一晶体管T1的第一栅电极GE1可以位于栅极绝缘膜GI上。
第一层间绝缘膜ILD1可以位于第一晶体管T1的第一栅电极GE1上。
第一晶体管T1的第一晶体管电极TE1和第二晶体管电极TE2可以位于第一层间绝缘膜ILD1上。这里，第一晶体管电极TE1和第二晶体管电极TE2可以是漏电极和源电极。第一晶体管电极TE1可以通过穿过第一层间绝缘膜ILD1和栅极绝缘膜GI的接触孔接触第一有源图案ACT1的第一导电区域(例如，第一漏区域DE1(参见图5))或者可以通过该接触孔连接到第一有源图案ACT1的第一导电区域(例如，第一漏区域DE1(参见图5))。第二晶体管电极TE2可以通过穿过第一层间绝缘膜ILD1和栅极绝缘膜GI的接触孔接触第一有源图案ACT1的第二导电区域(例如，第一源区域SE1(参见图5))或者可以通过该接触孔连接到第一有源图案ACT1的第二导电区域(例如，第一源区域SE1(参见图5))。
第二层间绝缘膜ILD2可以位于第一晶体管电极TE1和第二晶体管电极TE2上。
第一电力线PL1和第二桥接图案BRP2可以位于第二层间绝缘膜ILD2上。
第一电力线PL1可以通过穿过第二层间绝缘膜ILD2的接触孔接触第一晶体管电极TE1或者可以通过该接触孔连接到第一晶体管电极TE1。第二桥接图案BRP2可以通过穿过第二层间绝缘膜ILD2的接触孔接触第二晶体管电极TE2或者可以通过该接触孔连接到第二晶体管电极TE2。
钝化膜PSV可以位于第一电力线PL1和第二桥接图案BRP2上。在一个或多个实施方式中，钝化膜PSV可以包括至少一个有机绝缘膜，并且可以使像素电路部分PCL的表面基本上平坦化。
在一个或多个实施方式中，钝化膜PSV可以在非发光区域NEA中使像素电路部分PCL的表面平坦化，并且可以在发光区域EA中配置壁图案BNP(或图案、突出图案)。壁图案BNP设置在第一对准电极EL1和第二对准电极EL2之下，并且壁图案BNP可以在第三方向DR3上突出成与第一对准电极EL1和第二对准电极EL2中的每一个的一个区域对应。因此，壁结构可以形成为围绕第一发光元件LD1。例如，壁结构可以形成在发光区域EA中，以面对第一发光元件LD1的第一端部EP1和第二端部EP2。壁图案BNP可以具有各种形状。在一个或多个实施方式中，如图6A和图6B中所示，壁图案BNP可以具有以相应范围(例如，预定范围)的角度倾斜的倾斜表面。在一个或多个其他实施方式中，壁图案BNP可以具有曲化形状的侧表面、半圆形(或半椭圆形)形状的截面或相对于衬底SUB的台阶形状的侧表面。位于壁图案BNP上的导电层(或电极)和/或绝缘膜可以具有与壁图案BNP对应的表面轮廓。
当像素电路PXC(参考图4)仅位于非发光区域NEA中时，发光区域EA的平坦化可能不是必需的。在使非发光区域NEA平坦化并且同时或基本上同时形成壁图案BNP的情况下，可以简化制造工艺。
然而，钝化膜PSV不限于此。例如，钝化膜PSV可以使非发光区域NEA和发光区域EA中的全部平坦化，并且与钝化膜PSV分离的壁图案BNP可以形成在发光区域EA中。
显示元件部分DPL可以位于钝化膜PSV上。
显示元件部分DPL可以包括第一对准电极EL1和第二对准电极EL2、第一绝缘膜INS1(或第一绝缘层、第一绝缘图案)、第一发光元件LD1、第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1、第一中间电极CTE1和第二绝缘膜INS2(或第二绝缘层、第二绝缘图案)。
第一对准电极EL1和第二对准电极EL2可以位于壁图案BNP上。第一对准电极EL1和第二对准电极EL2可以在发光区域EA中定位成彼此隔开。
在一个或多个实施方式中，第一对准电极EL1和第二对准电极EL2中的每一个可以具有包括多个电极层(或导电层)的多膜结构。例如，第一对准电极EL1和第二对准电极EL2中的每一个可以包括第一电极层(或第一导电层)和第二电极层(或第二导电层)。第一电极层和第二电极层中的一个可以具有相对高的反射率，并且第一电极层和第二电极层中的另一个可以具有相对高的导电率。也就是说，第一电极层和第二电极层中的一个可以由具有恒定反射率的材料制成，使得从第一发光元件LD1发射的光向第三方向DR3(或显示设备的图像显示方向)前进，并且第一电极层和第二电极层中的另一个可以包括低电阻材料以减小电阻(或接触电阻)。例如，第一电极层可以具有相对大的反射率，并且可以包括银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)及其合金。例如，第二电极层可以具有相对高的导电性，并且可以包括诸如钼(Mo)、钛(Ti)、铜(Cu)、铝(Al)、银(Ag)及其合金的金属。
第一绝缘膜INS1可以位于第一对准电极EL1和第二对准电极EL2上。
第一绝缘膜INS1可以设置和/或形成在像素电路部分PCL(或与其对应的层)上，以完全覆盖第一对准电极EL1和第二对准电极EL2。在第一发光元件LD1(或发光元件LD)提供并对准在第一绝缘膜INS1上之后，第一绝缘膜INS1可以被部分开口以暴露第一对准电极EL1和第二对准电极EL2中的每一个的一区域。在提供和对准第一发光元件LD1之后，第一绝缘膜INS1可以图案化成局部位于第一发光元件LD1之下的单独图案的形式。第一绝缘膜INS1也可以位于非发光区域NEA中。在一个或多个实施方式中，可以省略第一绝缘膜INS1。
堤BNK可以位于衬底SUB的包括第一绝缘膜INS1的一个表面上。例如，堤BNK可以设置在非发光区域NEA中以围绕发光区域EA。
堤BNK可以包括绝缘材料，绝缘材料包括至少一种无机材料和/或有机材料。例如，堤BNK可以包括至少一层无机膜，无机膜包括各种无机绝缘材料，包括氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)。替代地，堤BNK可以包括至少一层有机膜，有机膜包括各种类型的有机绝缘材料(包括光刻胶材料)，或者堤BNK可以由包括有机/无机材料组合的单层或多层绝缘体配置。
在一个或多个实施方式中，堤BNK包括光阻挡材料或滤色器材料，从而可以阻挡或减少相邻像素PXL之间的光泄漏。
第一发光元件LD1可以位于第一绝缘膜INS1上。
第一发光元件LD1(或发光元件LD)可以提供和对准在发光区域EA中。在一个或多个实施方式中，多个发光元件LD可以通过喷墨方法、狭缝涂布方法或其他各种方法提供给像素PXL的发光区域EA，并且当对准信号(例如，预定的对准信号或对准电压)施加到第一对准电极EL1和第二对准电极EL2中的每一个(或分离成第一对准电极EL1和第二对准电极EL2之前的对准布线)时，第一发光元件LD1可以在第一对准电极EL1和第二对准电极EL2(或壁图案BNP)之间对准。
第一接触电极CEL1和第二接触电极CEL2可以位于第一对准电极EL1和第二对准电极EL2以及第一发光元件LD1上。
如图6A中所示，第一接触电极CEL1可以设置和/或形成在第一发光元件LD1的第一端部EP1上。第一接触电极CEL1可以直接接触第一发光元件LD1的第一端部EP1，以电连接和/或物理连接到第一发光元件LD1的第一端部EP1。此外，第一接触电极CEL1可以设置和/或形成在第一对准电极EL1上。第一接触电极CEL1可以直接接触第一对准电极EL1以电连接和/或物理连接到第一对准电极EL1。因此，第一对准电极EL1和第一发光元件LD1中的每个的第一端部EP1可以通过第一接触电极CEL1彼此电连接。
然而，第一接触电极CEL1不限于此。例如，如图6B中所示，第一接触电极CEL1可以仅覆盖第一发光元件LD1的第一端部EP1，并且可以仅直接接触第一发光元件LD1的第一端部EP1(例如，同时不直接接触第一对准电极EL1)。第一接触电极CEL1可以通过第一电极CNE1电连接到第一对准电极EL1。
与第一接触电极CEL1类似，第二接触电极CEL2可以设置和/或形成在第一发光元件LD1的第二端部EP2上。如图6A中所示，第二接触电极CEL2可以直接接触第一发光元件LD1的第二端部EP2。此外，第二接触电极CEL2可以设置和/或形成在第二对准电极EL2上。第二接触电极CEL2可以直接接触第二对准电极EL2。因此，第二对准电极EL2和第一发光元件LD1的第二端部EP2可以通过第二接触电极CEL2彼此电连接。
然而，第二接触电极CEL2不限于此。例如，如图6B中所示，第二接触电极CEL2可以仅覆盖第一发光元件LD1的第二端部EP2，并且可以仅直接接触第一发光元件LD1的第二端部EP2(例如，同时不直接接触第二对准电极EL2)。第二接触电极CEL2可以通过第一中间电极CTE1电连接到第二对准电极EL2。
在一个或多个实施方式中，第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)可以通过化学气相沉积(CVD)形成。作为参考，物理气相沉积(PVD)(例如溅射沉积)技术可以用金属或合金形成薄膜，并且可以精确地控制膜的厚度，使得物理气相沉积通常用于电极形成。然而，在通过物理气相沉积形成的电极的情况下，其具有相对低的台阶覆盖率(step coverage)特性，并且因此，例如，第一接触电极CEL1和第二接触电极CEL2与第一发光元件LD1之间的接触可能是有缺陷的。这里，台阶覆盖率可以被定义为沉积在下元件(例如，第一发光元件LD1)的侧表面上的薄膜的厚度与沉积在下元件的上表面上的薄膜的厚度之间的比例。台阶覆盖率越高或越好，下元件的侧表面和上表面上的薄膜的厚度越均匀。相反地，台阶覆盖率越低或越差，可能在薄膜的厚度的薄部分(例如，薄膜的沉积在下元件的侧表面上的一部分)中更容易出现缺陷。在化学气相沉积的情况下，反应气体在下元件的表面上引起化学反应，并且通过化学反应产生的反应物通过浓度差扩散沿着下元件的表面移动，因此通过化学气相沉积形成的薄膜可以具有相对高的台阶覆盖率特性。
当第一接触电极CEL1和第二接触电极CEL2分别覆盖第一发光元件LD1的第一端部EP1和第二端部EP2时，在第一发光元件LD1的第一端部EP1和第二端部EP2的表面(即，侧表面)中，第一接触电极CEL1和第二接触电极CEL2的厚度相对均匀，并且可以减少或防止接触缺陷。如稍后将参考图8描述的，即使第一发光元件LD1的第一端部EP1和第二端部EP2的表面(即，侧表面)不平坦，通过化学气相沉积形成的第一接触电极CEL1和第二接触电极CEL2也可以完全接触第一发光元件LD1的第一端部EP1和第二端部EP2。即，可以充分地确保第一发光元件LD1相对于第一接触电极CEL1和第二接触电极CEL2的侧部接触面积，并且因此，可以减小或防止第一发光元件LD1与第一接触电极CEL1和第二接触电极CEL2之间的接触电阻的增加或不良接触。
为了通过化学气相沉积形成第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)，第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)可以包括可以通过化学气相沉积形成的材料。
在一个或多个实施方式中，第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)可以包括掺杂的半导体材料。例如，第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)可以包括掺杂有第一导电类型掺杂剂的N型半导体材料或掺杂有第二导电类型掺杂剂的P型半导体材料。
例如，当使用硅烷SiH4和氢气H2作为反应气体时，第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)可以包括非晶硅(a-Si)。然后，可以通过注入工艺将n型杂质或p型杂质掺杂到非晶硅中。
作为另一示例，当使用硅烷SiH4、氢气H2和乙硼烷B2H6作为反应气体时，第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)可以包括P型非晶硅(即p+a-Si)。
作为另一示例，当使用硅烷SiH4、氢气H2和磷化氢PH3作为反应气体时，第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)可以包括N型非晶硅(即，n+a-Si)。其中电子是多数载流子的N型非晶硅的接触电阻可以低于其中空穴是多数载流子的P型非晶硅的接触电阻。因此，第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)可以包括N型非晶硅。
第一电极CNE1和第一中间电极CTE1可以设置和/或形成在第一接触电极CEL1和第二接触电极CEL2上。
如图6A中所示，第一电极CNE1可以设置和/或形成在第一对准电极EL1和/或第一接触电极CEL1上。在平面图中，第一电极CNE1可以与第一接触电极CEL1完全重叠。在一个或多个其他实施方式中，如图6B中所示，第一电极CNE1可以覆盖第一接触电极CEL1。第一电极CNE1可以直接接触第一对准电极EL1，并且可以电连接和/或物理连接到第一对准电极EL1。此外，第一电极CNE1可以设置和/或形成在第一发光元件LD1的第一端部EP1上，并且可以通过第一接触电极CEL1电连接到第一发光元件LD1的第一端部EP1。因此，第一对准电极EL1和第一发光元件LD1的第一端部EP1可以通过第一电极CNE1和第一接触电极CEL1彼此电连接。
如图6A中所示，第一中间电极CTE1可以设置和/或形成在第二对准电极EL2和/或第二接触电极CEL2上。在平面图中，第一中间电极CTE1可以与第二接触电极CEL2完全重叠。在一个或多个其他实施方式中，如图6B中所示，第一中间电极CTE1可以覆盖第二接触电极CEL2。第一中间电极CTE1可以直接接触第二对准电极EL2，并且可以电连接和/或物理连接到第二对准电极EL2。此外，第一中间电极CTE1可以设置和/或形成在第一发光元件LD1的第二端部EP2上，并且可以通过第二接触电极CEL2电连接到第一发光元件LD1的第二端部EP2。因此，第二对准电极EL2和第一发光元件LD1的第二端部EP2可以通过第一中间电极CTE1和第二接触电极CEL2彼此电连接。
第一电极CNE1(和第二电极CNE2)以及第一中间电极CTE1(和第二中间电极CTE2)可以由各种透明导电材料制成，使得从第一发光元件LD1(或发光元件LD)发射的光在显示设备的图像显示方向(例如，第三方向DR3)上无损耗地行进。例如，第一电极CNE1和第一中间电极CTE1可以包括各种透明导电材料(或物质)中的至少一种，诸如铟锡氧化物(ITO)、铟锌氧化物(IZO)、氧化锌(ZnOx)、铟镓锌氧化物(IGZO)和铟锡锌氧化物(ITZO)，并且可以形成为基本上透明或半透明的以满足透光率(例如，预定透光率或透射率)。然而，第一电极CNE1和第一中间电极CTE1的材料不限于上述实施方式。在一个或多个实施方式中，第一电极CNE1和第一中间电极CTE1可以由各种不透明导电材料(或物质)制成。第一电极CNE1和第一中间电极CTE1可以形成为单个膜或多个膜。
第二绝缘膜INS2(或第二绝缘图案)可以在第一电极CNE1和第一中间电极CTE1之间设置和/或形成在第一发光元件LD1上。第二绝缘膜INS2位于第一发光元件LD1上，并且可以暴露第一发光元件LD1的第一端部EP1和第二端部EP2。
第二绝缘膜INS2可以减小或防止第一电极CNE1(和第一接触电极CEL1)与第一中间电极CTE1(和第二接触电极CEL2)之间的短路的可能性。此外，在显示设备DD(参见图3)的制造工艺期间，第二绝缘膜INS2可以减小或防止第一发光元件LD1与第一绝缘膜INS1分离的可能性。
在一个或多个实施方式中，颜色转换层可以设置和/或形成在第一电极CNE1和第一中间电极CTE1上。
颜色转换层可以包括与特定颜色对应的颜色转换颗粒。颜色转换层可以包括将从位于像素PXL中的第一发光元件LD1(或发光元件LD)发射的第一颜色的光转换为第二颜色(或特定颜色)的光的颜色转换颗粒。例如，当像素PXL是红色像素时，颜色转换层可以包括将从第一发光元件LD1发射的光转换为红光的红色量子点的颜色转换颗粒。作为另一示例，当像素PXL是绿色像素时，颜色转换层可以包括将从第一发光元件LD1发射的光转换为绿光的绿色量子点的颜色转换颗粒。作为另一示例，当像素PXL是蓝色像素时，颜色转换层可以包括将从第一发光元件LD1发射的光转换为蓝光的蓝色量子点的颜色转换颗粒。
在一个或多个实施方式中，显示元件部分DPL还可以包括滤色器。滤色器可以设置在像素PXL的发光区域EA中。
滤色器可以选择性地透射从颜色转换层发射的光(即，转换成特定颜色的光)。滤色器可以包括红色滤色器、绿色滤色器和蓝色滤色器。
如上所述，可以设置或形成接触第一发光元件LD1(或发光元件LD)的第一端部EP1和第二端部EP2的第一接触电极CEL1和第二接触电极CEL2(以及第三接触电极CEL3和第四接触电极CEL4)。第一接触电极CEL1和第二接触电极CEL2可以通过化学气相沉积形成，并且可以具有相对高的台阶覆盖性特性。因此，可以充分地确保第一发光元件LD1相对于第一接触电极CEL1和第二接触电极CEL2的侧部接触面积，并且因此，可以减小或防止第一发光元件LD1与第一接触电极CEL1和第二接触电极CEL2之间的接触电阻的增加或不良接触。
图7A至图7C示出了沿着图5的线II-II'截取的像素的各种实施方式的剖视图。图7A至图7C示出了与图6A的发光区域EA对应的剖视图，并且基于显示元件部分DPL(参考图6A)简要地示出了像素PXL。
参考图6A以及图7A至图7C，图7A至图7C中示出的第一对准电极EL1和第二对准电极EL2、第一发光元件LD1、第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1分别与图6A中示出的第一对准电极EL1和第二对准电极EL2、第一发光元件LD1、第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1基本上相同或相似，因此将省略其重复描述。
第一接触电极CEL1和第二接触电极CEL2可以通过相同的工艺位于相同的层上，并且第一接触电极CEL1和第二接触电极CEL2中的每一个的端部可以与第二绝缘膜INS2的侧表面接触。类似地，第一电极CNE1和第一中间电极CTE1可以通过相同的工艺位于相同的层上，并且第一电极CNE1和第一中间电极CTE1中的每一个的端部可以与第二绝缘膜INS2的侧表面接触。
第一接触电极CEL1的端部的轮廓(或者蚀刻轮廓或刻蚀轮廓，例如，基于第二层间绝缘膜ILD2或衬底SUB的侧表面的倾斜角)可以与第一电极CNE1的端部的轮廓基本上相同。类似地，第二接触电极CEL2的端部的轮廓可以与第一中间电极CTE1的端部的轮廓基本上相同。
如将参考图12A至图12D所描述的，第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1可以通过相同的蚀刻工艺(例如，使用相同掩模的蚀刻工艺)同时或基本上同时形成，并且因此，第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1可以具有相同的轮廓(或侧倾角)。也就是说，通过(例如，分别)与第一电极CNE1和第一中间电极CTE1同时或基本上同时形成第一接触电极CEL1和第二接触电极CEL2，不单独需要用于第一接触电极CEL1和第二接触电极CEL2的蚀刻工艺，并且因此可以相对简化制造工艺。
在一个或多个实施方式中，如图7B和图7C中所示，第二绝缘膜INS2可以具有反向锥形截面形状。如将参考图12A至图12D所描述的，在通过蚀刻工艺形成第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1之后，可以形成第二绝缘膜INS2，并且因此，第二绝缘膜INS2可以具有反向锥形截面形状。在一个或多个实施方式中，如图7C中所示，第二绝缘膜INS2可以部分地位于第一电极CNE1和第一中间电极CTE1上。
在一个或多个实施方式中，第一接触电极CEL1和第二接触电极CEL2中的每一个的在第三方向DR3上的厚度TH1可以是约
Figure BDA0003702231910000431
或更小、约
Figure BDA0003702231910000433
或更小或者约
Figure BDA0003702231910000432
或更小。作为参考，第一接触电极CEL1和第二接触电极CEL2的折射率可以大于其他组成元件的折射率。例如，如参考图6A和图6B所描述的，第一接触电极CEL1和第二接触电极CEL2可以包括掺杂有n型或p型杂质的非晶硅，并且第一绝缘膜INS1可以包括氧化硅(SiOx)，并且第一电极CNE1和第一中间电极CTE1可以包括氧化铟锡(ITO)。在这种情况下，第一接触电极CEL1和第二接触电极CEL2的折射率可以大于第一绝缘膜INS1的折射率或第一电极CNE1的折射率。随着具有相对大的折射率的第一接触电极CEL1和第二接触电极CEL2的厚度增加，在第三方向DR3上发射的光的量可以减少。例如，第一接触电极CEL1和第二接触电极CEL2中的每一个的厚度TH1可以小于或等于约
Figure BDA0003702231910000434
，以确保像素PXL的光输出效率大于或等于参考效率。
如上所述，第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1可以通过相同的蚀刻工艺或相应的蚀刻工艺同时或基本上同时形成，并且因此可以相对简化制造工艺。此外，当第一接触电极CEL1和第二接触电极CEL2中的每一个的厚度TH1为约
Figure BDA0003702231910000441
或更小时，像素PXL的光输出效率可以大于或等于参考效率。
图8示出了根据比较例的像素。图8示出了根据比较例的像素PXL_C，其不包括例如第一接触电极CEL1和第二接触电极CEL2，并且基于发光元件LD_C、第一电极CNE1和第一中间电极CTE1简要示出了像素PXL_C。
参考图8，发光元件LD_C的第二端部EP2的表面可以是不平坦的。作为参考，参考图2描述的第一半导体层SCL1、有源层ACT和第二半导体层SCL2顺序堆叠在晶圆上以制造发光元件LD_C，并且发光元件LD_C可以通过分离工艺与晶圆分离。发光元件LD_C的第二端部EP2是与晶圆分离的部分，并且发光元件LD_C的第二端部EP2的表面可以是不平坦的。如图8中所示，发光元件LD_C的第二端部EP2可以具有反向锥形截面形状。在这种情况下，第一中间电极CTE1(例如，通过溅射沉积形成的第一中间电极CTE1)可能无法完全地接触发光元件LD_C的第二端部EP2。也就是说，发光元件LD_C的第二端部EP2和第一中间电极CTE1之间的接触面积可以减小，发光元件LD_C的第二端部EP2和第一中间电极CTE1之间的接触电阻可以增大，并且发光元件LD_C可能异常发光或者可能不发光。
因此，根据本公开的一个或多个实施方式的显示设备DD(参见图3)和像素PXL还可以包括位于第一发光元件LD1的第二端部EP2和第一中间电极CTE1之间的第二接触电极CEL2(参见图7A)，并且第二接触电极CEL2可以通过化学气相沉积形成，以具有相对高的台阶覆盖性特性。因此，可以减小或防止第一发光元件LD1的第二端部EP2与第二接触电极CEL2之间的接触电阻的增加或不良接触。
发光元件LD_C的第一端部EP1是与晶圆间隔开的部分，并且发光元件LD_C的第一端部EP1可以具有相对平坦的表面。在这种情况下，第一电极CNE1可以相对正常地接触发光元件LD_C的第一端部EP1。然而，当通过溅射沉积形成第一电极CNE1时，第一电极CNE1的台阶覆盖性特性相对低，换句话说，沉积在发光元件LD_C的第一端部EP1(或侧表面)上的第一电极CNE1的第一方向DR1上的厚度可以相对薄。因此，即使在发光元件LD_C的第一端部EP1处也可能发生有缺陷的接触。
因此，根据本公开的一个或多个实施方式的显示设备DD(参见图3)和像素PXL还可以包括位于第一发光元件LD1的第一端部EP1和第一电极CNE1之间的第一接触电极CEL1，并且第一接触电极CEL1可以通过化学气相沉积形成以具有相对高的台阶覆盖性特性。因此，可以减小或防止第一发光元件LD1的第一端部EP1与第一接触电极CEL1之间的接触电阻的增加或不良接触。
图9A和图9B示出了沿着图5的线II-II'截取的像素的各种实施方式的剖视图。图9A和图9B示出了与图6B的发光区域EA对应的剖视图，并且基于显示元件部分DPL(参考图6B)简要地示出了像素PXL。
参考图6B、图9A和图9B，图9A和图9B中示出的第一对准电极EL1和第二对准电极EL2、第一发光元件LD1、第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1分别与图6B中示出的第一对准电极EL1和第二对准电极EL2、第一发光元件LD1、第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1基本上相同或相似，因此将省略其重复描述。
第一接触电极CEL1和第二接触电极CEL2中的每一个的端部可以与第二绝缘膜INS2(或第二绝缘膜INS2的侧表面)间隔开。第一电极CNE1可以覆盖第一接触电极CEL1，并且第一中间电极CTE1可以覆盖第二接触电极CEL2。第一电极CNE1和第一中间电极CTE1中的每一个的端部可以与第二绝缘膜INS2的侧表面接触。
如将参考图13A至图13C所描述的，第一接触电极CEL1和第二接触电极CEL2可以通过与第一电极CNE1和第一中间电极CTE1的蚀刻工艺不同的蚀刻工艺形成。
如图9A中所示，第一接触电极CEL1和第二接触电极CEL2可以分别局部定位成仅覆盖第一发光元件LD1的第一端部EP1和第二端部EP2。第一接触电极CEL1和第二接触电极CEL2可以与第一发光元件LD1的第三方向DR3上的外圆周表面(或位于第三方向DR3上的表面)部分地重叠，但不限于此。如图9B中所示，第一接触电极CEL1和第二接触电极CEL2完全接触第一发光元件LD1的第一端部EP1和第二端部EP2，但是可以不与第一发光元件LD1的第三方向DR3上的外圆周表面(或位于第三方向DR3上的表面)重叠。
如上所述，第一接触电极CEL1和第二接触电极CEL2可以通过与第一电极CNE1和第一中间电极CTE1的工艺不同的工艺形成。此外，第一接触电极CEL1和第二接触电极CEL2可以局部地设置或形成为仅覆盖第一发光元件LD1的第一端部EP1和第二端部EP2。
图10示出了沿着图5的线II-II'截取的像素的一个或多个其他实施方式的剖视图。图10是与图7A对应的图。
参考图7A和图10，半导体图案SCP_C可以在第一方向DR1上位于第一接触电极CEL1和第二接触电极CEL2之间，和/或在第三方向DR3上位于第一发光元件LD1和第二绝缘膜INS2之间。
如稍后将参考图14描述的，根据一个或多个实施方式，第一接触电极CEL1和第二接触电极CEL2以及半导体图案SCP_C同时或基本上同时形成，并且然后，仅第一接触电极CEL1和第二接触电极CEL2可以通过注入工艺而掺杂杂质。例如，仅第一接触电极CEL1和第二接触电极CEL2可以通过使用第二绝缘膜INS2(或与其对应的结构)作为掩模而掺杂有杂质。
半导体图案SCP_C可以在第一接触电极CEL1和第二接触电极CEL2之间形成沟道，但是因为没有形成关于半导体图案SCP_C的栅电极，所以没有电流可以流过半导体图案SCP_C。可以不需要用于形成第一接触电极CEL1和第二接触电极CEL2的单独蚀刻工艺。
然而，为了从根本上阻挡通过半导体图案SCP_C的泄漏电流，可以通过蚀刻去除半导体图案SCP_C。在这种情况下，图10的一个或多个实施方式可以与图7A的一个或多个实施方式相同。
图11A至图11D示出了沿着图5的线II-II'截取的像素的一个或多个其他实施方式的剖视图。图11A至图11D是与图7A或图9B对应的图。
参考图7A、图9B以及图11A至图11D，参考图11A至图11D描述的第一接触电极CEL1_1和第二接触电极CEL2_1、第一电极CNE1_1和第一中间电极CTE1_1可以分别与参考图7A或图9B描述的第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1基本上相同或相似。因此，将不重复重复描述。
第一电极CNE1_1和第一中间电极CTE1_1可以是通过不同工艺形成的不同层，或者第一接触电极CEL1_1和第二接触电极CEL2_1可以是通过不同工艺形成的不同层。
如图11A中所示，第一电极CNE1_1可以位于第一接触电极CEL1_1和第一发光元件LD1的第一端部EP1上。第二绝缘膜INS2_1(或第二绝缘图案)位于第一电极CNE1_1上，并且可以覆盖第一电极CNE1_1。第一发光元件LD1的第二端部EP2可以通过第二绝缘膜INS2_1暴露。第一中间电极CTE1_1可以位于第二接触电极CEL2_1、第一发光元件LD1的第二端部EP2和第二绝缘膜INS2_1上。第一中间电极CTE1_1可以与第一电极CNE1_1间隔开，且第二绝缘膜INS2_1插置在其之间。
如图11B中所示，第一接触电极CEL1_1可以覆盖第一发光元件LD1的第一端部EP1。第一接触电极CEL1_1可以通过与第一电极CNE1_1相同的蚀刻工艺形成。第一电极CNE1_1可以与第一接触电极CEL1_1完全重叠。第二接触电极CEL2_1可以位于第一发光元件LD1的第二端部EP2和第二绝缘膜INS2_1上。第二接触电极CEL2_1可以与第一接触电极CEL1_1间隔开，且第二绝缘膜INS2_1插置在其之间。第一中间电极CTE1_1可以位于第二接触电极CEL2_1上。第一中间电极CTE1_1可以与第二接触电极CEL2_1完全重叠。
在一个或多个实施方式中，可以省略第一接触电极CEL1_1和第二接触电极CEL2_1中的一个。例如，如图11C中所示，当第一发光元件LD1的第一端部EP1与晶圆分离并且具有不平坦的表面时，仅可以定位有与第一发光元件LD1的第一端部EP1接触的第一接触电极CEL1_1，并且第二接触电极CEL2_1可以被省略。作为另一示例，如图11D中所示，当第一发光元件LD1的第二端部EP2与晶圆分离并且具有不平坦的表面时，仅可以定位有与第一发光元件LD1的第二端部EP2接触的第二接触电极CEL2_1，并且第一接触电极CEL1_1可以被省略。
如上所述，第一电极CNE1_1和第一中间电极CTE1_1可以通过不同的工艺形成在不同的层处，或者第一接触电极CEL1_1和第二接触电极CEL2_1可以通过不同的工艺形成在不同的层处。此外，可以省略第一接触电极CEL1_1和第二接触电极CEL2_1中的一个。
图12A至图12D示出了根据本公开的一个或多个实施方式的显示设备的制造方法的示意性剖视图。图12A至图12D是与图7A对应的图。为了更好地理解和易于描述，图12A至图12D基于发光单元EMU(参见图4)(或显示元件部分DPL，参见图5)简要示出了显示设备DD(参见图3)(或像素PXL，参见图5)。
首先，参考图7A和图12A，可以在衬底SUB(或第二层间绝缘膜ILD2)上形成在第一方向DR1上彼此间隔开的第一对准电极EL1和第二对准电极EL2。
可以在第一对准电极EL1和第二对准电极EL2上形成第一绝缘膜INS1。第一绝缘膜INS1可以形成在衬底SUB上以覆盖第一对准电极EL1和第二对准电极EL2，并且然后，第一绝缘膜INS1可以被部分地开口以暴露第一对准电极EL1和第二对准电极EL2中的每一个的一区域(参见图6A)。替代地，第一绝缘膜INS1可以图案化成局部位于第一发光元件LD1之下的单独图案的形式。
第一发光元件LD1可以在第一对准电极EL1和第二对准电极EL2之间位于第一绝缘膜INS1上。
如上所述，第一发光元件LD1可以制备成溶液(例如，预定溶液)中的分散形式，以通过喷墨印刷方法或狭缝涂布方法提供给像素区域PXA的发光区域EA(参见图5)。当在第一对准电极EL1和第二对准电极EL2之间施加电压(例如，预定电压)时，由于在第一对准电极EL1和第二对准电极EL2之间形成电场，因此第一发光元件LD1在第一对准电极EL1和第二对准电极EL2之间自对准。在第一发光元件LD1对准之后，可以通过使溶剂挥发或以其他方式去除溶剂而使第一发光元件LD1稳定地布置在第一对准电极EL1和第二对准电极EL2之间。
此后，如图12B中所示，可以沉积或形成覆盖第一对准电极EL1、第二对准电极EL2和第一发光元件LD1的第一电极层L_CEL(或接触电极层)。第一电极层L_CEL可以整体形成在衬底SUB上。第一电极层L_CEL可以通过化学气相沉积形成，并且可以具有相对高的台阶覆盖性特性。第一电极层L_CEL可以包括掺杂的半导体材料，例如，掺杂有n型杂质(即，n+a-Si)的非晶硅。
然后，如图12C中所示，可以在第一电极层L_CEL上形成第二电极层L_CNE(或像素电极层)。第二电极层L_CNE可以包括透明导电材料，例如，氧化铟锡(ITO)。
然后，如图12D中所示，可以通过蚀刻工艺由第一电极层L_CEL形成第一接触电极CEL1和第二接触电极CEL2。同时，可以由第二电极层L_CNE形成第一电极CNE1和第一中间电极CTE1。也就是说，可以使用相同的掩模通过一个蚀刻工艺同时或基本上同时形成第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1。
接下来，可以在第一接触电极CEL1和第二接触电极CEL2之间以及在第一电极CNE1和第一中间电极CTE1之间形成第二绝缘膜INS2。因为在形成第一电极CNE1和第一中间电极CTE1之后形成第二绝缘膜INS2，所以第二绝缘膜INS2可以具有反向锥形截面形状(参见图7B)，或者第二绝缘膜INS2可以位于第一电极CNE1和第一中间电极CTE1上(参见图7C)。
如上所述，可以通过化学气相沉积形成接触第一发光元件LD1的第一端部EP1和第二端部EP2的第一接触电极CEL1和第二接触电极CEL2，并且第一接触电极CEL1和第二接触电极CEL2可以具有相对高的台阶覆盖性特性。因此，可以充分地确保第一发光元件LD1相对于第一接触电极CEL1和第二接触电极CEL2的侧部接触面积，并且因此，可以减小或防止第一发光元件LD1与第一接触电极CEL1和第二接触电极CEL2之间的接触电阻的增加或不良接触。
此外，第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1可以通过相同的蚀刻工艺同时或基本上同时形成，并且因此可以相对简化制造工艺。
图13A至图13C示出了根据本公开的一个或多个其他实施方式的显示设备的制造方法的示意性剖视图。图13A至图13C是与图9B(或图9A)对应的图。为了更好地理解和易于描述，图13A至图13C基于发光单元EMU(参见图4)或显示元件部分DPL(参见图5)简要地示出了显示设备DD(参见图3)或像素PXL(参见图5)。
参考图9A、图9B、图12A、图12B以及图13A至图13C，可以在形成图12B的第一电极层L_CEL(或接触电极层)之后执行图13A和图13B的方法。
如图13A中所示，可以通过蚀刻工艺由第一电极层L_CEL形成第一接触电极CEL1和第二接触电极CEL2。根据蚀刻工艺中使用的掩模或蚀刻时间，第一接触电极CEL1和第二接触电极CEL2可以完全暴露第一发光元件LD1的上部，或者可以与第一发光元件LD1的上部部分地重叠(参见图9A)。
此后，如图13B中所示，可以在第一发光元件LD1上形成第二绝缘膜INS2(或第二绝缘图案)。第二绝缘膜INS2可以暴露第一发光元件LD1的第一端部EP1和第二端部EP2。第二绝缘膜INS2可以减小或防止第一发光元件LD1与第一绝缘膜INS1分离的可能性。
然后，如图13C中所示，可以在衬底SUB上形成第二电极层L_CNE(或像素电极层)，以覆盖第一发光元件LD1以及第一接触电极CEL1和第二接触电极CEL2。
然后，可以通过蚀刻或切割第二电极层L_CNE的与第二绝缘膜INS2重叠的一部分来形成第一电极CNE1和第一中间电极CTE1(参考图9B)。
如上所述，第一接触电极CEL1和第二接触电极CEL2可以通过与第一电极CNE1和第一中间电极CTE1的工艺不同的工艺形成。此外，第一接触电极CEL1和第二接触电极CEL2可以局部地设置或形成为仅覆盖第一发光元件LD1的第一端部EP1和第二端部EP2。
如图13A和图13B中所示，已经描述了在形成第一接触电极CEL1和第二接触电极CEL2之后形成第二绝缘膜INS2，但是本公开不限于此。例如，在第一发光元件LD1对准之后，可以形成第二绝缘膜INS2，第一电极层L_CEL可以形成为覆盖第二绝缘膜INS2，并且可以由第一电极层L_CEL形成第一接触电极CEL1和第二接触电极CEL2。此外，通过依次堆叠第一电极层L_CEL和第二电极层L_CNE，并且通过同时或基本上同时蚀刻第一电极层L_CEL和第二电极层L_CNE，可以同时或基本上同时形成第一接触电极CEL1和第二接触电极CEL2、第一电极CNE1和第一中间电极CTE1。
图14示出了根据本公开的一个或多个其他实施方式的显示设备的制造方法的示意性剖视图。图14是与图10对应的图。为了更好地理解和易于描述，图10基于发光单元EMU(参见图4)或显示元件部分DPL(参见图5)简要地示出了显示设备DD(参见图3)或像素PXL(参见图5)。
参考图10、图12A、图12B和图14，可以在形成图12B的第一电极层L_CEL(或接触电极层)之后执行图14的方法。
如图14中所示，可以在第一电极层L_CEL上形成掩模MASK。掩模MASK可以与第二绝缘膜INS2对应。
此后，通过注入工艺，第一电极层L_CEL的由掩模MASK暴露的部分可以掺杂有杂质。通过这种方式，可以形成第一接触电极CEL1和第二接触电极CEL2。
此后，可以形成第一电极CNE1和第一中间电极CTE1(参见图10)。
虽然已经参考本公开的特定实施方式示出和描述了本公开，但是本领域技术人员将理解，在不脱离如由所附权利要求及其等同限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。因此，本公开的技术范围可以通过所附权利要求的技术范围以及包括在其中的其功能等同来确定。

Claims (10)

1.显示设备，包括：
衬底；
发光元件，在所述衬底上，并且包括第一端部和第二端部，所述第一端部和所述第二端部在与所述衬底的上表面平行的第一方向上对准；
第一接触电极，与所述发光元件的所述第一端部接触；
第一电极，在所述第一接触电极上，并且通过所述第一接触电极电连接到所述发光元件的所述第一端部；以及
第二电极，电连接到所述发光元件的所述第二端部。
2.根据权利要求1所述的显示设备，还包括：
堤，在非发光区域中在所述衬底上，并且限定像素的发光区域，
其中，所述发光元件在所述发光区域中在所述第一电极与所述第二电极之间。
3.根据权利要求1所述的显示设备，其中，所述第一接触电极包括非晶硅。
4.根据权利要求3所述的显示设备，其中，所述第一接触电极掺杂有n型杂质。
5.根据权利要求3所述的显示设备，其中，所述第一接触电极掺杂有p型杂质。
6.根据权利要求3所述的显示设备，其中，所述第一接触电极的厚度为
Figure FDA0003702231900000011
或更小。
7.根据权利要求1所述的显示设备，还包括：
第一对准电极和第二对准电极，在所述衬底上，并且在所述第一方向上彼此间隔开；以及
第一绝缘图案，覆盖所述第一对准电极和所述第二对准电极，
其中，所述发光元件在所述第一对准电极与所述第二对准电极之间在所述第一绝缘图案上。
8.根据权利要求7所述的显示设备，还包括第二绝缘图案，所述第二绝缘图案在所述发光元件上并且暴露所述发光元件的所述第一端部和所述第二端部。
9.根据权利要求8所述的显示设备，其中，所述第一接触电极的一个端部和所述第一电极的一个端部与所述第二绝缘图案的侧表面接触，以及
其中，所述第一接触电极的所述一个端部和所述第一电极的所述一个端部具有相同的蚀刻轮廓。
10.显示设备的制造方法，包括：
使用第一对准电极和第二对准电极在衬底上对准发光元件；
使用化学气相沉积方法在所述衬底上形成接触电极层；
通过蚀刻所述接触电极层形成第一接触电极，所述第一接触电极与所述发光元件中的至少一个的第一端部接触；以及
在所述第一接触电极上形成第一电极。
CN202210696011.2A 2021-07-19 2022-06-20 显示设备及其制造方法 Pending CN115642168A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0094442 2021-07-19
KR1020210094442A KR20230013728A (ko) 2021-07-19 2021-07-19 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN115642168A true CN115642168A (zh) 2023-01-24

Family

ID=82019910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210696011.2A Pending CN115642168A (zh) 2021-07-19 2022-06-20 显示设备及其制造方法

Country Status (4)

Country Link
US (1) US20230017147A1 (zh)
EP (1) EP4123730A1 (zh)
KR (1) KR20230013728A (zh)
CN (1) CN115642168A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014150800A1 (en) * 2013-03-15 2014-09-25 Glo Ab Two step transparent conductive film deposition method and gan nanowire devices made by the method
KR102553231B1 (ko) * 2018-11-27 2023-07-11 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법

Also Published As

Publication number Publication date
EP4123730A1 (en) 2023-01-25
KR20230013728A (ko) 2023-01-27
US20230017147A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US20230121816A1 (en) Display device and manufacturing method thereof
CN116438656A (zh) 像素和包括该像素的显示装置
US20220158054A1 (en) Display device
US20220231080A1 (en) Display device and manufacturing method thereof
US20220093678A1 (en) Display device and manufacturing method thereof
US20210407970A1 (en) Pixel and display device having the same
US12002790B2 (en) Pixel and display device including the same
US11495713B2 (en) Pixel and display device including the same
EP4123730A1 (en) Display device and manufacturing method thereof
CN116868343A (zh) 显示装置及其制造方法
CN116097437A (zh) 显示装置
CN114335049A (zh) 显示装置
US20240072016A1 (en) Display device
US20220109085A1 (en) Display device and manufacturing method thereof
US20240038956A1 (en) Pixel and display device including the same
US12040319B2 (en) Display device
US20220069166A1 (en) Pixel and display device including the same
US20240072103A1 (en) Display device and method of fabricating the same
US20220392948A1 (en) Display device and method of manufacturing the same
US20230361247A1 (en) Pixel, display device including the same, and method of manufacturing display device
US20220108979A1 (en) Display device
US11984548B2 (en) Display device
US20230268330A1 (en) Display device and manufacturing method therefor
US20230299120A1 (en) Display device and manufacturing method therefor
US20230290921A1 (en) Pixel and display device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication