CN100544017C - 显示面板 - Google Patents

显示面板 Download PDF

Info

Publication number
CN100544017C
CN100544017C CNB2005800156930A CN200580015693A CN100544017C CN 100544017 C CN100544017 C CN 100544017C CN B2005800156930 A CNB2005800156930 A CN B2005800156930A CN 200580015693 A CN200580015693 A CN 200580015693A CN 100544017 C CN100544017 C CN 100544017C
Authority
CN
China
Prior art keywords
interconnection
counterelectrode
pixel
electrode
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005800156930A
Other languages
English (en)
Other versions
CN1954437A (zh
Inventor
下田悟
武居学
白崎友之
小仓润
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soras Oled
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1954437A publication Critical patent/CN1954437A/zh
Application granted granted Critical
Publication of CN100544017C publication Critical patent/CN100544017C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

一种显示面板包括晶体管阵列基底(50)，这个晶体管阵列基底(50)有至少包括驱动晶体管(23)的多个晶体管(21到23)，并且多个像素电极电气连接到所述多个晶体管的所述驱动晶体管(23)。在所述多个像素电极上提供多个光发射层(20b)。在所述多个光发射层上提供反电极(20c)。所述多个互连(91)的每一个安排在相邻的所述多个像素电极之间，并且电气连接到所述反电极(20c)。

Description

显示面板
技术领域
本发明涉及将发光元件用作子像素的显示面板。
背景技术
如同第8-330600号日本专利申请公开出版物所描述的一样，充当发光元件的有机电致发光元件具有分层结构，在这种分层结构中，在基底上按照顺序堆叠阳极、电致发光层(下面将它叫做EL层)和阴极。在阳极和阴极之间施加一个电压的时候，空穴和电子被注入EL层，因此在EL层中发生电致发光。基底和基底一侧的电极被设计成光学透明的，因此来自EL层的光从具有EL层的基底出来，这种电致发光元件叫做底部发射型的。另一方面，设计成从具有EL层的基底的相对一侧，从EL层输出光的电致发光元件叫做顶部发射型的。
在有源阵列驱动型的显示面板中，每1点子像素提供一个或者多个薄膜晶体管。这些薄膜晶体管导致有机电致发光元件发射光。在例如第8-330600号日本专利申请公开出版物中描述的显示面板里，为每个子像素提供两个薄膜晶体管。在制造有源阵列驱动型的显示面板的时候，通过为每个子像素构成薄膜晶体管的图案来准备晶体管阵列基底。在这以后，在晶体管阵列基底表面上与每个子像素对应，构成有机电致发光元件的图案。有机电致发光元件的图案是在薄膜晶体管之后构成的，原因是构成薄膜晶体管的图案的温度高于有机电致发光元件的耐热温度。
为每个子像素构成薄膜晶体管的图案。因此，在一个阵列中构成多个有机电致发光元件的图案，从而为每个子像素独立地形成要连接到薄膜晶体管的较低的电极(例如阳极)。另一方面，在整个表面形成反电极(例如阴极)，作为所有有机电致发光元件共用的公共电极。
在上述装置中，EL层可能在形成反电极的过程中因为热/化学方面的原因而损坏。为了抑制对EL层造成的损坏，要尽可能地缩短反电极的形成时间。但是，当反电极的形成时间很短的时候，反电极会变薄。当有机电致发光元件具有顶部发射结构的时候，反电极优选尽可能薄，从而使通过反电极的过程中，从EL层发射的光的衰减尽可能少。
然而，将反电极做薄的时候，反电极的薄膜电阻增大。当反电极的电阻很大的时候，平面中反电极的电压不会均匀。因此，平面中的电压差变得很突出。更具体地说，由于在整个表面上形成反电极作为公共电极，因此光发射强度在有机电致发光元件之间也会发生改变，即使将预定电平的电压施加给所有子像素电极。由于这一原因，平面内的光发射强度不均匀。
发明内容
本发明是为了解决上述问题而做出的，其目的是使平面内反电极的电压尽可能地均匀，即使反电极很薄。
本发明第一方面的显示面板包括：
晶体管阵列基底，具有至少包括多个驱动晶体管在内的多个晶体管；多个透明的像素电极，它们电气连接到所述多个晶体管的所述多个驱动晶体管；多个光发射层，在所述多个像素电极的每一个上提供所述多个光发射层中的每一个；不透明的反电极，在所述多个光发射层上提供；以及多个互连，每一个都被安排在相邻的所述多个像素电极之间且被安排在所述驱动晶体管上方以覆盖所述驱动晶体管，并且通过在反电极上覆盖上方来连接到所述反电极，其顶部比所述光发射层的表面高度更高。
本发明第二方面的显示面板包括：
晶体管阵列基底，它有包括多个驱动晶体管在内的多个晶体管；多个透明的像素电极，它们电气连接到所述多个晶体管的所述多个驱动晶体管；多个光发射层，在所述多个像素电极的每一个上提供所述多个光发射层中的每一个；不透明的反电极，在所述光发射层上提供；以及多个互连，它是从与充当所述像素电极的一个导电层、充当所述多个晶体管的源极和漏极的一层以及充当栅极的一层不同的一个导电层形成的，安排在相邻的所述多个像素电极之间且被安排在所述驱动晶体管上方以覆盖所述驱动晶体管，并通过在反电极上覆盖上方来连接到所述反电极，其顶部比所述光发射层的表面高度更高。
本发明第三方面的显示面板包括：
多个透明的像素电极；多个光发射层，在所述多个像素电极上提供；不透明的反电极，在所述多个光发射层的每一层上提供；多个驱动晶体管，分别电气连接到所述多个像素电极；多个开关晶体管，每一个都提供一个写电流给与所述多个驱动晶体管中对应的一个的漏极-源极路径；多个保持晶体管，每一个都保持所述多个驱动晶体管中对应的一个的栅极电压；多个公共互连，每一个都被安排在所述多个像素电极的相邻两个之间且被安排在所述驱动晶体管上方以覆盖所述驱动晶体管，并且通过在反电极上覆盖上方来连接到所述反电极，其顶部比所述光发射层的表面高度更高；以及多条信号线，每一条都电气连接到所述开关晶体管，同时被安排成没有与所述公共互连重叠。
附图说明
图1是说明显示面板1一个像素的平面图；
图2是显示面板1一个子像素P的等效电路图；
图3是说明子像素P的电极的平面图；
图4是沿着图3中的线段IV-IV剖开得到的剖面图；
图5是沿着图3中的线段V-V剖开得到的剖面图；
图6是沿着图3中的线段VI-VI剖开得到的剖面图；
图7是说明显示面板互连结构的平面图；
图8是说明图7所示显示面板1的驱动方法的时序图；
图9是说明另一个显示面板的互连结构的平面图；
图10是说明图9所示显示面板1的驱动方法的时序图；
图11说明每一个子像素的驱动晶体管23和有机EL元件20的电流-电压特性；
图12说明32英寸显示面板1的馈电互连90和公共互连91的最大电压降和互连电阻率ρ/截面积之间的互相关；
图13说明32英寸显示面板1的馈电互连90和公共互连91的截面积和电流密度之间的互相关；
图14说明40英寸显示面板1的馈电互连90和公共互连91的最大电压降和互连电阻率ρ/截面积之间的互相关；
图15说明40英寸显示面板1的馈电互连90和公共互连91的截面积和电流密度之间的互相关；
图16是像素3的平面图，该像素3包括在显示器面板1的水平方向连续排列的红色子像素Pr、绿色子像素Pg和蓝色子像素Pb；
图17是说明图16所示子像素P的电极的平面图；
图18是沿着图17中的线段XVIII-XVIII剖开得到的剖面图；
图19是沿着图17中的线段XIX-XIX剖开得到的剖面图；
图20是说明一个变型的显示面板的互连结构的平面图；以及
图21是说明所述变型的另一个显示器面板的互连结构的平面图。
具体实施方式
根据本发明，反电极和公共互连被连接起来。由于这一原因，即使反电极本身被做得很薄并且具有很高的电阻，平面中反电极的电压也能够均匀。另外，由于能够将反电极做薄，在顶部发射结构里，在通过反电极的时候，从有机EL层发射的光很少衰减。
在反电极下形成的公共互连是独立于晶体管的栅极、源极和漏极而构图的。由于这一原因，公共互连可以很厚并且具有低电阻。因此，平面中反电极的电压可以均匀。
下面将参考附图描述实施本发明的最佳实施例。将实施本发明在技术上优选的各种局限性添加到下面将描述的实施例中。但是，本发明的实质和范围不限于下面的实施例和给出的实例。在以下描述中，将把“电致发光”这个术语缩写为EL。
[显示面板的平面布局]
图1是说明按照有源阵列驱动方法工作的彩色显示面板1的像素3的一个原理平面图。在显示面板1中，与一个像素3相对应，在水平方向上相邻地排列一个1点红色子像素Pr、1点绿色子像素Pg和1点蓝色子像素Pb。在显示面板1中，将多个像素3排列成一个阵列。在垂直方向(列方向)上排列子像素Pr、Pg和Pb，从而使一列的子像素都是相同颜色。在水平方向(行方向)上按照顺序重复排列红色子像素Pr、绿色子像素Pg和蓝色子像素Pb。这些子像素Pr、Pg和Pb一起排列成一个阵列。更具体地说，对应于m(m是一个自然数，m≥2)点的子像素Pr、Pg和Pb全部在垂直方向上排列，而对应于n(n是3的整数倍)点的子像素Pr、Pg、Pb则全部在水平方向上排列。在以下描述中，红色子像素Pr、绿色子像素Pg和蓝色子像素Pb中的任意一个都用一个子像素P表示。对子像素P的描述适合于全部红色子像素Pr、绿色子像素Pg和蓝色子像素Pb。添加到子像素P上的第一个下标代表从显示面板1的顶部开始计算的顺序，第二个下标代表从显示面板1左边开始计算的顺序。更加具体地说，令i是从1到m的一个任意自然数，j是从1到n的一个任意自然数。子像素Pi，j位于从顶部算起的第i行，从左边算起的第j列。
信号线Yr沿着红色子像素Pr的列在垂直方向上延伸。信号线Yg沿着绿色子像素Pg的列在垂直方向上延伸。信号线Yb沿着蓝色子像素Pb的列在垂直方向上延伸。信号线Yr将信号提供给垂直方向上一列像素3的所有红色子像素Pr。信号线Yg将信号提供给垂直方向上一列像素3的所有绿色子像素Pg。信号线Yb将信号提供给垂直方向上一列像素3的所有蓝色子像素。在以下描述中，对信号线Y的描述适合于所有信号线Yr、Yg和Yb。添加到信号线Y上的下标代表从显示面板1的左边开始计算的顺序。更加具体地说，信号线Yj是从左边开始计算的第j列。
公共互连91沿着垂直方向上的多列红色子像素Pr、多列绿色子像素Pg和多列蓝色子像素Pb中的每一列延伸。也就是说，一个公共互连91在垂直方向上延伸，与垂直方向上的一列子像素P相对应。
一条扫描线X、一条电源线Z和一个馈电互连90在水平方向上延伸，与水平方向上的一行像素3相对应。从上侧看下去的时候，馈电互连90与电源线Z重叠。添加到扫描线X上的下标代表从显示面板1的顶部开始计算的顺序。添加到电源线Z上的下标代表从显示面板1的顶部开始计算的顺序。更加具体地说，扫描线Xi是从顶部开始计算的第i行，电源线Zi是从顶部开始计算的第i行。
子像素Pr、Pg和Pb中每一个的颜色由一个有机EL元件20发射的光的颜色决定(例如图2)(后面将介绍)。从上侧观看整个显示面板1的时候，多个子像素电极20a，它们是EL元件20的阳极，排列成一个阵列。1点子像素P由一个子像素电极20a决定。在整个显示面板1中，所述多列子像素电极20a沿着信号线Y1到Yn的一侧排列，如图7或9所示。垂直方向上子像素电极20a的总列数是n。在水平方向的两面，每个子像素电极20a由公共互连91包围。由于这一原因，公共互连91的数量是(n+1)。如同下面将详细描述的一样，从上侧看下去的时候，第k列(2≤k≤n+1)的公共互连91覆盖第(k-1)列的子像素P的晶体管22和23。
[子像素的电路布局]
下面将参考图2描述子像素Pr、Pg和Pb的电路布局。图2是第i行、第j列的子像素Pi，j的一个等效电路图。
所有子像素Pr、Pg和Pb都具有相同的布局。为1点子像素P提供有机EL元件20、第一到第三N沟道非晶硅薄膜晶体管(以后简称为晶体管)21、22和23以及电容器24。下面将把第一晶体管21叫做开关晶体管21，把第二晶体管22叫做保持晶体管22，把第三晶体管23叫做驱动晶体管23。
在开关晶体管21中，源极21s与信号线Y电气连接。漏极21d与有机EL元件20的子像素电极20a、驱动晶体管23的源极23s和电容器24的上部电极24B电气连接。栅极21g与保持晶体管22的栅极22g和扫描线X电气连接。
在保持晶体管22中，源极22s与驱动晶体管23的栅极23g和电容器24的下部电极24A电气连接。漏极22d与驱动晶体管23的漏极23d和电源线Z电气连接。栅极22g与开关晶体管21的栅极21g和扫描线X连接。
在驱动晶体管23中，源极23s与有机EL元件20的子像素电极20a、开关晶体管21的漏极21d和电容器24的上部电极24B电气连接。漏极23d与保持晶体管22的漏极22d和电源线Z电气连接。栅极23g与保持晶体管22的源极22s和电容器24的下部电极24A电气连接。
充当有机EL元件20的阴极的反电极20c(一个连续公共反电极或者多个分开的反电极)与公共互连91电气连接。反电极20c是所有子像素Pr、Pg和Pb公用的公共电极。这一点将在后面详细描述。
在垂直方向上排列成一列的所有红色子像素Pr中，开关晶体管21的源极21s都与公共信号线Yr电气连接。在垂直方向上排列成一列的所有绿色子像素Pg中，开关晶体管21的源极21s电气连接到公共信号线Yg。在垂直方向上排列成一列的所有蓝色子像素Pb中，开关晶体管21的源极21s电气连接到公共信号线Yb。
在水平方向上排列成一行的所有子像素Pr、Pg和Pb中，开关晶体管21的栅极21g电气连接到公共扫描线X。保持晶体管22的栅极22g电气连接到公共扫描线X。
下面将参考图3描述子像素P的平面布局。图3是主要说明子像素P的电极平面视图。为了说明起来方便，图3没有画出有机EL元件20的子像素电极20a和反电极20c。
如图3所示，从上侧看下去的时候，开关晶体管21沿着信号线Y设置。保持晶体管22沿着扫描线X设置。驱动晶体管23沿着相邻的信号线Y设置。
从上侧看下去，只将注意力集中在整个显示面板1中所有子像素Pr、Pg和Pb的开关晶体管21上的时候，多个开关晶体管21排列成一个阵列。只将注意力集中在所有子像素Pr、Pg和Pb的保持晶体管22上的时候，多个保持晶体管22排列成一个阵列。只将注意力集中在所有子像素Pr、Pg和Pb的驱动晶体管23上的时候，多个驱动晶体管23排列成一个阵列。
在垂直方向上的所述多列红色子像素Pr、多列绿色子像素Pg和多列蓝色子像素Pb中，在垂直方向上排列的多个保持晶体管22用公共互连91覆盖。在垂直方向上的所述多列红色子像素Pr、多列绿色子像素Pg和多列蓝色子像素Pb中，在垂直方向上排列的多个驱动晶体管23用公共互连91覆盖。通过使公共互连91更窄，每个保持晶体管22都可以用公共互连91全部或者部分地覆盖。
[显示面板的层结构]
下面将参考图4到图6介绍显示面板1的层结构。图4是沿着图3中线段IV-IV剖开得到的剖面图。图5是沿着图3中线段V-V剖开得到的剖面图。图6是沿着图3中的线段VI-VI剖开得到的剖面图。图3说明1点子像素P。图4到6说明水平方向上相邻的两个点的子像素P。
显示面板1是通过在透光的绝缘基底2上叠放各种层形成的。绝缘基底2具有柔性片的形状，或刚性片的形状。
下面将描述第一晶体管到第三晶体管21到23的层结构。如图4所示，开关晶体管21包括栅极21g、半导体膜21c、沟道保护膜21p、掺杂半导体膜21a和21b、漏极21d和源极21s。在绝缘基底2上形成栅极21g。半导体膜21c通过栅极21g上形成的栅极绝缘膜31的一部分与栅极21g相对。在半导体膜21c的中心部分形成沟道保护膜21p。在半导体膜21c的两端上形成掺杂半导体膜21a和21b，它们在空间上互相分开，部分地覆盖沟道保护膜21p。在掺杂半导体膜21a上形成漏极21d。在掺杂半导体膜21b上形成源极21s。漏极21d和源极21s可以具有单层结构或者具有包括两层或者更多层的分层结构。
驱动晶体管23包括栅极23g、半导体膜23c、沟道保护膜23p、掺杂半导体膜23a和23b、漏极23d和源极23s。在绝缘基底2上形成栅极23g。通过栅极23g上形成的栅极绝缘膜31的一部分，半导体膜23c与栅极23g相对。在半导体膜23c的中心部分形成沟道保护膜23p。在半导体膜23c的两端上形成掺杂半导体膜23a和23b，在空间上互相分开，并且部分地覆盖沟道保护膜23p。在掺杂半导体膜23a上形成漏极23d。在掺杂半导体膜23b上形成源极23s。从图3所示的上侧看下去的时候，驱动晶体管23形成为交叉指形，从而使沟道宽度很大。漏极23d和源极23s可以具有单层结构或者包括两层或者更多层的分层结构。
没有给出沿着与沟道长度方向平行的平面剖开得到的保持晶体管22的剖面图。图5中与沟道宽度方向平行的剖面图画出了保持晶体管22的栅极22g、半导体膜22c和沟道保护膜22p。保持晶体管22与驱动晶体管23一样，具有同样的层结构。在所有子像素Pr、Pg和Pb中，开关晶体管21、保持晶体管22和驱动晶体管23与上面描述的一样，具有同样的层结构。
下面将描述电容器24的层结构。如图4所示，电容器24包括下部电极24A和上部电极24B。在绝缘基底2上形成下部电极24A。上部电极24B通过部分栅极绝缘膜31与下部电极24A相对。在所有子像素Pr、Pg和Pb中，电容器24与上面描述的一样，具有相同的层结构。
下面将参考图4到6描述晶体管21到23和电容器24、信号线Y、扫描线X和电源线Z的层之间的关系。
利用光刻和蚀刻，通过对绝缘基底2整个表面上形成的导电膜进行构图，形成所有子像素P的开关晶体管21的栅极21g、保持晶体管22的栅极22g、驱动晶体管23的栅极23g、电容器24的下部电极24A以及所有信号线Y。以后将把作为开关晶体管21的栅极21g、保持晶体管22的栅极22g、驱动晶体管23的栅极23g、电容器24的下部电极24A和信号线Y的基础的导电膜叫做栅极层。
栅极绝缘膜31是所有子像素P的开关晶体管21、保持晶体管22、驱动晶体管23和电容器24的公共膜，它形成在整个表面之上。因此，栅极绝缘膜31覆盖开关晶体管21的栅极21g、保持晶体管22的栅极22g、驱动晶体管23的栅极23g、电容器24的下部电极24A和信号线Y。
使用光刻和蚀刻，通过对栅极绝缘膜31的整个表面上形成的导电膜进行构图，形成所有子像素P的开关晶体管21的漏极21d和源极21s，保持晶体管22的漏极22d和源极22s，驱动晶体管23的漏极23d和源极23s，电容器24的上部电极24B，以及所有扫描线X和电源线Z。下面将把作为开关晶体管21的漏极21d和源极21s、保持晶体管22的漏极22d和源极22s、驱动晶体管23的漏极23d和源极23s、电容器24的上部电极24B、扫描线X和电源线Z的基础的导电膜叫做漏极层。
如图1和3所示，在栅极绝缘膜31中为每个1点子像素P形成一个接触孔92。开关晶体管21的栅极21g和保持晶体管22的栅极22g通过接触孔92电气连接到扫描线X。在栅极绝缘膜31中为每一个1点子像素P形成一个接触孔94。开关晶体管21的源极21s通过接触孔94电气连接到信号线Y。在栅极绝缘膜31中为每一个1点子像素P形成一个接触孔93。保持晶体管22的源极22s电气连接到驱动晶体管23的栅极23g和电容器24的下部电极24A。
如图4到6所示，用整个表面上形成的，由氮化硅或者氧化硅构成的保护性绝缘膜覆盖32所有子像素P的开关晶体管21、保持晶体管22、驱动晶体管23，以及所有扫描线X和电源线Z。在与电源线Z重叠的部分将保护性绝缘膜32划分成矩形。
在保护性绝缘膜32上形成具有绝缘特性的平面化膜33，从而通过平面化膜33消除开关晶体管21、保持晶体管22、驱动晶体管23、扫描线X和电源线Z的三维图案。也就是说，平面化膜33的表面是平坦的。通过硬化光敏树脂，比如聚酰亚胺，来形成平面化膜33，并且平面化膜33具有绝缘特性。在与电源线Z重叠的部分将平面化膜33划分成矩形。从绝缘基底2到平面化膜33的分层结构叫做晶体管阵列基底50。在这个实施例中，从包括保护性绝缘膜32和平面化膜33的分层绝缘膜形成晶体管阵列基底50的表面层。晶体管阵列基底50的表面层可以包括保护性绝缘膜32而不形成平面化膜33。晶体管阵列基底50的表面层可以包括平面化膜33而不形成保护性绝缘膜32。可以在保护性绝缘膜32和平面化膜33上形成另一个绝缘膜。
为了将显示面板1用作通过绝缘基底2输出有机EL元件20发射的光的底部发射型，也就是为了将绝缘基底2用作显示屏，为栅极绝缘膜31、保护性绝缘膜32和平面化膜33使用透明材料。
在保护性绝缘膜32和平面化膜33中，与电源线Z重叠的部分，形成在水平方向长的槽34。通过这些槽将保护性绝缘膜32和平面化膜33划分成矩形。将馈电互连90埋在这些槽中，从而在这些槽中沿着电源线Z的延伸方向形成这些馈电互连90。利用这一结构，馈电互连90电气连接到电源线Z。因为这一原因，馈电互连90位于子像素电极20a下面。
通过将电源线Z用作底层，通过电镀形成馈电互连90，因此这些馈电互连90比电源线Z厚得多。馈电互连90优选至少包括铜、铝、金和镍中的一样。
多个子像素电极20a在平面化膜33的表面上，也就是晶体管阵列基底50的上表面上，排列成一个阵列。通过对平面化膜33的整个表面上形成的透明导电膜进行构图，利用光刻和蚀刻形成子像素电极20a。
子像素电极20a是充当有机EL元件20的阳极的电极。更加具体地说，子像素电极20a优选具有较高的功函数，从而能够将空穴有效地注入有机EL层20b(将在后面描述)。当显示面板1具有底部发射结构的时候，从例如氧化铟锡(ITO)、氧化铟锌、氧化铟(In2O3)、氧化锡(SnO3)、氧化锌(ZnO)或者氧化钙锡(CTO)做成的透明导电膜形成子像素电极20a。
将显示面板1用作底部发射型的时候，子像素电极20a对于可见光是透明的。为了将显示面板1用作顶部发射型的，优选在子像素电极20a和平面化膜33之间形成具有高导电率和高可见光反射率的反射膜，其中的顶部发射型被设计成从绝缘基底2的对面输出有机EL元件20发射的光。或者优选将子像素电极20a本身形成为反射电极。
如图6所示，通过蚀刻作为子像素电极20a的基础的透明导电膜，对子像素电极20a进行构图。甚至在馈电互连90上剩余透明导电膜的一部分51。
如图3所示，为平面化膜33和保护性绝缘膜32中的每一个1点子像素P形成三个接触孔88。子像素电极20a通过接触孔88电气连接到电容器24的上部电极24B、开关晶体管21的漏极21d和驱动晶体管23的源极23s。
如图4到6所示，在平面化膜33的表面上，也就是在晶体管阵列基底50的表面上，构造出由氮化硅、氧化硅或者任何其它绝缘材料做成的网形绝缘膜52的图案。更加具体地说，将绝缘膜52构图成网型(栅格形状)，埋在子像素电极20a之间。用绝缘膜52部分地覆盖子像素电极20a的外围。子像素电极20a的大部分(中心部分)不用绝缘膜52覆盖。用绝缘膜52覆盖透明导电膜和馈电互连90的剩余部分51。
在水平方向上相邻的子像素20a之间的绝缘膜52上形成公共互连91。每个公共互连91在水平方向上相邻的子像素电极20a之间，在垂直方向上延伸。每个子像素电极20a在相邻的公共互连91之间沿着公共互连91排列。通过电镀形成公共互连91，因此该公共互连91比反电极20c和晶体管21到23的源极/漏极电极以及栅极电极厚得多。因为这一原因，公共互连91充分地屏蔽从有机EL元件20的有机EL层20b发射的光。如上所述，公共互连91位于保持晶体管22和驱动晶体管23的上面。公共互连91通过平面化膜33和绝缘膜52覆盖保持晶体管22和驱动晶体管23。也就是说，从上侧看下去的时候，保持晶体管22和驱动晶体管23安排在公共互连91的边缘内。
在每个公共互连91的表面上形成具有防水/防油的防液体导电层55。通过减少和消除化学式(1)表示的三氨基-三硫羟的硫醇团(-SH)的氢原子(H)，并且通过氧化和吸收公共互连91表面中的硫原子(S)，形成防液体导电层55。
Figure C200580015693D00171
防液体导电层55是一个单分子层。也就是说，防液体导电层55是公共互连91的表面上规则排列的用一层三氨基-三硫羟分子做成的膜。因为这一原因，防液体导电层55具有非常低的电阻率和导电率。为了让防水/防油更加有效，可以使用一种材料替换三氨基-三硫羟，在这种材料中烷基氟团替换三氨基-三硫羟的一个或者两个硫醇团。
在子像素电极20a上形成有机EL元件20的有机EL层20b。有机EL层20b是广义上的光发射层。有机EL层20b包括作为有机化合物的发光材料(磷)。有机EL层20b具有一个两层结构，其中从子像素电极20a顺序形成狭义的空穴输运层和光发射层。空穴输运层由作为导电聚合物的PEDOT(聚噻吩)和作为掺杂剂的PSS(聚磺苯乙烯)做成。狭义上的光发射层由基于聚芴的光发射材料做成。
在红色子像素Pr中，有机EL层20b发射红光。在绿色子像素Pg中，有机EL层20b发射绿光。在蓝色子像素Pb中，有机EL层20b发射蓝光。
为每个子像素电极20a单独提供有机EL层20b。从上侧看下去的时候，多个有机EL层20b排列成一个阵列。由于在垂直方向上红色子像素Pr排列成一条线，因此可以用公共有机EL层20b覆盖垂直方向上排列成一条线的多个子像素电极20a，用于红光发射，其中的多个子像素电极20a在垂直方向上具有一个长带状。在垂直方向上相邻排列的多个子像素电极20a可以用公共有机EL层20b覆盖，用于绿光发射，其中多个子像素电极20a在垂直方向上具有一个长带状。在垂直方向上相对面相邻排列的多个子像素电极20a可以用公共有机EL层20b覆盖，用于蓝光发射，其中多个子像素电极20a在垂直方向上具有一个长带状。
在形成了防液导电层55以后，通过湿涂敷(例如喷墨法)形成有机EL层20b。在这种情况下，将包括有机化合物作为保护性有机EL层20b的包括有机化合物的溶液应用到子像素电极20a上。在应用的时候包括有机化合物的溶液的液体高度高于绝缘膜52的顶部。在水平方向上相邻的子像素电极20a之间形成公共互连91，这一公共互连91的顶部远远高于绝缘膜52的顶部和包括有机化合物的溶液的液体高度。因此，能够防止包括有机化合物的溶液漏到公共互连91上的相邻子像素电极20a。这样，通过湿涂敷，有机EL层20b能够有不同的颜色。在这以后，包括有机化合物的溶液变干，形成有机EL层20b。公共互连91的顶部高于有机EL层20b的表面高度。公共互连91比有机EL层20b厚。
另外，因为防液体导电层55的防水/防油特性，应用于子像素电极20a的包括有机化合物的溶液在子像素电极20a的周围永远不会变厚。因此，可以将有机EL层20b形成为具有均匀厚度。
有机EL层20b不需要总是具有上述两层结构。可以采用一种三层结构，包括从子像素电极20a开始顺序形成的空穴输运层、狭义的光发射层和电子输运层。可以使用包括狭义发光层的单层结构。可以采用具有上述层结构之一中适当层之间插入的电子或者空穴注入层的分层结构。也可以使用任何其它分层结构。
在有机EL层20b上形成充当有机EL元件20的阴极的反电极20c。反电极20c是在整个表面上为所有子像素P形成的公共电极。由于馈电互连90覆盖有绝缘膜52，因此馈电互连90与反电极20c绝缘。另一方面，由于公共互连91覆盖有防液导电层55，因此公共互连91电气连接到反电极20c。
最好从功函数低于子像素电极20a的材料形成反电极20c，例如，单种材料或者包括镁、钙、锂、钡、姻和稀土金属中至少一种的合金。反电极20c可以有一种分层结构，其中上面描述的各种材料的层层叠起来，或者其中除了上面描述的各种材料的层以外，沉积了难于氧化的金属层的一种分层结构，以降低薄膜电阻。更加具体地说，在底部发射结构中，可以使用包括具有低的功函数，在与有机EL层20b接触的界面一侧上提供的高纯度钡层，以及提供来覆盖上述钡层的铝层的分层结构，或者包括下侧上的锂层和上侧上的铝层的分层结构。在顶部发射结构中，反电极20c可以是具有上述薄膜和透明导电膜的透明电极，其中的薄膜具有低的功函数，透明导电膜是用例如薄膜上的ITO做成的。
在反电极20c上形成密封绝缘膜56来覆盖整个反电极20c。密封绝缘膜56是一种有机或者无机膜，用于防止反电极20c的任何性能下降。
一般情况下，在具有顶部发射结构的EL显示面板中，形成与反电极20c对应的反电极的至少一部分，作为例如具有高电阻值的金属氧化物的透明电极。仅仅通过增加厚度，这样的材料能够充分地降低薄膜电阻。当材料很厚的时候，透光率明显下降。反过来，将反电极做薄的时候，随着屏幕尺寸变大，很难在平面上获得均匀电位，显示特性变差。
但是，在这个实施例中，提供具有低电阻的多个公共互连91，以获得足够的厚度。这样，可以降低多个有机EL元件20的整个阴极电极以及反电极20c的薄膜电阻值，从而能够在平面内均匀地提供足够大的电流。在这一结构中，公共互连91降低了阴极电极的薄膜电阻。因为这一原因，通过使反电极20c很薄能够增大透射率。
从导体层以外的厚导电层形成馈电互连90作为薄膜晶体管21到23的电极的基础，并且电气连接到电源线Z。因为这一原因，能够防止直到多个有机EL元件20中的写电流或者驱动电流(后面将描述)到达预定幅度的延迟，它是由电源线Z中的电压降引起的，其中的电源线Z只是由作为薄膜晶体管21到23的基础的导电层形成，并且能够满意地驱动这些元件。
[显示面板驱动方法]
图7说明驱动显示面板1的结构。在绝缘基底2的第一个外围部分设置连接到扫描线X1到Xm的选择驱动器111。在与第一个外围部分相对的绝缘基底2的第二个外围部分中设置馈电驱动器112，这个馈电驱动器112连接到互相电气绝缘的馈电互连90(电源线Z1到Zm)。
可以用以下方式中的有源阵列方法驱动显示面板1。如图8所示，连接到扫描线X1到Xm的选择驱动器111将一个高电平的移位脉冲按顺序输出给扫描线X1到Xm(扫描线X1到扫描线Xm)，从而顺序地选择扫描线X1到Xm。馈电驱动器112连接到馈电互连90。在选择周期中，馈电驱动器112通过馈电互连90施加写馈电电压VL，提供写电流给连接到电源线Z1到Zm的驱动晶体管23。在光发射周期里，馈电驱动器112施加驱动馈电电压VH，通过驱动晶体管23提供驱动电流给有机EL元件20。馈电驱动器112与选择驱动器同步按顺序输出低电平写馈电电压VL(低于有机EL元件20的反电极的电压)给电源线Z1到Zm(电源线Z1到电源线Zm)，从而顺序地选择电源线Z1到Zm。当选择驱动器111正在选择扫描线X1到Xm的时候，数据驱动器通过预定行的驱动晶体管23的漏极-源极路径提供写电流(电流信号)给所有信号线Y1到Yn，充当拉出电流。反电极20c和公共互连91通过引线互连95和互连端子Tc连接到外部装置，保持在预定公共电势Vcom(例如地＝0V)。
在每个选择周期里，数据驱动器一侧上的电势等于或者低于输出给馈电互连90和电源线Z1到Zm的写馈电电压VL。将写馈电电压VL设置成等于或者低于公共电势Vcom。在这个时候，没有电流从有机EL元件20流向信号线Y1到Yn。如图2所示，从数据驱动器向信号线Y1到Yn提供具有与灰度级相对应的电流值的写电流(拉出电流)，如同箭头A所表明的一样。在子像素Pi，j中，去往信号线Yj的写电流(拉出电流)通过驱动晶体管23的漏极-源极路径和开关晶体管21的漏极-源极路径从馈电互连90和电源线Zi流出。流经驱动晶体管23的漏极-源极路径的电流的电流值由数据驱动器单独控制。数据驱动器根据外部输入的灰度级设置写电流(拉出电流)的电流值。当写电流(拉出电流)流动的时候，根据流向信号线Y1到Yn的写电流(拉出电流)的电流值，也就是在驱动晶体管23的漏极23d和源极23s之间流过的写电流(拉出电流)的电流值，强行设置第i行的每一个子像素Pi，1到Pi，n的驱动晶体管23的栅极23g和源极23s之间的电压，而与驱动晶体管23的Vg-Ids特性中随时间的变化无关。具有与这一电压的电平相对应的幅度的电荷储存在电容器24中，从而将写电流(拉出电流)的电流值转换成驱动晶体管23的栅极23g和源极23s之间的电压。在随后的光发射周期里，扫描线Xi变成低电平，从而使开关晶体管21和保持晶体管22关闭。电容器24的电极24A一侧上的电荷由关闭状态中的保持晶体管22限制住，并且设置一个浮地状态。因此，即使在选择周期到光发射周期的过度时刻调制驱动晶体管23的源极23s的电压的时候，驱动晶体管23的栅极23g和源极23s之间的电势差也得到维持。在这一光发射周期里，电源线Zi和连接到它的馈电互连90的电势等于驱动馈电电压VH，它高于有机EL元件20的反电极20c的电势Vcom。因此，驱动电流在箭头B的方向上通过驱动晶体管23从电源线Zi以及连接到它的馈电互连90流向有机EL元件20。因此，有机EL元件20发射光。驱动电流的电流值取决于驱动晶体管23的栅极23g和源极23s之间的电压。因为这一原因，光发射周期里的驱动电流的电流值等于选择周期里写电流(拉出电流)的电流值。
图9说明用另一种驱动方法驱动显示面板1的一种结构。如图9所示，在绝缘基底2的第一个外围部分中设置连接到扫描线X1到Xm的选择驱动器111。在与第一个外围部分相对的绝缘基底2的第二个外围部分中设置与馈电互连90集成起来将它们电气互连的引线互连109。引线互连109从位于分别与第一和第二外围部分垂直的第三和第四外围部分中的两个端子部分109a和109b接收时钟信号。
下面描述显示面板1的另一个有源阵列驱动方法。如图10所示，外部振荡电路通过引线互连109从端子部分109a和109b到馈电互连90以及电源线Z1到Zm输出时钟信号。选择驱动器111按照顺序输出高电平的移位脉冲给扫描线X1到Xm(扫描线X1到扫描线Xm)，从而顺序地选择扫描线X1到Xm。当选择驱动器111正在输出高电平的移位脉冲，也就是打开电平给扫描线X1到Xm之一的时候，来自振荡电路的时钟信号变成低电平。当选择驱动器111选择扫描线X1到Xm的时候，数据驱动器通过驱动晶体管23的漏极-源极路径提供拉出电流(电流信号)作为写电流给所有信号线Y1到Yn。反电极20c和馈电互连90都保持在预定公共电势Vcom上(例如地＝0V)。
在扫描线Xi的选择周期里，将移位脉冲输出给第i行的扫描线Xi，从而打开开关晶体管21和保持晶体管22。在每个选择周期里，数据驱动器一侧上的电势等于或者低于输出到馈电互连90和电源线Z1到Zm的时钟信号的电势。将时钟信号的低电平设置成等于或者低于公共电势Vcom。在这个时候，没有任何电流从有机EL元件20流向信号线Y1到Yn。如图2所示，将具有与灰度级相对应的电流值的写电流(拉出电流)从数据驱动器提供给信号线Y1到Yn，如同箭头A所示。在子像素Pi，j里，流向信号线Yj的写电流(拉出电流)通过驱动晶体管23的漏极-源极路径和开关晶体管21的漏极-源极路径从馈电互连90和电源线Zi流出。流经驱动晶体管23的漏极-源极路径的电流的电流值由数据驱动器单独控制。数据驱动器根据外部输入的灰度级设置写电流(拉出电流)的电流值。当写电流(拉出电流)流动的时候，根据流向信号线Y1到Yn的写电流(拉出电流)的电流值，也就是在驱动晶体管23的漏极23d和源极23s之间流动的写电流(拉出电流)的电流值，强行设置第i行的子像素Pi，1到Pi，n的每一个的驱动晶体管23的栅极23g和源极23s之间的电压，而与驱动晶体管23的Vg-Ids特性中随时间的变化无关。具有与这个电压的电平相对应的幅度的电荷储存在电容器24中，从而将写电流(拉出电流)的电流值转换成驱动晶体管23的栅极23g和源极23s之间的电压。在随后的光发射周期里，扫描线Xi变成低电平，从而使开关晶体管21和保持晶体管22关闭。电容器24的电极24A一侧上的电荷由关闭状态中的保持晶体管22限制住，并且设置一个浮地状态。这样，即使在选择周期到光发射周期的过度时刻调制驱动晶体管23的源极23s的电压，驱动晶体管23的栅极23g和源极23s之间的电势差也得以维持。在没有选择任何行的周期里，也就是在时钟信号处于高电平，并且馈电互连90和电源线Zi的电势高于有机EL元件20的反电极20c和馈电互连90的电势Vcom的周期里，选择周期的驱动电流从具有较高电势的馈电互连90和电源线Zi沿着箭头B的方向经过驱动晶体管23的漏极-源极路径流向有机EL元件20。这样，有机EL元件发射光。驱动电流的电流值取决于驱动晶体管23的栅极23g和源极23s之间的电压。由于这一原因，光发射周期里的驱动电流的电流值等于选择周期里的写电流(拉出电流)的电流值。在选择周期里，在选择了任意行的周期里，也就是在时钟信号处于低电平的周期里，馈电互连90和电源线Zi的电势等于或者低于反电极20c和馈电互连90的电势Vcom。因此，没有任何驱动电流流向有机EL元件20，并且没有任何光发射发生。
在这两种驱动方法的任意一种里，开关晶体管21用于打开(选择周期)和关闭(光发射周期)信号线Yj和驱动晶体管23的源极23s之间的电流。保持晶体管22用于使得在选择周期里在驱动晶体管23的源极23s和漏极23d之间提供电流，并且在光发射周期里保持驱动晶体管23的栅极23g和源极23s之间施加的电压成为可能。当光发射周期里电源线Z和馈电互连90处于高电平的时候，驱动晶体管23用于通过提供具有与灰度级相对应的幅度的电流给有机EL元件20来驱动有机EL元件20。
如上所述，流向馈电互连90的电流的幅度等于流向连接到一列的电源线Zi的n个有机EL元件20的驱动电流的幅度之和。设置一个选择周期，使用VGA的像素或更多像素进行移动图像驱动的时候，每个馈电互连90的寄生电容增大。从形成薄膜晶体管的栅极电极或者漏极/源极电极的薄膜形成的互连的电阻如此之高，以至于不能将写电流提供给连接到一行的电源线Z的n个有机EL元件20。在这个实施例中，通过与子像素P1，1到Pm，n的薄膜晶体管的栅极电极或者源极/漏极电极不同的一个导电层，馈电互连90连接到电源线Z。因为这一原因，馈电互连90的电压降很小。即使在短的选择周期里，也能够充分地提供写电流，而不会有任何延迟。由于通过加厚降低了馈电互连90的电阻，因此可以将馈电互连90做得很窄。由于馈电互连90与电源线Z重叠，因此在一种底部发射结构中，能够使像素打开率(pixel opening ratio)的下降最小。
类似地，在光发射周期里流向公共互连91的电流的幅度等于选择周期里流向馈电互连90的写电流的幅度。由于公共互连91使用不同于子像素P1，1到Pm，n的薄膜晶体管的栅极电极或者源极/漏极电极的导电层，因此可以将公共互连91做得足够厚，它的电阻能够得到降低。另外，即使在反电极20c自己变得很薄，增大了它的电阻的时候，平面内的反电极20c的电压也能够均匀。因此，即使将同样的电势施加到所有子像素电极20a，有机EL层20b的光发射强度也几乎相等，并且平面内的光发射强度能够均匀。将显示器面板1用作顶部发射类型的时候，可以把反电极20c做得更薄。因此，通过反电极20c的时候，从有机EL层20b发射的光很难衰减。另外，由于从上侧看下去的时候，水平方向上相邻的子像素电极20a之间提供了公共互连91，因此像素打开率的下降也能够最小化。
驱动晶体管23和保持晶体管22具有光屏蔽效应。但是，由于从上侧看下去驱动晶体管23和保持晶体管22与光屏蔽公共互连91重叠，因此像素打开率的下降能够最小。
第k列(2≤k≤n+1)的公共互连91横向覆盖第(k-1)列的子像素P的晶体管22和23。也就是说，从上侧看下去的时候，有机EL层20b不与晶体管22和23的漏极-栅极路径重叠。因为这一原因，来自有机EL层20b的光很难从晶体管22和23的漏极-源极路径进入晶体管22和23的半导体膜22c和23c。因此，能够抑制入射到半导体膜22c和23c的光对晶体管的调制。特别是，可以由光入射按照准确的亮度灰度级阻止提供驱动电流给有机EL元件20的驱动晶体管23。因此，利用这一实施例的结构，能够表示精确的亮度灰度级。
[馈电互连和公共互连的宽度、截面积和电阻率]
下面将定义显示面板1的馈电互连90和公共互连91的宽度、截面积和电阻率。当显示面板1具有与WXGA相对应的子像素的时候(768×1366)，定义馈电互连90和公共互连91的所需要的宽度和截面积。图11说明每个子像素的驱动晶体管23和有机EL元件20的电流-电压特性。
参考图11，纵坐标表示驱动晶体管23的源极23s和漏极23d之间流过的写电流的幅度，或者一个有机EL元件20的阳极和阴极之间流过的驱动电流的幅度。横坐标表示一个驱动晶体管23的漏极23d和源极23s之间的电压(还表示一个驱动晶体管23的栅极23g和漏极23d之间的电压)。参考图11，实线Ids max表示最高亮度灰度级(最亮的显示)的写电流和驱动电流。交替的长、短虚线Ids mid表示最高亮度灰度级和最低量度灰度级之间的中间最高亮度灰度级的写电流和驱动电流。交替的一长两短虚线Vpo表示驱动晶体管23的不饱和区域(线形区)和饱和区之间的门限值，也就是夹断电压。交替的一长三短虚线Vds表示在驱动晶体管23的源极23s和漏极23d之间流过的写电流。虚线Ie1表示有机EL元件20的阳极和阴极之间流过的驱动电流。
电压VP1是关于最高亮度灰度级的驱动晶体管23的夹断电压。电压VP2是流过最高亮度灰度级的写电流的时候，驱动晶体管23的漏极-源极电压。电压VELmax(电压VP4-电压VP3)是有机EL元件20通过最高亮度灰度级的驱动电流发射光的时候的阳极-阴极电压，它具有与最高亮度灰度级的写电流的幅度相等的幅度。电压VP2′是中间亮度灰度级的写电流流过的时候驱动晶体管23的漏极-源极电压。电压(电压VP4′-电压VP3′)是有机EL元件20通过中间亮度灰度级的驱动电流发射光的时候的阳极-阴极电压，它具有与中间亮度灰度级的写电流的幅度相等的幅度。
为了驱动饱和区中的驱动晶体管23和有机EL元件20，从(光发射周期中馈电互连90的驱动馈电电压VH)减去(光发射周期中公共互连91的电压Vcom)获得的值VX满足：
VX＝Vpo+Vth+Vm+VEL        (1)
其中Vth(对于最高亮度，＝VP2-VP1)是驱动晶体管23的门限电压，VEL(对于最高亮度，＝VEmax)是有机EL元件20的阳极-阴极电压，Vm是按照灰度级位移的允许的电压。
从图11能够明显看出，电压VX的，亮度灰度级越高，晶体管23的漏极和源极之间需要的电压(Vpo+Vth)越高，并且，有机EL元件20的阳极和阴极之间需要的电压VEL也就越高。因此，当亮度灰度级变高的时候，允许的电压Vm变低。允许的最小电压Vmmin是VP3-VP2。
有机EL元件20的性能一般都随着时间而变差并且它的电阻会随时间而增大，而不管是低还是高分子重量的EL材料。已经证实10000小时以后，阳极-阴极电压是初始状态的1.4倍。也就是说，电压VEL随着时间的流逝而上升，即使亮度灰度级不变。当初始驱动状态中允许的电压Vm尽可能高的时候，能够长时间稳定地工作。因此，设置电压VX，从而使电压VEL变成8伏或者更高，并且优选13伏或者更高。
允许的电压Vm不仅包括有机EL元件20的电阻的增大量，还包括馈电互连90的电压降。
如果电压降因为馈电互连90的互连电阻而很大，EL显示面板1的功耗会显著增大。因此，特别优选地将馈电互连90的电压降设置为1伏或者更低。
将作为一个子像素P的行方向长度的子像素宽度Wp以及行方向的子像素数量(1366)考虑在内。在这种情况下，对于具有32英寸的面板尺寸的显示面板1，馈电互连90的总长度是706.7毫米，而对于40英寸是895.2毫米。如果馈电互连90和公共互连91的线宽度WL很大，那么有机EL层20b的面积会因为结构而缩小。另外，还产生了到其它互连的重叠寄生电容，电压降变得更大。为了防止这种现象发生，优选将馈电互连90和公共互连91的线宽度WL控制为子像素宽度Wp的1/5或者更窄。在考虑这件事的时候，对于具有32英寸面板尺寸的显示面板1，线宽度WL是34微米或更窄，对于40英寸是44微米或者更窄。将纵横比考虑在内的时候，馈电互连90和公共互连91的最大厚度Hmax是晶体管21到23的最小工艺尺寸(4微米)的1.5倍，也就是6微米。对于32英寸，馈电互连90和公共互连91的最大截面积Smax是204平方微米，对于40英寸是264平方微米。
当32英寸的显示面板1被全部点亮到流过最大电流的时候，为了使馈电互连90和公共互连91的最大电压降为1伏或者更低，必须将馈电互连90和公共互连91的互连电阻率ρ/截面积S设置为4.7欧姆每厘米或者更低，如图12所示。图13说明32英寸的显示面板1的馈电互连和公共互连的截面积与电流密度之间的相互关系。当上述馈电互连90和公共互连91具有最大截面积Smax的时候，允许的电阻率对于32英寸是9.6微欧姆厘米，或者对于40英寸是6.4微欧姆厘米。
当40英寸显示面板1全部点亮流过最大电流的时候，为了使馈电互连90和公共互连91的最大电压降为1伏或者更低，必须将馈电互连90和公共互连91的互连电阻率ρ/截面积S设置为2.4欧姆每厘米或者更小，如图14所示。图15说明40英寸显示面板1的馈电互连90和公共互连91的截面积和电流密度之间的相互关系。
由于馈电互连90和公共互连91中的故障引起EL显示面板停止工作的平均故障时间MTF满足：
MTF＝Aexp(Ea/KbT)/ρJ2       (2)
其中Ea是活化能，KbT＝8.617×10-5电子伏特，ρ是馈电互连90和公共互连91的电阻率，J是电流密度。
馈电互连90和公共互连91的平均故障时间MTF由电阻率或者电迁移率的增大决定。将馈电互连90和公共互连91设置为基于A1的材料(A1单材质或者AlTi或AlNd这样的合金)，针对10000小时的MTF和85摄氏度的工作温度进行尝试计算的时候，电流密度J必须是2.1×104A/cm2或者更低。将馈电互连90和公共互连91设置为Cu的时候，电流密度J必须是2.8×106A/cm2或者更低。假设Al合金中除了A1以外材料的电阻率都低于A1。
考虑到这些因素，在32英寸显示面板1中，基于A1的馈电互连90和公共互连91的截面积S必须是57平方微米或者更大，以防止全部点亮状态10000小时的情况中它们发生任何故障，如图12所示。用Cu制作的馈电互连90和公共互连91的截面积S必须是0.43平方微米或者更大，如图13所示。
在40英寸显示面板1中，基于A1的馈电互连90和公共互连91的截面积S必须是92平方微米或者更大，以防止全部点亮状态10000小时中它们发生任何故障，如图14所示。用Cu制作的馈电互连90和公共互连91的截面积S必须是0.69平方微米或者更大，如图15所示。
在32英寸显示面板1中，如同上面所描述的一样，假设基于A1的材料的电阻率是4.00微欧姆厘米，基于A1的馈电互连90和公共互连91的互连电阻率ρ/截面积S是4.7欧姆每厘米或者更小。因此，最小的截面积Smin是85.1平方微米。由于馈电互连90和公共互连91的线宽度WL是34微米或者更窄，如同上面所描述的一样，馈电互连90和公共互连91的最小厚度Hmin是2.50微米。
在40英寸显示面板1中，基于A1的馈电互连90和公共互连91的互连电阻率ρ/截面积S是2.4欧姆每厘米或者更小，如同上面所描述的一样。因此，最小截面积Smin是167平方微米。由于馈电互连90和公共互连91的线宽度WL是44微米或者更窄，如同上面所描述的一样，馈电互连90和公共互连91的最小厚度Hmin是3.80微米。
在32英寸显示面板1中，如同上面所描述的一样，假设Cu的电阻率是2.10微欧姆厘米，那么用Cu制作的馈电互连90和公共互连91的互连电阻率ρ/截面积S是4.7欧姆每厘米或者更小。因此，最小截面积Smin是44.7平方微米。由于馈电互连90和公共互连91的线宽度WL是34微米或者更小，如同上面所描述的一样，因此馈电互连90和公共互连91的最小厚度Hmin是1.31微米。
在40英寸显示面板1中，用Cu制作的馈电互连90和公共互连91的互连电阻率ρ/截面积S是2.4欧姆每厘米或者更小，如同上面所描述的一样。因此，最小截面积Smin是87.5平方微米。由于馈电互连90和公共互连91的线宽度WL是44微米或者更窄，如同上面所描述的一样，因此馈电互连90和公共互连91的最小厚度Hmin是1.99微米。
因此，为了让显示面板1在低功耗下正常工作，优选将馈电互连90和公共互连91中的电压降设置为1伏或者更低。为了设置这样一个条件，在馈电互连90和公共互连91是用基于A1的材料制作的32英寸面板中，厚度H是2.50到6微米，宽度WL是14.1到34.0微米，电阻率是4.0到9.6微欧姆厘米。.在馈电互连90和公共互连91是用基于A1的材料制作的40英寸面板中，厚度H是3.80到6微米，宽度WL是27.8到44.0微米，电阻率是4.0到9.6微欧姆厘米。
总而言之，对于基于A1的馈电互连90和公共互连91，厚度H是2.50到6微米，宽度WL是14.1到44.0微米，电阻率是4.0到9.6微欧姆厘米。
在馈电互连90和公共互连91是用Cu制作的32英寸面板中，厚度H是1.31到6微米，宽度WL是7.45到34.0微米，电阻率是2.1到9.6微欧姆厘米。在馈电互连90和公共互连91是用Cu制作的40英寸面板中，厚度H是1.99到6微米，宽度WL是14.6到44.0微米，电阻率是2.1到9.6微欧姆厘米。
总而言之，对于用Cu制作的馈电互连90和公共互连91，厚度H是1.31到6微米，宽度WL是7.45到44.0微米，电阻率是2.1到9.6微欧姆厘米。
因此，将基于A1的材料或者Cu用作馈电互连90和公共互连91的时候，EL显示面板1的馈电互连90和公共互连91具有1.31到6微米的厚度，7.45到44.0微米的宽度WL，以及2.1到9.6微欧姆厘米的电阻率。
如上所述，在反电极20c的表面上提供的公共互连91是从不同于晶体管21到23的电极的一层形成的。因此，可以将公共互连91做得很厚，使它具有很低的电阻。将具有低电阻的公共互连91电气连接到反电极20c。因为这一原因，即使反电极20c自己变得很薄，增大了它的电阻，平面内反电极20c的电压也能够均匀。因此，即使将同样的电势施加到所有子像素电极20a上，有机EL层20b的光发射强度也几乎相等，并且平面内的光发射强度也能够均匀。
将显示面板1用作顶部发射类型的时候，可以将反电极20c制作得更薄。因此，通过反电极20c的时候，从有机EL层20b发射的光很难衰减。另外，由于从上侧往下看，是在垂直方向上相邻的子像素电极20a之间提供公共互连91，因此像素打开率的降低能够最小。
埋在平面化膜33和保护性绝缘膜32中的槽里的馈电互连90是从不同于晶体管21到23的电极的一层形成的。因此，可以将馈电互连90制作得很厚，并且具有低电阻。在薄的电源线Z上形成具有低电阻的馈电互连90。由于这一原因，能够抑制电源线Z上的电压降，并且能够抑制电源线Z和馈电互连90中的信号延迟。例如，当增大显示面板1的尺寸而没有馈电互连90的时候，平面内的光发射强度会因为电源线Z中的电压降而改变，或者有些有机EL元件20不能发射光。但是在这个实施例中，由于具有低电阻的互连90电气连接到电源线Z，因此能够防止平面内的光发射强度发生改变，并且消除不能发射光的有机EL元件20。
由于将馈电互连90制作得很厚以降低电阻，因此能够将馈电互连90做得很窄。另外，由于从上侧看下去，在垂直方向上相邻的子像素电极20a之间提供了窄的馈电互连90，因此像素打开率的降低能够最小化。
由于防液体导电层55是在每个公共互连91的表面上形成的，因此通过湿涂敷这些有机EL层20b能够有不同的颜色。
[第一变型]
本发明不限于上述实施例，可以进行各种改变和变型，而不会偏离本发明的实质和范围。
在上述实施例中，公共互连91覆盖了晶体管22和23。如同图16到21中画出的显示面板1A所表明的一样，除了第(k-1)列的子像素P的晶体管22和23以外，通过让(n+1)个公共互连91A中的每一个都比公共互连91宽，第k列(2≤k≤n)的公共互连91A可以覆盖第k列的子像素P的开关晶体管21和第k列的信号线Yk。第一列的公共互连91A覆盖第一列的子像素P的开关晶体管21和第一列的信号线Yk。第(n+1)列的公共互连91A覆盖第n列的子像素P的晶体管22和23。利用这一结构，有机EL层20b不覆盖从上侧看下去晶体管21到23的漏极-源极路径。因为这一原因，从有机EL层20b出来的光很难从晶体管21到23的漏极-源极路径进入晶体管21到23的半导体膜21c到23c。因此，能够抑制入射到它们中间的光对晶体管21到23的调制。图16是水平方向上连续排列的红色子像素Pr、绿色子像素Pg和蓝色子像素Pb的平面图。图17说明1点子像素P。图18是沿着图17中的线段XVIII-XVIII剖开得到的剖面图。图19是沿着图17中的线段XIX-XIX剖开得到的剖面图。图20是说明这一变型的显示面板1的互连结构的平面图。图21是说明这一变型的另一个显示面板1的互连结构的平面图。图20中画出的显示面板1按照图8中示出的波形图工作，就象图7中的第一显示面板1一样。图21中示出的显示面板1按照图10中示出的波形图工作，就象图9中的第二显示面版1一样。相邻晶体管21到23和相邻信号线Y排列在公共互连91A的边缘内。与上面描述的实施例的显示面板1中相同的标号表示显示面板1A中相同的组成元件，因此省去了对它的描述。
[第二变型]
在上述实施例中，已经将晶体管21到23解释为N沟道场效应晶体管。晶体管21到23可以是P沟道场效应晶体管。在这种情况下，在图2中示出的电路里，晶体管21到23的源极21s、22s和23s与晶体管21到23的漏极21d、22d和23d之间的关系会反过来。例如，当驱动晶体管23是P沟道场效应晶体管的时候，驱动晶体管23的漏极23d电气连接到有机EL元件20的子像素电极20a。源极23s电气连接到电源线Z。
[第三变型]
在上述实施例中，每1点像素提供三个晶体管21到23。可以将本发明应用于每1点子像素P有一个或多个晶体管，并且能够使用这些晶体管采用有源驱动方法驱动的任意显示面板。
[第四变型]
在上述实施例中，信号线Y是从栅极层构图的。取而代之，可以从漏极层对信号线Y构图。在这种情况下，从栅极层对扫描线X和电源线Z构图，将信号线Y安排在扫描线X和电源线Z上面。
[第五变型]
在上述实施例中，在垂直方向上针对每一列按顺序重复安排红色子像素Pr的有机EL层20b，绿色子像素Pg的有机EL层20b，蓝色子像素Pb的有机EL层20b。但是，不必总是按照这一顺序安排它们。
[第六变型]
在上述实施例中，将反电极20c用作有机EL元件20的阴极，将子像素电极20a用作有机EL元件20的阳极。但是，可以将反电极20c用作有机EL元件20的阳极，将子像素电极20a用作有机EL元件20的阴极。
[第七变型]
在上述实施例中，保持晶体管22的漏极22d连接到电源线Z。但是，本发明不限于这样。保持晶体管22的漏极22d可以连接到扫描线X，而不是电气连接到驱动晶体管23的漏极23d。
如果能够获得一致性，就可以将多个上述变型组合起来。

Claims (17)

1.一种显示面板，包括：
晶体管阵列基底，具有至少包括多个驱动晶体管在内的多个晶体管；
多个透明的像素电极，它们电气连接到所述多个晶体管的所述多个驱动晶体管；
多个光发射层，在所述多个像素电极的每一个上提供所述多个光发射层中的每一个；
不透明的反电极，在所述多个光发射层上提供；以及
多个互连，每一个都被安排在相邻的所述多个像素电极之间且被安排在所述驱动晶体管上方以覆盖所述驱动晶体管，并且通过由所述反电极覆盖其上方来连接到所述反电极，其顶部比所述光发射层的表面高度更高。
2.如权利要求1所述的面板，其中所述反电极是在相邻的所述多个像素电极之间形成的。
3.权利要求1所述的面板，其中从所述像素电极上面到所述互连上面连续地形成所述反电极。
4.如权利要求1所述的面板，其中所述互连比所述反电极厚。
5.如权利要求1所述的面板，其中所述互连比所述像素电极厚。
6.如权利要求1所述的面板，其中所述互连比所述多个晶体管的源极/漏极电极和栅极电极厚。
7.如权利要求1所述的面板，其中所述互连是不透明的。
8.如权利要求1所述的面板，其中所述多个晶体管包括保持晶体管，在光发射周期里这些保持晶体管中的每一个保持所述驱动晶体管的栅极电压。
9.如权利要求1所述的面板，其中所述多个晶体管包括多个开关晶体管，这些开关晶体管的每一个提供写电流给所述驱动晶体管的漏极-源极路径。
10.如权利要求1所述的面板，还包括多个馈电互连，这些馈电互连中的每一个电气连接到所述驱动晶体管。
11.如权利要求10所述的面板，其中所述馈电互连垂直于所述互连而延伸。
12.如权利要求10所述的面板，其中在所述晶体管上提供的绝缘膜中形成的槽内提供所述馈电互连。
13.如权利要求9所述的面板，还包括多条信号线，这些信号线的每一条提供所述写电流，以便供应给所述驱动晶体管。
14.如权利要求13所述的面板，其中所述多条信号线的每一条是沿着所述互连提供的，而没有与所述互连重叠。
15.一种显示面板，包括：
晶体管阵列基底，它有包括多个驱动晶体管在内的多个晶体管；
多个透明的像素电极，它们电气连接到所述多个晶体管的所述多个驱动晶体管；
多个光发射层，在所述多个像素电极的每一个上提供所述多个光发射层中的每一个；
不透明的反电极，在所述光发射层上提供；以及
多个互连，它是由与充当所述像素电极的一个导电层、充当所述多个晶体管的源极和漏极的一层以及充当栅极的一层不同的一个导电层形成的，安排在相邻的所述多个像素电极之间且被安排在所述驱动晶体管上方以覆盖所述驱动晶体管，并通过由所述反电极覆盖其上方来连接到所述反电极，其顶部比所述光发射层的表面高度更高。
16.一种显示面板，包括：
多个透明的像素电极；
多个光发射层，在所述多个像素电极上提供；
不透明的反电极，在所述多个光发射层的每一层上提供；
多个驱动晶体管，分别电气连接到所述多个像素电极；
多个开关晶体管，每一个都提供一个写电流给与所述多个驱动晶体管中对应的一个的漏极-源极路径；
多个保持晶体管，每一个都保持所述多个驱动晶体管中对应的一个的栅极电压；
多个公共互连，每一个都被安排在所述多个像素电极的相邻两个之间且被安排在所述驱动晶体管上方以覆盖所述驱动晶体管，并且通过由所述反电极覆盖其上方来连接到所述反电极，其顶部比所述光发射层的表面高度更高；以及
多条信号线，每一条都电气连接到所述开关晶体管，同时被安排成没有与所述公共互连重叠。
17.如权利要求16所述的面板，其中所述多个公共互连是由与充当所述像素电极的一个导电层、充当所述驱动晶体管的源极和漏极的一层以及充当所述驱动晶体管的栅极的一层不同的一个导电层形成的。
CNB2005800156930A 2004-09-29 2005-09-27 显示面板 Expired - Fee Related CN100544017C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004283963A JP4265515B2 (ja) 2004-09-29 2004-09-29 ディスプレイパネル
JP283963/2004 2004-09-29

Publications (2)

Publication Number Publication Date
CN1954437A CN1954437A (zh) 2007-04-25
CN100544017C true CN100544017C (zh) 2009-09-23

Family

ID=35584607

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800156930A Expired - Fee Related CN100544017C (zh) 2004-09-29 2005-09-27 显示面板

Country Status (6)

Country Link
US (1) US7498733B2 (zh)
EP (1) EP1735835B1 (zh)
JP (1) JP4265515B2 (zh)
CN (1) CN100544017C (zh)
TW (1) TWI300671B (zh)
WO (1) WO2006035971A2 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4254675B2 (ja) * 2004-09-29 2009-04-15 カシオ計算機株式会社 ディスプレイパネル
JP5250960B2 (ja) * 2006-01-24 2013-07-31 セイコーエプソン株式会社 発光装置および電子機器
RU2521266C2 (ru) * 2009-06-04 2014-06-27 Шарп Кабушики Каиша Дисплейное устройство и способ управления дисплейным устройством
JP5476878B2 (ja) * 2009-09-14 2014-04-23 カシオ計算機株式会社 発光パネルの製造方法
KR101188747B1 (ko) * 2012-07-18 2012-10-10 지스마트 주식회사 투명전광판 및 그 제조방법
JP6322247B2 (ja) * 2016-09-16 2018-05-09 Ｎｉｓｓｈａ株式会社 圧力センサ
KR102577043B1 (ko) * 2017-12-11 2023-09-08 엘지디스플레이 주식회사 전계발광 표시장치

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5684365A (en) * 1994-12-14 1997-11-04 Eastman Kodak Company TFT-el display panel using organic electroluminescent media
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3927323B2 (ja) * 1998-09-11 2007-06-06 パイオニア株式会社 有機ｅｌフルカラーディスプレイパネルおよびその製造方法
JP4224652B2 (ja) 1999-03-08 2009-02-18 三菱瓦斯化学株式会社 レジスト剥離液およびそれを用いたレジストの剥離方法
JP3809758B2 (ja) * 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
JP4748847B2 (ja) * 1999-12-15 2011-08-17 株式会社半導体エネルギー研究所 Ｅｌ表示装置および電気器具
TW511298B (en) * 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
JP4434411B2 (ja) * 2000-02-16 2010-03-17 出光興産株式会社 アクティブ駆動型有機ｅｌ発光装置およびその製造方法
JP2002008871A (ja) * 2000-06-27 2002-01-11 Tohoku Pioneer Corp 有機エレクトロルミネッセンス表示パネル
JP2002352963A (ja) * 2001-05-23 2002-12-06 Sony Corp 表示装置
JP3743387B2 (ja) 2001-05-31 2006-02-08 ソニー株式会社 アクティブマトリクス型表示装置およびアクティブマトリクス型有機エレクトロルミネッセンス表示装置、並びにそれらの駆動方法
JP4650601B2 (ja) * 2001-09-05 2011-03-16 日本電気株式会社 電流駆動素子の駆動回路及び駆動方法ならびに画像表示装置
JP4896318B2 (ja) * 2001-09-10 2012-03-14 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2003186420A (ja) * 2001-12-21 2003-07-04 Seiko Epson Corp アクティブマトリクス基板、電気光学装置、電気光学装置の製造方法、及び電子機器
US6835954B2 (en) * 2001-12-29 2004-12-28 Lg.Philips Lcd Co., Ltd. Active matrix organic electroluminescent display device
SG126714A1 (en) 2002-01-24 2006-11-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4627966B2 (ja) * 2002-01-24 2011-02-09 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
JP2003330387A (ja) * 2002-03-05 2003-11-19 Sanyo Electric Co Ltd 表示装置
EP1488456B1 (en) * 2002-03-20 2013-01-16 TPO Hong Kong Holding Limited Active matrix display devices, and their manufacture
US7045861B2 (en) 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP2003302936A (ja) 2002-03-29 2003-10-24 Internatl Business Mach Corp <Ibm> ディスプレイ装置、ｏｌｅｄパネル、薄膜トランジスタの制御装置、薄膜トランジスタの制御方法およびｏｌｅｄディスプレイの制御方法
JP2003317971A (ja) * 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TW594628B (en) 2002-07-12 2004-06-21 Au Optronics Corp Cell pixel driving circuit of OLED
JP4103500B2 (ja) 2002-08-26 2008-06-18 カシオ計算機株式会社 表示装置及び表示パネルの駆動方法
JP4089544B2 (ja) * 2002-12-11 2008-05-28 ソニー株式会社 表示装置及び表示装置の製造方法
JP3952965B2 (ja) * 2003-02-25 2007-08-01 カシオ計算機株式会社 表示装置及び表示装置の駆動方法
US7520790B2 (en) * 2003-09-19 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
JP4443179B2 (ja) * 2003-09-29 2010-03-31 三洋電機株式会社 有機ｅｌパネル
JP2005158583A (ja) * 2003-11-27 2005-06-16 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び電子機器
KR100755398B1 (ko) * 2004-05-21 2007-09-04 엘지전자 주식회사 유기전계발광표시소자 및 그 제조방법
JP2006004731A (ja) * 2004-06-17 2006-01-05 Hitachi Displays Ltd 有機ｅｌ表示装置およびその製造方法
JP4254675B2 (ja) * 2004-09-29 2009-04-15 カシオ計算機株式会社 ディスプレイパネル

Also Published As

Publication number Publication date
US7498733B2 (en) 2009-03-03
TWI300671B (en) 2008-09-01
EP1735835B1 (en) 2018-04-18
EP1735835A2 (en) 2006-12-27
JP2006098663A (ja) 2006-04-13
WO2006035971A3 (en) 2006-11-16
WO2006035971A2 (en) 2006-04-06
TW200618668A (en) 2006-06-01
JP4265515B2 (ja) 2009-05-20
CN1954437A (zh) 2007-04-25
US20060066219A1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
CN100472797C (zh) 显示面板
TWI279752B (en) Transistor array substrate, display panel and manufacturing method of display panel
CN100544017C (zh) 显示面板
CN100553394C (zh) 显示面板
CN108807466A (zh) 显示装置
CN103872080A (zh) 有机发光二极管显示装置
US20080001875A1 (en) Display apparatus
CN101266945B (zh) 显示面板的制造方法
US11990101B2 (en) Methods and circuits for diode-based display backplanes and electronic displays
CN111477161A (zh) 像素电路及驱动方法、面板及制作方法、画板、显示装置
CN115942798A (zh) 显示面板及显示装置
JP4192879B2 (ja) ディスプレイパネル
JP4379285B2 (ja) ディスプレイパネル
US20240196664A1 (en) Light emitting display device
JP4893753B2 (ja) ディスプレイパネル
KR20070017525A (ko) 디스플레이 패널

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170120

Address after: Irish Ross Kang Wangjun

Patentee after: Soras OLED

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090923

Termination date: 20210927