CN100568465C - 环绕栅极场效应晶体管 - Google Patents

环绕栅极场效应晶体管 Download PDF

Info

Publication number
CN100568465C
CN100568465C CNB2004100824544A CN200410082454A CN100568465C CN 100568465 C CN100568465 C CN 100568465C CN B2004100824544 A CNB2004100824544 A CN B2004100824544A CN 200410082454 A CN200410082454 A CN 200410082454A CN 100568465 C CN100568465 C CN 100568465C
Authority
CN
China
Prior art keywords
island
soi
cavity
gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100824544A
Other languages
English (en)
Other versions
CN1627487A (zh
Inventor
古川俊治
马克·C·黑基
戴维·V·霍勒克
查尔斯·W·科伯格第三
彼得·H·米切尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN1627487A publication Critical patent/CN1627487A/zh
Application granted granted Critical
Publication of CN100568465C publication Critical patent/CN100568465C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

形成具有环绕、垂直对准、双栅电极的场效应晶体管。以具有埋入硅岛的绝缘硅(SOI)结构开始，通过在SOI结构内产生空腔，垂直参考边缘被限定并且在能够可靠进行的两个回刻蚀步骤期间被使用。第一回刻蚀以第一距离除去随后在其上方使用栅极导体材料的氧化层的一部分。第二回刻蚀以第二距离除去所述栅极导体材料的一部分。第一和第二距离之间的差限定了最终器件的栅极长度。在剥离氧化层之后，露出在所有四个侧表面上环绕所述埋入硅岛的垂直栅电极。

Description

环绕栅极场效应晶体管
技术领域
本发明涉及场效应晶体管，更具体地，涉及双栅极场效应晶体管。
背景技术
场效应晶体管(FET)是一般用于超大规模集成电路(ULSI)中的一种晶体管。在FET中，电流沿所谓沟道的半导体路径流动。在沟道的一端，有一个称为源极的电极。在沟道的另一端，有一个称为漏极的电极。沟道的物理尺寸固定，但通过对所谓栅极的控制电极施加电压能改变其电载流子的数目。在任何给定的时刻，FET的电导率依赖于沟道的电载流子数目。栅极电压中小的变化能引起从源极到漏极的电流中的大的变化。FET就是这样放大信号的。在一种普遍类型的FET中、即所公知的MOSFET，沟道可以是N型或P型半导体。栅电极是一片金属，其表面通过栅电极和沟道之间的氧化层与沟道绝缘。由于氧化层用作电介质，所以在信号周期的任意部分期间在栅极和沟道之间存在很小的电流。这给MOSFET带来极其大的输入阻抗。
当半导体器件、例如FET变得更小时，使用了大量的技术以确保器件的性能、速度和可靠性不受到不利的影响。可用于许多不同器件的一种技术包括绝缘硅(Silicon-On-Insulator)结构、即SOI结构，其中硅层在其和处理晶片之间具有埋入氧化层(buried oxide layer)、即BOX。在BOX上方的硅层中制造有源元件(例如，晶体管)。使用BOX以提供与衬底的厚的、坚固的垂直隔离，由此产生更好的关断特性和低电容。形成SOI衬底的一种方法是将两块已氧化的晶片结合，然后使其中一块晶片变薄以便形成适合于器件制造的厚度的硅层。这种结构在一氧化层的上方留下了一薄硅层。
特别用于改善场效应晶体管的另一种技术包括使用双栅极。在双栅极晶体管中，在有源区周围形成顶部栅极和底部栅极。特别地，对应于单栅极器件的双栅极器件的优势包括：更高的跨导和改善的短沟道效应。改善的短沟道效应防止了包括隧道击穿、掺杂剂量子化和与缩小的单栅极器件越来越高的沟道掺杂相关联的电介质击穿的问题。这些好处依赖于在结构上相似并且沿垂直方向适当地对准以及对准源/漏区的顶部和底部栅极。
SOI技术已用于以前形成双栅极器件的尝试中。在这些尝试中，通常通过浸入蚀刻剂来除去一部分SOI岛下面的埋入氧化层，以得到对硅底部表面的入口。一旦露出，电介质就能在这一底部表面上生长并且淀积栅极导体材料。这种技术的一种重大缺陷是顶部栅极和底部栅极不能精确地对准。因此，减少或失去了双栅极的优势。
形成具有自对准栅极的双栅极器件的一种新近尝试是FinFET。与传统的器件不同，垂直地而不是水平地构造FinFET，因此需要很难进行的定向蚀刻来确定器件的栅极长度。由于栅极长度是器件及其性能的最关键的特性之一，限定栅极长度的制造步骤应该易于控制、非常可靠并且易于复制。
因此，需要水平形成的具有自对准顶部和底部栅极的双栅极器件。此外，还需要在制造期间简单、精确和可靠地控制栅极长度的形成这些栅极的方法。
发明内容
所以，本发明的实施例使用了SOI结构以形成用于FET的环绕栅电极。通过环绕栅极，意味着栅电极材料包围用于形成源/漏区的硅沟道的周围或其大半部分。尤其是，通过在SOI结构内产生空腔，垂直参考边缘被界定并且在能够可靠进行的两个回刻蚀(etch-back)步骤期间被使用。第一回刻蚀以第一距离除去在其上方应用了栅极导体材料的氧化层的一部分。第二回刻蚀以第二距离除去一部分栅极导体材料。第一和第二距离之间的差限定了最终器件的栅极长度。在剥离氧化层之后，露出垂直栅电极，其在所有四个侧表面上围绕埋入硅岛(buried silicon island)。
本发明的一个方面涉及一种在处理晶片上形成环绕栅极场效应晶体管的方法，该晶体管通过自对准电极在所有四个有源表面上设有栅极。根据这一方面，SOI结构形成在处理晶片上，然后在该结构中形成从其顶部表面延伸到处理晶片的空腔。在空腔内，回刻蚀氧化物材料以便露出埋入SOI岛的侧面。随着SOI岛的侧面的暴露，在其上可以淀积栅极导体材料。然后回刻蚀该栅极导体材料，由此形成在四面上围绕SOI岛的自对准栅电极。
本发明的另一个方面涉及环绕栅极场效应晶体管的一部分。该部分包括处理晶片、SOI岛和栅电极。更具体地，SOI岛包括四个侧表面并且其长度在水平方向上延伸。栅电极围绕并支持SOI岛。栅电极沿垂直方向从处理晶片延伸并且具有比SOI岛的长度小的厚度。换句话说，栅电极包括在SOI岛下面的第一部分，在SOI岛的一个侧面上的第二部分、在SOI岛的另一侧面上的第三部分和在SOI岛上方的第四部分，从而使栅电极围绕SOI岛的四个侧表面。
本发明的又一个方面涉及一种场效应晶体管，该场效应晶体管包括具有顶部表面、底部表面、右侧表面、左侧表面和两个边缘面的绝缘硅(SOI)岛，其中SOI岛基本沿水平方向定向。这种晶体管还包括基本沿垂直方向定向的环绕栅电极，该环绕栅电极与两个边缘面之间内的SOI岛交叉，使得SOI岛沿一部分顶部表面、底部表面、右侧表面和左侧表面围绕SOI岛。此外，该晶体管包括在栅电极一侧的SOI岛的第一部分上形成的源区；以及在栅电极另一侧的SOI岛的第二部分上形成的漏区。
附图说明
图1表示了具有被氧化物包围的硅岛的SOI结构的透视图；
图2表示了图1结构的截面图；
图3表示了具有界定于其顶部表面上的蚀刻边界的图1的结构；
图4表示了在沿其整个厚度形成空腔之后SOI结构的截面图；
图5表示了在氧化物被回刻蚀一预定距离之后图4的结构；
图6表示了图5结构的顶视图从而表示氧化物的轮廓；
图7表示了在空腔内形成栅极电介质、栅极导体材料和填充材料之后图5结构的中间阶段的截面图；
图8表示了在栅极导体材料被回刻蚀一预定距离之后图7的结构；
图9和10表示了被分割成分离器件并除去空腔内的填充材料的图8结构的不同视图；
图11和12表示了在从图10的结构顶部除去硬掩模之后图10结构的不同视图；
图13和14表示了在除去栅极导体材料外部的氧化层之后图12的结构的不同视图；
图15A和15B表示了相对于图13的结构可替换的结构的不同视图；
图16表示了图13的结构以及连接到栅极、源和漏区的电极。
具体实施方式
图1的透视图中所示的结构100是用常规构图和蚀刻技术所形成的典型SOI结构。可采用形成SOI结构100的各种各样的方法。这种SOI结构100包括处理晶片102，该处理晶片102在许多应用中可以是非硅材料、例如氮化物，并且将具有大约200nm-1mm的厚度。可选择地，如果采用硅处理晶片，那么其可以用氮化物层(未示出)覆盖以防止硅和其它材料相互作用。
结构100的中心区域是氧化物，例如二氧化硅。该中心区域包括埋入氧化物(BOX)层104和覆盖氧化层(cap oxide layer)105。在氧化层104、105内是绝缘硅(SOI)岛108。在覆盖氧化层105的上方，形成硬掩模106。
图2表示了沿图1中所描绘的平面A-A截取的示例结构100的截面图。从该视图中看出，很明显，在该实施例中SOI岛108延伸结构100的整个长度并且氧化层104、105在岛108上方和岛108下方大约一样厚。然而，在不脱离本发明的范围的情况下这些相对的尺寸可以变化。实际上，BOX层104与覆盖氧化层105一样典型地为100至1000nm厚。SOI岛108的厚度通常在20至250nm之间。
从这种结构100中形成本发明的环绕栅极。如图3和4中所示，在结构100中形成空腔402。特别地，使用常规的光刻技术、例如光致抗蚀剂层来在硬掩模106上印出蚀刻区域302以限定蚀刻步骤的边界。一旦限定了边界，空腔402被蚀刻并贯穿硬掩模层106、覆盖氧化层105、岛108和岛108下面的BOX层104。在蚀刻之后，从硬掩模106上剥离抗蚀剂层。任一普通技术人员将认识到可利用多种蚀刻化合物在一个步骤或在多个步骤中除去这些层。此外，能以定时方式或简单地依赖各种材料之间的选择性进行蚀刻，以确保仅除去预期的层的部分。
如图4的截面图所示，进行形成空腔402的蚀刻步骤，以便形成基本垂直的侧壁404、406。结果，在空腔402的每个侧面上都产生了SOI岛108。蚀刻区域302的宽度306、也就是空腔402的宽度大约在50至200nm之间。然而，长度304取决于应用。例如，图1的结构仅具有单个SOI岛108并且长度304典型地仅需要足以叠盖岛108的每条边缘大约20nm。可是如果，在氧化层104和105之间形成多个并排的SOI岛，那么长度304典型地要求足以叠盖外部岛大约20nm。因此，由于SOI岛能在25-2000nm之间变化，长度304可以根据岛的尺寸和埋入SOI岛的数目广泛地变化。
在工艺过程中的下一步骤将使用空腔402以蚀刻覆盖氧化层105和BOX层104。例如，可以使用缓冲氢氟酸(BHF)来蚀刻氧化物(层104、105)，但它不会除去任一SOI岛108、硬掩模106、或处理晶片102。定时或控制对BOX层104的蚀刻，以便产生图5中所示的横截面轮廓。由于氧化层104、105的蚀刻发生在三维上，所以暴露了每个SOI岛108的侧面、顶部和底部。
图6是省略了一些显著特征的图5的结构500的顶视图。特别地，图6突出显示了在完成具有BHF的蚀刻步骤之后覆盖氧化层105和BOX层104的形状602。尽管为便于清晰图6中没有示出，但硬掩模106和岛108还将延伸进入区域602并且从顶视图中可见。虚线604和606描绘了埋入岛108的轮廓。
图7表示了在完成许多中间步骤之后SOI结构的截面轮廓。第一步骤是在每个SOI岛108的所有露出表面上形成栅极电介质材料703。一旦形成该栅极电介质703，那么在硬掩模106上方并在空腔402内部以大约50nm的厚度共形地淀积栅极导体材料702、例如多晶硅。该材料涂敷空腔402内部所有层的露出表面。特别地，共形的栅极导体材料702涂敷被栅极电介质703覆盖的SOI岛108的顶部、底部、面和侧面。在本发明的一个实施例中，栅极导体材料702基本填充空腔402，并且不使用其它的材料淀积步骤。
然而，图7的横截面图表示了一可选择的实施例，其中栅极导体材料702不填充空腔402。在这一实施例中，一旦淀积了栅极导体材料702，就使用间隙填充材料704、通常为有机材料来基本上填充空腔402。使用硬掩模106做导向，利用定向蚀刻、例如反应式离子蚀刻(RIE)来除去空腔402内的一些间隙填充材料704，以产生基本垂直的侧壁。持续进行间隙填充材料704的蚀刻直到在空腔402内露出每个SOI岛108的边缘面上的栅极导体材料702的一部分706。在此处，SOI结构100如图7中所示。
接着，参考图8，各向同性地回刻蚀栅极导体材料702，如区域802所示。贯穿空腔402，均匀地回刻蚀所有露出的栅极导体702。再参考图5，氧化层104、105被各向同性地回刻蚀第一距离，例如100至500nm。此时，栅极导体材料702正在被回蚀刻第二距离802，例如90至400nm。这两个距离之间的差决定了沟道长度(即，所得晶体管的源和漏之间的区域的长度)并且大约为10至120nm。
然后通过从空腔402内剥离有机间隙填充材料704来修改图8的结构。图9中描绘了所得结构的透视图。从图6和图7中可以断定，栅极导体材料702跟随了氧化层104、105的轮廓，并因此在形状上基本为环形。因此，栅极导体材料702接触两个埋入岛108。为了形成分立的结构，可以修整环形栅极导体材料的侧面，如图9中所示，以便产生两个分离的栅极904和906。特别地，栅极904、905具有环绕各自的岛108的导体区、例如902。图10示出了图9的结构的横截面轮廓。部分904和906的C形轮廓是在前面的制造步骤中使用间隙填充材料704的结果。下文表示一可替换的实施例，该实施例不使用间隙填充材料并且具有取代栅极904、906的C形轮廓的固体部分。如图10中所示，此刻可以回来修整栅极电介质703，或在后面的阶段中将其蚀刻掉以露出SOI岛108的表面。
在剥离硬掩模106之后，该结构接近其最终的形式，如图11所示。图12是图11的截面轮廓视图并且示出了每个岛108的一个侧面仍具有氧化层104和105的情况。因此，很难将一接触或其它材料层连接到如图12中所描绘的这一部分1202。因而，如图13中所描绘地，可以剥离氧化层104和105以产生各自包围SOI岛108的相应部分的两个环绕栅极904和906。
在图14的截面轮廓中可更加清楚地看到，每个栅极904和906的顶部和底部部分互相对准并且与源和漏区对准。露出源和漏区1402、1404并且能很容易地形成对所有区域的接触。正如每个普通技术人员所知，在形成接触之前，用3族或5族元素掺杂露出的源/漏区1402、1404。从而，形成具有自对准环绕栅极的SOI器件，使得通过利用两个回刻蚀步骤来取代困难的长的定向蚀刻从而很容易地控制沟道长度。
图15A和15B表示了图14的器件的可替换实施例。特别地，通过剥离除SOI岛108下面的BOX材料以外的所有BOX材料104，可以增强SOI岛108的机械强度。可以使用定向蚀刻法、例如RIE以达到这样的结果。即使在本实施例中，SOI岛108的顶部依然暴露从而有助于后面的处理步骤，例如钝化或硅化(salicidation)。图15A和15B所示的第二个不同之处包括栅极结构1502和1506。
再次参考图7，使用栅极导体材料702和间隙填充材料704以填充空腔402。然而，如果仅仅使用栅极导体材料702，那么随后的蚀刻步骤将产生栅极结构1502和1506。特别地，这些结构1502和1506不具有图10的栅极结构904和906所表现出的C形轮廓。
图16表示了具有形成在源/漏区上以及栅极904、906上的接触的图13的环绕栅极结构。例如，接触1606提供了与栅极906的连接；接触1602提供了与岛108的源/漏区中的一个的连接；并且接触1604提供了与岛108的源/漏区中另一个的连接。
任一普通技术人员应认识到，在不背离本发明的主旨范围的情况下，还可对所公开的示例性实施例作出进一步的修改和变化。例如，此处介绍的示例性的硅岛108包括基本为矩形的截面轮廓。除这种具体的形状以外，其它方式的岛、例如圆形、梯形和多边形同样适合环绕栅极。另外，环绕栅极不必如此处所介绍的那样完全围绕硅岛。如果环绕栅极围绕在硅岛的边缘周围超过大半，那么仍将得到性能的改善。通过至少这样多地围绕硅岛，环绕栅极能够用作硅岛的相对侧面上的两个栅电极。同样，在SOI结构内的半导体岛可以包括结合、或取代此处介绍的示例性硅岛的其它半导体材料。

Claims (26)

1、一种用于在处理晶片上形成环绕栅极场效应晶体管的方法，包括如下步骤：
在所述处理晶片上形成一绝缘硅结构、即SOI结构，该SOI结构包括一在第一氧化层和第二氧化层之间的硅岛；
在所述SOI结构中产生从所述SOI结构的顶部表面延伸到所述处理晶片的一第一空腔，该第一空腔具有基本垂直的侧壁，贯穿该第一氧化层、该硅岛和该第二氧化层，并且与所述硅岛交叉；
各向同性地蚀刻所述空腔内的所述第一氧化层和所述第二氧化层，由此露出所述硅岛的表面部分；
在所述表面部分上淀积一栅极导体材料；以及
各向同性地蚀刻所述栅极导体材料以形成一包围所述硅岛外围的环绕栅电极。
2、根据权利要求1的方法，还包括如下步骤：
在所述表面部分上形成一栅极电介质。
3、一种用于形成环绕栅极场效应晶体管的方法，包括如下步骤：
在SOI结构中制造一与埋入在氧化物材料中的半导体岛相交的第一空腔，该第一空腔贯穿该氧化物材料和该半导体岛；
蚀刻所述第一空腔内的所述氧化物材料，由此露出所述半导体岛的表面部分；
在所述表面部分上淀积一栅极导体材料；
蚀刻所述栅极导体材料以形成一围绕所述半导体岛多于一半的外围的环绕栅电极。
4、根据权利要求3的方法，还包括如下步骤：
在所述表面部分上形成一栅极电介质。
5、根据权利要求3的方法，其中在制造所述第一空腔的步骤之前，所述方法还包括如下步骤：
在一处理晶片上形成所述SOI结构。
6、根据权利要求3的方法，其中所述第一空腔包括基本垂直的侧壁。
7、根据权利要求5的方法，其中所述第一空腔从所述SOI结构的顶部表面延伸到所述处理晶片。
8、根据权利要求5的方法，其中所述氧化物材料包括一在所述半导体岛下面所述处理晶片上的第一氧化层和一在所述半导体岛上面的第二氧化层。
9、根据权利要求8的方法，还包括如下步骤：
在所述第二氧化层上形成一硬掩模，该硬掩模包括界定所述第一空腔的孔。
10、根据权利要求9的方法，其中使用所述硬掩模中的孔，各向异性地进行蚀刻所述第一和第二氧化层的步骤。
11、根据权利要求9的方法，其中在所述淀积栅极导体材料的步骤之前，所述方法还包括在所述表面部分上形成栅极电介质材料的步骤；
在所述淀积栅极导体材料的步骤中，在所述第一空腔内淀积一共形的栅极导体材料层以覆盖所述第一和第二氧化层以及所述硅岛的露出部分；以及
在所述淀积栅极导体材料的步骤之后，所述方法还包括淀积一有机填充材料以填充所述第一空腔的步骤。
12、根据权利要求11的方法，还包括如下步骤：
在淀积所述有机填充材料之后，基于所述硬掩模中的孔定向地蚀刻第一空腔，直到在所述第一空腔内露出至少一部分所述栅极导体材料。
13、根据权利要求12的方法，其中所述第一空腔包括基本垂直的侧壁。
14、根据权利要求12的方法，还包括如下步骤：
从所述第一空腔剥离所述有机填充材料。
15、根据权利要求14的方法，还包括如下步骤：
在从所述第一空腔剥离所述有机填充材料之后，除去所述硬掩模。
16、根据权利要求15的方法，还包括如下步骤：
在除去所述硬掩模之后，除去所述第一和第二氧化层。
17、根据权利要求3的方法，其中在形成一围绕所述半导体岛多于一半的外围的环绕栅电极的步骤之后，所述方法还包括如下步骤：
在所述半导体岛上形成源/漏区；以及
形成一连接到所述栅极导体材料的第一接触和一连接到所述源/漏区的第二接触。
18、根据权利要求3的方法，还包括如下步骤：
通过控制所述氧化物材料和所述栅极导体材料的蚀刻来控制所述环绕栅极场效应晶体管的栅极长度。
19、根据权利要求18的方法，其中所述控制步骤包括如下步骤：
从所述第一空腔的一垂直边缘将所述氧化物材料各向同性地蚀刻第一距离；
从所述第一空腔的所述垂直边缘将所述栅极导体材料各向同性地蚀刻第二距离，所述第二距离小于所述第一距离；以及
其中所述栅极长度基本是所述第一距离和所述第二距离之间的差。
20、环绕栅极场效应晶体管的环绕栅极结构，该环绕栅极结构包括：
一绝缘硅岛，其包括形成外围的侧表面并且沿水平方向的主轴延伸一长度，该绝缘硅岛与一处理晶片分隔开；以及
一围绕并支持所述绝缘硅岛的栅电极，该栅电极沿垂直方向从所述处理晶片延伸并且在水平方向上具有小于所述绝缘硅岛长度的厚度，从而使所述绝缘硅岛的一部分在所述栅电极的一侧上延伸，而所述绝缘硅岛的另一部分在所述栅电极的另一侧上延伸，所述栅电极包括：
在所述绝缘硅岛与所述处理晶片之间的第一部分，在所述绝缘硅岛的一个侧面上的第二部分，以及在所述绝缘硅岛上方的第三部分，从而使所述栅电极环绕所述绝缘硅岛的多于一半的外围延伸。
21、根据权利要求20的环绕栅极结构，其中所述栅电极具有C形的横截面轮廓。
22、根据权利要求20的环绕栅极结构，其中露出所述绝缘硅岛的顶部表面的一部分。
23、根据权利要求20的环绕栅极结构，其中通过在所述处理晶片上的氧化层，在下面支持所述绝缘硅岛的至少一部分。
24、一种场效应晶体管，包括
一含有表面外围部分和两个边缘面的绝缘硅岛、即SOI岛，该SOI岛基本沿水平方向定向，且该SOI岛与一处理晶片分隔开；
一基本沿垂直方向定向并且与所述两个边缘面内之间的所述SOI岛交叉的环绕栅电极，从而使得该环绕栅电极环绕所述SOI岛的多于一半的表面外围部分延伸，所述环绕栅电极从所述处理晶片延伸且所述环绕栅电极的一部分设置于所述SOI岛与所述处理晶片之间；
一形成在所述栅电极的一侧上、所述SOI岛的第一部分上的源区；以及
一形成在所述栅电极的另一侧上、所述SOI岛的第二部分上的漏区，
其中露出在所述栅电极两侧上的所述SOI岛的底部表面的一部分。
25、如权利要求24的场效应晶体管，还包括位于所述SOI岛之下的一氧化层，以支持至少一部分所述SOI岛。
26、如权利要求24的场效应晶体管，其中所述环绕栅电极完全环绕所述SOI岛的所述表面外围部分延伸。
CNB2004100824544A 2003-12-11 2004-09-22 环绕栅极场效应晶体管 Expired - Fee Related CN100568465C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/732,958 2003-12-11
US10/732,958 US7271444B2 (en) 2003-12-11 2003-12-11 Wrap-around gate field effect transistor

Publications (2)

Publication Number Publication Date
CN1627487A CN1627487A (zh) 2005-06-15
CN100568465C true CN100568465C (zh) 2009-12-09

Family

ID=34652972

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100824544A Expired - Fee Related CN100568465C (zh) 2003-12-11 2004-09-22 环绕栅极场效应晶体管

Country Status (5)

Country Link
US (3) US7271444B2 (zh)
JP (1) JP4378267B2 (zh)
KR (1) KR100625137B1 (zh)
CN (1) CN100568465C (zh)
TW (1) TWI326470B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006041422A (ja) * 2004-07-30 2006-02-09 Seiko Epson Corp 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法
US7723786B2 (en) * 2007-04-11 2010-05-25 Ronald Kakoschke Apparatus of memory array using FinFETs
KR101495806B1 (ko) * 2008-12-24 2015-02-26 삼성전자주식회사 비휘발성 기억 소자
KR101551901B1 (ko) * 2008-12-31 2015-09-09 삼성전자주식회사 반도체 기억 소자 및 그 형성 방법
JP4530098B1 (ja) * 2009-05-29 2010-08-25 日本ユニサンティスエレクトロニクス株式会社 半導体装置
US8349681B2 (en) 2010-06-30 2013-01-08 Sandisk Technologies Inc. Ultrahigh density monolithic, three dimensional vertical NAND memory device
US8946808B2 (en) * 2012-02-09 2015-02-03 SK Hynix Inc. Semiconductor device and method of manufacturing the same
US9224849B2 (en) * 2012-12-28 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with wrapped-around gates and methods for forming the same
US9006842B2 (en) 2013-05-30 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning strain in semiconductor devices
US9349850B2 (en) 2013-07-17 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally tuning strain in semiconductor devices
JP2015167200A (ja) * 2014-03-04 2015-09-24 株式会社東芝 不揮発性半導体記憶装置
US9508858B2 (en) 2014-11-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Contacts for highly scaled transistors
US9502505B2 (en) * 2014-12-31 2016-11-22 Stmicroelectronics, Inc. Method and structure of making enhanced UTBB FDSOI devices
US10741572B2 (en) 2015-02-04 2020-08-11 Sandisk Technologies Llc Three-dimensional memory device having multilayer word lines containing selectively grown cobalt or ruthenium and method of making the same
US9984963B2 (en) 2015-02-04 2018-05-29 Sandisk Technologies Llc Cobalt-containing conductive layers for control gate electrodes in a memory structure
TWI723993B (zh) 2015-05-11 2021-04-11 美商應用材料股份有限公司 水平環繞式閘極與鰭式場效電晶體元件的隔離
KR102485879B1 (ko) * 2016-04-28 2023-01-06 엘에스일렉트릭(주) 누전차단기
US9882000B2 (en) 2016-05-24 2018-01-30 Northrop Grumman Systems Corporation Wrap around gate field effect transistor (WAGFET)
TWI628771B (zh) * 2016-11-29 2018-07-01 京瓷股份有限公司 半導體元件搭載基板
CN108428796B (zh) 2017-02-14 2021-10-15 元太科技工业股份有限公司 有机薄膜晶体管与显示装置
WO2018182664A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Gate for a transistor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3034351B2 (ja) 1991-08-08 2000-04-17 沖電気工業株式会社 半導体装置の製造方法
JPH05218421A (ja) 1992-02-04 1993-08-27 Fujitsu Ltd Ｍｉｓ型半導体装置の製造方法
US5705405A (en) * 1994-09-30 1998-01-06 Sgs-Thomson Microelectronics, Inc. Method of making the film transistor with all-around gate electrode
US6483156B1 (en) * 2000-03-16 2002-11-19 International Business Machines Corporation Double planar gated SOI MOSFET structure
US6563131B1 (en) * 2000-06-02 2003-05-13 International Business Machines Corporation Method and structure of a dual/wrap-around gate field effect transistor
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
JP3793808B2 (ja) 2002-05-02 2006-07-05 国立大学法人東京工業大学 電界効果トランジスタの製造方法
US6833588B2 (en) * 2002-10-22 2004-12-21 Advanced Micro Devices, Inc. Semiconductor device having a U-shaped gate structure
US7074656B2 (en) * 2003-04-29 2006-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Doping of semiconductor fin devices

Also Published As

Publication number Publication date
TW200531176A (en) 2005-09-16
KR100625137B1 (ko) 2006-09-20
CN1627487A (zh) 2005-06-15
US7271444B2 (en) 2007-09-18
JP4378267B2 (ja) 2009-12-02
US7435653B2 (en) 2008-10-14
TWI326470B (en) 2010-06-21
US20070184588A1 (en) 2007-08-09
US20050127466A1 (en) 2005-06-16
US7560347B2 (en) 2009-07-14
JP2005175485A (ja) 2005-06-30
US20080206937A1 (en) 2008-08-28
KR20050058185A (ko) 2005-06-16

Similar Documents

Publication Publication Date Title
CN100568465C (zh) 环绕栅极场效应晶体管
KR100511045B1 (ko) 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
KR100449461B1 (ko) Ｍｏｓ형 반도체 장치 및 그 제조 방법
CN101952958B (zh) 包括鳍式晶体管的系统及装置以及其使用、制作及操作方法
US20070063270A1 (en) Transistors including laterally extended active regions and methods of fabricating the same
US20050179030A1 (en) Field effect transistor device with channel fin structure and method of fabricating the same
KR20010014899A (ko) 집적회로 칩 및 그의 제조방법
CN110061054B (zh) 半导体元件及其制作方法
US8110890B2 (en) Method of fabricating semiconductor device isolation structure
US6593197B2 (en) Sidewall spacer based fet alignment technology
JPH10107267A (ja) 電界効果トランジスタ及びその製造方法
US6380088B1 (en) Method to form a recessed source drain on a trench side wall with a replacement gate technique
US10347524B2 (en) Trench isolation structures and methods for forming the same
KR20010004237A (ko) 자기정렬 콘택 공정을 포함하는 반도체 메모리 소자 제조방법
KR100273319B1 (ko) 모스 트랜지스터 제조방법
KR100368971B1 (ko) 에스오아이 소자의 게이트 및 그 제조방법
US7510918B2 (en) Transistor and method of manufacturing the same
KR100244298B1 (ko) 반도체 소자의 구조 및 제조 방법
CN118039566A (zh) 半导体结构及制备方法
KR100323725B1 (ko) 반도체소자 및 그의 제조방법
KR20050101996A (ko) 버티컬 트랜지스터 및 그 제조 방법
KR20050101999A (ko) Ｍｏｓｆｅｔ 및 그 제조 방법
KR19990074588A (ko) 모스 트랜지스터 제조방법
KR20000003208A (ko) 반도체 소자 제조방법
KR20050100536A (ko) 3차원 고전압 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171127

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171127

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091209

CF01 Termination of patent right due to non-payment of annual fee