CN100539408C - 表面声波元件的制造方法、表面声波元件 - Google Patents

表面声波元件的制造方法、表面声波元件 Download PDF

Info

Publication number
CN100539408C
CN100539408C CNB2007100042860A CN200710004286A CN100539408C CN 100539408 C CN100539408 C CN 100539408C CN B2007100042860 A CNB2007100042860 A CN B2007100042860A CN 200710004286 A CN200710004286 A CN 200710004286A CN 100539408 C CN100539408 C CN 100539408C
Authority
CN
China
Prior art keywords
dike
acoustic wave
base station
wave element
surface acoustic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2007100042860A
Other languages
English (en)
Other versions
CN101005274A (zh
Inventor
矢岛有继
樋口天光
糟谷良和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101005274A publication Critical patent/CN101005274A/zh
Application granted granted Critical
Publication of CN100539408C publication Critical patent/CN100539408C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/02535—Details of surface acoustic wave devices
    • H03H9/02543—Characteristics of substrate, e.g. cutting angles
    • H03H9/02574—Characteristics of substrate, e.g. cutting angles of combined substrates, multilayered substrates, piezoelectrical layers on not-piezoelectrical substrate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/0585—Holders; Supports for surface acoustic wave devices consisting of an adhesive layer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1071—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a frame built on a substrate and a cap, the frame having no mechanical contact with the SAW device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

本发明提供表面声波元件的制造方法、表面声波元件。一种实现小型薄型化且容易进行封装的具有高可靠性的表面声波元件的制造方法。表面声波元件(10)在半导体基板(20)的表面上形成梳齿状IDT电极(60)，该表面声波元件(10)的制造方法包括：在半导体基板(20)的有源面侧的表面形成绝缘层(21～23)的工序；在绝缘层(23)的整个表面形成基台层(30)的工序；对基台层(30)的表面进行平坦化处理的工序；在平坦化处理后的基台层(30)的表面形成压电体(51)的工序；在压电体(51)的表面形成IDT电极(60)的工序；在基台层(30)的表面周缘部形成堤(41)的工序，该堤(41)比从基台层(30)的表面到IDT电极(60)表面的高度高，而且包围压电体(51)和IDT电极(60)。

Description

表面声波元件的制造方法、表面声波元件
技术领域
本发明涉及表面声波元件的制造方法及利用该制造方法制造的表面声波元件，具体地讲，涉及在半导体基板的表面周缘部形成堤(bank)、在中央部设置凹部，在该凹部内部形成IDT电极的表面声波元件的制造方法，以及表面声波元件的结构。
背景技术
最近以便携电话为代表的便携式电子设备已经普及，而且要求高功能和小型化。因此，当然也要求在便携式电子设备中使用的电子器件小型化。
作为这种电子器件的小型化技术，以往公知的功能器件单元和功能器件单元的制造方法，其中，该功能器件单元具有半导体元件芯片，且具有在表面形成有凹部的绝缘性基板，该基板是硅基板(Si基板)，在其凹部的底面、侧面和上表面形成有绝缘膜，在由该绝缘膜形成的槽内，形成从所述凹部的底面经过侧面一直到上表面连续的形成了图案的布线层，在基板的凹部内，与所述布线层之间半导体元件芯片被以倒装芯片的方式安装，利用树脂将上述凹部密封而形成上述功能器件单元(例如，参照专利文献1)。
另外，公知有下述的表面声波元件模块的制造方法，在设于由陶瓷构成的模块基板上的凹部内配置表面声波元件(芯片状态)，使安装了周边电路的副基板与表面声波元件电连接，并且利用副基板将表面声波元件密封在凹部内(例如，参照专利文献2)。
专利文献1日本特开2002—33410号公报(第5、6页，图2)
专利文献2日本特开平5—152881号公报(第3、4页，图2、3)
在这种专利文献1中，将半导体元件芯片以倒装芯片的方式安装在具有绝缘性的基板的凹部内，然后通过进行树脂密封形成功能器件单元，但是，例如即使是在基板的凹部内收纳半导体元件芯片的结构，对于半导体元件芯片，除了因基板的底部厚度和密封树脂层的厚度部分而相应的变厚外，还因该基板自身的大小而相应地变大。虽然能够将该半导体元件芯片替换为后述的本发明的表面声波元件，但由于上述原因，很难实现薄型、小型化的表面声波元件。
并且，在电子设备等中，在将该半导体元件芯片安装在功能器件单元上时，还必须进行与外部电路的连接，在以倒装芯片方式安装在基板上后，再次进行与外部电路的连接工序，由此需要至少两次的安装工序。因此，制造工序延长，并且因为具有安装半导体元件芯片的基板，所以难以降低成本。
另外，根据前述专利文献2，在设于模块基板上的凹部内配置表面声波元件(芯片状态)，利用副基板将表面声波元件密封在凹部内，所以虽然能够保护表面声波元件的表面不被污染等，但由于是在模块基板、表面声波元件、副基板分别由单体构成的状态下进行安装来构成表面声波元件模块，所以薄型化存在限度，并且具有安装工序等制造工序增多的问题。
另外，表面声波元件的IDT电极形成区域为了获得规定的谐振特性，其平坦性、平滑性是非常重要的因素，这已被公知，但如前述专利文献2所述，可推测出要获得设在模块基板的凹部底部的布线图案表面的平坦性、平滑性是很困难的，认为难以实现高精度的谐振频率等特性。
发明内容
本发明的目的在于，以解决前述问题为宗旨，提供一种能容易地实现小型薄型化和封装、且具有高可靠性的表面声波元件及其制造方法。
本发明是表面声波元件的制造方法，该表面声波元件在半导体基板的表面形成梳齿状的IDT电极，其特征在于，该表面声波元件的制造方法包括：在所述半导体基板的有源面侧的表面上形成第一绝缘层的工序；在所述第一绝缘层的整个表面上形成基台层的工序；对所述基台层的表面进行平坦化处理的工序；在平坦化处理后的所述基台层的表面上形成压电体的工序；在所述压电体的表面上形成所述IDT电极的工序；在所述基台层的表面周缘部形成堤的工序，该堤比从所述基台层的表面到所述IDT电极表面的高度还高，而且包围所述压电体。
其中，半导体基板例如以硅作为基体材料，包括振荡电路等电路元件，表面声波元件通过在该半导体基板上形成压电体和IDT电极而构成。本发明的表面声波元件形成于利用堤包围压电体和IDT电极的凹部内，所以IDT电极表面不会从堤表面突出，减少在之后的封装中，夹具等接触IDT电极而损伤IDT电极的机会，可以提供高可靠性的表面声波元件。
并且，外形形状处于半导体基板的范围内，没有突出的部分，可以实现小型化。
上述的制造方法能够以晶片状态利用半导体制造工艺连贯地制造，并且不需要像前述专利文献2那样安装芯片化的表面声波元件、副基板、模块基板的工序，可以缩短制造工序和降低制造成本。
另外，在没有突出部的绝缘层的整个表面上形成要形成压电体的基台层后，对基台层表面进行平坦化处理，所以能够获得表面声波元件区域的良好的平坦性、平滑性，从而可以实现高精度的谐振特性。
另外，作为平坦化处理，例如优选采用CMP(Chemical and MechanicalPolishing)等方法。
并且，优选形成所述基台层的工序是形成一层第二绝缘层的工序。作为形成基台层的绝缘层，例如使用氮化硅(SiN)。
基台层形成于设在半导体基板的有源面侧的表面上的绝缘层的表面上。假设该绝缘层为氧化硅(SiO2)，则SiN容易通过通常的半导体制造工艺而形成。并且，SiN被认为是一般容易实施CMP平坦化处理的材料。
并且，优选形成所述基台层的工序包括：层叠形成Al层和第二绝缘层的工序；对至少所述Al层的表面进行平坦化处理的工序。
其中，形成基台层的Al层和SiN层可以形成为从半导体基板表面上的绝缘层(SiO2)的最上层表面起依次为Al层、SiN层或SiN层、Al层的双层结构，或者SiN层、Al层、SiN层的三层结构。Al层在半导体制造工艺中多被用作进行平坦化和平滑化处理用的金属阻止件(metalstopper)，通过平坦化处理具有良好的平坦性和平滑性。通过使表面声波元件形成区域获得良好的平坦性、平滑性，可以实现更高精度的谐振特性。
另外，除Al层外，优选SiN层也进行平坦化处理。
并且，优选形成所述堤的工序包括：在所述基台层的表面上形成高度与所述堤相同的堤层的工序；和在设置所述压电体的区域中，通过蚀刻至所述基台层的表面而去除所述堤层，形成凹部的工序，包括：在所述凹部的底部形成所述压电体的工序；和在所述压电体的表面形成所述IDT电极的工序。
另外，凹部的周缘部是堤。
这样，由于在凹部的底部露出平坦化处理后的基台层表面，所以能够获得压电体自身的平坦性，可以实现高精度的谐振特性。
该堤的形成在半导体基板为晶片的状态下，也可以容易地通过半导体制造工艺高精度地形成。
并且，优选在于所述压电体的表面上形成所述IDT电极的工序之后，还具有形成所述堤的工序，形成所述堤的工序包括：在所述基台层的表面周缘部的所述堤的形成区域范围内，使用液滴喷出法把含有SiO2的前体化合物的液状体形成为所述堤的规定形状的工序；通过加热处理使所述液状体固化的工序。
通过使用液滴喷出法形成堤，可以形成任意形状的堤，具体将在后述的实施方式中说明，可以在相同工序中形成贯通孔，该贯通孔用于在堤的一部分上形成通孔，缩短制造工序。
并且，由于在被平坦化处理后的基台层的同一平面上形成压电体和IDT电极，所以与前面叙述的在预先形成的凹部内形成的方法相比，周边没有突出部，所以能够容易形成压电体和IDT电极。
并且，优选形成所述堤的工序是包括如下工序的形成堤的工序：在所述基台层的表面周缘部的所述堤的形成区域范围内，使用液滴喷出法把含有SiO2的前体化合物的液状体形成为所述堤的规定形状的工序；通过加热处理使所述液状体固化的工序，在形成所述堤的工序之后，具有：在由所述堤形成的凹部内的被平坦化处理后的所述基台层的表面上形成压电体的工序；在所述压电体的表面上形成所述IDT电极的工序。
使用液滴喷出法形成堤的工序的后面工序可以采用前面叙述的通过蚀刻形成凹部、即形成堤的方法的后面工序相同的方法。
根据这种方法，在形成堤时，蚀刻液等不会接触基台层的表面，所以基台层的表面保持平坦化处理后的状态，可以提高与压电体的接合的可靠性。
另外，优选所述堤由SiO2构成，SiO2的前体化合物是包含含有Si的有机金属化合物Si(OR)4的液状体，通过加热处理使所述液状体固化，从而形成所述堤，其中，R＝CH3、C2H5、C3H7、C4H9。
通过使SiO2的前体化合物形成上述结构，可以利用液滴喷出法自由地形成所期望的堤形状及高度，然后通过加热处理而固化，由此可以容易地形成由SiO2构成的所期望形状的堤。
另外，优选所述加热处理的温度在350℃～400℃的范围内。
通过设定这种温度范围，可以可靠地进行液状体的固化，此外可以排除热量对半导体基板内的电路元件和布线的影响。
并且，本发明的表面声波元件在半导体基板的表面上形成梳齿状的IDT电极，其特征在于，该表面声波元件具有：形成于所述半导体基板的有源面侧的表面上的绝缘层；形成于所述绝缘层的整个表面上，被实施了平坦化处理的基台层；形成于被实施了平坦化处理的所述基台层的表面上的压电体；形成在所述压电体的表面上的所述IDT电极；在所述基台层的表面周缘部形成的堤，该堤比从所述基台层的表面到所述IDT电极的表面的高度高，而且包围所述压电体。
根据本发明，由于压电体和IDT电极形成于被堤包围的凹部内，所以IDT电极表面不会从堤表面突出，减少在之后的电路安装等工序中夹具等接触IDT电极而损伤IDT电极的机会、或在封装时盖体接触IDT电极而损伤IDT电极的机会，可以提供高可靠性的表面声波元件。
并且，厚度和外形形状均处于半导体基板的范围内，没有突出的部分，也可以实现小型化。
另外，在没有突出部的绝缘层的整个表面上形成要形成压电体的基台层，对基台层表面进行平坦化处理，所以表面声波元件形成区域能够获得良好的平坦性、平滑性，从而可以实现高精度的谐振特性。
另外，优选在所述堤的上表面还具有用于将由所述堤形成的凹部内部密闭密封的密封部件，并且该密封部件被封装。
通过利用密封部件将由堤形成的凹部密闭密封，可以保护IDT电极不会受来自外部的水分和尘埃影响。
附图说明
图1示意表示本发明涉及的表面声波元件的概要结构，(a)是其俯视图，(b)是表示(a)中的A—A断面的剖面图。
图2是示意表示本发明的实施方式1的表面声波元件的制造工序的部分剖面图。
图3是示意表示本发明的实施方式1的表面声波元件的制造工序的部分剖面图。
图4是示意表示本发明的实施方式2的制造方法的一部分的部分剖面图。
图5是示意表示本发明的实施方式2的变形例的一部分的部分剖面图。
图6是示意表示本发明的实施方式3的表面声波元件的制造方法的主要制造工序的部分剖面图。
图7是示意表示本发明的实施方式4的表面声波元件的制造方法的主要制造工序的部分剖面图。
符号说明
10表面声波元件；20半导体基板；21～23绝缘层；30基台层；41堤；51压电体；60IDT电极。
具体实施方式
以下，根据附图说明本发明的实施方式。
图1表示本发明涉及的表面声波元件的结构，图2、3表示本发明的实施方式1涉及的表面声波元件的制造方法，图4、5表示实施方式2及其变形例，图6表示实施方式3涉及的表面声波元件的制造方法，图7表示实施方式4涉及的表面声波元件的制造方法。
(表面声波元件的结构)
图1示意表示本发明涉及的表面声波元件的概要结构，(a)是其俯视图，(b)表示(a)中的A—A剖面的剖面图。图1(a)表示透视盖体90的状态。在图1(a)、(b)中，本发明的表面声波元件10包括：形成于以硅(Si)为基体材料的半导体基板20的有源面侧的表面上的由氧化硅(SiO2)构成的绝缘层21～23；在最上层的绝缘层23的整个表面上形成的基台层30；形成于该基台层30的表面，由以氧化锌(ZnO)为代表的压电材料构成的压电体51；形成于压电体51的上表面的由Al构成的梳齿状的IDT电极(Interdigital Transducer，叉指变换)60。
在半导体基板20上含有振荡电路等电路元件(未图示)。在绝缘层21～23彼此之间形成有层间电极(未图示)，在各个层间电极上形成有焊盘81～86，上下的层间电极通过通孔(接触孔)电连接。并且这些层间电极也是连接半导体基板20内的电路元件等的连接电极。这些绝缘层21～23的各层表面通过CMP法(Chemical and Mechanical Polishing，化学和机械抛光)等平坦化处理，被平坦化、平滑化。
另外，优选在半导体基板20的表面形成有钝化膜。在图1(b)中，示例了绝缘层为三层结构，但不限于此，也可以是一层或更多层。
在绝缘层23的表面形成由SiN构成的基台层30。该基台层30的表面利用CMP法实施了平坦化处理。并且，在基台层30的表面形成压电体51，再在其表面形成梳齿状IDT电极60。
在绝缘层23的表面外周部形成有包围压电体51、IDT电极60的堤41。堤41形成得比从基台层30的表面到IDT电极60的表面的高度高。
在堤41的上表面固定安装着作为密封部件的盖体90，将由堤41形成的凹部42内的空间密闭密封。盖体90的材质没有特别限定，可以采用金属、玻璃、陶瓷等，采用金属材料时具有屏蔽效果。
在盖体90外侧的堤41的表面设有焊盘87，在图1(a)中图示了6个焊盘87a～87f。其中，焊盘87a～87f至少包括振荡电路驱动用的电力供给电极焊盘、与IDT电极60连接的GND、输入/输出信号电极焊盘等。
另外，以后把焊盘87a～87f统称表示为焊盘87。
IDT电极60由Al构成，在压电体51的表面相互交错地形成梳齿状GND电极61和输入电极(输出电极共用)62，汇流条(bus bar)的一端分别成为延伸到压电体51的端部的连接电极61a、62a，并且延伸到通孔71a、71b，连接焊盘86。另外，通孔71a、71b有时统称表示为通孔71。
焊盘87也通过通孔72与设在绝缘层的层间的焊盘83分别连接。另外，焊盘83、86在图1(b)中分别只示出一个，但焊盘83至少对应于上述的振荡电路驱动用的电力供给电极而设置，焊盘86对应于GND、输入/输出信号电极而设置。焊盘81、82、84、85同样也对应于焊盘83、86而设置。
其中，截止到半导体基板20、绝缘层21～23的形成范围是以往的半导体制造工艺区域，从基台层30到压电体51、IDT电极60、堤41的范围，作为本发明的表面声波元件的制造工艺区域来进行说明。
因此，上述的本发明的表面声波元件10使压电体51和IDT电极60形成于被堤41包围的凹部42内，所以IDT电极60的表面不会从堤41的表面突出，减少在之后的封装等工序中，夹具等或盖体90的背面接触IDT电极而损伤IDT电极的机会，封装变得容易，并且可以提供高可靠性的表面声波元件。
并且，外形形状处于半导体基板20的范围内，且没有突出的部分，可以实现小型化。
另外，由于在没有突出部的绝缘层23的整个表面上形成要形成压电体51的基台层30，对基台层30的表面进行平坦化处理，所以表面声波元件的形成区域能够获得良好的平坦性、平滑性，从而可以实现稳定的谐振特性。
另外，通过利用盖体90将利用堤41形成的凹部42密闭密封，可以保护IDT电极60不会受到外部的水分和尘埃的影响，可以提供高可靠性的表面声波元件10。
(实施方式1)
下面，参照附图说明本发明的表面声波元件的制造方法。
图2、图3是示意表示本发明的实施方式1的表面声波元件10的制造工序的局部剖面图，省略上述以往的半导体制造工艺区域的工序的说明和图示，只图示并说明本发明的表面声波元件10的制造工艺区域的主要工序。
首先，在半导体基板20的上表面，使用以往的半导体制造工艺区域的制造工序形成绝缘层21～23和焊盘81～86，如图2(a)所示，利用CMP法对绝缘层23的表面进行平坦化处理，然后在绝缘层23的整个表面上形成基台层30。
在利用CMP法对基台层30的表面进行平坦化处理后，在基台层30的整个表面上形成由SiO2构成的堤层40(图2(b))。堤层40的高度(厚度)比IDT电极60(参照图1(b))的表面高，在本实施方式中约为4μm。
然后，通过蚀刻形成堤41。
图2(c)表示堤形成工序。首先，在堤层40的表面形成抗蚀剂层101。通过对抗蚀剂层101实施曝光、显影工序形成抗蚀剂图案，该抗蚀剂图案具有与用于形成堤41的凹部42对应的开口部101a、与连接焊盘87的通孔72(参照图1(b))对应的开口部101b，通过湿式蚀刻或干式蚀刻，形成凹部42及形成通孔72用的贯通孔43。凹部42的周缘部是堤41。
然后，剥离清洗抗蚀剂层101，再次形成抗蚀剂层102。
图2(d)表示抗蚀剂层102的形成工序。抗蚀剂层102形成于堤41的表面及凹部42、贯通孔43的内部。然后，在基台层30上开设贯通孔44、45。
图2(e)表示开设贯通孔44、45的工序。首先，通过对抗蚀剂层102实施曝光、显影工序，形成开口有分别对应于贯通孔44、45的开口部102a、102b的抗蚀剂图案，然后通过蚀刻在基台层30上开设贯通孔44、45。然后，转入在绝缘层23上开设贯通孔46、47的工序。
按照图2(f)所示，在抗蚀剂层(此处表示抗蚀剂图案)102的上表面还形成抗蚀剂层103。抗蚀剂层103进入抗蚀剂层102的上表面、贯通孔44、45的内部。并且，如图3(g)所示，通过曝光、显影工序形成具有开口部103a、103b的抗蚀剂图案，通过蚀刻在绝缘层23开设与焊盘83、86的表面连通的贯通孔46、47，并进行清洗。
另外，上述的各个贯通孔43、贯通孔44、45和贯通孔46、47分别被交替地层叠了像SiO2、SiN、SiO2这样不同的材料，由于对应于各种材质的蚀刻不同，所以需要不同的工序。
然后形成压电体层50。
图3(h)表示压电体层50的形成工序。压电体层50在堤41的表面和凹部42的底部42a的整个表面上形成。在前面工序中开设的各个贯通孔43～47内也进入压电材料。
然后形成压电体51。
图3(i)、(j)表示压电体形成工序。首先，在压电体层50的表面形成抗蚀剂层104，通过曝光、显影工序，对应于压电体51的形状形成去除了周围的抗蚀剂层的抗蚀剂图案(参照图3(i))。
按照图3(j)所示，通过蚀刻把压电体51形成为所期望的形状。此时，进入上述各个贯通孔内部的压电材料也被去除。在这样形成的压电体51的表面形成IDT电极60和各个通孔(示例了通孔71、72)。
图3(k)表示IDT电极60的形成工序。在压电体51的表面形成图1(a)所示的GND电极61和输入电极(输出电极共用)62彼此交错构成的IDT电极60。IDT电极60利用蒸镀或CVD法等方法形成。汇流条的一端分别成为延伸到压电体51的端部的连接电极61a、62a，并且延伸到通孔71(71a、71b)而连接焊盘86。而且，也与另一方通孔72和焊盘87及焊盘83连接。
然后，如图1(b)所示，将作为密封部件的盖体90固定安装在堤41的上表面来进行封装。堤41的表面位于比IDT电极60的表面高的位置，所以盖体90的下表面不会接触IDT电极60。
经过以上工序，形成了表面声波元件10。
因此，根据前述的实施方式1，使压电体51和IDT电极60形成于被堤41包围的凹部42内，所以IDT电极60的表面不会从堤41的表面突出，减少在之后的电路安装等工序中，夹具等接触IDT电极60而使其受损的机会，可以提供高可靠性的表面声波元件10。
并且，外形形状也处于半导体基板20的范围内，没有突出的部分，可以实现小型化。
另外，在这种制造方法中，可以以晶片的状态，通过半导体制造工艺连贯地制造，并且不需要像前述专利文献2那样安装已芯片化的表面声波元件、副基板、模块基板的工序，可以缩短制造工序和降低制造成本。
另外，在没有突出部的绝缘层23的整个表面上形成基台层30后，对基台层30的表面进行平坦化处理，所以表面声波元件的形成区域能够获得良好的平坦性、平滑性，从而可以实现高精度的谐振特性。
另外，基台层30形成于设置在半导体基板20的有源面侧的表面上的绝缘层23的表面上。该绝缘层23是氧化硅(SiO2)，所以SiN具有容易通过通常的半导体制造工艺而形成的效果。并且，SiN被认为是一般来说容易实施基于CMP的平坦化处理的材料。
(实施方式2)
下面，参照附图说明本发明的实施方式2涉及的表面声波元件的制造方法。实施方式2以前述实施方式1的制造方法为基础，但其特征是改变了基台层30的结构，所以只图示并说明不同部分。
图4是示意表示实施方式2的制造方法的一部分的部分剖面图。在实施方式2中，基台层30由Al层35和SiN层36构成。
首先在绝缘层23的表面形成Al层35，在利用CMP法进行平坦化处理后，形成SiN层36。该SiN层36的表面也可以进行平坦化处理。在基台层30形成工序之后的工序，经过与前述实施方式1(参照图2(b)～图3(k))相同的工序，从而形成表面声波元件10。
另外，在采用Al层35作为基台层时，由于Al层35是导电体，所以除了GND外不与通孔71、72连接，故单纯地形成贯通孔结构。
另外，图5表示实施方式2的变形例。该变形例使基台层30的结构为从绝缘层23侧起为SiN层36、Al层35。特征在于为三层结构，在Al层35的表面还形成有SiN层37。其中，Al层35的表面进行平坦化处理。SiN层37不一定必须要有，但作为形成压电体51时的保护层而形成。
因此，根据上述实施方式2及其变形例，Al层在半导体制造工艺中多被用作进行平坦化和平滑化处理用的金属阻止件，通过平坦化处理具有良好的平坦性和平滑性，表面声波元件的形成区域获得良好的平坦性、平滑性，从而可以实现更加高精度的谐振特性。
(实施方式3)
下面，参照附图说明本发明的实施方式3的表面声波元件10的制造方法。前述实施方式1的制造方法(参照图2、3)在形成堤层40后，通过蚀刻贯穿设置凹部42而形成堤41，但实施方式3的特征在于，利用液滴喷出法堆积形成堤41。另外，表面声波元件10的完成后的状态与实施方式1(参照图1)大致相同，所以省略说明，对相同功能要素赋予相同符号进行说明。
图6是示意表示实施方式3的表面声波元件10的制造方法的主要制造工序的部分剖面图。使用以往的半导体制造工艺区域的工序，在半导体基板20的上表面形成绝缘层21～23和焊盘81～86，如图2(a)所示，利用CMP法对绝缘层23的表面进行平坦化处理后，在绝缘层23的整个表面形成由SiN构成的基台层30。
然后，在利用CMP法对基台层30的表面进行平坦化处理后，开设与焊盘83、86的表面连通的贯通孔44～47。
图6(a)表示在基台层30和绝缘层23上分别开设了贯通孔44、45和贯通孔46、47的状态。首先，在基台层30的表面形成抗蚀剂层101，通过曝光、显影工序，形成具有与贯通孔44、45对应的开口部101a、101b的抗蚀剂图案，然后通过蚀刻而开设贯通孔44、45。然后，虽然没有图示，在抗蚀剂层101(表示抗蚀剂图案)的表面再形成一层抗蚀剂层，并形成具有与贯通孔46、47对应的开口部的抗蚀剂图案，通过蚀刻而开设贯通孔46、47。
图6(b)表示开设了贯通孔44～47后的状态。另外，贯通孔44～47的开设方法依据在前述实施方式1中图2(e)～图3(g)所示的工序。
在开设了贯通孔44～46后，形成压电体层50。
图6(c)表示压电体层50的形成工序。压电体层50以规定的厚度形成在基台层30的整个表面上。此时，压电体层50的一部分进入到贯通孔44～47的内部。
然后，把压电体51形成为规定的形状。
图6(d)、图6(e)表示压电体51的形成工序。首先，按照图6(d)所示，在压电体层50的整个表面上形成抗蚀剂层104，通过曝光、显影工序形成与压电体51对应的抗蚀剂图案，通过蚀刻去除抗蚀剂图案之外的抗蚀剂。然后，通过蚀刻形成压电体51的规定形状。
图6(e)表示形成压电体51后的状态。如图6(e)所示，在基台层30的表面形成有压电体51，并且开设有贯通孔44～47。
然后，形成IDT电极60。
图6(f)表示IDT电极60的形成工序。在压电体51的表面形成由图1(a)所示的GND电极61和输入电极(输出电极共用)62彼此交错而构成的IDT电极60。IDT电极60利用蒸镀或CVD法等方法形成。汇流条的一端分别成为延伸到压电体51的端部的连接电极61a、62a，并且延伸到通孔71(71a、71b)而连接焊盘86。
然后，形成堤41。
图6(g)表示堤41的形成工序。堤41通过利用液体喷出法堆积SiO2形成为规定的形状，并且通过加热处理而固化形成，使得包围包括压电体51和IDT电极60的区域的外侧。此时，在堤41也形成与焊盘83连通的贯通孔43。
更加具体地说明堤41的形成方法。在本实施方式中，使用液体喷出法形成堤41。所说的液滴喷出法是通过使由液状体构成的液滴喷出为所期望的图案，基体上形成所期望的图案的方法，是喷墨法等的总称，使用液滴喷出装置来进行。
另外，作为液滴喷出装置，可以采用在液滴喷出头使用了压电元件(piezo元件)的电气机械转换体、使用了电热转换体作为能量产生元件的方式，所谓带电控制型、加压振动型的连续方式，静电吸引方式，以及照射激光等电磁波使发热、利用该发热的作用来喷出液状体的方式。
(堤41的形成方法)
首先，利用上述的液滴喷出法(喷墨法)，在堤形成部位设置包括SiO2的前体材料的液状体。作为液状体中含有的SiO2前体材料，可以列举Si的烃氧基Si(OR)4(R＝CH3、C2H5、C3H7、C4H9)，也可以是其他的类似物质。
作为用于使包含SiO2前体材料的液状体分散的溶剂或分散剂，优选在室温下的蒸汽压为0.001mmHg以上200mmHg以下的物质。因为如果蒸汽压超过200mmHg，在通过喷出而形成涂覆膜时，分散剂将先蒸发掉，难以形成良好的涂覆膜。另一方面，如果室温下的蒸汽压小于0.001mmHg，则干燥速度变慢，分散剂容易残留在涂覆膜中，在后面工序的热光处理后难以获得优质的涂覆膜。并且，特别是如果所述分散剂的蒸汽压小于等于50mmHg时，在从液滴喷出头喷出液滴时，不易产生由于干燥造成的喷嘴堵塞，能够做到稳定喷出，所以是更优选的。
作为所使用的溶剂，只要能够使前述的液状体良好地分散而不会使前述液状体凝聚，则没有特别限定。具体地讲，除水之外，可以列举以下物质：甲醇、乙醇、丙醇、丁醇等醇类，n—庚烷、n—辛烷、葵烷、甲苯、二甲苯、异丙基苯、均四甲苯(Durene)、茚、二戊烯、四氢化萘、十氢化萘、环己基苯等碳化氢类溶剂，乙二醇二甲醚(ethylene glocoldimethyl ether)、乙二醇二乙醚(ethylene glycol diethyl ether)、乙二醇甲乙醚(ethylene glycol methyl ethyl ether)、二甘醇二甲醚(diethyleneglycol dimethyl ether)、二乙二醇二乙醚(diethylene glycol diethyl ether)、二乙二醇甲乙醚(diethylene glycol methyl ethyl ether)、1，2—二甲氧基乙烷、二乙二醇二甲醚、二氧杂环乙烷等醚类溶剂，碳酸丙烯酯(propylenecarbonate)、γ—丁内酯、N—甲基—2—吡咯酮、二甲基甲酰胺(dimethylformamide)、二甲基亚砜、环己酮等极性溶剂。其中，从金属微粒的分散性和分散液的稳定性及容易适用于喷墨法的方面考虑，优选水、醇类、碳化氢类溶剂、醚类溶剂，作为更加优选的溶剂，可以列举水、碳化氢类分散剂。这些分散剂可以单独使用，也可以使用两种以上的混合物。
作为使前述SiO2前体材料分散在分散剂中形成液状体时的液状体中的前体化合物的浓度，优选1重量％以上80重量％以下，特别优选在该范围内根据要形成的SiO2堤的膜厚进行调整。因为如果超过80重量％，将容易产生涂覆膜的裂纹，并且如果小于1重量％，则用于使分散剂蒸发的干燥需要的时间长，使得生产性下降。
另外，如果是包含该SiO2前体材料的液状体，也可以在不破坏目标功能的范围内，根据需要添加微量的氟类、硅类、非离子类等表面张力调节材料。
非离子类表面张力调节材料具有以下作用，使分散液对涂覆对象物的润湿性良好，改进所涂覆的膜的水准(leveling)，防止涂膜产生很多粒状物、形成柚子皮等。关于添加该非离子类表面张力调节材料所调制的金属微粒分散液，优选其粘度在1mPa·s以上50mPa·s以下。因为如果粘度小于1mPa·s，则液滴喷出头的喷嘴周边部容易因液状体的流出而变脏，并且如果粘度超过50mPa·s，则喷嘴孔的堵塞频度增大。
另外，作为这样调制的含有SiO2堤前体化合物的液状体，优选其表面张力在20dyn/cm以上70dyn/cm以下的范围内。因为如果表面张力小于20dyn/cm，则墨水组成物对喷嘴表面的润湿性增大，容易产生飞行曲线，而如果超过70dyn/cm，则在喷嘴前端的弯月面形状不稳定，将难以控制墨水组成物的喷出量、喷出定时。
进行设置以通过液滴喷出头把这种液状体在所期望位置形成为均匀的厚度。对这样设置的液状体实施加热处理。然后，在规定温度下干燥规定时间，去除液状体中的液体成分。另外，在该干燥后，在大气氛围气下，在规定的高温(例如300℃)脱脂规定时间(例如30分钟)，从而将配位于Si的有机成分热分解，形成(—O—Si—O)n聚合体。并且，对这种涂覆、干燥、脱脂各个工序反复进行规定次数，使聚合体成为所期望的厚度。
然后，在RTA(Rapid Thermal Annealing，快速加热退火)炉中使用氧气流，在规定温度优选350℃～400℃、更优选400℃下进行加热处理，烧结所述聚合体，按照图6(g)所示，把SiO2堤形成为约4μm厚。
加热处理的条件没有特别限定，可以采用一般的条件。例如，作为加热处理氛围气，可以在大气中进行，并且也可以根据需要在氮气、氩气、氦气等惰性气体氛围气中进行。作为加热处理温度，考虑分散剂的沸点(蒸汽压)、压力和金属微粒的热运动而适当确定，但特别优选在400℃以下。通过设在400℃以下，可以减小热量对半导体基板20内的电路元件和Al布线的影响。
作为加热处理中的加热方法，除使用普通的加热片、电炉等的处理外，也可以通过灯退火(lamp annealing)来进行。
并且，作为在灯退火中使用的光的光源没有特别限定，但可以使用红外线灯、氙灯、YAG激光器、氩激光器、碳酸气体激光器、XeF、XeCl、XeBr、KrF、KrCl、ArF、ArCl等准分子激光器等作为光源。这些光源一般使用输出范围在10W以上5000W以下的光源，但在本实施方式中，在100W以上1000W以下的范围内即足以。
这样形成堤41后，按照图6(h)所示，形成从堤41的表面与焊盘87连接的通孔72和焊盘87，按照图1(b)所示固定安装盖体90，进行封装形成表面声波元件10。
因此，根据前述实施方式3，通过使用液滴喷出法形成堤41，从而可以形成任意形状的堤41，可以在相同工序内形成用于在堤41的一部分上形成通孔72的贯通孔43，可以缩短制造工序。
并且，由于压电体51和IDT电极60形成于已被平坦化处理的基台层30的没有突出部的同一平面上，所以与前述实施方式1那样在预先形成的凹部内形成的方法相比，可以容易地形成压电体51和IDT电极60。
另外，SiO2的前体化合物是包含含有Si的有机金属化合物Si(OR)4(R＝CH3、C2H5、C3H7、C4H9)的液状体，可以利用前述的液滴喷出法而容易地形成为所期望的堤形状及高度，然后通过加热处理固化，由此可以容易地形成由SiO2构成的所期望形状的堤。
另外，加热处理的温度设在350℃～400℃的范围内，所以可以可靠地进行液状体的固化，此外还可以排除热量对半导体基板20内的电路元件和Al布线的影响。
(实施方式4)
下面，参照附图说明本发明的实施方式4的表面声波元件10的制造方法。在实施方式4中，堤41的形成方法依据前述实施方式3的制造方法，但其特征在于，在形成堤41后，形成压电体51和IDT电极60。以不同工序为中心进行说明，对相同功能要素赋予相同符号进行说明。
图7是示意表示本实施方式的表面声波元件10的制造方法的部分剖面图。
图7(a)表示堤41的形成工序。堤41使用液滴喷出法在基台层30的表面周缘上形成为规定的形状及高度。液滴喷出法采用与前述实施方式3相同的方法、条件。利用堤41形成凹部42，在凹部42的底面露出已实施了平坦化处理的基台层30的表面的一部分。并且，与焊盘83连通的贯通孔43也通过相同工序形成。
然后，在基台层30上形成与焊盘83、86连通的贯通孔。
图7(b)～图7(e)表示形成贯通孔44～47的工序。首先，如图7(b)所示，在凹部42的底面(即基台层30的表面)和堤41的表面上形成抗蚀剂层102，通过曝光、显影工序，形成具有与贯通孔44、45对应的开口部102a、102b的抗蚀剂图案。
然后，如图7(c)所示，表示开设贯通孔44、45的工序。通过蚀刻开设贯通孔44、45，去除抗蚀剂层102并清洗。
然后，在绝缘层23上开设贯通孔46、47。
首先，按照图7(d)所示，在凹部42的底面(即基台层30的表面)和堤41的表面上形成抗蚀剂层103，通过曝光、显影工序，形成具有与贯通孔对应的开口部103a、103b的抗蚀剂图案。
并且，通过蚀刻在绝缘层23上开设贯通孔46、47(图7(e))。
然后，在凹部42内的基台层30的表面形成压电体层50。图7(f)表示其状态。
然后，在压电体层50的表面形成抗蚀剂层(未图示)后，通过曝光、显影工序，形成与压电体51的形状对应的抗蚀剂图案，通过蚀刻形成压电体51(参照图7(g))。并且，去除抗蚀剂层，形成IDT电极60。
图7(h)表示IDT电极的形成工序。IDT电极形成工序按照与前述实施方式1(参照图3(k))相同的方法、工序来形成。即，此处形成IDT电极60、连接电极61a、62a、通孔71、72、焊盘87。并且，固定安装盖体90，进行封装(参照图1(b))，完成表面声波元件10。
因此，根据这种实施方式4的制造方法，可以形成与实施方式1(参照图1(a)、(b))相同结构的表面声波元件10作为完成品，可以获得相同的效果。
并且，由于工序顺序是在形成堤41后形成压电体51和IDT电极60，所以在形成堤41时，蚀刻液等不会接触基台层30的表面，基台层30的表面保持进行平坦化处理后的状态，可以提高与压电体51的接合的可靠性。
另外，在形成堤41时，在基台层30的表面上不存在IDT电极60等突出部，所以处于同一平面状态，在形成堤时，例如具有头部喷嘴不会接触IDT电极60、不会使IDT电极表面受损的效果。
另外，在前述实施方式3、4中，也可以像实施方式2及变形例(参照图4、5)那样，使基台层30的结构形成为SiN和Al的层叠结构。
另外，本发明不限于上述实施方式，在可以达到本发明目的的范围内的变形和改良等都包含于本发明中。
如上所述，根据上述的实施方式1～实施方式4，可以提供实现小型薄型化且容易进行封装的具有高可靠性的表面声波元件的制造方法、及利用该制造方法制造的表面声波元件。

Claims (11)

1.一种表面声波元件的制造方法，该表面声波元件在半导体基板的表面形成梳齿状的IDT电极，其特征在于，该表面声波元件的制造方法包括：
在所述半导体基板的有源面侧的表面上形成第一绝缘层的工序；
在所述第一绝缘层的整个表面上形成基台层的工序；
对所述基台层的表面进行平坦化处理的工序；
在平坦化处理后的所述基台层的表面上形成压电体的工序；
在所述压电体的表面上形成所述IDT电极的工序；
在所述基台层的表面周缘部形成堤的工序，该堤比从所述基台层的表面到所述IDT电极的表面的高度还高，而且包围所述压电体。
2.根据权利要求1所述的表面声波元件的制造方法，其特征在于，形成所述基台层的工序是形成一层第二绝缘层的工序。
3.根据权利要求1所述的表面声波元件的制造方法，其特征在于，形成所述基台层的工序包括：层叠形成Al层和第二绝缘层的工序；对至少所述Al层的表面进行平坦化处理的工序。
4.根据权利要求1所述的表面声波元件的制造方法，其特征在于，形成所述堤的工序包括：在所述基台层的表面上形成高度与所述堤相同的堤层的工序；和在设置所述压电体的区域中，通过蚀刻至所述基台层的表面而去除所述堤层，形成凹部的工序，
所述表面声波元件的制造方法包括在所述凹部的底部形成所述压电体的工序。
5.根据权利要求1所述的表面声波元件的制造方法，其特征在于，所述表面声波元件的制造方法在于所述压电体的表面上形成所述IDT电极的工序之后，具有形成所述堤的工序，
形成所述堤的工序包括：在所述基台层的表面周缘部的所述堤的形成区域范围内，使用液滴喷出法把含有SiO2的前体化合物的液状体形成为所述堤的规定形状的工序；通过加热处理使所述液状体固化的工序。
6.根据权利要求1所述的表面声波元件的制造方法，其特征在于，形成所述堤的工序是包括如下工序的形成堤的工序：在所述基台层的表面周缘部的所述堤的形成区域范围内，使用液滴喷出法把含有SiO2的前体化合物的液状体形成为所述堤的规定形状的工序；通过加热处理使所述液状体固化的工序，
在形成所述堤的工序之后，所述表面声波元件的制造方法具有：在由所述堤形成的凹部内部的被平坦化处理后的所述基台层的表面上形成压电体的工序；在所述压电体的表面上形成所述IDT电极的工序。
7.根据权利要求5或6所述的表面声波元件的制造方法，其特征在于，所述堤由SiO2构成，SiO2的前体化合物是包含含有Si的有机金属化合物Si(OR)4的液状体，通过加热处理使所述液状体固化，从而形成所述堤，其中，R＝CH3、C2H5、C3H7、C4H9。
8.根据权利要求5或6所述的表面声波元件的制造方法，其特征在于，所述加热处理的温度在350℃～400℃的范围内。
9.根据权利要求7所述的表面声波元件的制造方法，其特征在于，所述加热处理的温度在350℃～400℃的范围内。
10.一种表面声波元件，该表面声波元件在半导体基板的表面上形成梳齿状的IDT电极，其特征在于，该表面声波元件具有：
形成于所述半导体基板的有源面侧的表面上的绝缘层；
形成于所述绝缘层的整个表面上，被实施了平坦化处理的基台层；
形成于被实施了平坦化处理的所述基台层的表面上的压电体；
形成在所述压电体的表面上的所述IDT电极；
在所述基台层的表面周缘部形成的堤，该堤比从所述基台层的表面到所述IDT电极的表面的高度高，而且包围所述压电体。
11.根据权利要求10所述的表面声波元件，其特征在于，在所述堤的上表面还具有用于将由所述堤形成的凹部内部密闭密封的密封部件，并且该密封部件被封装。
CNB2007100042860A 2006-01-20 2007-01-19 表面声波元件的制造方法、表面声波元件 Expired - Fee Related CN100539408C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006012058 2006-01-20
JP2006012058A JP4412286B2 (ja) 2006-01-20 2006-01-20 弾性表面波素子の製造方法

Publications (2)

Publication Number Publication Date
CN101005274A CN101005274A (zh) 2007-07-25
CN100539408C true CN100539408C (zh) 2009-09-09

Family

ID=38284132

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100042860A Expired - Fee Related CN100539408C (zh) 2006-01-20 2007-01-19 表面声波元件的制造方法、表面声波元件

Country Status (4)

Country Link
US (1) US7484280B2 (zh)
JP (1) JP4412286B2 (zh)
KR (1) KR100876224B1 (zh)
CN (1) CN100539408C (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5256998B2 (ja) * 2008-10-27 2013-08-07 セイコーエプソン株式会社 アクチュエータ装置の製造方法及び液体噴射ヘッドの製造方法
EP2589092B1 (en) 2010-06-30 2015-11-11 Hewlett-Packard Development Company, L.P. Piezoelectric mechanism having electrodes within thin film sheet that are substantially perpendicular to substrate
JP5045864B1 (ja) * 2011-03-16 2012-10-10 株式会社村田製作所 弾性波装置の製造方法
WO2013047433A1 (ja) * 2011-09-30 2013-04-04 株式会社村田製作所 弾性波装置
JP2018078419A (ja) * 2016-11-08 2018-05-17 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
JP2018166259A (ja) * 2017-03-28 2018-10-25 京セラ株式会社 弾性波素子
CN111418152B (zh) * 2017-12-22 2023-09-15 株式会社村田制作所 弹性波装置、高频前端电路及通信装置
JP7290435B2 (ja) * 2019-03-20 2023-06-13 日東電工株式会社 圧電デバイス、及び圧電デバイスの製造方法
CN115996035B (zh) * 2023-01-28 2024-05-07 无锡市好达电子股份有限公司 弹性波器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5221870A (en) * 1991-09-30 1993-06-22 Sumitomo Electric Industries, Ltd. Surface acoustic wave device
US5440189A (en) * 1991-09-30 1995-08-08 Sumitomo Electric Industries, Ltd. Surface acoustic wave device
JPH05152881A (ja) 1991-11-28 1993-06-18 Hitachi Ltd 弾性表面波素子モジユールの製造方法
US5459368A (en) * 1993-08-06 1995-10-17 Matsushita Electric Industrial Co., Ltd. Surface acoustic wave device mounted module
JP3783299B2 (ja) 1996-10-08 2006-06-07 松下電器産業株式会社 弾性表面波デバイスの製造方法
DE69836719T2 (de) * 1997-05-08 2007-10-04 Kabushiki Kaisha Toshiba, Kawasaki Elastische oberflächenwellenvorrichtung und verfahren zu deren herstellung
JP4555504B2 (ja) 2000-05-11 2010-10-06 株式会社ミツトヨ 機能デバイスユニット及びその製造方法
KR100504656B1 (ko) 2002-07-23 2005-08-04 현대모비스 주식회사 진행방향에 따른 배광 가변형 전조등 장치 및 그 제어방법

Also Published As

Publication number Publication date
US20070169324A1 (en) 2007-07-26
CN101005274A (zh) 2007-07-25
JP4412286B2 (ja) 2010-02-10
KR20070077086A (ko) 2007-07-25
US7484280B2 (en) 2009-02-03
JP2007194999A (ja) 2007-08-02
KR100876224B1 (ko) 2008-12-26

Similar Documents

Publication Publication Date Title
CN100539408C (zh) 表面声波元件的制造方法、表面声波元件
US7410905B2 (en) Method for fabricating thin film pattern, device and fabricating method therefor, method for fabricating liquid crystal display, liquid crystal display, method for fabricating active matrix substrate, electro-optical apparatus, and electrical apparatus
JP4431747B2 (ja) 半導体装置の製造方法
US7544540B2 (en) Encapsulated electrical component and production method
CN100509404C (zh) 压电体元件的制造方法,压电体元件和液滴喷出式记录头
US6715871B2 (en) Method of forming film pattern, device for forming film pattern, conductive film wiring, electro-optical device, electronic device, and non-contact card medium
CN100383921C (zh) 功能膜的制造方法、薄膜晶体管的制造方法
US20070194449A1 (en) Pattern and fabricating method therefor, device and fabricating method therefor, electro-optical apparatus, electronic apparatus, and method for fabricating active matrix substrate
US20030213614A1 (en) Conductive layer pattern and method for forming the same, wiring board, electronic device, electronic appliances and noncontact card medium
KR101008779B1 (ko) 패턴 형성방법, 전기광학장치 제조방법 및 전자기기제조방법
JP2003311196A (ja) 膜パターンの形成方法、膜パターン形成装置、導電膜配線、電気光学装置、電子機器、非接触型カード媒体、圧電体素子、並びにインクジェット式記録ヘッド
JP4832369B2 (ja) 回路基板、半導体装置、回路基板の製造方法、半導体装置の製造方法
JP3704947B2 (ja) 電界効果トランジスタの製造方法
KR20130137616A (ko) 소자 및 소자의 제조 방법
CN101394714B (zh) 多层配线基板的制造方法、多层配线基板和电子设备
KR100810674B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP2005217104A (ja) キャパシタとその製造方法、及び半導体装置
JP4924673B2 (ja) 弾性表面波素子の製造方法
JP4479193B2 (ja) 半導体装置
US7190567B2 (en) Capacitor and its manufacturing method, and semiconductor device
US20050133885A1 (en) Capacitor and its manufacturing method, and semiconductor device
JP5201111B2 (ja) キャパシタとその製造方法、及び半導体装置
JP2005166989A (ja) キャパシタとその製造方法、及び半導体装置
US20080172868A1 (en) Method for manufacturing wiring board and method for manufacturing multilayer wiring board
JP2006140270A (ja) 電子デバイスの実装方法、回路基板、及び電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Publication of corrected invention patent application

Correction item: Third inventor

Correct: Kasuya Yoshikazu

False: Kasuya Yoshikazu

Number: 30

Volume: 23

CI02 Correction of invention patent application

Correction item: Third inventor

Correct: Kasuya Yoshikazu

False: Kasuya Yoshikazu

Number: 30

Page: The title page

Volume: 23

ERR Gazette correction

Free format text: CORRECT: THE THIRD INVENTOR; FROM: ZAOGU LIANGHE TO: KASUTANI LIANGHE

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20140119