CN100533979C - 带辅助充电电路的前端总线接口输出电路 - Google Patents
带辅助充电电路的前端总线接口输出电路 Download PDFInfo
- Publication number
- CN100533979C CN100533979C CNB2007100353268A CN200710035326A CN100533979C CN 100533979 C CN100533979 C CN 100533979C CN B2007100353268 A CNB2007100353268 A CN B2007100353268A CN 200710035326 A CN200710035326 A CN 200710035326A CN 100533979 C CN100533979 C CN 100533979C
- Authority
- CN
- China
- Prior art keywords
- auxiliary charging
- inverter
- nmos
- connects
- links
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明公开了一种带辅助充电电路的前端总线接口输出电路,它包括输入端IN、控制端E0、与非门NAND、充电管NMOS、终端电阻Z以及输出端OUT,控制端E0通过第一反相器INV1和第二反相器INV2和与非门NAND相连,输入端IN通过第三反相器INV3和与非门NAND相连,与非门NAND通过第四反相器INV4与驱动管NMOS的栅极相连,驱动管NMOS的源极接地,驱动管NMOS的漏极通过终端电阻Z与输出端OUT相连,所述驱动管NMOS与一辅助充电电路串联,辅助充电电路包括反相延迟单元和辅助充电管PMOS,所述辅助充电管PMOS的栅极与驱动管NMOS的栅极相连,辅助充电管PMOS的漏极与终端电阻Z相连,辅助充电管PMOS的源极与电源相连。本发明结构简单、能对板级负载进行快速充电、满足高频要求、具有较好抗工艺、电压、温度变化的特性。
Description
技术领域
本发明主要涉及到微处理器前端总线接口的设计领域,特指一种带辅助充电电路的前端总线接口输出电路。
背景技术
在市场需求的推动下,微处理器芯片正向更高的性能方向发展。更高性能的微处理器需要更快的与外界进行信息交互,高速接口技术的使用可以极大的提高微处理器性能的发挥,而有时用户希望接口的速度越快越好,因此,很多微处理器特别是高性能微处理器一般均采用高速接口技术。在微处理器中使用最为普遍的是GTL(GunningTransceiver Logic)前端总线接口技术。
传统GTL接口的特点:GTL信号传输技术是JEDEC于1993年11月专门为满足板级高速总线需求而制定的标准——JESD8-3。GTL信号具有更快的信号边沿,更低的信号摆幅。因此GTL信号具有高速、低功耗和更好的信号完整性等优点。传统在0.18μm工艺下频率只能达到200MHz,严重限制了微处理器与外界信息交互,制约了微处理器性能的发挥,是提高系统性能的瓶颈。
输出接口电路是将片内标准的CMOS电平转换为GTL电平,根据实际工作情况,增加一个使能信号来更好的控制GTL输出接口,使能信号具有功能控制和降低功耗双重作用。输出接口的外部功能如图1所示。IN为输入端口,EO为输出使能信号,OUT为输出。EO高电平有效,当EO为0时,输出为固定高电平(降低功耗);EO为1时,输出接口正常工作。下表1是GTL输出接口的真值表。
表1:
IN | EO | OUT |
X | 0 | 1 |
0 | 1 | 0 |
1 | 1 | 1 |
根据GTL输出接口的真值表可推导出输入与输出之间的逻辑函数。
根据输入IN、使能EO和输出OUT的逻辑关系、GTL输出中漏极开路NMOS管所起的作用如图2所示。电路中使能信号EO经过两个反相器INV1、INV2与输入信号IN与非运算,使能信号具有跳变频率低特点,因此将使能信号EO接离地近的N管,信号IN接离地远的N管,如图2所示。这样可以提前将离近地的N管源极电位置为低,当信号IN到达时,信号经一个N管沟道长度就能将输出端置为低,缩短了信号翻转时间,降低整体电路延迟。上面设计的电路满足GTL输出接口的功能要求,第一级反相器INV3接收来自芯片内的信号,与非门NAND既实现使能信号对接口的控制,又实现由内核电压向接口电压转换。与非门NAND后经过一级反相器INV4来增加驱动能力,最后由一个漏级开路的NMOS管完成输入到输出电平转换。若对最后一级的NMOS管驱动不足,可在其前级增加偶数个反相器来逐级增加驱动能力。这种结构的缺点就在于:由于终端电阻的存在,当输入由0跳变到1时,终端电阻将起分压作用,导致不能将输出驱动至1.2V。
发明内容
本发明要解决的问题就在于:针对现有技术存在的技术问题,本发明提供一种结构简单、能够对板级负载进行快速充电、满足高频要求、且具有较好抗PVT特性的带辅助充电电路的前端总线接口输出电路。
为解决上述技术问题,本发明提出的解决方案为:一种带辅助充电电路的前端总线接口输出电路,它包括输入端IN、控制端EO、与非门NAND、驱动管NMOS、终端电阻Z以及输出端OUT,控制端EO通过第一反相器INV1和第二反相器INV2和与非门NAND相连,输入端IN通过第三反相器INV3和与非门NAND相连,与非门NAND通过第四反相器INV4与充电管NMOS的栅极相连,驱动管NMOS的源极接地,驱动管NMOS的漏极通过终端电阻Z与输出端OUT相连,其特征在于:所述驱动管NMOS与一辅助充电电路串联,辅助充电电路包括反相延迟单元和辅助充电管PMOS,所述辅助充电管PMOS的栅极与驱动管NMOS的栅极相连,辅助充电管PMOS的漏极与终端电阻Z相连,辅助充电管PMOS的源极与电源相连。
所述反相延迟单元包括第五反相器INV5和或门OR,第五反相器INV5的输入端与第四反相器INV4相连,输出端通过或门OR与辅助充电管PMOS相连。
与现有技术相比,本发明的优点就在于:本发明通过增加辅助充电电路逻辑,解决了传统GTL输出为高电平时,无法将输出驱动至1.2V的问题,添加辅助充电电路后,在辅助充电管PMOS的上拉作用下,可将输出驱动至1.2V。
附图说明
图1是现有技术中GTL输出接口的原理示意图;
图2是现有技术中GTL输出接口的电路原理示意图;
图3是本发明GTL输出接口的原理示意图;
图4是本发明GTL输出接口的电路原理示意图;
图5是采用本发明GTL输出接口电路的模拟波形图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明。
如图3和图4所示,一种带辅助充电电路的前端总线接口输出电路,它包括输入端IN、控制端EO、与非门NAND、充电管NMOS、终端电阻Z以及输出端OUT,控制端EO通过第一反相器INV1和第二反相器INV2和与非门NAND相连,输入端IN通过第三反相器INV3和与非门NAND相连,与非门NAND通过第四反相器INV4与驱动管NMOS的栅极相连,充电管NMOS的源极接地,充电管NMOS的漏极通过终端电阻Z与输出端OUT相连,其特征在于:所述驱动管NMOS与一辅助充电电路串联,辅助充电电路包括反相延迟单元和辅助充电管PMOS,所述辅助充电管PMOS的栅极与驱动管NMOS的栅极相连,辅助充电管PMOS的漏极与终端电阻Z相连,辅助充电管PMOS的源极与电源相连。其中,本实施例中,反相延迟单元包括第五反相器INV5和或门OR,第五反相器INV5的输入端与第四反相器INV4相连,输出端通过或门OR与辅助充电管PMOS相连。
工作原理:当控制端EN=1时,当输入端IN从0跳变到1,通过前级逻辑第三反相器INV3、与非门NAND和第四反相器INV4驱动后,第四反相器INV4的输出跳变为0,输出O将驱动管NMOS管关断,输出端的电压在一端接电源的终端电阻Z的作用下达到高电平。
在第四反相器INV4的输出跳变到0,经过辅助充电电路中第五反相器INV5延时,在一级反相器延时时间之内,非门OR的两端输入将同时为0,此时非门OR将输出O,将充电管PMOS管打开,即可将输出端Out的电平拉升至VDD。经过一级反相器延迟后,非门OR两端信号总有一个为1,此时非门OR输出为1,关断PMOS管,充电完毕。
当输入始终为1或者0,不发生跳变时,辅助充电管PMOS管始终关断,无充电作用。
参见图5所示,采用本发明GTL输出接口电路的模拟波形图,其输出工作频率为600MHz,输出摆幅超过了了900mV。而在未使用本专利技术前,GTL输出接口工作频率只有400MHz左右,摆幅也不能达到900mV。使用了本发明GTL输出接口电路具有较高的性能,频率达到了600MHz,具有较好的抗PVT特性。
Claims (1)
1、一种带辅助充电电路的前端总线接口输出电路,它包括输入端(IN)、控制端(E0)、与非门(NAND)、驱动管(NMOS)、终端电阻(Z)以及输出端(OUT),控制端(E0)通过第一反相器(INV1)和第二反相器(INV2)和与非门(NAND)相连,输入端(IN)通过第三反相器(INV3)和与非门(NAND)相连,与非门(NAND)通过第四反相器(INV4)与驱动管(NMOS)的栅极相连,充电管(NMOS)的源极接地,驱动管(NMOS)的漏极通过终端电阻(Z)与输出端(OUT)相连,其特征在于:所述驱动管(NMOS)与一辅助充电电路串联,辅助充电电路包括反相延迟单元和辅助充电管(PMOS),所述辅助充电管(PMOS)的栅极与驱动管(NMOS)的栅极相连,辅助充电管(PMOS)的漏极与终端电阻(Z)相连,辅助充电管(PMOS)的源极与电源相连;所述反相延迟单元包括第五反相器(INV5)和或门(OR),第五反相器(INV5)的输入端与第四反相器(INV4)相连,输出端通过或门(OR)与辅助充电管(PMOS)相连。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100353268A CN100533979C (zh) | 2007-07-10 | 2007-07-10 | 带辅助充电电路的前端总线接口输出电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2007100353268A CN100533979C (zh) | 2007-07-10 | 2007-07-10 | 带辅助充电电路的前端总线接口输出电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101087138A CN101087138A (zh) | 2007-12-12 |
CN100533979C true CN100533979C (zh) | 2009-08-26 |
Family
ID=38937943
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2007100353268A Expired - Fee Related CN100533979C (zh) | 2007-07-10 | 2007-07-10 | 带辅助充电电路的前端总线接口输出电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100533979C (zh) |
-
2007
- 2007-07-10 CN CNB2007100353268A patent/CN100533979C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101087138A (zh) | 2007-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101777907A (zh) | 一种低功耗rs锁存器单元及低功耗主从型d触发器 | |
CN102857217B (zh) | 一种低功耗异或/同或门电路 | |
TW200733131A (en) | Voltage level shifter circuit | |
CN101183866B (zh) | 用于动态逻辑电路的混合保持器电路 | |
CN101621295B (zh) | 一种双功率时钟三值钟控绝热逻辑电路 | |
CN103117740B (zh) | 低功耗电平位移电路 | |
CN102420585A (zh) | 双边沿脉冲d触发器 | |
CN214101345U (zh) | 一种支持宽电平范围高速率数据的电平转换结构 | |
CN101594136A (zh) | N沟道功率mos管驱动芯片中电流模式电平转换电路 | |
CN104836570A (zh) | 一种基于晶体管级的与/异或门电路 | |
CN105337590A (zh) | 一种基于cnfet的双边沿脉冲信号发生器 | |
CN100533979C (zh) | 带辅助充电电路的前端总线接口输出电路 | |
CN102386908B (zh) | 一种绝热多米诺电路及绝热多米诺三值与门电路 | |
CN108599755A (zh) | 电平移位电路 | |
CN103475359B (zh) | 抗单粒子瞬态脉冲cmos电路 | |
CN105375916A (zh) | 一种改进的异或门逻辑单元电路 | |
CN102420586A (zh) | 时钟门控制电路及触发器 | |
CN104410404A (zh) | 一种绝热逻辑电路及一位全加器 | |
CN104079289A (zh) | 一种抗地弹效应的输出电路 | |
CN104579251A (zh) | 一种门控时钟触发器 | |
CN106100612B (zh) | 一种cnfet型单边沿脉冲式jkl触发器 | |
CN105141290B (zh) | 一种功控单轨电流模d触发器 | |
CN1953325A (zh) | 条件放电且脉冲驱动的cmos电平转换半动态触发器 | |
CN109951175A (zh) | D触发器 | |
Lee et al. | A PVT variation-tolerant static single-phase clocked dual-edge triggered flip-flop for aggressive voltage scaling |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090826 Termination date: 20120710 |